include/aversive/parts/AT86RF401.h

   1 /*
   2  *  Copyright Droids Corporation, Microb Technology, Eirbot (2009)
   3  *
   4  *  This program is free software; you can redistribute it and/or modify
   5  *  it under the terms of the GNU General Public License as published by
   6  *  the Free Software Foundation; either version 2 of the License, or
   7  *  (at your option) any later version.
   8  *
   9  *  This program is distributed in the hope that it will be useful,
  10  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  *  GNU General Public License for more details.
  13  *
  14  *  You should have received a copy of the GNU General Public License
  15  *  along with this program; if not, write to the Free Software
  16  *  Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  17  *
  18  *  Revision : $Id $
  19  *
  20  */
  21
  22 /* WARNING : this file is automatically generated by scripts.
  23  * You should not edit it. If you find something wrong in it,
  24  * write to zer0@droids-corp.org */
  25
  26
  27 /* prescalers timer 0 */
  28
  29
  30
  31 /* available timers */
  32
  33 /* overflow interrupt number */
  34 #define SIG_OVERFLOW_TOTAL_NUM 0
  35
  36 /* output compare interrupt number */
  37 #define SIG_OUTPUT_COMPARE_TOTAL_NUM 0
  38
  39 /* Pwm nums */
  40 #define PWM_TOTAL_NUM 0
  41
  42 /* input capture interrupt number */
  43 #define SIG_INPUT_CAPTURE_TOTAL_NUM 0
  44
  45
  46 /* VCOTUNE */
  47 #define VCOTUNE0_REG         VCOTUNE
  48 #define VCOTUNE1_REG         VCOTUNE
  49 #define VCOTUNE2_REG         VCOTUNE
  50 #define VCOTUNE3_REG         VCOTUNE
  51 #define VCOTUNE4_REG         VCOTUNE
  52 #define VCOVDET0_REG         VCOTUNE
  53 #define VCOVDET1_REG         VCOTUNE
  54
  55 /* BL_CONFIG */
  56 #define BL0_REG              BL_CONFIG
  57 #define BL1_REG              BL_CONFIG
  58 #define BL2_REG              BL_CONFIG
  59 #define BL3_REG              BL_CONFIG
  60 #define BL4_REG              BL_CONFIG
  61 #define BL5_REG              BL_CONFIG
  62 #define BLV_REG              BL_CONFIG
  63 #define BL_REG               BL_CONFIG
  64
  65 /* DEEDR */
  66 #define ED0_REG              DEEDR
  67 #define ED1_REG              DEEDR
  68 #define ED2_REG              DEEDR
  69 #define ED3_REG              DEEDR
  70 #define ED4_REG              DEEDR
  71 #define ED5_REG              DEEDR
  72 #define ED6_REG              DEEDR
  73 #define ED7_REG              DEEDR
  74
  75 /* WDTCR */
  76 #define WDP0_REG             WDTCR
  77 #define WDP1_REG             WDTCR
  78 #define WDP2_REG             WDTCR
  79 #define WDE_REG              WDTCR
  80 #define WDTOE_REG            WDTCR
  81
  82 /* DEEAR */
  83 #define BA0_REG              DEEAR
  84 #define BA1_REG              DEEAR
  85 #define BA2_REG              DEEAR
  86 #define PA3_REG              DEEAR
  87 #define PA4_REG              DEEAR
  88 #define PA5_REG              DEEAR
  89 #define PA6_REG              DEEAR
  90
  91 /* AVR_CONFIG */
  92 #define BBM_REG              AVR_CONFIG
  93 #define SLEEP_REG            AVR_CONFIG
  94 #define BLI_REG              AVR_CONFIG
  95 #define BD_REG               AVR_CONFIG
  96 #define TM_REG               AVR_CONFIG
  97 #define ACS0_REG             AVR_CONFIG
  98 #define ACS1_REG             AVR_CONFIG
  99
 100 /* B_DET */
 101 #define BD0_REG              B_DET
 102 #define BD1_REG              B_DET
 103 #define BD2_REG              B_DET
 104 #define BD3_REG              B_DET
 105 #define BD4_REG              B_DET
 106 #define BD5_REG              B_DET
 107
 108 /* LOCKDET2 */
 109 #define LC0_REG              LOCKDET2
 110 #define LC1_REG              LOCKDET2
 111 #define LC2_REG              LOCKDET2
 112 #define ULC0_REG             LOCKDET2
 113 #define ULC1_REG             LOCKDET2
 114 #define ULC2_REG             LOCKDET2
 115 #define LAT_REG              LOCKDET2
 116 #define EUD_REG              LOCKDET2
 117
 118 /* TX_CNTL */
 119 #define LOC_REG              TX_CNTL
 120 #define TXK_REG              TX_CNTL
 121 #define TXE_REG              TX_CNTL
 122 #define FSK_REG              TX_CNTL
 123
 124 /* BTCNT */
 125 #define C0_REG               BTCNT
 126 #define C1_REG               BTCNT
 127 #define C2_REG               BTCNT
 128 #define C3_REG               BTCNT
 129 #define C4_REG               BTCNT
 130 #define C5_REG               BTCNT
 131 #define C6_REG               BTCNT
 132 #define C7_REG               BTCNT
 133
 134 /* SREG */
 135 #define C_REG                SREG
 136 #define Z_REG                SREG
 137 #define N_REG                SREG
 138 #define V_REG                SREG
 139 #define S_REG                SREG
 140 #define H_REG                SREG
 141 #define T_REG                SREG
 142 #define I_REG                SREG
 143
 144 /* SPH */
 145 #define SP8_REG              SPH
 146 #define SP9_REG              SPH
 147 #define SP10_REG             SPH
 148
 149 /* SPL */
 150 #define SP0_REG              SPL
 151 #define SP1_REG              SPL
 152 #define SP2_REG              SPL
 153 #define SP3_REG              SPL
 154 #define SP4_REG              SPL
 155 #define SP5_REG              SPL
 156 #define SP6_REG              SPL
 157 #define SP7_REG              SPL
 158
 159 /* BTCR */
 160 #define F0_REG               BTCR
 161 #define DATA_REG             BTCR
 162 #define F2_REG               BTCR
 163 #define IE_REG               BTCR
 164 #define M0_REG               BTCR
 165 #define M1_REG               BTCR
 166 #define C8_REG               BTCR
 167 #define C9_REG               BTCR
 168
 169 /* IO_DATIN */
 170 #define IOI0_REG             IO_DATIN
 171 #define IOI1_REG             IO_DATIN
 172 #define IOI2_REG             IO_DATIN
 173 #define IOI3_REG             IO_DATIN
 174 #define IOI4_REG             IO_DATIN
 175 #define IOI5_REG             IO_DATIN
 176
 177 /* IO_ENAB */
 178 #define IOE0_REG             IO_ENAB
 179 #define IOE1_REG             IO_ENAB
 180 #define IOE2_REG             IO_ENAB
 181 #define IOE3_REG             IO_ENAB
 182 #define IOE4_REG             IO_ENAB
 183 #define IOE5_REG             IO_ENAB
 184
 185 /* LOCKDET1 */
 186 #define CS0_REG              LOCKDET1
 187 #define CS1_REG              LOCKDET1
 188 #define BOD_REG              LOCKDET1
 189 #define ENKO_REG             LOCKDET1
 190 #define UPOK_REG             LOCKDET1
 191
 192 /* IO_DATOUT */
 193 #define IOO0_REG             IO_DATOUT
 194 #define IOO1_REG             IO_DATOUT
 195 #define IOO2_REG             IO_DATOUT
 196 #define IOO3_REG             IO_DATOUT
 197 #define IOO4_REG             IO_DATOUT
 198 #define IOO5_REG             IO_DATOUT
 199
 200 /* DEECR */
 201 #define EER_REG              DEECR
 202 #define EEL_REG              DEECR
 203 #define EEU_REG              DEECR
 204 #define BSY_REG              DEECR
 205
 206 /* PWR_ATTEN */
 207 #define PCF0_REG             PWR_ATTEN
 208 #define PCF1_REG             PWR_ATTEN
 209 #define PCF2_REG             PWR_ATTEN
 210 #define PCC0_REG             PWR_ATTEN
 211 #define PCC1_REG             PWR_ATTEN
 212 #define PCC2_REG             PWR_ATTEN
 213
 214 /* pins mapping */
 215