aversive/parts/ATmega165P.h

   1 /*
   2  *  Copyright Droids Corporation, Microb Technology, Eirbot (2009)
   3  *
   4  *  This program is free software; you can redistribute it and/or modify
   5  *  it under the terms of the GNU General Public License as published by
   6  *  the Free Software Foundation; either version 2 of the License, or
   7  *  (at your option) any later version.
   8  *
   9  *  This program is distributed in the hope that it will be useful,
  10  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  *  GNU General Public License for more details.
  13  *
  14  *  You should have received a copy of the GNU General Public License
  15  *  along with this program; if not, write to the Free Software
  16  *  Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  17  *
  18  *  Revision : $Id $
  19  *
  20  */
  21
  22 /* WARNING : this file is automatically generated by scripts.
  23  * You should not edit it. If you find something wrong in it,
  24  * write to zer0@droids-corp.org */
  25
  26
  27 /* prescalers timer 0 */
  28 #define TIMER0_PRESCALER_DIV_0          0
  29 #define TIMER0_PRESCALER_DIV_1          1
  30 #define TIMER0_PRESCALER_DIV_8          2
  31 #define TIMER0_PRESCALER_DIV_64         3
  32 #define TIMER0_PRESCALER_DIV_256        4
  33 #define TIMER0_PRESCALER_DIV_1024       5
  34 #define TIMER0_PRESCALER_DIV_FALL       6
  35 #define TIMER0_PRESCALER_DIV_RISE       7
  36
  37 #define TIMER0_PRESCALER_REG_0          0
  38 #define TIMER0_PRESCALER_REG_1          1
  39 #define TIMER0_PRESCALER_REG_2          8
  40 #define TIMER0_PRESCALER_REG_3          64
  41 #define TIMER0_PRESCALER_REG_4          256
  42 #define TIMER0_PRESCALER_REG_5          1024
  43 #define TIMER0_PRESCALER_REG_6          -1
  44 #define TIMER0_PRESCALER_REG_7          -2
  45
  46 /* prescalers timer 1 */
  47 #define TIMER1_PRESCALER_DIV_0          0
  48 #define TIMER1_PRESCALER_DIV_1          1
  49 #define TIMER1_PRESCALER_DIV_8          2
  50 #define TIMER1_PRESCALER_DIV_64         3
  51 #define TIMER1_PRESCALER_DIV_256        4
  52 #define TIMER1_PRESCALER_DIV_1024       5
  53 #define TIMER1_PRESCALER_DIV_FALL       6
  54 #define TIMER1_PRESCALER_DIV_RISE       7
  55
  56 #define TIMER1_PRESCALER_REG_0          0
  57 #define TIMER1_PRESCALER_REG_1          1
  58 #define TIMER1_PRESCALER_REG_2          8
  59 #define TIMER1_PRESCALER_REG_3          64
  60 #define TIMER1_PRESCALER_REG_4          256
  61 #define TIMER1_PRESCALER_REG_5          1024
  62 #define TIMER1_PRESCALER_REG_6          -1
  63 #define TIMER1_PRESCALER_REG_7          -2
  64
  65 /* prescalers timer 2 */
  66 #define TIMER2_PRESCALER_DIV_0          0
  67 #define TIMER2_PRESCALER_DIV_1          1
  68 #define TIMER2_PRESCALER_DIV_8          2
  69 #define TIMER2_PRESCALER_DIV_32         3
  70 #define TIMER2_PRESCALER_DIV_64         4
  71 #define TIMER2_PRESCALER_DIV_128        5
  72 #define TIMER2_PRESCALER_DIV_256        6
  73 #define TIMER2_PRESCALER_DIV_1024       7
  74
  75 #define TIMER2_PRESCALER_REG_0          0
  76 #define TIMER2_PRESCALER_REG_1          1
  77 #define TIMER2_PRESCALER_REG_2          8
  78 #define TIMER2_PRESCALER_REG_3          32
  79 #define TIMER2_PRESCALER_REG_4          64
  80 #define TIMER2_PRESCALER_REG_5          128
  81 #define TIMER2_PRESCALER_REG_6          256
  82 #define TIMER2_PRESCALER_REG_7          1024
  83
  84
  85 /* available timers */
  86 #define TIMER0_AVAILABLE
  87 #define TIMER1_AVAILABLE
  88 #define TIMER1A_AVAILABLE
  89 #define TIMER1B_AVAILABLE
  90 #define TIMER2_AVAILABLE
  91
  92 /* overflow interrupt number */
  93 #define SIG_OVERFLOW0_NUM 0
  94 #define SIG_OVERFLOW1_NUM 1
  95 #define SIG_OVERFLOW2_NUM 2
  96 #define SIG_OVERFLOW_TOTAL_NUM 3
  97
  98 /* output compare interrupt number */
  99 #define SIG_OUTPUT_COMPARE0_NUM 0
 100 #define SIG_OUTPUT_COMPARE1A_NUM 1
 101 #define SIG_OUTPUT_COMPARE1B_NUM 2
 102 #define SIG_OUTPUT_COMPARE2_NUM 3
 103 #define SIG_OUTPUT_COMPARE_TOTAL_NUM 4
 104
 105 /* Pwm nums */
 106 #define PWM0_NUM 0
 107 #define PWM1A_NUM 1
 108 #define PWM1B_NUM 2
 109 #define PWM2_NUM 3
 110 #define PWM_TOTAL_NUM 4
 111
 112 /* input capture interrupt number */
 113 #define SIG_INPUT_CAPTURE1_NUM 0
 114 #define SIG_INPUT_CAPTURE_TOTAL_NUM 1
 115
 116
 117 /* WDTCR */
 118 #define WDP0_REG             WDTCR
 119 #define WDP1_REG             WDTCR
 120 #define WDP2_REG             WDTCR
 121 #define WDE_REG              WDTCR
 122 #define WDCE_REG             WDTCR
 123
 124 /* ADMUX */
 125 #define MUX0_REG             ADMUX
 126 #define MUX1_REG             ADMUX
 127 #define MUX2_REG             ADMUX
 128 #define MUX3_REG             ADMUX
 129 #define MUX4_REG             ADMUX
 130 #define ADLAR_REG            ADMUX
 131 #define REFS0_REG            ADMUX
 132 #define REFS1_REG            ADMUX
 133
 134 /* EEDR */
 135 #define EEDR0_REG            EEDR
 136 #define EEDR1_REG            EEDR
 137 #define EEDR2_REG            EEDR
 138 #define EEDR3_REG            EEDR
 139 #define EEDR4_REG            EEDR
 140 #define EEDR5_REG            EEDR
 141 #define EEDR6_REG            EEDR
 142 #define EEDR7_REG            EEDR
 143
 144 /* OCR2A */
 145 #define OCR2A0_REG           OCR2A
 146 #define OCR2A1_REG           OCR2A
 147 #define OCR2A2_REG           OCR2A
 148 #define OCR2A3_REG           OCR2A
 149 #define OCR2A4_REG           OCR2A
 150 #define OCR2A5_REG           OCR2A
 151 #define OCR2A6_REG           OCR2A
 152 #define OCR2A7_REG           OCR2A
 153
 154 /* SPDR */
 155 #define SPDR0_REG            SPDR
 156 #define SPDR1_REG            SPDR
 157 #define SPDR2_REG            SPDR
 158 #define SPDR3_REG            SPDR
 159 #define SPDR4_REG            SPDR
 160 #define SPDR5_REG            SPDR
 161 #define SPDR6_REG            SPDR
 162 #define SPDR7_REG            SPDR
 163
 164 /* SPSR */
 165 #define SPI2X_REG            SPSR
 166 #define WCOL_REG             SPSR
 167 #define SPIF_REG             SPSR
 168
 169 /* SPH */
 170 #define SP8_REG              SPH
 171 #define SP9_REG              SPH
 172 #define SP10_REG             SPH
 173 #define SP11_REG             SPH
 174 #define SP12_REG             SPH
 175 #define SP13_REG             SPH
 176 #define SP14_REG             SPH
 177 #define SP15_REG             SPH
 178
 179 /* ICR1L */
 180 #define ICR1L0_REG           ICR1L
 181 #define ICR1L1_REG           ICR1L
 182 #define ICR1L2_REG           ICR1L
 183 #define ICR1L3_REG           ICR1L
 184 #define ICR1L4_REG           ICR1L
 185 #define ICR1L5_REG           ICR1L
 186 #define ICR1L6_REG           ICR1L
 187 #define ICR1L7_REG           ICR1L
 188
 189 /* PRR */
 190 #define PRADC_REG            PRR
 191 #define PRUSART0_REG         PRR
 192 #define PRSPI_REG            PRR
 193 #define PRTIM1_REG           PRR
 194
 195 /* PORTF */
 196 #define PORTF0_REG           PORTF
 197 #define PORTF1_REG           PORTF
 198 #define PORTF2_REG           PORTF
 199 #define PORTF3_REG           PORTF
 200 #define PORTF4_REG           PORTF
 201 #define PORTF5_REG           PORTF
 202 #define PORTF6_REG           PORTF
 203 #define PORTF7_REG           PORTF
 204
 205 /* PORTG */
 206 #define PORTG0_REG           PORTG
 207 #define PORTG1_REG           PORTG
 208 #define PORTG2_REG           PORTG
 209 #define PORTG3_REG           PORTG
 210 #define PORTG4_REG           PORTG
 211
 212 /* PORTD */
 213 #define PORTD0_REG           PORTD
 214 #define PORTD1_REG           PORTD
 215 #define PORTD2_REG           PORTD
 216 #define PORTD3_REG           PORTD
 217 #define PORTD4_REG           PORTD
 218 #define PORTD5_REG           PORTD
 219 #define PORTD6_REG           PORTD
 220 #define PORTD7_REG           PORTD
 221
 222 /* PORTE */
 223 #define PORTE0_REG           PORTE
 224 #define PORTE1_REG           PORTE
 225 #define PORTE2_REG           PORTE
 226 #define PORTE3_REG           PORTE
 227 #define PORTE4_REG           PORTE
 228 #define PORTE5_REG           PORTE
 229 #define PORTE6_REG           PORTE
 230 #define PORTE7_REG           PORTE
 231
 232 /* PORTB */
 233 #define PORTB0_REG           PORTB
 234 #define PORTB1_REG           PORTB
 235 #define PORTB2_REG           PORTB
 236 #define PORTB3_REG           PORTB
 237 #define PORTB4_REG           PORTB
 238 #define PORTB5_REG           PORTB
 239 #define PORTB6_REG           PORTB
 240 #define PORTB7_REG           PORTB
 241
 242 /* PORTC */
 243 #define PORTC0_REG           PORTC
 244 #define PORTC1_REG           PORTC
 245 #define PORTC2_REG           PORTC
 246 #define PORTC3_REG           PORTC
 247 #define PORTC4_REG           PORTC
 248 #define PORTC5_REG           PORTC
 249 #define PORTC6_REG           PORTC
 250 #define PORTC7_REG           PORTC
 251
 252 /* PORTA */
 253 #define PORTA0_REG           PORTA
 254 #define PORTA1_REG           PORTA
 255 #define PORTA2_REG           PORTA
 256 #define PORTA3_REG           PORTA
 257 #define PORTA4_REG           PORTA
 258 #define PORTA5_REG           PORTA
 259 #define PORTA6_REG           PORTA
 260 #define PORTA7_REG           PORTA
 261
 262 /* UDR0 */
 263 #define UDR00_REG            UDR0
 264 #define UDR01_REG            UDR0
 265 #define UDR02_REG            UDR0
 266 #define UDR03_REG            UDR0
 267 #define UDR04_REG            UDR0
 268 #define UDR05_REG            UDR0
 269 #define UDR06_REG            UDR0
 270 #define UDR07_REG            UDR0
 271
 272 /* EICRA */
 273 #define ISC00_REG            EICRA
 274 #define ISC01_REG            EICRA
 275
 276 /* DIDR0 */
 277 #define ADC0D_REG            DIDR0
 278 #define ADC1D_REG            DIDR0
 279 #define ADC2D_REG            DIDR0
 280 #define ADC3D_REG            DIDR0
 281 #define ADC4D_REG            DIDR0
 282 #define ADC5D_REG            DIDR0
 283 #define ADC6D_REG            DIDR0
 284 #define ADC7D_REG            DIDR0
 285
 286 /* DIDR1 */
 287 #define AIN0D_REG            DIDR1
 288 #define AIN1D_REG            DIDR1
 289
 290 /* ASSR */
 291 #define TCR2UB_REG           ASSR
 292 #define OCR2UB_REG           ASSR
 293 #define TCN2UB_REG           ASSR
 294 #define AS2_REG              ASSR
 295 #define EXCLK_REG            ASSR
 296
 297 /* CLKPR */
 298 #define CLKPS0_REG           CLKPR
 299 #define CLKPS1_REG           CLKPR
 300 #define CLKPS2_REG           CLKPR
 301 #define CLKPS3_REG           CLKPR
 302 #define CLKPCE_REG           CLKPR
 303
 304 /* SREG */
 305 #define C_REG                SREG
 306 #define Z_REG                SREG
 307 #define N_REG                SREG
 308 #define V_REG                SREG
 309 #define S_REG                SREG
 310 #define H_REG                SREG
 311 #define T_REG                SREG
 312 #define I_REG                SREG
 313
 314 /* DDRB */
 315 #define DDB0_REG             DDRB
 316 #define DDB1_REG             DDRB
 317 #define DDB2_REG             DDRB
 318 #define DDB3_REG             DDRB
 319 #define DDB4_REG             DDRB
 320 #define DDB5_REG             DDRB
 321 #define DDB6_REG             DDRB
 322 #define DDB7_REG             DDRB
 323
 324 /* DDRC */
 325 #define DDC0_REG             DDRC
 326 #define DDC1_REG             DDRC
 327 #define DDC2_REG             DDRC
 328 #define DDC3_REG             DDRC
 329 #define DDC4_REG             DDRC
 330 #define DDC5_REG             DDRC
 331 #define DDC6_REG             DDRC
 332 #define DDC7_REG             DDRC
 333
 334 /* DDRA */
 335 #define DDA0_REG             DDRA
 336 #define DDA1_REG             DDRA
 337 #define DDA2_REG             DDRA
 338 #define DDA3_REG             DDRA
 339 #define DDA4_REG             DDRA
 340 #define DDA5_REG             DDRA
 341 #define DDA6_REG             DDRA
 342 #define DDA7_REG             DDRA
 343
 344 /* TCCR1A */
 345 #define WGM10_REG            TCCR1A
 346 #define WGM11_REG            TCCR1A
 347 #define COM1B0_REG           TCCR1A
 348 #define COM1B1_REG           TCCR1A
 349 #define COM1A0_REG           TCCR1A
 350 #define COM1A1_REG           TCCR1A
 351
 352 /* DDRG */
 353 #define DDG0_REG             DDRG
 354 #define DDG1_REG             DDRG
 355 #define DDG2_REG             DDRG
 356 #define DDG3_REG             DDRG
 357 #define DDG4_REG             DDRG
 358
 359 /* TCCR1C */
 360 #define FOC1B_REG            TCCR1C
 361 #define FOC1A_REG            TCCR1C
 362
 363 /* TCCR1B */
 364 #define CS10_REG             TCCR1B
 365 #define CS11_REG             TCCR1B
 366 #define CS12_REG             TCCR1B
 367 #define WGM12_REG            TCCR1B
 368 #define WGM13_REG            TCCR1B
 369 #define ICES1_REG            TCCR1B
 370 #define ICNC1_REG            TCCR1B
 371
 372 /* OSCCAL */
 373 #define CAL0_REG             OSCCAL
 374 #define CAL1_REG             OSCCAL
 375 #define CAL2_REG             OSCCAL
 376 #define CAL3_REG             OSCCAL
 377 #define CAL4_REG             OSCCAL
 378 #define CAL5_REG             OSCCAL
 379 #define CAL6_REG             OSCCAL
 380 #define CAL7_REG             OSCCAL
 381
 382 /* GPIOR1 */
 383 #define GPIOR10_REG          GPIOR1
 384 #define GPIOR11_REG          GPIOR1
 385 #define GPIOR12_REG          GPIOR1
 386 #define GPIOR13_REG          GPIOR1
 387 #define GPIOR14_REG          GPIOR1
 388 #define GPIOR15_REG          GPIOR1
 389 #define GPIOR16_REG          GPIOR1
 390 #define GPIOR17_REG          GPIOR1
 391
 392 /* GPIOR0 */
 393 #define GPIOR00_REG          GPIOR0
 394 #define GPIOR01_REG          GPIOR0
 395 #define GPIOR02_REG          GPIOR0
 396 #define GPIOR03_REG          GPIOR0
 397 #define GPIOR04_REG          GPIOR0
 398 #define GPIOR05_REG          GPIOR0
 399 #define GPIOR06_REG          GPIOR0
 400 #define GPIOR07_REG          GPIOR0
 401
 402 /* GPIOR2 */
 403 #define GPIOR20_REG          GPIOR2
 404 #define GPIOR21_REG          GPIOR2
 405 #define GPIOR22_REG          GPIOR2
 406 #define GPIOR23_REG          GPIOR2
 407 #define GPIOR24_REG          GPIOR2
 408 #define GPIOR25_REG          GPIOR2
 409 #define GPIOR26_REG          GPIOR2
 410 #define GPIOR27_REG          GPIOR2
 411
 412 /* DDRE */
 413 #define DDE0_REG             DDRE
 414 #define DDE1_REG             DDRE
 415 #define DDE2_REG             DDRE
 416 #define DDE3_REG             DDRE
 417 #define DDE4_REG             DDRE
 418 #define DDE5_REG             DDRE
 419 #define DDE6_REG             DDRE
 420 #define DDE7_REG             DDRE
 421
 422 /* TCNT2 */
 423 #define TCNT2_0_REG          TCNT2
 424 #define TCNT2_1_REG          TCNT2
 425 #define TCNT2_2_REG          TCNT2
 426 #define TCNT2_3_REG          TCNT2
 427 #define TCNT2_4_REG          TCNT2
 428 #define TCNT2_5_REG          TCNT2
 429 #define TCNT2_6_REG          TCNT2
 430 #define TCNT2_7_REG          TCNT2
 431
 432 /* TCNT0 */
 433 #define TCNT0_0_REG          TCNT0
 434 #define TCNT0_1_REG          TCNT0
 435 #define TCNT0_2_REG          TCNT0
 436 #define TCNT0_3_REG          TCNT0
 437 #define TCNT0_4_REG          TCNT0
 438 #define TCNT0_5_REG          TCNT0
 439 #define TCNT0_6_REG          TCNT0
 440 #define TCNT0_7_REG          TCNT0
 441
 442 /* TCCR0A */
 443 #define CS00_REG             TCCR0A
 444 #define CS01_REG             TCCR0A
 445 #define CS02_REG             TCCR0A
 446 #define WGM01_REG            TCCR0A
 447 #define COM0A0_REG           TCCR0A
 448 #define COM0A1_REG           TCCR0A
 449 #define WGM00_REG            TCCR0A
 450 #define FOC0A_REG            TCCR0A
 451
 452 /* TIFR2 */
 453 #define TOV2_REG             TIFR2
 454 #define OCF2A_REG            TIFR2
 455
 456 /* TIFR0 */
 457 #define TOV0_REG             TIFR0
 458 #define OCF0A_REG            TIFR0
 459
 460 /* TIFR1 */
 461 #define TOV1_REG             TIFR1
 462 #define OCF1A_REG            TIFR1
 463 #define OCF1B_REG            TIFR1
 464 #define ICF1_REG             TIFR1
 465
 466 /* GTCCR */
 467 #define PSR310_REG           GTCCR
 468 #define TSM_REG              GTCCR
 469 #define PSR2_REG             GTCCR
 470
 471 /* ICR1H */
 472 #define ICR1H0_REG           ICR1H
 473 #define ICR1H1_REG           ICR1H
 474 #define ICR1H2_REG           ICR1H
 475 #define ICR1H3_REG           ICR1H
 476 #define ICR1H4_REG           ICR1H
 477 #define ICR1H5_REG           ICR1H
 478 #define ICR1H6_REG           ICR1H
 479 #define ICR1H7_REG           ICR1H
 480
 481 /* OCR1BL */
 482 #define OCR1BL0_REG          OCR1BL
 483 #define OCR1BL1_REG          OCR1BL
 484 #define OCR1BL2_REG          OCR1BL
 485 #define OCR1BL3_REG          OCR1BL
 486 #define OCR1BL4_REG          OCR1BL
 487 #define OCR1BL5_REG          OCR1BL
 488 #define OCR1BL6_REG          OCR1BL
 489 #define OCR1BL7_REG          OCR1BL
 490
 491 /* OCR1BH */
 492 #define OCR1BH0_REG          OCR1BH
 493 #define OCR1BH1_REG          OCR1BH
 494 #define OCR1BH2_REG          OCR1BH
 495 #define OCR1BH3_REG          OCR1BH
 496 #define OCR1BH4_REG          OCR1BH
 497 #define OCR1BH5_REG          OCR1BH
 498 #define OCR1BH6_REG          OCR1BH
 499 #define OCR1BH7_REG          OCR1BH
 500
 501 /* SPL */
 502 #define SP0_REG              SPL
 503 #define SP1_REG              SPL
 504 #define SP2_REG              SPL
 505 #define SP3_REG              SPL
 506 #define SP4_REG              SPL
 507 #define SP5_REG              SPL
 508 #define SP6_REG              SPL
 509 #define SP7_REG              SPL
 510
 511 /* MCUSR */
 512 #define JTRF_REG             MCUSR
 513 #define PORF_REG             MCUSR
 514 #define EXTRF_REG            MCUSR
 515 #define BORF_REG             MCUSR
 516 #define WDRF_REG             MCUSR
 517
 518 /* EECR */
 519 #define EERE_REG             EECR
 520 #define EEWE_REG             EECR
 521 #define EEMWE_REG            EECR
 522 #define EERIE_REG            EECR
 523
 524 /* SMCR */
 525 #define SE_REG               SMCR
 526 #define SM0_REG              SMCR
 527 #define SM1_REG              SMCR
 528 #define SM2_REG              SMCR
 529
 530 /* TCCR2A */
 531 #define CS20_REG             TCCR2A
 532 #define CS21_REG             TCCR2A
 533 #define CS22_REG             TCCR2A
 534 #define WGM21_REG            TCCR2A
 535 #define COM2A0_REG           TCCR2A
 536 #define COM2A1_REG           TCCR2A
 537 #define WGM20_REG            TCCR2A
 538 #define FOC2A_REG            TCCR2A
 539
 540 /* UBRR0H */
 541 #define UBRR8_REG            UBRR0H
 542 #define UBRR9_REG            UBRR0H
 543 #define UBRR10_REG           UBRR0H
 544 #define UBRR11_REG           UBRR0H
 545
 546 /* UBRR0L */
 547 #define UBRR0_REG            UBRR0L
 548 #define UBRR1_REG            UBRR0L
 549 #define UBRR2_REG            UBRR0L
 550 #define UBRR3_REG            UBRR0L
 551 #define UBRR4_REG            UBRR0L
 552 #define UBRR5_REG            UBRR0L
 553 #define UBRR6_REG            UBRR0L
 554 #define UBRR7_REG            UBRR0L
 555
 556 /* EEARH */
 557 #define EEAR8_REG            EEARH
 558
 559 /* EEARL */
 560 #define EEAR0_REG            EEARL
 561 #define EEAR1_REG            EEARL
 562 #define EEAR2_REG            EEARL
 563 #define EEAR3_REG            EEARL
 564 #define EEAR4_REG            EEARL
 565 #define EEAR5_REG            EEARL
 566 #define EEAR6_REG            EEARL
 567 #define EEAR7_REG            EEARL
 568
 569 /* MCUCR */
 570 #define JTD_REG              MCUCR
 571 #define IVCE_REG             MCUCR
 572 #define IVSEL_REG            MCUCR
 573 #define PUD_REG              MCUCR
 574
 575 /* PINC */
 576 #define PINC0_REG            PINC
 577 #define PINC1_REG            PINC
 578 #define PINC2_REG            PINC
 579 #define PINC3_REG            PINC
 580 #define PINC4_REG            PINC
 581 #define PINC5_REG            PINC
 582 #define PINC6_REG            PINC
 583 #define PINC7_REG            PINC
 584
 585 /* OCDR */
 586 #define OCDR0_REG            OCDR
 587 #define OCDR1_REG            OCDR
 588 #define OCDR2_REG            OCDR
 589 #define OCDR3_REG            OCDR
 590 #define OCDR4_REG            OCDR
 591 #define OCDR5_REG            OCDR
 592 #define OCDR6_REG            OCDR
 593 #define OCDR7_REG            OCDR
 594
 595 /* PINA */
 596 #define PINA0_REG            PINA
 597 #define PINA1_REG            PINA
 598 #define PINA2_REG            PINA
 599 #define PINA3_REG            PINA
 600 #define PINA4_REG            PINA
 601 #define PINA5_REG            PINA
 602 #define PINA6_REG            PINA
 603 #define PINA7_REG            PINA
 604
 605 /* USISR */
 606 #define USICNT0_REG          USISR
 607 #define USICNT1_REG          USISR
 608 #define USICNT2_REG          USISR
 609 #define USICNT3_REG          USISR
 610 #define USIDC_REG            USISR
 611 #define USIPF_REG            USISR
 612 #define USIOIF_REG           USISR
 613 #define USISIF_REG           USISR
 614
 615 /* ADCSRA */
 616 #define ADPS0_REG            ADCSRA
 617 #define ADPS1_REG            ADCSRA
 618 #define ADPS2_REG            ADCSRA
 619 #define ADIE_REG             ADCSRA
 620 #define ADIF_REG             ADCSRA
 621 #define ADATE_REG            ADCSRA
 622 #define ADSC_REG             ADCSRA
 623 #define ADEN_REG             ADCSRA
 624
 625 /* ADCSRB */
 626 #define ACME_REG             ADCSRB
 627 #define ADTS0_REG            ADCSRB
 628 #define ADTS1_REG            ADCSRB
 629 #define ADTS2_REG            ADCSRB
 630
 631 /* DDRF */
 632 #define DDF0_REG             DDRF
 633 #define DDF1_REG             DDRF
 634 #define DDF2_REG             DDRF
 635 #define DDF3_REG             DDRF
 636 #define DDF4_REG             DDRF
 637 #define DDF5_REG             DDRF
 638 #define DDF6_REG             DDRF
 639 #define DDF7_REG             DDRF
 640
 641 /* OCR0A */
 642 #define OCR0A0_REG           OCR0A
 643 #define OCR0A1_REG           OCR0A
 644 #define OCR0A2_REG           OCR0A
 645 #define OCR0A3_REG           OCR0A
 646 #define OCR0A4_REG           OCR0A
 647 #define OCR0A5_REG           OCR0A
 648 #define OCR0A6_REG           OCR0A
 649 #define OCR0A7_REG           OCR0A
 650
 651 /* ACSR */
 652 #define ACIS0_REG            ACSR
 653 #define ACIS1_REG            ACSR
 654 #define ACIC_REG             ACSR
 655 #define ACIE_REG             ACSR
 656 #define ACI_REG              ACSR
 657 #define ACO_REG              ACSR
 658 #define ACBG_REG             ACSR
 659 #define ACD_REG              ACSR
 660
 661 /* UCSR0A */
 662 #define MPCM0_REG            UCSR0A
 663 #define U2X0_REG             UCSR0A
 664 #define UPE0_REG             UCSR0A
 665 #define DOR0_REG             UCSR0A
 666 #define FE0_REG              UCSR0A
 667 #define UDRE0_REG            UCSR0A
 668 #define TXC0_REG             UCSR0A
 669 #define RXC0_REG             UCSR0A
 670
 671 /* DDRD */
 672 #define DDD0_REG             DDRD
 673 #define DDD1_REG             DDRD
 674 #define DDD2_REG             DDRD
 675 #define DDD3_REG             DDRD
 676 #define DDD4_REG             DDRD
 677 #define DDD5_REG             DDRD
 678 #define DDD6_REG             DDRD
 679 #define DDD7_REG             DDRD
 680
 681 /* USICR */
 682 #define USITC_REG            USICR
 683 #define USICLK_REG           USICR
 684 #define USICS0_REG           USICR
 685 #define USICS1_REG           USICR
 686 #define USIWM0_REG           USICR
 687 #define USIWM1_REG           USICR
 688 #define USIOIE_REG           USICR
 689 #define USISIE_REG           USICR
 690
 691 /* UCSR0C */
 692 #define UCPOL0_REG           UCSR0C
 693 #define UCSZ00_REG           UCSR0C
 694 #define UCSZ01_REG           UCSR0C
 695 #define USBS0_REG            UCSR0C
 696 #define UPM00_REG            UCSR0C
 697 #define UPM01_REG            UCSR0C
 698 #define UMSEL0_REG           UCSR0C
 699
 700 /* UCSR0B */
 701 #define TXB80_REG            UCSR0B
 702 #define RXB80_REG            UCSR0B
 703 #define UCSZ02_REG           UCSR0B
 704 #define TXEN0_REG            UCSR0B
 705 #define RXEN0_REG            UCSR0B
 706 #define UDRIE0_REG           UCSR0B
 707 #define TXCIE0_REG           UCSR0B
 708 #define RXCIE0_REG           UCSR0B
 709
 710 /* SPMCSR */
 711 #define SPMEN_REG            SPMCSR
 712 #define PGERS_REG            SPMCSR
 713 #define PGWRT_REG            SPMCSR
 714 #define BLBSET_REG           SPMCSR
 715 #define RWWSRE_REG           SPMCSR
 716 #define RWWSB_REG            SPMCSR
 717 #define SPMIE_REG            SPMCSR
 718
 719 /* TCNT1H */
 720 #define TCNT1H0_REG          TCNT1H
 721 #define TCNT1H1_REG          TCNT1H
 722 #define TCNT1H2_REG          TCNT1H
 723 #define TCNT1H3_REG          TCNT1H
 724 #define TCNT1H4_REG          TCNT1H
 725 #define TCNT1H5_REG          TCNT1H
 726 #define TCNT1H6_REG          TCNT1H
 727 #define TCNT1H7_REG          TCNT1H
 728
 729 /* ADCL */
 730 #define ADCL0_REG            ADCL
 731 #define ADCL1_REG            ADCL
 732 #define ADCL2_REG            ADCL
 733 #define ADCL3_REG            ADCL
 734 #define ADCL4_REG            ADCL
 735 #define ADCL5_REG            ADCL
 736 #define ADCL6_REG            ADCL
 737 #define ADCL7_REG            ADCL
 738
 739 /* ADCH */
 740 #define ADCH0_REG            ADCH
 741 #define ADCH1_REG            ADCH
 742 #define ADCH2_REG            ADCH
 743 #define ADCH3_REG            ADCH
 744 #define ADCH4_REG            ADCH
 745 #define ADCH5_REG            ADCH
 746 #define ADCH6_REG            ADCH
 747 #define ADCH7_REG            ADCH
 748
 749 /* TIMSK2 */
 750 #define TOIE2_REG            TIMSK2
 751 #define OCIE2A_REG           TIMSK2
 752
 753 /* EIMSK */
 754 #define INT0_REG             EIMSK
 755 #define PCIE0_REG            EIMSK
 756 #define PCIE1_REG            EIMSK
 757
 758 /* TIMSK0 */
 759 #define TOIE0_REG            TIMSK0
 760 #define OCIE0A_REG           TIMSK0
 761
 762 /* TIMSK1 */
 763 #define TOIE1_REG            TIMSK1
 764 #define OCIE1A_REG           TIMSK1
 765 #define OCIE1B_REG           TIMSK1
 766 #define ICIE1_REG            TIMSK1
 767
 768 /* PCMSK0 */
 769 #define PCINT0_REG           PCMSK0
 770 #define PCINT1_REG           PCMSK0
 771 #define PCINT2_REG           PCMSK0
 772 #define PCINT3_REG           PCMSK0
 773 #define PCINT4_REG           PCMSK0
 774 #define PCINT5_REG           PCMSK0
 775 #define PCINT6_REG           PCMSK0
 776 #define PCINT7_REG           PCMSK0
 777
 778 /* PCMSK1 */
 779 #define PCINT8_REG           PCMSK1
 780 #define PCINT9_REG           PCMSK1
 781 #define PCINT10_REG          PCMSK1
 782 #define PCINT11_REG          PCMSK1
 783 #define PCINT12_REG          PCMSK1
 784 #define PCINT13_REG          PCMSK1
 785 #define PCINT14_REG          PCMSK1
 786 #define PCINT15_REG          PCMSK1
 787
 788 /* TCNT1L */
 789 #define TCNT1L0_REG          TCNT1L
 790 #define TCNT1L1_REG          TCNT1L
 791 #define TCNT1L2_REG          TCNT1L
 792 #define TCNT1L3_REG          TCNT1L
 793 #define TCNT1L4_REG          TCNT1L
 794 #define TCNT1L5_REG          TCNT1L
 795 #define TCNT1L6_REG          TCNT1L
 796 #define TCNT1L7_REG          TCNT1L
 797
 798 /* PINB */
 799 #define PINB0_REG            PINB
 800 #define PINB1_REG            PINB
 801 #define PINB2_REG            PINB
 802 #define PINB3_REG            PINB
 803 #define PINB4_REG            PINB
 804 #define PINB5_REG            PINB
 805 #define PINB6_REG            PINB
 806 #define PINB7_REG            PINB
 807
 808 /* EIFR */
 809 #define INTF0_REG            EIFR
 810 #define PCIF0_REG            EIFR
 811 #define PCIF1_REG            EIFR
 812
 813 /* PING */
 814 #define PING0_REG            PING
 815 #define PING1_REG            PING
 816 #define PING2_REG            PING
 817 #define PING3_REG            PING
 818 #define PING4_REG            PING
 819 #define PING5_REG            PING
 820
 821 /* PINF */
 822 #define PINF0_REG            PINF
 823 #define PINF1_REG            PINF
 824 #define PINF2_REG            PINF
 825 #define PINF3_REG            PINF
 826 #define PINF4_REG            PINF
 827 #define PINF5_REG            PINF
 828 #define PINF6_REG            PINF
 829 #define PINF7_REG            PINF
 830
 831 /* PINE */
 832 #define PINE0_REG            PINE
 833 #define PINE1_REG            PINE
 834 #define PINE2_REG            PINE
 835 #define PINE3_REG            PINE
 836 #define PINE4_REG            PINE
 837 #define PINE5_REG            PINE
 838 #define PINE6_REG            PINE
 839 #define PINE7_REG            PINE
 840
 841 /* PIND */
 842 #define PIND0_REG            PIND
 843 #define PIND1_REG            PIND
 844 #define PIND2_REG            PIND
 845 #define PIND3_REG            PIND
 846 #define PIND4_REG            PIND
 847 #define PIND5_REG            PIND
 848 #define PIND6_REG            PIND
 849 #define PIND7_REG            PIND
 850
 851 /* OCR1AH */
 852 #define OCR1AH0_REG          OCR1AH
 853 #define OCR1AH1_REG          OCR1AH
 854 #define OCR1AH2_REG          OCR1AH
 855 #define OCR1AH3_REG          OCR1AH
 856 #define OCR1AH4_REG          OCR1AH
 857 #define OCR1AH5_REG          OCR1AH
 858 #define OCR1AH6_REG          OCR1AH
 859 #define OCR1AH7_REG          OCR1AH
 860
 861 /* OCR1AL */
 862 #define OCR1AL0_REG          OCR1AL
 863 #define OCR1AL1_REG          OCR1AL
 864 #define OCR1AL2_REG          OCR1AL
 865 #define OCR1AL3_REG          OCR1AL
 866 #define OCR1AL4_REG          OCR1AL
 867 #define OCR1AL5_REG          OCR1AL
 868 #define OCR1AL6_REG          OCR1AL
 869 #define OCR1AL7_REG          OCR1AL
 870
 871 /* SPCR */
 872 #define SPR0_REG             SPCR
 873 #define SPR1_REG             SPCR
 874 #define CPHA_REG             SPCR
 875 #define CPOL_REG             SPCR
 876 #define MSTR_REG             SPCR
 877 #define DORD_REG             SPCR
 878 #define SPE_REG              SPCR
 879 #define SPIE_REG             SPCR
 880
 881 /* USIDR */
 882 #define USIDR0_REG           USIDR
 883 #define USIDR1_REG           USIDR
 884 #define USIDR2_REG           USIDR
 885 #define USIDR3_REG           USIDR
 886 #define USIDR4_REG           USIDR
 887 #define USIDR5_REG           USIDR
 888 #define USIDR6_REG           USIDR
 889 #define USIDR7_REG           USIDR
 890
 891 /* pins mapping */
 892