ca96de79589659b71e592667a46d937b35abe0ec
[dpdk.git] / drivers / common / cnxk / roc_nix.h
1 /* SPDX-License-Identifier: BSD-3-Clause
2  * Copyright(C) 2021 Marvell.
3  */
4
5 #ifndef _ROC_NIX_H_
6 #define _ROC_NIX_H_
7
8 /* Constants */
9 enum roc_nix_rss_reta_sz {
10         ROC_NIX_RSS_RETA_SZ_64 = 64,
11         ROC_NIX_RSS_RETA_SZ_128 = 128,
12         ROC_NIX_RSS_RETA_SZ_256 = 256,
13 };
14
15 enum roc_nix_sq_max_sqe_sz {
16         roc_nix_maxsqesz_w16 = NIX_MAXSQESZ_W16,
17         roc_nix_maxsqesz_w8 = NIX_MAXSQESZ_W8,
18 };
19
20 /* NIX LF RX offload configuration flags.
21  * These are input flags to roc_nix_lf_alloc:rx_cfg
22  */
23 #define ROC_NIX_LF_RX_CFG_DROP_RE     BIT_ULL(32)
24 #define ROC_NIX_LF_RX_CFG_L2_LEN_ERR  BIT_ULL(33)
25 #define ROC_NIX_LF_RX_CFG_IP6_UDP_OPT BIT_ULL(34)
26 #define ROC_NIX_LF_RX_CFG_DIS_APAD    BIT_ULL(35)
27 #define ROC_NIX_LF_RX_CFG_CSUM_IL4    BIT_ULL(36)
28 #define ROC_NIX_LF_RX_CFG_CSUM_OL4    BIT_ULL(37)
29 #define ROC_NIX_LF_RX_CFG_LEN_IL4     BIT_ULL(38)
30 #define ROC_NIX_LF_RX_CFG_LEN_IL3     BIT_ULL(39)
31 #define ROC_NIX_LF_RX_CFG_LEN_OL4     BIT_ULL(40)
32 #define ROC_NIX_LF_RX_CFG_LEN_OL3     BIT_ULL(41)
33
34 /* Group 0 will be used for RSS, 1 -7 will be used for npc_flow RSS action*/
35 #define ROC_NIX_RSS_GROUP_DEFAULT 0
36 #define ROC_NIX_RSS_GRPS          8
37 #define ROC_NIX_RSS_RETA_MAX      ROC_NIX_RSS_RETA_SZ_256
38 #define ROC_NIX_RSS_KEY_LEN       48 /* 352 Bits */
39
40 #define ROC_NIX_DEFAULT_HW_FRS 1514
41
42 #define ROC_NIX_VWQE_MAX_SIZE_LOG2 11
43 #define ROC_NIX_VWQE_MIN_SIZE_LOG2 2
44 struct roc_nix {
45         /* Input parameters */
46         struct plt_pci_device *pci_dev;
47         uint16_t port_id;
48         bool rss_tag_as_xor;
49         uint16_t max_sqb_count;
50         enum roc_nix_rss_reta_sz reta_sz;
51         bool enable_loop;
52         /* End of input parameters */
53         /* LMT line base for "Per Core Tx LMT line" mode*/
54         uintptr_t lmt_base;
55         bool io_enabled;
56         bool rx_ptp_ena;
57         uint16_t cints;
58
59 #define ROC_NIX_MEM_SZ (6 * 1024)
60         uint8_t reserved[ROC_NIX_MEM_SZ] __plt_cache_aligned;
61 } __plt_cache_aligned;
62
63 /* Dev */
64 int __roc_api roc_nix_dev_init(struct roc_nix *roc_nix);
65 int __roc_api roc_nix_dev_fini(struct roc_nix *roc_nix);
66
67 /* Type */
68 bool __roc_api roc_nix_is_lbk(struct roc_nix *roc_nix);
69 bool __roc_api roc_nix_is_sdp(struct roc_nix *roc_nix);
70 bool __roc_api roc_nix_is_pf(struct roc_nix *roc_nix);
71 bool __roc_api roc_nix_is_vf_or_sdp(struct roc_nix *roc_nix);
72 int __roc_api roc_nix_get_base_chan(struct roc_nix *roc_nix);
73 int __roc_api roc_nix_get_pf(struct roc_nix *roc_nix);
74 int __roc_api roc_nix_get_vf(struct roc_nix *roc_nix);
75 uint16_t __roc_api roc_nix_get_pf_func(struct roc_nix *roc_nix);
76 uint16_t __roc_api roc_nix_get_vwqe_interval(struct roc_nix *roc_nix);
77 int __roc_api roc_nix_max_pkt_len(struct roc_nix *roc_nix);
78
79 /* LF ops */
80 int __roc_api roc_nix_lf_alloc(struct roc_nix *roc_nix, uint32_t nb_rxq,
81                                uint32_t nb_txq, uint64_t rx_cfg);
82 int __roc_api roc_nix_lf_free(struct roc_nix *roc_nix);
83
84 /* IRQ */
85 void __roc_api roc_nix_rx_queue_intr_enable(struct roc_nix *roc_nix,
86                                             uint16_t rxq_id);
87 void __roc_api roc_nix_rx_queue_intr_disable(struct roc_nix *roc_nix,
88                                              uint16_t rxq_id);
89 void __roc_api roc_nix_err_intr_ena_dis(struct roc_nix *roc_nix, bool enb);
90 void __roc_api roc_nix_ras_intr_ena_dis(struct roc_nix *roc_nix, bool enb);
91 int __roc_api roc_nix_register_queue_irqs(struct roc_nix *roc_nix);
92 void __roc_api roc_nix_unregister_queue_irqs(struct roc_nix *roc_nix);
93 int __roc_api roc_nix_register_cq_irqs(struct roc_nix *roc_nix);
94 void __roc_api roc_nix_unregister_cq_irqs(struct roc_nix *roc_nix);
95
96 #endif /* _ROC_NIX_H_ */