drivers/common/mlx5/mlx5_common.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2019 Mellanox Technologies, Ltd
   3  */
   4
   5 #include <unistd.h>
   6 #include <string.h>
   7 #include <stdio.h>
   8
   9 #include <rte_errno.h>
  10 #include <rte_mempool.h>
  11 #include <rte_class.h>
  12 #include <rte_malloc.h>
  13
  14 #include "mlx5_common.h"
  15 #include "mlx5_common_os.h"
  16 #include "mlx5_common_log.h"
  17 #include "mlx5_common_defs.h"
  18 #include "mlx5_common_private.h"
  19
  20 uint8_t haswell_broadwell_cpu;
  21
  22 /* In case this is an x86_64 intel processor to check if
  23  * we should use relaxed ordering.
  24  */
  25 #ifdef RTE_ARCH_X86_64
  26 /**
  27  * This function returns processor identification and feature information
  28  * into the registers.
  29  *
  30  * @param eax, ebx, ecx, edx
  31  *              Pointers to the registers that will hold cpu information.
  32  * @param level
  33  *              The main category of information returned.
  34  */
  35 static inline void mlx5_cpu_id(unsigned int level,
  36                                 unsigned int *eax, unsigned int *ebx,
  37                                 unsigned int *ecx, unsigned int *edx)
  38 {
  39         __asm__("cpuid\n\t"
  40                 : "=a" (*eax), "=b" (*ebx), "=c" (*ecx), "=d" (*edx)
  41                 : "0" (level));
  42 }
  43 #endif
  44
  45 RTE_LOG_REGISTER_DEFAULT(mlx5_common_logtype, NOTICE)
  46
  47 /* Head of list of drivers. */
  48 static TAILQ_HEAD(mlx5_drivers, mlx5_class_driver) drivers_list =
  49                                 TAILQ_HEAD_INITIALIZER(drivers_list);
  50
  51 /* Head of devices. */
  52 static TAILQ_HEAD(mlx5_devices, mlx5_common_device) devices_list =
  53                                 TAILQ_HEAD_INITIALIZER(devices_list);
  54 static pthread_mutex_t devices_list_lock;
  55
  56 static const struct {
  57         const char *name;
  58         unsigned int drv_class;
  59 } mlx5_classes[] = {
  60         { .name = "vdpa", .drv_class = MLX5_CLASS_VDPA },
  61         { .name = "eth", .drv_class = MLX5_CLASS_ETH },
  62         /* Keep class "net" for backward compatibility. */
  63         { .name = "net", .drv_class = MLX5_CLASS_ETH },
  64         { .name = "regex", .drv_class = MLX5_CLASS_REGEX },
  65         { .name = "compress", .drv_class = MLX5_CLASS_COMPRESS },
  66         { .name = "crypto", .drv_class = MLX5_CLASS_CRYPTO },
  67 };
  68
  69 static int
  70 class_name_to_value(const char *class_name)
  71 {
  72         unsigned int i;
  73
  74         for (i = 0; i < RTE_DIM(mlx5_classes); i++) {
  75                 if (strcmp(class_name, mlx5_classes[i].name) == 0)
  76                         return mlx5_classes[i].drv_class;
  77         }
  78         return -EINVAL;
  79 }
  80
  81 static struct mlx5_class_driver *
  82 driver_get(uint32_t class)
  83 {
  84         struct mlx5_class_driver *driver;
  85
  86         TAILQ_FOREACH(driver, &drivers_list, next) {
  87                 if ((uint32_t)driver->drv_class == class)
  88                         return driver;
  89         }
  90         return NULL;
  91 }
  92
  93 /**
  94  * Verify and store value for devargs.
  95  *
  96  * @param[in] key
  97  *   Key argument to verify.
  98  * @param[in] val
  99  *   Value associated with key.
 100  * @param opaque
 101  *   User data.
 102  *
 103  * @return
 104  *   0 on success, a negative errno value otherwise and rte_errno is set.
 105  */
 106 static int
 107 mlx5_common_args_check_handler(const char *key, const char *val, void *opaque)
 108 {
 109         struct mlx5_common_dev_config *config = opaque;
 110         signed long tmp;
 111
 112         errno = 0;
 113         tmp = strtol(val, NULL, 0);
 114         if (errno) {
 115                 rte_errno = errno;
 116                 DRV_LOG(WARNING, "%s: \"%s\" is an invalid integer.", key, val);
 117                 return -rte_errno;
 118         }
 119         if (strcmp(key, "tx_db_nc") == 0) {
 120                 if (tmp != MLX5_TXDB_CACHED &&
 121                     tmp != MLX5_TXDB_NCACHED &&
 122                     tmp != MLX5_TXDB_HEURISTIC) {
 123                         DRV_LOG(ERR, "Invalid Tx doorbell mapping parameter.");
 124                         rte_errno = EINVAL;
 125                         return -rte_errno;
 126                 }
 127                 config->dbnc = tmp;
 128         } else if (strcmp(key, "mr_ext_memseg_en") == 0) {
 129                 config->mr_ext_memseg_en = !!tmp;
 130         } else if (strcmp(key, "mr_mempool_reg_en") == 0) {
 131                 config->mr_mempool_reg_en = !!tmp;
 132         } else if (strcmp(key, "sys_mem_en") == 0) {
 133                 config->sys_mem_en = !!tmp;
 134         }
 135         return 0;
 136 }
 137
 138 /**
 139  * Parse common device parameters.
 140  *
 141  * @param devargs
 142  *   Device arguments structure.
 143  * @param config
 144  *   Pointer to device configuration structure.
 145  *
 146  * @return
 147  *   0 on success, a negative errno value otherwise and rte_errno is set.
 148  */
 149 static int
 150 mlx5_common_config_get(struct rte_devargs *devargs,
 151                        struct mlx5_common_dev_config *config)
 152 {
 153         struct rte_kvargs *kvlist;
 154         int ret = 0;
 155
 156         /* Set defaults. */
 157         config->mr_ext_memseg_en = 1;
 158         config->mr_mempool_reg_en = 1;
 159         config->sys_mem_en = 0;
 160         config->dbnc = MLX5_ARG_UNSET;
 161         if (devargs == NULL)
 162                 return 0;
 163         kvlist = rte_kvargs_parse(devargs->args, NULL);
 164         if (kvlist == NULL) {
 165                 rte_errno = EINVAL;
 166                 return -rte_errno;
 167         }
 168         ret = rte_kvargs_process(kvlist, NULL, mlx5_common_args_check_handler,
 169                                  config);
 170         if (ret)
 171                 ret = -rte_errno;
 172         rte_kvargs_free(kvlist);
 173         DRV_LOG(DEBUG, "mr_ext_memseg_en is %u.", config->mr_ext_memseg_en);
 174         DRV_LOG(DEBUG, "mr_mempool_reg_en is %u.", config->mr_mempool_reg_en);
 175         DRV_LOG(DEBUG, "sys_mem_en is %u.", config->sys_mem_en);
 176         DRV_LOG(DEBUG, "Tx doorbell mapping parameter is %d.", config->dbnc);
 177         return ret;
 178 }
 179
 180 static int
 181 devargs_class_handler(__rte_unused const char *key,
 182                       const char *class_names, void *opaque)
 183 {
 184         int *ret = opaque;
 185         int class_val;
 186         char *scratch;
 187         char *found;
 188         char *refstr = NULL;
 189
 190         *ret = 0;
 191         scratch = strdup(class_names);
 192         if (scratch == NULL) {
 193                 *ret = -ENOMEM;
 194                 return *ret;
 195         }
 196         found = strtok_r(scratch, ":", &refstr);
 197         if (found == NULL)
 198                 /* Empty string. */
 199                 goto err;
 200         do {
 201                 /* Extract each individual class name. Multiple
 202                  * classes can be supplied as class=net:regex:foo:bar.
 203                  */
 204                 class_val = class_name_to_value(found);
 205                 /* Check if its a valid class. */
 206                 if (class_val < 0) {
 207                         *ret = -EINVAL;
 208                         goto err;
 209                 }
 210                 *ret |= class_val;
 211                 found = strtok_r(NULL, ":", &refstr);
 212         } while (found != NULL);
 213 err:
 214         free(scratch);
 215         if (*ret < 0)
 216                 DRV_LOG(ERR, "Invalid mlx5 class options: %s.\n", class_names);
 217         return *ret;
 218 }
 219
 220 static int
 221 parse_class_options(const struct rte_devargs *devargs)
 222 {
 223         struct rte_kvargs *kvlist;
 224         int ret = 0;
 225
 226         if (devargs == NULL)
 227                 return 0;
 228         if (devargs->cls != NULL && devargs->cls->name != NULL)
 229                 /* Global syntax, only one class type. */
 230                 return class_name_to_value(devargs->cls->name);
 231         /* Legacy devargs support multiple classes. */
 232         kvlist = rte_kvargs_parse(devargs->args, NULL);
 233         if (kvlist == NULL)
 234                 return 0;
 235         rte_kvargs_process(kvlist, RTE_DEVARGS_KEY_CLASS,
 236                            devargs_class_handler, &ret);
 237         rte_kvargs_free(kvlist);
 238         return ret;
 239 }
 240
 241 static const unsigned int mlx5_class_invalid_combinations[] = {
 242         MLX5_CLASS_ETH | MLX5_CLASS_VDPA,
 243         /* New class combination should be added here. */
 244 };
 245
 246 static int
 247 is_valid_class_combination(uint32_t user_classes)
 248 {
 249         unsigned int i;
 250
 251         /* Verify if user specified unsupported combination. */
 252         for (i = 0; i < RTE_DIM(mlx5_class_invalid_combinations); i++) {
 253                 if ((mlx5_class_invalid_combinations[i] & user_classes) ==
 254                     mlx5_class_invalid_combinations[i])
 255                         return -EINVAL;
 256         }
 257         /* Not found any invalid class combination. */
 258         return 0;
 259 }
 260
 261 static bool
 262 device_class_enabled(const struct mlx5_common_device *device, uint32_t class)
 263 {
 264         return (device->classes_loaded & class) > 0;
 265 }
 266
 267 static bool
 268 mlx5_bus_match(const struct mlx5_class_driver *drv,
 269                const struct rte_device *dev)
 270 {
 271         if (mlx5_dev_is_pci(dev))
 272                 return mlx5_dev_pci_match(drv, dev);
 273         return true;
 274 }
 275
 276 static struct mlx5_common_device *
 277 to_mlx5_device(const struct rte_device *rte_dev)
 278 {
 279         struct mlx5_common_device *cdev;
 280
 281         TAILQ_FOREACH(cdev, &devices_list, next) {
 282                 if (rte_dev == cdev->dev)
 283                         return cdev;
 284         }
 285         return NULL;
 286 }
 287
 288 int
 289 mlx5_dev_to_pci_str(const struct rte_device *dev, char *addr, size_t size)
 290 {
 291         struct rte_pci_addr pci_addr = { 0 };
 292         int ret;
 293
 294         if (mlx5_dev_is_pci(dev)) {
 295                 /* Input might be <BDF>, format PCI address to <DBDF>. */
 296                 ret = rte_pci_addr_parse(dev->name, &pci_addr);
 297                 if (ret != 0)
 298                         return -ENODEV;
 299                 rte_pci_device_name(&pci_addr, addr, size);
 300                 return 0;
 301         }
 302 #ifdef RTE_EXEC_ENV_LINUX
 303         return mlx5_auxiliary_get_pci_str(RTE_DEV_TO_AUXILIARY_CONST(dev),
 304                         addr, size);
 305 #else
 306         rte_errno = ENODEV;
 307         return -rte_errno;
 308 #endif
 309 }
 310
 311 /**
 312  * Uninitialize all HW global of device context.
 313  *
 314  * @param cdev
 315  *   Pointer to mlx5 device structure.
 316  *
 317  * @return
 318  *   0 on success, a negative errno value otherwise and rte_errno is set.
 319  */
 320 static void
 321 mlx5_dev_hw_global_release(struct mlx5_common_device *cdev)
 322 {
 323         if (cdev->ctx != NULL) {
 324                 claim_zero(mlx5_glue->close_device(cdev->ctx));
 325                 cdev->ctx = NULL;
 326         }
 327 }
 328
 329 /**
 330  * Initialize all HW global of device context.
 331  *
 332  * @param cdev
 333  *   Pointer to mlx5 device structure.
 334  * @param classes
 335  *   Chosen classes come from user device arguments.
 336  *
 337  * @return
 338  *   0 on success, a negative errno value otherwise and rte_errno is set.
 339  */
 340 static int
 341 mlx5_dev_hw_global_prepare(struct mlx5_common_device *cdev, uint32_t classes)
 342 {
 343         int ret;
 344
 345         /* Create context device */
 346         ret = mlx5_os_open_device(cdev, classes);
 347         if (ret < 0)
 348                 return ret;
 349         return 0;
 350 }
 351
 352 static void
 353 mlx5_common_dev_release(struct mlx5_common_device *cdev)
 354 {
 355         pthread_mutex_lock(&devices_list_lock);
 356         TAILQ_REMOVE(&devices_list, cdev, next);
 357         pthread_mutex_unlock(&devices_list_lock);
 358         if (rte_eal_process_type() == RTE_PROC_PRIMARY)
 359                 mlx5_dev_hw_global_release(cdev);
 360         rte_free(cdev);
 361 }
 362
 363 static struct mlx5_common_device *
 364 mlx5_common_dev_create(struct rte_device *eal_dev, uint32_t classes)
 365 {
 366         struct mlx5_common_device *cdev;
 367         int ret;
 368
 369         cdev = rte_zmalloc("mlx5_common_device", sizeof(*cdev), 0);
 370         if (!cdev) {
 371                 DRV_LOG(ERR, "Device allocation failure.");
 372                 rte_errno = ENOMEM;
 373                 return NULL;
 374         }
 375         cdev->dev = eal_dev;
 376         if (rte_eal_process_type() != RTE_PROC_PRIMARY)
 377                 goto exit;
 378         /* Parse device parameters. */
 379         ret = mlx5_common_config_get(eal_dev->devargs, &cdev->config);
 380         if (ret < 0) {
 381                 DRV_LOG(ERR, "Failed to process device arguments: %s",
 382                         strerror(rte_errno));
 383                 rte_free(cdev);
 384                 return NULL;
 385         }
 386         mlx5_malloc_mem_select(cdev->config.sys_mem_en);
 387         /* Initialize all HW global of device context. */
 388         ret = mlx5_dev_hw_global_prepare(cdev, classes);
 389         if (ret) {
 390                 DRV_LOG(ERR, "Failed to initialize device context.");
 391                 rte_free(cdev);
 392                 return NULL;
 393         }
 394 exit:
 395         pthread_mutex_lock(&devices_list_lock);
 396         TAILQ_INSERT_HEAD(&devices_list, cdev, next);
 397         pthread_mutex_unlock(&devices_list_lock);
 398         return cdev;
 399 }
 400
 401 static int
 402 drivers_remove(struct mlx5_common_device *cdev, uint32_t enabled_classes)
 403 {
 404         struct mlx5_class_driver *driver;
 405         int local_ret = -ENODEV;
 406         unsigned int i = 0;
 407         int ret = 0;
 408
 409         enabled_classes &= cdev->classes_loaded;
 410         while (enabled_classes) {
 411                 driver = driver_get(RTE_BIT64(i));
 412                 if (driver != NULL) {
 413                         local_ret = driver->remove(cdev);
 414                         if (local_ret == 0)
 415                                 cdev->classes_loaded &= ~RTE_BIT64(i);
 416                         else if (ret == 0)
 417                                 ret = local_ret;
 418                 }
 419                 enabled_classes &= ~RTE_BIT64(i);
 420                 i++;
 421         }
 422         if (local_ret != 0 && ret == 0)
 423                 ret = local_ret;
 424         return ret;
 425 }
 426
 427 static int
 428 drivers_probe(struct mlx5_common_device *cdev, uint32_t user_classes)
 429 {
 430         struct mlx5_class_driver *driver;
 431         uint32_t enabled_classes = 0;
 432         bool already_loaded;
 433         int ret;
 434
 435         TAILQ_FOREACH(driver, &drivers_list, next) {
 436                 if ((driver->drv_class & user_classes) == 0)
 437                         continue;
 438                 if (!mlx5_bus_match(driver, cdev->dev))
 439                         continue;
 440                 already_loaded = cdev->classes_loaded & driver->drv_class;
 441                 if (already_loaded && driver->probe_again == 0) {
 442                         DRV_LOG(ERR, "Device %s is already probed",
 443                                 cdev->dev->name);
 444                         ret = -EEXIST;
 445                         goto probe_err;
 446                 }
 447                 ret = driver->probe(cdev);
 448                 if (ret < 0) {
 449                         DRV_LOG(ERR, "Failed to load driver %s",
 450                                 driver->name);
 451                         goto probe_err;
 452                 }
 453                 enabled_classes |= driver->drv_class;
 454         }
 455         cdev->classes_loaded |= enabled_classes;
 456         return 0;
 457 probe_err:
 458         /* Only unload drivers which are enabled which were enabled
 459          * in this probe instance.
 460          */
 461         drivers_remove(cdev, enabled_classes);
 462         return ret;
 463 }
 464
 465 int
 466 mlx5_common_dev_probe(struct rte_device *eal_dev)
 467 {
 468         struct mlx5_common_device *cdev;
 469         uint32_t classes = 0;
 470         bool new_device = false;
 471         int ret;
 472
 473         DRV_LOG(INFO, "probe device \"%s\".", eal_dev->name);
 474         ret = parse_class_options(eal_dev->devargs);
 475         if (ret < 0) {
 476                 DRV_LOG(ERR, "Unsupported mlx5 class type: %s",
 477                         eal_dev->devargs->args);
 478                 return ret;
 479         }
 480         classes = ret;
 481         if (classes == 0)
 482                 /* Default to net class. */
 483                 classes = MLX5_CLASS_ETH;
 484         cdev = to_mlx5_device(eal_dev);
 485         if (!cdev) {
 486                 cdev = mlx5_common_dev_create(eal_dev, classes);
 487                 if (!cdev)
 488                         return -ENOMEM;
 489                 new_device = true;
 490         }
 491         /*
 492          * Validate combination here.
 493          * For new device, the classes_loaded field is 0 and it check only
 494          * the classes given as user device arguments.
 495          */
 496         ret = is_valid_class_combination(classes | cdev->classes_loaded);
 497         if (ret != 0) {
 498                 DRV_LOG(ERR, "Unsupported mlx5 classes combination.");
 499                 goto class_err;
 500         }
 501         ret = drivers_probe(cdev, classes);
 502         if (ret)
 503                 goto class_err;
 504         return 0;
 505 class_err:
 506         if (new_device)
 507                 mlx5_common_dev_release(cdev);
 508         return ret;
 509 }
 510
 511 int
 512 mlx5_common_dev_remove(struct rte_device *eal_dev)
 513 {
 514         struct mlx5_common_device *cdev;
 515         int ret;
 516
 517         cdev = to_mlx5_device(eal_dev);
 518         if (!cdev)
 519                 return -ENODEV;
 520         /* Matching device found, cleanup and unload drivers. */
 521         ret = drivers_remove(cdev, cdev->classes_loaded);
 522         if (ret == 0)
 523                 mlx5_common_dev_release(cdev);
 524         return ret;
 525 }
 526
 527 int
 528 mlx5_common_dev_dma_map(struct rte_device *dev, void *addr, uint64_t iova,
 529                         size_t len)
 530 {
 531         struct mlx5_class_driver *driver = NULL;
 532         struct mlx5_class_driver *temp;
 533         struct mlx5_common_device *mdev;
 534         int ret = -EINVAL;
 535
 536         mdev = to_mlx5_device(dev);
 537         if (!mdev)
 538                 return -ENODEV;
 539         TAILQ_FOREACH(driver, &drivers_list, next) {
 540                 if (!device_class_enabled(mdev, driver->drv_class) ||
 541                     driver->dma_map == NULL)
 542                         continue;
 543                 ret = driver->dma_map(dev, addr, iova, len);
 544                 if (ret)
 545                         goto map_err;
 546         }
 547         return ret;
 548 map_err:
 549         TAILQ_FOREACH(temp, &drivers_list, next) {
 550                 if (temp == driver)
 551                         break;
 552                 if (device_class_enabled(mdev, temp->drv_class) &&
 553                     temp->dma_map && temp->dma_unmap)
 554                         temp->dma_unmap(dev, addr, iova, len);
 555         }
 556         return ret;
 557 }
 558
 559 int
 560 mlx5_common_dev_dma_unmap(struct rte_device *dev, void *addr, uint64_t iova,
 561                           size_t len)
 562 {
 563         struct mlx5_class_driver *driver;
 564         struct mlx5_common_device *mdev;
 565         int local_ret = -EINVAL;
 566         int ret = 0;
 567
 568         mdev = to_mlx5_device(dev);
 569         if (!mdev)
 570                 return -ENODEV;
 571         /* There is no unmap error recovery in current implementation. */
 572         TAILQ_FOREACH_REVERSE(driver, &drivers_list, mlx5_drivers, next) {
 573                 if (!device_class_enabled(mdev, driver->drv_class) ||
 574                     driver->dma_unmap == NULL)
 575                         continue;
 576                 local_ret = driver->dma_unmap(dev, addr, iova, len);
 577                 if (local_ret && (ret == 0))
 578                         ret = local_ret;
 579         }
 580         if (local_ret)
 581                 ret = local_ret;
 582         return ret;
 583 }
 584
 585 void
 586 mlx5_class_driver_register(struct mlx5_class_driver *driver)
 587 {
 588         mlx5_common_driver_on_register_pci(driver);
 589         TAILQ_INSERT_TAIL(&drivers_list, driver, next);
 590 }
 591
 592 static void mlx5_common_driver_init(void)
 593 {
 594         mlx5_common_pci_init();
 595 #ifdef RTE_EXEC_ENV_LINUX
 596         mlx5_common_auxiliary_init();
 597 #endif
 598 }
 599
 600 static bool mlx5_common_initialized;
 601
 602 /**
 603  * One time innitialization routine for run-time dependency on glue library
 604  * for multiple PMDs. Each mlx5 PMD that depends on mlx5_common module,
 605  * must invoke in its constructor.
 606  */
 607 void
 608 mlx5_common_init(void)
 609 {
 610         if (mlx5_common_initialized)
 611                 return;
 612
 613         pthread_mutex_init(&devices_list_lock, NULL);
 614         mlx5_glue_constructor();
 615         mlx5_common_driver_init();
 616         mlx5_common_initialized = true;
 617 }
 618
 619 /**
 620  * This function is responsible of initializing the variable
 621  *  haswell_broadwell_cpu by checking if the cpu is intel
 622  *  and reading the data returned from mlx5_cpu_id().
 623  *  since haswell and broadwell cpus don't have improved performance
 624  *  when using relaxed ordering we want to check the cpu type before
 625  *  before deciding whether to enable RO or not.
 626  *  if the cpu is haswell or broadwell the variable will be set to 1
 627  *  otherwise it will be 0.
 628  */
 629 RTE_INIT_PRIO(mlx5_is_haswell_broadwell_cpu, LOG)
 630 {
 631 #ifdef RTE_ARCH_X86_64
 632         unsigned int broadwell_models[4] = {0x3d, 0x47, 0x4F, 0x56};
 633         unsigned int haswell_models[4] = {0x3c, 0x3f, 0x45, 0x46};
 634         unsigned int i, model, family, brand_id, vendor;
 635         unsigned int signature_intel_ebx = 0x756e6547;
 636         unsigned int extended_model;
 637         unsigned int eax = 0;
 638         unsigned int ebx = 0;
 639         unsigned int ecx = 0;
 640         unsigned int edx = 0;
 641         int max_level;
 642
 643         mlx5_cpu_id(0, &eax, &ebx, &ecx, &edx);
 644         vendor = ebx;
 645         max_level = eax;
 646         if (max_level < 1) {
 647                 haswell_broadwell_cpu = 0;
 648                 return;
 649         }
 650         mlx5_cpu_id(1, &eax, &ebx, &ecx, &edx);
 651         model = (eax >> 4) & 0x0f;
 652         family = (eax >> 8) & 0x0f;
 653         brand_id = ebx & 0xff;
 654         extended_model = (eax >> 12) & 0xf0;
 655         /* Check if the processor is Haswell or Broadwell */
 656         if (vendor == signature_intel_ebx) {
 657                 if (family == 0x06)
 658                         model += extended_model;
 659                 if (brand_id == 0 && family == 0x6) {
 660                         for (i = 0; i < RTE_DIM(broadwell_models); i++)
 661                                 if (model == broadwell_models[i]) {
 662                                         haswell_broadwell_cpu = 1;
 663                                         return;
 664                                 }
 665                         for (i = 0; i < RTE_DIM(haswell_models); i++)
 666                                 if (model == haswell_models[i]) {
 667                                         haswell_broadwell_cpu = 1;
 668                                         return;
 669                                 }
 670                 }
 671         }
 672 #endif
 673         haswell_broadwell_cpu = 0;
 674 }
 675
 676 /**
 677  * Allocate the User Access Region with DevX on specified device.
 678  *
 679  * @param [in] ctx
 680  *   Infiniband device context to perform allocation on.
 681  * @param [in] mapping
 682  *   MLX5DV_UAR_ALLOC_TYPE_BF - allocate as cached memory with write-combining
 683  *                              attributes (if supported by the host), the
 684  *                              writes to the UAR registers must be followed
 685  *                              by write memory barrier.
 686  *   MLX5DV_UAR_ALLOC_TYPE_NC - allocate as non-cached nenory, all writes are
 687  *                              promoted to the registers immediately, no
 688  *                              memory barriers needed.
 689  *   mapping < 0 - the first attempt is performed with MLX5DV_UAR_ALLOC_TYPE_BF,
 690  *                 if this fails the next attempt with MLX5DV_UAR_ALLOC_TYPE_NC
 691  *                 is performed. The drivers specifying negative values should
 692  *                 always provide the write memory barrier operation after UAR
 693  *                 register writings.
 694  * If there is no definitions for the MLX5DV_UAR_ALLOC_TYPE_xx (older rdma
 695  * library headers), the caller can specify 0.
 696  *
 697  * @return
 698  *   UAR object pointer on success, NULL otherwise and rte_errno is set.
 699  */
 700 void *
 701 mlx5_devx_alloc_uar(void *ctx, int mapping)
 702 {
 703         void *uar;
 704         uint32_t retry, uar_mapping;
 705         void *base_addr;
 706
 707         for (retry = 0; retry < MLX5_ALLOC_UAR_RETRY; ++retry) {
 708 #ifdef MLX5DV_UAR_ALLOC_TYPE_NC
 709                 /* Control the mapping type according to the settings. */
 710                 uar_mapping = (mapping < 0) ?
 711                               MLX5DV_UAR_ALLOC_TYPE_NC : mapping;
 712 #else
 713                 /*
 714                  * It seems we have no way to control the memory mapping type
 715                  * for the UAR, the default "Write-Combining" type is supposed.
 716                  */
 717                 uar_mapping = 0;
 718                 RTE_SET_USED(mapping);
 719 #endif
 720                 uar = mlx5_glue->devx_alloc_uar(ctx, uar_mapping);
 721 #ifdef MLX5DV_UAR_ALLOC_TYPE_NC
 722                 if (!uar &&
 723                     mapping < 0 &&
 724                     uar_mapping == MLX5DV_UAR_ALLOC_TYPE_BF) {
 725                         /*
 726                          * In some environments like virtual machine the
 727                          * Write Combining mapped might be not supported and
 728                          * UAR allocation fails. We tried "Non-Cached" mapping
 729                          * for the case.
 730                          */
 731                         DRV_LOG(WARNING, "Failed to allocate DevX UAR (BF)");
 732                         uar_mapping = MLX5DV_UAR_ALLOC_TYPE_NC;
 733                         uar = mlx5_glue->devx_alloc_uar(ctx, uar_mapping);
 734                 } else if (!uar &&
 735                            mapping < 0 &&
 736                            uar_mapping == MLX5DV_UAR_ALLOC_TYPE_NC) {
 737                         /*
 738                          * If Verbs/kernel does not support "Non-Cached"
 739                          * try the "Write-Combining".
 740                          */
 741                         DRV_LOG(WARNING, "Failed to allocate DevX UAR (NC)");
 742                         uar_mapping = MLX5DV_UAR_ALLOC_TYPE_BF;
 743                         uar = mlx5_glue->devx_alloc_uar(ctx, uar_mapping);
 744                 }
 745 #endif
 746                 if (!uar) {
 747                         DRV_LOG(ERR, "Failed to allocate DevX UAR (BF/NC)");
 748                         rte_errno = ENOMEM;
 749                         goto exit;
 750                 }
 751                 base_addr = mlx5_os_get_devx_uar_base_addr(uar);
 752                 if (base_addr)
 753                         break;
 754                 /*
 755                  * The UARs are allocated by rdma_core within the
 756                  * IB device context, on context closure all UARs
 757                  * will be freed, should be no memory/object leakage.
 758                  */
 759                 DRV_LOG(WARNING, "Retrying to allocate DevX UAR");
 760                 uar = NULL;
 761         }
 762         /* Check whether we finally succeeded with valid UAR allocation. */
 763         if (!uar) {
 764                 DRV_LOG(ERR, "Failed to allocate DevX UAR (NULL base)");
 765                 rte_errno = ENOMEM;
 766         }
 767         /*
 768          * Return void * instead of struct mlx5dv_devx_uar *
 769          * is for compatibility with older rdma-core library headers.
 770          */
 771 exit:
 772         return uar;
 773 }
 774
 775 RTE_PMD_EXPORT_NAME(mlx5_common_driver, __COUNTER__);