drivers/event/octeontx2/otx2_tim_evdev.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(C) 2019 Marvell International Ltd.
   3  */
   4
   5 #include <rte_kvargs.h>
   6 #include <rte_malloc.h>
   7 #include <rte_mbuf_pool_ops.h>
   8
   9 #include "otx2_evdev.h"
  10 #include "otx2_tim_evdev.h"
  11
  12 static struct rte_event_timer_adapter_ops otx2_tim_ops;
  13
  14 static inline int
  15 tim_get_msix_offsets(void)
  16 {
  17         struct otx2_tim_evdev *dev = tim_priv_get();
  18         struct otx2_mbox *mbox = dev->mbox;
  19         struct msix_offset_rsp *msix_rsp;
  20         int i, rc;
  21
  22         /* Get TIM MSIX vector offsets */
  23         otx2_mbox_alloc_msg_msix_offset(mbox);
  24         rc = otx2_mbox_process_msg(mbox, (void *)&msix_rsp);
  25
  26         for (i = 0; i < dev->nb_rings; i++)
  27                 dev->tim_msixoff[i] = msix_rsp->timlf_msixoff[i];
  28
  29         return rc;
  30 }
  31
  32 static void
  33 tim_set_fp_ops(struct otx2_tim_ring *tim_ring)
  34 {
  35         uint8_t prod_flag = !tim_ring->prod_type_sp;
  36
  37         /* [MOD/AND] [DFB/FB] [SP][MP]*/
  38         const rte_event_timer_arm_burst_t arm_burst[2][2][2][2] = {
  39 #define FP(_name, _f4, _f3, _f2, _f1, flags) \
  40                 [_f4][_f3][_f2][_f1] = otx2_tim_arm_burst_ ## _name,
  41 TIM_ARM_FASTPATH_MODES
  42 #undef FP
  43         };
  44
  45         const rte_event_timer_arm_tmo_tick_burst_t arm_tmo_burst[2][2][2] = {
  46 #define FP(_name, _f3, _f2, _f1, flags) \
  47                 [_f3][_f2][_f1] = otx2_tim_arm_tmo_tick_burst_ ## _name,
  48 TIM_ARM_TMO_FASTPATH_MODES
  49 #undef FP
  50         };
  51
  52         otx2_tim_ops.arm_burst =
  53                 arm_burst[tim_ring->enable_stats][tim_ring->optimized]
  54                         [tim_ring->ena_dfb][prod_flag];
  55         otx2_tim_ops.arm_tmo_tick_burst =
  56                 arm_tmo_burst[tim_ring->enable_stats][tim_ring->optimized]
  57                         [tim_ring->ena_dfb];
  58         otx2_tim_ops.cancel_burst = otx2_tim_timer_cancel_burst;
  59 }
  60
  61 static void
  62 otx2_tim_ring_info_get(const struct rte_event_timer_adapter *adptr,
  63                        struct rte_event_timer_adapter_info *adptr_info)
  64 {
  65         struct otx2_tim_ring *tim_ring = adptr->data->adapter_priv;
  66
  67         adptr_info->max_tmo_ns = tim_ring->max_tout;
  68         adptr_info->min_resolution_ns = tim_ring->tck_nsec;
  69         rte_memcpy(&adptr_info->conf, &adptr->data->conf,
  70                    sizeof(struct rte_event_timer_adapter_conf));
  71 }
  72
  73 static void
  74 tim_optimze_bkt_param(struct otx2_tim_ring *tim_ring)
  75 {
  76         uint64_t tck_nsec;
  77         uint32_t hbkts;
  78         uint32_t lbkts;
  79
  80         hbkts = rte_align32pow2(tim_ring->nb_bkts);
  81         tck_nsec = RTE_ALIGN_MUL_CEIL(tim_ring->max_tout / (hbkts - 1), 10);
  82
  83         if ((tck_nsec < TICK2NSEC(OTX2_TIM_MIN_TMO_TKS,
  84                                   tim_ring->tenns_clk_freq) ||
  85             hbkts > OTX2_TIM_MAX_BUCKETS))
  86                 hbkts = 0;
  87
  88         lbkts = rte_align32prevpow2(tim_ring->nb_bkts);
  89         tck_nsec = RTE_ALIGN_MUL_CEIL((tim_ring->max_tout / (lbkts - 1)), 10);
  90
  91         if ((tck_nsec < TICK2NSEC(OTX2_TIM_MIN_TMO_TKS,
  92                                   tim_ring->tenns_clk_freq) ||
  93             lbkts > OTX2_TIM_MAX_BUCKETS))
  94                 lbkts = 0;
  95
  96         if (!hbkts && !lbkts)
  97                 return;
  98
  99         if (!hbkts) {
 100                 tim_ring->nb_bkts = lbkts;
 101                 goto end;
 102         } else if (!lbkts) {
 103                 tim_ring->nb_bkts = hbkts;
 104                 goto end;
 105         }
 106
 107         tim_ring->nb_bkts = (hbkts - tim_ring->nb_bkts) <
 108                 (tim_ring->nb_bkts - lbkts) ? hbkts : lbkts;
 109 end:
 110         tim_ring->optimized = true;
 111         tim_ring->tck_nsec = RTE_ALIGN_MUL_CEIL((tim_ring->max_tout /
 112                                                 (tim_ring->nb_bkts - 1)), 10);
 113         otx2_tim_dbg("Optimized configured values");
 114         otx2_tim_dbg("Nb_bkts  : %" PRIu32 "", tim_ring->nb_bkts);
 115         otx2_tim_dbg("Tck_nsec : %" PRIu64 "", tim_ring->tck_nsec);
 116 }
 117
 118 static int
 119 tim_chnk_pool_create(struct otx2_tim_ring *tim_ring,
 120                      struct rte_event_timer_adapter_conf *rcfg)
 121 {
 122         unsigned int cache_sz = (tim_ring->nb_chunks / 1.5);
 123         unsigned int mp_flags = 0;
 124         char pool_name[25];
 125         int rc;
 126
 127         cache_sz /= rte_lcore_count();
 128         /* Create chunk pool. */
 129         if (rcfg->flags & RTE_EVENT_TIMER_ADAPTER_F_SP_PUT) {
 130                 mp_flags = MEMPOOL_F_SP_PUT | MEMPOOL_F_SC_GET;
 131                 otx2_tim_dbg("Using single producer mode");
 132                 tim_ring->prod_type_sp = true;
 133         }
 134
 135         snprintf(pool_name, sizeof(pool_name), "otx2_tim_chunk_pool%d",
 136                  tim_ring->ring_id);
 137
 138         if (cache_sz > RTE_MEMPOOL_CACHE_MAX_SIZE)
 139                 cache_sz = RTE_MEMPOOL_CACHE_MAX_SIZE;
 140
 141         if (!tim_ring->disable_npa) {
 142                 tim_ring->chunk_pool = rte_mempool_create_empty(pool_name,
 143                                 tim_ring->nb_chunks, tim_ring->chunk_sz,
 144                                 cache_sz, 0, rte_socket_id(), mp_flags);
 145
 146                 if (tim_ring->chunk_pool == NULL) {
 147                         otx2_err("Unable to create chunkpool.");
 148                         return -ENOMEM;
 149                 }
 150
 151                 rc = rte_mempool_set_ops_byname(tim_ring->chunk_pool,
 152                                                 rte_mbuf_platform_mempool_ops(),
 153                                                 NULL);
 154                 if (rc < 0) {
 155                         otx2_err("Unable to set chunkpool ops");
 156                         goto free;
 157                 }
 158
 159                 rc = rte_mempool_populate_default(tim_ring->chunk_pool);
 160                 if (rc < 0) {
 161                         otx2_err("Unable to set populate chunkpool.");
 162                         goto free;
 163                 }
 164                 tim_ring->aura = npa_lf_aura_handle_to_aura(
 165                                 tim_ring->chunk_pool->pool_id);
 166                 tim_ring->ena_dfb = 0;
 167         } else {
 168                 tim_ring->chunk_pool = rte_mempool_create(pool_name,
 169                                 tim_ring->nb_chunks, tim_ring->chunk_sz,
 170                                 cache_sz, 0, NULL, NULL, NULL, NULL,
 171                                 rte_socket_id(),
 172                                 mp_flags);
 173                 if (tim_ring->chunk_pool == NULL) {
 174                         otx2_err("Unable to create chunkpool.");
 175                         return -ENOMEM;
 176                 }
 177                 tim_ring->ena_dfb = 1;
 178         }
 179
 180         return 0;
 181
 182 free:
 183         rte_mempool_free(tim_ring->chunk_pool);
 184         return rc;
 185 }
 186
 187 static void
 188 tim_err_desc(int rc)
 189 {
 190         switch (rc) {
 191         case TIM_AF_NO_RINGS_LEFT:
 192                 otx2_err("Unable to allocat new TIM ring.");
 193                 break;
 194         case TIM_AF_INVALID_NPA_PF_FUNC:
 195                 otx2_err("Invalid NPA pf func.");
 196                 break;
 197         case TIM_AF_INVALID_SSO_PF_FUNC:
 198                 otx2_err("Invalid SSO pf func.");
 199                 break;
 200         case TIM_AF_RING_STILL_RUNNING:
 201                 otx2_tim_dbg("Ring busy.");
 202                 break;
 203         case TIM_AF_LF_INVALID:
 204                 otx2_err("Invalid Ring id.");
 205                 break;
 206         case TIM_AF_CSIZE_NOT_ALIGNED:
 207                 otx2_err("Chunk size specified needs to be multiple of 16.");
 208                 break;
 209         case TIM_AF_CSIZE_TOO_SMALL:
 210                 otx2_err("Chunk size too small.");
 211                 break;
 212         case TIM_AF_CSIZE_TOO_BIG:
 213                 otx2_err("Chunk size too big.");
 214                 break;
 215         case TIM_AF_INTERVAL_TOO_SMALL:
 216                 otx2_err("Bucket traversal interval too small.");
 217                 break;
 218         case TIM_AF_INVALID_BIG_ENDIAN_VALUE:
 219                 otx2_err("Invalid Big endian value.");
 220                 break;
 221         case TIM_AF_INVALID_CLOCK_SOURCE:
 222                 otx2_err("Invalid Clock source specified.");
 223                 break;
 224         case TIM_AF_GPIO_CLK_SRC_NOT_ENABLED:
 225                 otx2_err("GPIO clock source not enabled.");
 226                 break;
 227         case TIM_AF_INVALID_BSIZE:
 228                 otx2_err("Invalid bucket size.");
 229                 break;
 230         case TIM_AF_INVALID_ENABLE_PERIODIC:
 231                 otx2_err("Invalid bucket size.");
 232                 break;
 233         case TIM_AF_INVALID_ENABLE_DONTFREE:
 234                 otx2_err("Invalid Don't free value.");
 235                 break;
 236         case TIM_AF_ENA_DONTFRE_NSET_PERIODIC:
 237                 otx2_err("Don't free bit not set when periodic is enabled.");
 238                 break;
 239         case TIM_AF_RING_ALREADY_DISABLED:
 240                 otx2_err("Ring already stopped");
 241                 break;
 242         default:
 243                 otx2_err("Unknown Error.");
 244         }
 245 }
 246
 247 static int
 248 otx2_tim_ring_create(struct rte_event_timer_adapter *adptr)
 249 {
 250         struct rte_event_timer_adapter_conf *rcfg = &adptr->data->conf;
 251         struct otx2_tim_evdev *dev = tim_priv_get();
 252         struct otx2_tim_ring *tim_ring;
 253         struct tim_config_req *cfg_req;
 254         struct tim_ring_req *free_req;
 255         struct tim_lf_alloc_req *req;
 256         struct tim_lf_alloc_rsp *rsp;
 257         int i, rc;
 258
 259         if (dev == NULL)
 260                 return -ENODEV;
 261
 262         if (adptr->data->id >= dev->nb_rings)
 263                 return -ENODEV;
 264
 265         req = otx2_mbox_alloc_msg_tim_lf_alloc(dev->mbox);
 266         req->npa_pf_func = otx2_npa_pf_func_get();
 267         req->sso_pf_func = otx2_sso_pf_func_get();
 268         req->ring = adptr->data->id;
 269
 270         rc = otx2_mbox_process_msg(dev->mbox, (void **)&rsp);
 271         if (rc < 0) {
 272                 tim_err_desc(rc);
 273                 return -ENODEV;
 274         }
 275
 276         if (NSEC2TICK(RTE_ALIGN_MUL_CEIL(rcfg->timer_tick_ns, 10),
 277                       rsp->tenns_clk) < OTX2_TIM_MIN_TMO_TKS) {
 278                 if (rcfg->flags & RTE_EVENT_TIMER_ADAPTER_F_ADJUST_RES)
 279                         rcfg->timer_tick_ns = TICK2NSEC(OTX2_TIM_MIN_TMO_TKS,
 280                                         rsp->tenns_clk);
 281                 else {
 282                         rc = -ERANGE;
 283                         goto rng_mem_err;
 284                 }
 285         }
 286
 287         tim_ring = rte_zmalloc("otx2_tim_prv", sizeof(struct otx2_tim_ring), 0);
 288         if (tim_ring == NULL) {
 289                 rc =  -ENOMEM;
 290                 goto rng_mem_err;
 291         }
 292
 293         adptr->data->adapter_priv = tim_ring;
 294
 295         tim_ring->tenns_clk_freq = rsp->tenns_clk;
 296         tim_ring->clk_src = (int)rcfg->clk_src;
 297         tim_ring->ring_id = adptr->data->id;
 298         tim_ring->tck_nsec = RTE_ALIGN_MUL_CEIL(rcfg->timer_tick_ns, 10);
 299         tim_ring->max_tout = rcfg->max_tmo_ns;
 300         tim_ring->nb_bkts = (tim_ring->max_tout / tim_ring->tck_nsec);
 301         tim_ring->chunk_sz = dev->chunk_sz;
 302         tim_ring->nb_timers = rcfg->nb_timers;
 303         tim_ring->disable_npa = dev->disable_npa;
 304         tim_ring->enable_stats = dev->enable_stats;
 305
 306         for (i = 0; i < dev->ring_ctl_cnt ; i++) {
 307                 struct otx2_tim_ctl *ring_ctl = &dev->ring_ctl_data[i];
 308
 309                 if (ring_ctl->ring == tim_ring->ring_id) {
 310                         tim_ring->chunk_sz = ring_ctl->chunk_slots ?
 311                                 ((uint32_t)(ring_ctl->chunk_slots + 1) *
 312                                  OTX2_TIM_CHUNK_ALIGNMENT) : tim_ring->chunk_sz;
 313                         tim_ring->enable_stats = ring_ctl->enable_stats;
 314                         tim_ring->disable_npa = ring_ctl->disable_npa;
 315                 }
 316         }
 317
 318         tim_ring->nb_chunks = tim_ring->nb_timers / OTX2_TIM_NB_CHUNK_SLOTS(
 319                                                         tim_ring->chunk_sz);
 320         tim_ring->nb_chunk_slots = OTX2_TIM_NB_CHUNK_SLOTS(tim_ring->chunk_sz);
 321
 322         /* Try to optimize the bucket parameters. */
 323         if ((rcfg->flags & RTE_EVENT_TIMER_ADAPTER_F_ADJUST_RES)) {
 324                 if (rte_is_power_of_2(tim_ring->nb_bkts))
 325                         tim_ring->optimized = true;
 326                 else
 327                         tim_optimze_bkt_param(tim_ring);
 328         }
 329
 330         tim_ring->nb_chunks = tim_ring->nb_chunks * tim_ring->nb_bkts;
 331         /* Create buckets. */
 332         tim_ring->bkt = rte_zmalloc("otx2_tim_bucket", (tim_ring->nb_bkts) *
 333                                     sizeof(struct otx2_tim_bkt),
 334                                     RTE_CACHE_LINE_SIZE);
 335         if (tim_ring->bkt == NULL)
 336                 goto bkt_mem_err;
 337
 338         rc = tim_chnk_pool_create(tim_ring, rcfg);
 339         if (rc < 0)
 340                 goto chnk_mem_err;
 341
 342         cfg_req = otx2_mbox_alloc_msg_tim_config_ring(dev->mbox);
 343
 344         cfg_req->ring = tim_ring->ring_id;
 345         cfg_req->bigendian = false;
 346         cfg_req->clocksource = tim_ring->clk_src;
 347         cfg_req->enableperiodic = false;
 348         cfg_req->enabledontfreebuffer = tim_ring->ena_dfb;
 349         cfg_req->bucketsize = tim_ring->nb_bkts;
 350         cfg_req->chunksize = tim_ring->chunk_sz;
 351         cfg_req->interval = NSEC2TICK(tim_ring->tck_nsec,
 352                                       tim_ring->tenns_clk_freq);
 353
 354         rc = otx2_mbox_process(dev->mbox);
 355         if (rc < 0) {
 356                 tim_err_desc(rc);
 357                 goto chnk_mem_err;
 358         }
 359
 360         tim_ring->base = dev->bar2 +
 361                 (RVU_BLOCK_ADDR_TIM << 20 | tim_ring->ring_id << 12);
 362
 363         rc = tim_register_irq(tim_ring->ring_id);
 364         if (rc < 0)
 365                 goto chnk_mem_err;
 366
 367         otx2_write64((uint64_t)tim_ring->bkt,
 368                      tim_ring->base + TIM_LF_RING_BASE);
 369         otx2_write64(tim_ring->aura, tim_ring->base + TIM_LF_RING_AURA);
 370
 371         /* Set fastpath ops. */
 372         tim_set_fp_ops(tim_ring);
 373
 374         /* Update SSO xae count. */
 375         sso_updt_xae_cnt(sso_pmd_priv(dev->event_dev), (void *)tim_ring,
 376                          RTE_EVENT_TYPE_TIMER);
 377         sso_xae_reconfigure(dev->event_dev);
 378
 379         return rc;
 380
 381 chnk_mem_err:
 382         rte_free(tim_ring->bkt);
 383 bkt_mem_err:
 384         rte_free(tim_ring);
 385 rng_mem_err:
 386         free_req = otx2_mbox_alloc_msg_tim_lf_free(dev->mbox);
 387         free_req->ring = adptr->data->id;
 388         otx2_mbox_process(dev->mbox);
 389         return rc;
 390 }
 391
 392 static int
 393 otx2_tim_ring_start(const struct rte_event_timer_adapter *adptr)
 394 {
 395         struct otx2_tim_ring *tim_ring = adptr->data->adapter_priv;
 396         struct otx2_tim_evdev *dev = tim_priv_get();
 397         struct tim_enable_rsp *rsp;
 398         struct tim_ring_req *req;
 399         int rc;
 400
 401         if (dev == NULL)
 402                 return -ENODEV;
 403
 404         req = otx2_mbox_alloc_msg_tim_enable_ring(dev->mbox);
 405         req->ring = tim_ring->ring_id;
 406
 407         rc = otx2_mbox_process_msg(dev->mbox, (void **)&rsp);
 408         if (rc < 0) {
 409                 tim_err_desc(rc);
 410                 goto fail;
 411         }
 412 #ifdef RTE_ARM_EAL_RDTSC_USE_PMU
 413         uint64_t tenns_stmp, tenns_diff;
 414         uint64_t pmu_stmp;
 415
 416         pmu_stmp = rte_rdtsc();
 417         asm volatile("mrs %0, cntvct_el0" : "=r" (tenns_stmp));
 418
 419         tenns_diff = tenns_stmp - rsp->timestarted;
 420         pmu_stmp = pmu_stmp - (NSEC2TICK(tenns_diff  * 10, rte_get_timer_hz()));
 421         tim_ring->ring_start_cyc = pmu_stmp;
 422 #else
 423         tim_ring->ring_start_cyc = rsp->timestarted;
 424 #endif
 425         tim_ring->tck_int = NSEC2TICK(tim_ring->tck_nsec, rte_get_timer_hz());
 426         tim_ring->fast_div = rte_reciprocal_value_u64(tim_ring->tck_int);
 427
 428 fail:
 429         return rc;
 430 }
 431
 432 static int
 433 otx2_tim_ring_stop(const struct rte_event_timer_adapter *adptr)
 434 {
 435         struct otx2_tim_ring *tim_ring = adptr->data->adapter_priv;
 436         struct otx2_tim_evdev *dev = tim_priv_get();
 437         struct tim_ring_req *req;
 438         int rc;
 439
 440         if (dev == NULL)
 441                 return -ENODEV;
 442
 443         req = otx2_mbox_alloc_msg_tim_disable_ring(dev->mbox);
 444         req->ring = tim_ring->ring_id;
 445
 446         rc = otx2_mbox_process(dev->mbox);
 447         if (rc < 0) {
 448                 tim_err_desc(rc);
 449                 rc = -EBUSY;
 450         }
 451
 452         return rc;
 453 }
 454
 455 static int
 456 otx2_tim_ring_free(struct rte_event_timer_adapter *adptr)
 457 {
 458         struct otx2_tim_ring *tim_ring = adptr->data->adapter_priv;
 459         struct otx2_tim_evdev *dev = tim_priv_get();
 460         struct tim_ring_req *req;
 461         int rc;
 462
 463         if (dev == NULL)
 464                 return -ENODEV;
 465
 466         tim_unregister_irq(tim_ring->ring_id);
 467
 468         req = otx2_mbox_alloc_msg_tim_lf_free(dev->mbox);
 469         req->ring = tim_ring->ring_id;
 470
 471         rc = otx2_mbox_process(dev->mbox);
 472         if (rc < 0) {
 473                 tim_err_desc(rc);
 474                 return -EBUSY;
 475         }
 476
 477         rte_free(tim_ring->bkt);
 478         rte_mempool_free(tim_ring->chunk_pool);
 479         rte_free(adptr->data->adapter_priv);
 480
 481         return 0;
 482 }
 483
 484 static int
 485 otx2_tim_stats_get(const struct rte_event_timer_adapter *adapter,
 486                    struct rte_event_timer_adapter_stats *stats)
 487 {
 488         struct otx2_tim_ring *tim_ring = adapter->data->adapter_priv;
 489         uint64_t bkt_cyc = rte_rdtsc() - tim_ring->ring_start_cyc;
 490
 491
 492         stats->evtim_exp_count = rte_atomic64_read(&tim_ring->arm_cnt);
 493         stats->ev_enq_count = stats->evtim_exp_count;
 494         stats->adapter_tick_count = rte_reciprocal_divide_u64(bkt_cyc,
 495                                 &tim_ring->fast_div);
 496         return 0;
 497 }
 498
 499 static int
 500 otx2_tim_stats_reset(const struct rte_event_timer_adapter *adapter)
 501 {
 502         struct otx2_tim_ring *tim_ring = adapter->data->adapter_priv;
 503
 504         rte_atomic64_clear(&tim_ring->arm_cnt);
 505         return 0;
 506 }
 507
 508 int
 509 otx2_tim_caps_get(const struct rte_eventdev *evdev, uint64_t flags,
 510                   uint32_t *caps,
 511                   const struct rte_event_timer_adapter_ops **ops)
 512 {
 513         struct otx2_tim_evdev *dev = tim_priv_get();
 514
 515         RTE_SET_USED(flags);
 516
 517         if (dev == NULL)
 518                 return -ENODEV;
 519
 520         otx2_tim_ops.init = otx2_tim_ring_create;
 521         otx2_tim_ops.uninit = otx2_tim_ring_free;
 522         otx2_tim_ops.start = otx2_tim_ring_start;
 523         otx2_tim_ops.stop = otx2_tim_ring_stop;
 524         otx2_tim_ops.get_info   = otx2_tim_ring_info_get;
 525
 526         if (dev->enable_stats) {
 527                 otx2_tim_ops.stats_get   = otx2_tim_stats_get;
 528                 otx2_tim_ops.stats_reset = otx2_tim_stats_reset;
 529         }
 530
 531         /* Store evdev pointer for later use. */
 532         dev->event_dev = (struct rte_eventdev *)(uintptr_t)evdev;
 533         *caps = RTE_EVENT_TIMER_ADAPTER_CAP_INTERNAL_PORT;
 534         *ops = &otx2_tim_ops;
 535
 536         return 0;
 537 }
 538
 539 #define OTX2_TIM_DISABLE_NPA    "tim_disable_npa"
 540 #define OTX2_TIM_CHNK_SLOTS     "tim_chnk_slots"
 541 #define OTX2_TIM_STATS_ENA      "tim_stats_ena"
 542 #define OTX2_TIM_RINGS_LMT      "tim_rings_lmt"
 543 #define OTX2_TIM_RING_CTL       "tim_ring_ctl"
 544
 545 static void
 546 tim_parse_ring_param(char *value, void *opaque)
 547 {
 548         struct otx2_tim_evdev *dev = opaque;
 549         struct otx2_tim_ctl ring_ctl = {0};
 550         char *tok = strtok(value, "-");
 551         struct otx2_tim_ctl *old_ptr;
 552         uint16_t *val;
 553
 554         val = (uint16_t *)&ring_ctl;
 555
 556         if (!strlen(value))
 557                 return;
 558
 559         while (tok != NULL) {
 560                 *val = atoi(tok);
 561                 tok = strtok(NULL, "-");
 562                 val++;
 563         }
 564
 565         if (val != (&ring_ctl.enable_stats + 1)) {
 566                 otx2_err(
 567                 "Invalid ring param expected [ring-chunk_sz-disable_npa-enable_stats]");
 568                 return;
 569         }
 570
 571         dev->ring_ctl_cnt++;
 572         old_ptr = dev->ring_ctl_data;
 573         dev->ring_ctl_data = rte_realloc(dev->ring_ctl_data,
 574                                          sizeof(struct otx2_tim_ctl) *
 575                                          dev->ring_ctl_cnt, 0);
 576         if (dev->ring_ctl_data == NULL) {
 577                 dev->ring_ctl_data = old_ptr;
 578                 dev->ring_ctl_cnt--;
 579                 return;
 580         }
 581
 582         dev->ring_ctl_data[dev->ring_ctl_cnt - 1] = ring_ctl;
 583 }
 584
 585 static void
 586 tim_parse_ring_ctl_list(const char *value, void *opaque)
 587 {
 588         char *s = strdup(value);
 589         char *start = NULL;
 590         char *end = NULL;
 591         char *f = s;
 592
 593         while (*s) {
 594                 if (*s == '[')
 595                         start = s;
 596                 else if (*s == ']')
 597                         end = s;
 598
 599                 if (start && start < end) {
 600                         *end = 0;
 601                         tim_parse_ring_param(start + 1, opaque);
 602                         start = end;
 603                         s = end;
 604                 }
 605                 s++;
 606         }
 607
 608         free(f);
 609 }
 610
 611 static int
 612 tim_parse_kvargs_dict(const char *key, const char *value, void *opaque)
 613 {
 614         RTE_SET_USED(key);
 615
 616         /* Dict format [ring-chunk_sz-disable_npa-enable_stats] use '-' as ','
 617          * isn't allowed. 0 represents default.
 618          */
 619         tim_parse_ring_ctl_list(value, opaque);
 620
 621         return 0;
 622 }
 623
 624 static void
 625 tim_parse_devargs(struct rte_devargs *devargs, struct otx2_tim_evdev *dev)
 626 {
 627         struct rte_kvargs *kvlist;
 628
 629         if (devargs == NULL)
 630                 return;
 631
 632         kvlist = rte_kvargs_parse(devargs->args, NULL);
 633         if (kvlist == NULL)
 634                 return;
 635
 636         rte_kvargs_process(kvlist, OTX2_TIM_DISABLE_NPA,
 637                            &parse_kvargs_flag, &dev->disable_npa);
 638         rte_kvargs_process(kvlist, OTX2_TIM_CHNK_SLOTS,
 639                            &parse_kvargs_value, &dev->chunk_slots);
 640         rte_kvargs_process(kvlist, OTX2_TIM_STATS_ENA, &parse_kvargs_flag,
 641                            &dev->enable_stats);
 642         rte_kvargs_process(kvlist, OTX2_TIM_RINGS_LMT, &parse_kvargs_value,
 643                            &dev->min_ring_cnt);
 644         rte_kvargs_process(kvlist, OTX2_TIM_RING_CTL,
 645                            &tim_parse_kvargs_dict, &dev);
 646
 647         rte_kvargs_free(kvlist);
 648 }
 649
 650 void
 651 otx2_tim_init(struct rte_pci_device *pci_dev, struct otx2_dev *cmn_dev)
 652 {
 653         struct rsrc_attach_req *atch_req;
 654         struct rsrc_detach_req *dtch_req;
 655         struct free_rsrcs_rsp *rsrc_cnt;
 656         const struct rte_memzone *mz;
 657         struct otx2_tim_evdev *dev;
 658         int rc;
 659
 660         if (rte_eal_process_type() != RTE_PROC_PRIMARY)
 661                 return;
 662
 663         mz = rte_memzone_reserve(RTE_STR(OTX2_TIM_EVDEV_NAME),
 664                                  sizeof(struct otx2_tim_evdev),
 665                                  rte_socket_id(), 0);
 666         if (mz == NULL) {
 667                 otx2_tim_dbg("Unable to allocate memory for TIM Event device");
 668                 return;
 669         }
 670
 671         dev = mz->addr;
 672         dev->pci_dev = pci_dev;
 673         dev->mbox = cmn_dev->mbox;
 674         dev->bar2 = cmn_dev->bar2;
 675
 676         tim_parse_devargs(pci_dev->device.devargs, dev);
 677
 678         otx2_mbox_alloc_msg_free_rsrc_cnt(dev->mbox);
 679         rc = otx2_mbox_process_msg(dev->mbox, (void *)&rsrc_cnt);
 680         if (rc < 0) {
 681                 otx2_err("Unable to get free rsrc count.");
 682                 goto mz_free;
 683         }
 684
 685         dev->nb_rings = dev->min_ring_cnt ?
 686                 RTE_MIN(dev->min_ring_cnt, rsrc_cnt->tim) : rsrc_cnt->tim;
 687
 688         if (!dev->nb_rings) {
 689                 otx2_tim_dbg("No TIM Logical functions provisioned.");
 690                 goto mz_free;
 691         }
 692
 693         atch_req = otx2_mbox_alloc_msg_attach_resources(dev->mbox);
 694         atch_req->modify = true;
 695         atch_req->timlfs = dev->nb_rings;
 696
 697         rc = otx2_mbox_process(dev->mbox);
 698         if (rc < 0) {
 699                 otx2_err("Unable to attach TIM rings.");
 700                 goto mz_free;
 701         }
 702
 703         rc = tim_get_msix_offsets();
 704         if (rc < 0) {
 705                 otx2_err("Unable to get MSIX offsets for TIM.");
 706                 goto detach;
 707         }
 708
 709         if (dev->chunk_slots &&
 710             dev->chunk_slots <= OTX2_TIM_MAX_CHUNK_SLOTS &&
 711             dev->chunk_slots >= OTX2_TIM_MIN_CHUNK_SLOTS) {
 712                 dev->chunk_sz = (dev->chunk_slots + 1) *
 713                         OTX2_TIM_CHUNK_ALIGNMENT;
 714         } else {
 715                 dev->chunk_sz = OTX2_TIM_RING_DEF_CHUNK_SZ;
 716         }
 717
 718         return;
 719
 720 detach:
 721         dtch_req = otx2_mbox_alloc_msg_detach_resources(dev->mbox);
 722         dtch_req->partial = true;
 723         dtch_req->timlfs = true;
 724
 725         otx2_mbox_process(dev->mbox);
 726 mz_free:
 727         rte_memzone_free(mz);
 728 }
 729
 730 void
 731 otx2_tim_fini(void)
 732 {
 733         struct otx2_tim_evdev *dev = tim_priv_get();
 734         struct rsrc_detach_req *dtch_req;
 735
 736         if (rte_eal_process_type() != RTE_PROC_PRIMARY)
 737                 return;
 738
 739         dtch_req = otx2_mbox_alloc_msg_detach_resources(dev->mbox);
 740         dtch_req->partial = true;
 741         dtch_req->timlfs = true;
 742
 743         otx2_mbox_process(dev->mbox);
 744         rte_memzone_free(rte_memzone_lookup(RTE_STR(OTX2_TIM_EVDEV_NAME)));
 745 }