drivers/net/atlantic/hw_atl/hw_atl_utils_fw2x.c

   1 // SPDX-License-Identifier: (BSD-3-Clause OR GPL-2.0)
   2 /* Copyright (C) 2014-2017 aQuantia Corporation. */
   3
   4 /* File hw_atl_utils_fw2x.c: Definition of firmware 2.x functions for
   5  * Atlantic hardware abstraction layer.
   6  */
   7
   8 #include <rte_ether.h>
   9 #include "../atl_hw_regs.h"
  10
  11 #include "../atl_types.h"
  12 #include "hw_atl_utils.h"
  13 #include "hw_atl_llh.h"
  14
  15 #define HW_ATL_FW2X_MPI_EFUSE_ADDR      0x364
  16 #define HW_ATL_FW2X_MPI_MBOX_ADDR       0x360
  17 #define HW_ATL_FW2X_MPI_RPC_ADDR        0x334
  18
  19 #define HW_ATL_FW2X_MPI_CONTROL_ADDR    0x368
  20 #define HW_ATL_FW2X_MPI_CONTROL2_ADDR   0x36C
  21 #define HW_ATL_FW2X_MPI_LED_ADDR        0x31c
  22
  23 #define HW_ATL_FW2X_MPI_STATE_ADDR      0x370
  24 #define HW_ATL_FW2X_MPI_STATE2_ADDR     0x374
  25
  26 #define HW_ATL_FW2X_CAP_SLEEP_PROXY BIT(CAPS_HI_SLEEP_PROXY)
  27 #define HW_ATL_FW2X_CAP_WOL BIT(CAPS_HI_WOL)
  28
  29 #define HW_ATL_FW2X_CAP_EEE_1G_MASK   BIT(CAPS_HI_1000BASET_FD_EEE)
  30 #define HW_ATL_FW2X_CAP_EEE_2G5_MASK  BIT(CAPS_HI_2P5GBASET_FD_EEE)
  31 #define HW_ATL_FW2X_CAP_EEE_5G_MASK   BIT(CAPS_HI_5GBASET_FD_EEE)
  32 #define HW_ATL_FW2X_CAP_EEE_10G_MASK  BIT(CAPS_HI_10GBASET_FD_EEE)
  33
  34 #define HAL_ATLANTIC_WOL_FILTERS_COUNT     8
  35 #define HAL_ATLANTIC_UTILS_FW2X_MSG_WOL    0x0E
  36
  37 #define HW_ATL_FW_FEATURE_EEPROM 0x03010025
  38 #define HW_ATL_FW_FEATURE_LED 0x03010026
  39
  40 struct fw2x_msg_wol_pattern {
  41         u8 mask[16];
  42         u32 crc;
  43 } __attribute__((__packed__));
  44
  45 struct fw2x_msg_wol {
  46         u32 msg_id;
  47         u8 hw_addr[6];
  48         u8 magic_packet_enabled;
  49         u8 filter_count;
  50         struct fw2x_msg_wol_pattern filter[HAL_ATLANTIC_WOL_FILTERS_COUNT];
  51         u8 link_up_enabled;
  52         u8 link_down_enabled;
  53         u16 reserved;
  54         u32 link_up_timeout;
  55         u32 link_down_timeout;
  56 } __attribute__((__packed__));
  57
  58 static int aq_fw2x_set_link_speed(struct aq_hw_s *self, u32 speed);
  59 static int aq_fw2x_set_state(struct aq_hw_s *self,
  60                              enum hal_atl_utils_fw_state_e state);
  61
  62 static int aq_fw2x_init(struct aq_hw_s *self)
  63 {
  64         int err = 0;
  65         struct hw_aq_atl_utils_mbox mbox;
  66
  67         /* check 10 times by 1ms */
  68         AQ_HW_WAIT_FOR(0U != (self->mbox_addr =
  69                        aq_hw_read_reg(self, HW_ATL_FW2X_MPI_MBOX_ADDR)),
  70                        1000U, 10U);
  71         AQ_HW_WAIT_FOR(0U != (self->rpc_addr =
  72                        aq_hw_read_reg(self, HW_ATL_FW2X_MPI_RPC_ADDR)),
  73                        1000U, 100U);
  74
  75         /* Read caps */
  76         hw_atl_utils_mpi_read_stats(self, &mbox);
  77
  78         self->caps_lo = mbox.info.caps_lo;
  79
  80         return err;
  81 }
  82
  83 static int aq_fw2x_deinit(struct aq_hw_s *self)
  84 {
  85         int err = aq_fw2x_set_link_speed(self, 0);
  86
  87         if (!err)
  88                 err = aq_fw2x_set_state(self, MPI_DEINIT);
  89
  90         return err;
  91 }
  92
  93 static enum hw_atl_fw2x_rate link_speed_mask_2fw2x_ratemask(u32 speed)
  94 {
  95         enum hw_atl_fw2x_rate rate = 0;
  96
  97         if (speed & AQ_NIC_RATE_10G)
  98                 rate |= FW2X_RATE_10G;
  99
 100         if (speed & AQ_NIC_RATE_5G)
 101                 rate |= FW2X_RATE_5G;
 102
 103         if (speed & AQ_NIC_RATE_5G5R)
 104                 rate |= FW2X_RATE_5G;
 105
 106         if (speed & AQ_NIC_RATE_2G5)
 107                 rate |= FW2X_RATE_2G5;
 108
 109         if (speed & AQ_NIC_RATE_1G)
 110                 rate |= FW2X_RATE_1G;
 111
 112         if (speed & AQ_NIC_RATE_100M)
 113                 rate |= FW2X_RATE_100M;
 114
 115         return rate;
 116 }
 117
 118 static u32 fw2x_to_eee_mask(u32 speed)
 119 {
 120         u32 rate = 0;
 121
 122         if (speed & HW_ATL_FW2X_CAP_EEE_10G_MASK)
 123                 rate |= AQ_NIC_RATE_EEE_10G;
 124
 125         if (speed & HW_ATL_FW2X_CAP_EEE_5G_MASK)
 126                 rate |= AQ_NIC_RATE_EEE_5G;
 127
 128         if (speed & HW_ATL_FW2X_CAP_EEE_2G5_MASK)
 129                 rate |= AQ_NIC_RATE_EEE_2G5;
 130
 131         if (speed & HW_ATL_FW2X_CAP_EEE_1G_MASK)
 132                 rate |= AQ_NIC_RATE_EEE_1G;
 133
 134         return rate;
 135 }
 136
 137 static int aq_fw2x_set_link_speed(struct aq_hw_s *self, u32 speed)
 138 {
 139         u32 rate_mask = link_speed_mask_2fw2x_ratemask(speed);
 140         u32 reg_val = aq_hw_read_reg(self, HW_ATL_FW2X_MPI_CONTROL_ADDR);
 141         u32 val = rate_mask | ((BIT(CAPS_LO_SMBUS_READ) |
 142                                 BIT(CAPS_LO_SMBUS_WRITE) |
 143                                 BIT(CAPS_LO_MACSEC)) & reg_val);
 144
 145         aq_hw_write_reg(self, HW_ATL_FW2X_MPI_CONTROL_ADDR, val);
 146
 147         return 0;
 148 }
 149
 150 static void aq_fw2x_set_mpi_flow_control(struct aq_hw_s *self, u32 *mpi_state)
 151 {
 152         if (self->aq_nic_cfg->flow_control & AQ_NIC_FC_RX)
 153                 *mpi_state |= BIT(CAPS_HI_PAUSE);
 154         else
 155                 *mpi_state &= ~BIT(CAPS_HI_PAUSE);
 156
 157         if (self->aq_nic_cfg->flow_control & AQ_NIC_FC_TX)
 158                 *mpi_state |= BIT(CAPS_HI_ASYMMETRIC_PAUSE);
 159         else
 160                 *mpi_state &= ~BIT(CAPS_HI_ASYMMETRIC_PAUSE);
 161 }
 162
 163 static int aq_fw2x_set_state(struct aq_hw_s *self,
 164                              enum hal_atl_utils_fw_state_e state)
 165 {
 166         u32 mpi_state = aq_hw_read_reg(self, HW_ATL_FW2X_MPI_CONTROL2_ADDR);
 167
 168         switch (state) {
 169         case MPI_INIT:
 170                 mpi_state &= ~BIT(CAPS_HI_LINK_DROP);
 171                 aq_fw2x_set_mpi_flow_control(self, &mpi_state);
 172                 break;
 173         case MPI_DEINIT:
 174                 mpi_state |= BIT(CAPS_HI_LINK_DROP);
 175                 break;
 176         case MPI_RESET:
 177         case MPI_POWER:
 178                 /* No actions */
 179                 break;
 180         }
 181         aq_hw_write_reg(self, HW_ATL_FW2X_MPI_CONTROL2_ADDR, mpi_state);
 182         return 0;
 183 }
 184
 185 static int aq_fw2x_update_link_status(struct aq_hw_s *self)
 186 {
 187         u32 mpi_state = aq_hw_read_reg(self, HW_ATL_FW2X_MPI_STATE_ADDR);
 188         u32 speed = mpi_state & (FW2X_RATE_100M | FW2X_RATE_1G |
 189                                 FW2X_RATE_2G5 | FW2X_RATE_5G | FW2X_RATE_10G);
 190         struct aq_hw_link_status_s *link_status = &self->aq_link_status;
 191
 192         if (speed) {
 193                 if (speed & FW2X_RATE_10G)
 194                         link_status->mbps = 10000;
 195                 else if (speed & FW2X_RATE_5G)
 196                         link_status->mbps = 5000;
 197                 else if (speed & FW2X_RATE_2G5)
 198                         link_status->mbps = 2500;
 199                 else if (speed & FW2X_RATE_1G)
 200                         link_status->mbps = 1000;
 201                 else if (speed & FW2X_RATE_100M)
 202                         link_status->mbps = 100;
 203                 else
 204                         link_status->mbps = 10000;
 205         } else {
 206                 link_status->mbps = 0;
 207         }
 208
 209         return 0;
 210 }
 211
 212 static
 213 int aq_fw2x_get_mac_permanent(struct aq_hw_s *self, u8 *mac)
 214 {
 215         int err = 0;
 216         u32 h = 0U;
 217         u32 l = 0U;
 218         u32 mac_addr[2] = { 0 };
 219         u32 efuse_addr = aq_hw_read_reg(self, HW_ATL_FW2X_MPI_EFUSE_ADDR);
 220
 221         if (efuse_addr != 0) {
 222                 err = hw_atl_utils_fw_downld_dwords(self,
 223                                                     efuse_addr + (40U * 4U),
 224                                                     mac_addr,
 225                                                     ARRAY_SIZE(mac_addr));
 226                 if (err)
 227                         return err;
 228                 mac_addr[0] = rte_constant_bswap32(mac_addr[0]);
 229                 mac_addr[1] = rte_constant_bswap32(mac_addr[1]);
 230         }
 231
 232         ether_addr_copy((struct ether_addr *)mac_addr,
 233                         (struct ether_addr *)mac);
 234
 235         if ((mac[0] & 0x01U) || ((mac[0] | mac[1] | mac[2]) == 0x00U)) {
 236                 unsigned int rnd = (uint32_t)rte_rand();
 237
 238                 //get_random_bytes(&rnd, sizeof(unsigned int));
 239
 240                 l = 0xE3000000U
 241                         | (0xFFFFU & rnd)
 242                         | (0x00 << 16);
 243                 h = 0x8001300EU;
 244
 245                 mac[5] = (u8)(0xFFU & l);
 246                 l >>= 8;
 247                 mac[4] = (u8)(0xFFU & l);
 248                 l >>= 8;
 249                 mac[3] = (u8)(0xFFU & l);
 250                 l >>= 8;
 251                 mac[2] = (u8)(0xFFU & l);
 252                 mac[1] = (u8)(0xFFU & h);
 253                 h >>= 8;
 254                 mac[0] = (u8)(0xFFU & h);
 255         }
 256         return err;
 257 }
 258
 259 static int aq_fw2x_update_stats(struct aq_hw_s *self)
 260 {
 261         int err = 0;
 262         u32 mpi_opts = aq_hw_read_reg(self, HW_ATL_FW2X_MPI_CONTROL2_ADDR);
 263         u32 orig_stats_val = mpi_opts & BIT(CAPS_HI_STATISTICS);
 264
 265         /* Toggle statistics bit for FW to update */
 266         mpi_opts = mpi_opts ^ BIT(CAPS_HI_STATISTICS);
 267         aq_hw_write_reg(self, HW_ATL_FW2X_MPI_CONTROL2_ADDR, mpi_opts);
 268
 269         /* Wait FW to report back */
 270         AQ_HW_WAIT_FOR(orig_stats_val !=
 271                        (aq_hw_read_reg(self, HW_ATL_FW2X_MPI_STATE2_ADDR) &
 272                                        BIT(CAPS_HI_STATISTICS)),
 273                        1U, 10000U);
 274         if (err)
 275                 return err;
 276
 277         return hw_atl_utils_update_stats(self);
 278 }
 279
 280 static int aq_fw2x_get_temp(struct aq_hw_s *self, int *temp)
 281 {
 282         int err = 0;
 283         u32 mpi_opts = aq_hw_read_reg(self, HW_ATL_FW2X_MPI_CONTROL2_ADDR);
 284         u32 temp_val = mpi_opts & BIT(CAPS_HI_TEMPERATURE);
 285         u32 temp_res;
 286
 287         /* Toggle statistics bit for FW to 0x36C.18 (CAPS_HI_TEMPERATURE) */
 288         mpi_opts = mpi_opts ^ BIT(CAPS_HI_TEMPERATURE);
 289         aq_hw_write_reg(self, HW_ATL_FW2X_MPI_CONTROL2_ADDR, mpi_opts);
 290
 291         /* Wait FW to report back */
 292         AQ_HW_WAIT_FOR(temp_val !=
 293                         (aq_hw_read_reg(self, HW_ATL_FW2X_MPI_STATE2_ADDR) &
 294                                         BIT(CAPS_HI_TEMPERATURE)), 1U, 10000U);
 295         err = hw_atl_utils_fw_downld_dwords(self,
 296                                 self->mbox_addr +
 297                                 offsetof(struct hw_aq_atl_utils_mbox, info) +
 298                                 offsetof(struct hw_aq_info, phy_temperature),
 299                                 &temp_res,
 300                                 sizeof(temp_res) / sizeof(u32));
 301
 302         if (err)
 303                 return err;
 304
 305         *temp = temp_res  * 100 / 256;
 306         return 0;
 307 }
 308
 309 static int aq_fw2x_get_cable_len(struct aq_hw_s *self, int *cable_len)
 310 {
 311         int err = 0;
 312         u32 cable_len_res;
 313
 314         err = hw_atl_utils_fw_downld_dwords(self,
 315                                 self->mbox_addr +
 316                                 offsetof(struct hw_aq_atl_utils_mbox, info) +
 317                                 offsetof(struct hw_aq_info, phy_temperature),
 318                                 &cable_len_res,
 319                                 sizeof(cable_len_res) / sizeof(u32));
 320
 321         if (err)
 322                 return err;
 323
 324         *cable_len = (cable_len_res >> 16) & 0xFF;
 325         return 0;
 326 }
 327
 328 #ifndef ETH_ALEN
 329 #define ETH_ALEN 6
 330 #endif
 331
 332 static int aq_fw2x_set_sleep_proxy(struct aq_hw_s *self, u8 *mac)
 333 {
 334         int err = 0;
 335         struct hw_aq_atl_utils_fw_rpc *rpc = NULL;
 336         struct offload_info *cfg = NULL;
 337         unsigned int rpc_size = 0U;
 338         u32 mpi_opts;
 339
 340         rpc_size = sizeof(rpc->msg_id) + sizeof(*cfg);
 341
 342         err = hw_atl_utils_fw_rpc_wait(self, &rpc);
 343         if (err < 0)
 344                 goto err_exit;
 345
 346         memset(rpc, 0, rpc_size);
 347         cfg = (struct offload_info *)(&rpc->msg_id + 1);
 348
 349         memcpy(cfg->mac_addr, mac, ETH_ALEN);
 350         cfg->len = sizeof(*cfg);
 351
 352         /* Clear bit 0x36C.23 */
 353         mpi_opts = aq_hw_read_reg(self, HW_ATL_FW2X_MPI_CONTROL2_ADDR);
 354         mpi_opts &= ~HW_ATL_FW2X_CAP_SLEEP_PROXY;
 355
 356         aq_hw_write_reg(self, HW_ATL_FW2X_MPI_CONTROL2_ADDR, mpi_opts);
 357
 358         err = hw_atl_utils_fw_rpc_call(self, rpc_size);
 359         if (err < 0)
 360                 goto err_exit;
 361
 362         /* Set bit 0x36C.23 */
 363         mpi_opts |= HW_ATL_FW2X_CAP_SLEEP_PROXY;
 364         aq_hw_write_reg(self, HW_ATL_FW2X_MPI_CONTROL2_ADDR, mpi_opts);
 365
 366         AQ_HW_WAIT_FOR((aq_hw_read_reg(self, HW_ATL_FW2X_MPI_STATE2_ADDR) &
 367                         HW_ATL_FW2X_CAP_SLEEP_PROXY), 1U, 10000U);
 368 err_exit:
 369         return err;
 370 }
 371
 372 static int aq_fw2x_set_wol_params(struct aq_hw_s *self, u8 *mac)
 373 {
 374         int err = 0;
 375         struct fw2x_msg_wol *msg = NULL;
 376         u32 mpi_opts;
 377
 378         struct hw_aq_atl_utils_fw_rpc *rpc = NULL;
 379
 380         err = hw_atl_utils_fw_rpc_wait(self, &rpc);
 381         if (err < 0)
 382                 goto err_exit;
 383
 384         msg = (struct fw2x_msg_wol *)rpc;
 385
 386         msg->msg_id = HAL_ATLANTIC_UTILS_FW2X_MSG_WOL;
 387         msg->magic_packet_enabled = true;
 388         memcpy(msg->hw_addr, mac, ETH_ALEN);
 389
 390         mpi_opts = aq_hw_read_reg(self, HW_ATL_FW2X_MPI_CONTROL2_ADDR);
 391         mpi_opts &= ~(HW_ATL_FW2X_CAP_SLEEP_PROXY | HW_ATL_FW2X_CAP_WOL);
 392
 393         aq_hw_write_reg(self, HW_ATL_FW2X_MPI_CONTROL2_ADDR, mpi_opts);
 394
 395         err = hw_atl_utils_fw_rpc_call(self, sizeof(*msg));
 396         if (err < 0)
 397                 goto err_exit;
 398
 399         /* Set bit 0x36C.24 */
 400         mpi_opts |= HW_ATL_FW2X_CAP_WOL;
 401         aq_hw_write_reg(self, HW_ATL_FW2X_MPI_CONTROL2_ADDR, mpi_opts);
 402
 403         AQ_HW_WAIT_FOR((aq_hw_read_reg(self, HW_ATL_FW2X_MPI_STATE2_ADDR) &
 404                         HW_ATL_FW2X_CAP_WOL), 1U, 10000U);
 405 err_exit:
 406         return err;
 407 }
 408
 409 static int aq_fw2x_set_power(struct aq_hw_s *self,
 410                              unsigned int power_state __rte_unused,
 411                              u8 *mac)
 412 {
 413         int err = 0;
 414
 415         if (self->aq_nic_cfg->wol & AQ_NIC_WOL_ENABLED) {
 416                 err = aq_fw2x_set_sleep_proxy(self, mac);
 417                 if (err < 0)
 418                         goto err_exit;
 419                 err = aq_fw2x_set_wol_params(self, mac);
 420                 if (err < 0)
 421                         goto err_exit;
 422         }
 423 err_exit:
 424         return err;
 425 }
 426
 427 static int aq_fw2x_set_eee_rate(struct aq_hw_s *self, u32 speed)
 428 {
 429         u32 mpi_opts = aq_hw_read_reg(self, HW_ATL_FW2X_MPI_CONTROL2_ADDR);
 430         mpi_opts &= ~(HW_ATL_FW2X_CAP_EEE_1G_MASK |
 431                 HW_ATL_FW2X_CAP_EEE_2G5_MASK | HW_ATL_FW2X_CAP_EEE_5G_MASK |
 432                 HW_ATL_FW2X_CAP_EEE_10G_MASK);
 433
 434         if (speed & AQ_NIC_RATE_EEE_10G)
 435                 mpi_opts |= HW_ATL_FW2X_CAP_EEE_10G_MASK;
 436
 437         if (speed & AQ_NIC_RATE_EEE_5G)
 438                 mpi_opts |= HW_ATL_FW2X_CAP_EEE_5G_MASK;
 439
 440         if (speed & AQ_NIC_RATE_EEE_2G5)
 441                 mpi_opts |= HW_ATL_FW2X_CAP_EEE_2G5_MASK;
 442
 443         if (speed & AQ_NIC_RATE_EEE_1G)
 444                 mpi_opts |= HW_ATL_FW2X_CAP_EEE_1G_MASK;
 445
 446         aq_hw_write_reg(self, HW_ATL_FW2X_MPI_CONTROL2_ADDR, mpi_opts);
 447
 448         return 0;
 449 }
 450
 451 static int aq_fw2x_get_eee_rate(struct aq_hw_s *self, u32 *rate,
 452                                         u32 *supported_rates)
 453 {
 454         int err = 0;
 455         u32 caps_hi;
 456         u32 mpi_state;
 457
 458         err = hw_atl_utils_fw_downld_dwords(self,
 459                                 self->mbox_addr +
 460                                 offsetof(struct hw_aq_atl_utils_mbox, info) +
 461                                 offsetof(struct hw_aq_info, caps_hi),
 462                                 &caps_hi,
 463                                 sizeof(caps_hi) / sizeof(u32));
 464
 465         if (err)
 466                 return err;
 467
 468         *supported_rates = fw2x_to_eee_mask(caps_hi);
 469
 470         mpi_state = aq_hw_read_reg(self, HW_ATL_FW2X_MPI_STATE2_ADDR);
 471         *rate = fw2x_to_eee_mask(mpi_state);
 472
 473         return err;
 474 }
 475
 476 static int aq_fw2x_get_flow_control(struct aq_hw_s *self, u32 *fc)
 477 {
 478         u32 mpi_state = aq_hw_read_reg(self, HW_ATL_FW2X_MPI_CONTROL2_ADDR);
 479
 480         *fc = ((mpi_state & BIT(CAPS_HI_PAUSE)) ? AQ_NIC_FC_RX : 0) |
 481               ((mpi_state & BIT(CAPS_HI_ASYMMETRIC_PAUSE)) ? AQ_NIC_FC_TX : 0);
 482
 483         return 0;
 484 }
 485
 486 static int aq_fw2x_set_flow_control(struct aq_hw_s *self)
 487 {
 488         u32 mpi_state = aq_hw_read_reg(self, HW_ATL_FW2X_MPI_CONTROL2_ADDR);
 489
 490         aq_fw2x_set_mpi_flow_control(self, &mpi_state);
 491
 492         aq_hw_write_reg(self, HW_ATL_FW2X_MPI_CONTROL2_ADDR, mpi_state);
 493
 494         return 0;
 495 }
 496
 497 static int aq_fw2x_led_control(struct aq_hw_s *self, u32 mode)
 498 {
 499         if (self->fw_ver_actual < HW_ATL_FW_FEATURE_LED)
 500                 return -EOPNOTSUPP;
 501
 502         aq_hw_write_reg(self, HW_ATL_FW2X_MPI_LED_ADDR, mode);
 503         return 0;
 504 }
 505
 506 static int aq_fw2x_get_eeprom(struct aq_hw_s *self, int dev_addr,
 507                               u32 *data, u32 len, u32 offset)
 508 {
 509         u32 bytes_remains = len % sizeof(u32);
 510         u32 num_dwords = len / sizeof(u32);
 511         struct smbus_request request;
 512         u32 result = 0;
 513         u32 mpi_opts;
 514         int err = 0;
 515
 516         if (self->fw_ver_actual < HW_ATL_FW_FEATURE_EEPROM)
 517                 return -EOPNOTSUPP;
 518
 519         request.msg_id = 0;
 520         request.device_id = dev_addr;
 521         request.address = offset;
 522         request.length = len;
 523
 524         /* Write SMBUS request to cfg memory */
 525         err = hw_atl_utils_fw_upload_dwords(self, self->rpc_addr,
 526                                 (u32 *)(void *)&request,
 527                                 sizeof(request) / sizeof(u32));
 528
 529         if (err < 0)
 530                 return err;
 531
 532         /* Toggle 0x368.CAPS_LO_SMBUS_READ bit */
 533         mpi_opts = aq_hw_read_reg(self, HW_ATL_FW2X_MPI_CONTROL_ADDR);
 534         mpi_opts ^= BIT(CAPS_LO_SMBUS_READ);
 535
 536         aq_hw_write_reg(self, HW_ATL_FW2X_MPI_CONTROL_ADDR, mpi_opts);
 537
 538         /* Wait until REQUEST_BIT matched in 0x370 */
 539
 540         AQ_HW_WAIT_FOR((aq_hw_read_reg(self, HW_ATL_FW2X_MPI_STATE_ADDR) &
 541                 BIT(CAPS_LO_SMBUS_READ)) == (mpi_opts & BIT(CAPS_LO_SMBUS_READ)),
 542                 10U, 10000U);
 543
 544         if (err < 0)
 545                 return err;
 546
 547         err = hw_atl_utils_fw_downld_dwords(self, self->rpc_addr + sizeof(u32),
 548                         &result,
 549                         sizeof(result) / sizeof(u32));
 550
 551         if (err < 0)
 552                 return err;
 553
 554         if (result)
 555                 return -EIO;
 556
 557         if (num_dwords) {
 558                 err = hw_atl_utils_fw_downld_dwords(self,
 559                         self->rpc_addr + sizeof(u32) * 2,
 560                         data,
 561                         num_dwords);
 562
 563                 if (err < 0)
 564                         return err;
 565         }
 566
 567         if (bytes_remains) {
 568                 u32 val = 0;
 569
 570                 err = hw_atl_utils_fw_downld_dwords(self,
 571                         self->rpc_addr + (sizeof(u32) * 2) +
 572                         (num_dwords * sizeof(u32)),
 573                         &val,
 574                         1);
 575
 576                 if (err < 0)
 577                         return err;
 578
 579                 rte_memcpy((u8 *)data + len - bytes_remains,
 580                                 &val, bytes_remains);
 581         }
 582
 583         return 0;
 584 }
 585
 586
 587 static int aq_fw2x_set_eeprom(struct aq_hw_s *self, int dev_addr,
 588                               u32 *data, u32 len, u32 offset)
 589 {
 590         struct smbus_request request;
 591         u32 mpi_opts, result = 0;
 592         int err = 0;
 593
 594         if (self->fw_ver_actual < HW_ATL_FW_FEATURE_EEPROM)
 595                 return -EOPNOTSUPP;
 596
 597         request.msg_id = 0;
 598         request.device_id = dev_addr;
 599         request.address = offset;
 600         request.length = len;
 601
 602         /* Write SMBUS request to cfg memory */
 603         err = hw_atl_utils_fw_upload_dwords(self, self->rpc_addr,
 604                                 (u32 *)(void *)&request,
 605                                 sizeof(request) / sizeof(u32));
 606
 607         if (err < 0)
 608                 return err;
 609
 610         /* Write SMBUS data to cfg memory */
 611         u32 num_dwords = len / sizeof(u32);
 612         u32 bytes_remains = len % sizeof(u32);
 613
 614         if (num_dwords) {
 615                 err = hw_atl_utils_fw_upload_dwords(self,
 616                         self->rpc_addr + sizeof(request),
 617                         (u32 *)(void *)data,
 618                         num_dwords);
 619
 620                 if (err < 0)
 621                         return err;
 622         }
 623
 624         if (bytes_remains) {
 625                 u32 val = 0;
 626
 627                 rte_memcpy(&val, (u8 *)data + (sizeof(u32) * num_dwords),
 628                            bytes_remains);
 629
 630                 err = hw_atl_utils_fw_upload_dwords(self,
 631                         self->rpc_addr + sizeof(request) +
 632                         (num_dwords * sizeof(u32)),
 633                         &val,
 634                         1);
 635
 636                 if (err < 0)
 637                         return err;
 638         }
 639
 640         /* Toggle 0x368.CAPS_LO_SMBUS_WRITE bit */
 641         mpi_opts = aq_hw_read_reg(self, HW_ATL_FW2X_MPI_CONTROL_ADDR);
 642         mpi_opts ^= BIT(CAPS_LO_SMBUS_WRITE);
 643
 644         aq_hw_write_reg(self, HW_ATL_FW2X_MPI_CONTROL_ADDR, mpi_opts);
 645
 646         /* Wait until REQUEST_BIT matched in 0x370 */
 647         AQ_HW_WAIT_FOR((aq_hw_read_reg(self, HW_ATL_FW2X_MPI_STATE_ADDR) &
 648                 BIT(CAPS_LO_SMBUS_WRITE)) == (mpi_opts & BIT(CAPS_LO_SMBUS_WRITE)),
 649                 10U, 10000U);
 650
 651         if (err < 0)
 652                 return err;
 653
 654         /* Read status of write operation */
 655         err = hw_atl_utils_fw_downld_dwords(self, self->rpc_addr + sizeof(u32),
 656                                 &result,
 657                                 sizeof(result) / sizeof(u32));
 658
 659         if (err < 0)
 660                 return err;
 661
 662         if (result)
 663                 return -EIO;
 664
 665         return 0;
 666 }
 667
 668 static int aq_fw2x_send_macsec_request(struct aq_hw_s *self,
 669                                 struct macsec_msg_fw_request *req,
 670                                 struct macsec_msg_fw_response *response)
 671 {
 672         int err = 0;
 673         u32 mpi_opts = 0;
 674
 675         if (!response || !response)
 676                 return 0;
 677
 678         if ((self->caps_lo & BIT(CAPS_LO_MACSEC)) == 0)
 679                 return -EOPNOTSUPP;
 680
 681         /* Write macsec request to cfg memory */
 682         err = hw_atl_utils_fw_upload_dwords(self, self->rpc_addr,
 683                 (u32 *)(void *)req,
 684                 RTE_ALIGN(sizeof(*req) / sizeof(u32), sizeof(u32)));
 685
 686         if (err < 0)
 687                 return err;
 688
 689         /* Toggle 0x368.CAPS_LO_MACSEC bit */
 690         mpi_opts = aq_hw_read_reg(self, HW_ATL_FW2X_MPI_CONTROL_ADDR);
 691         mpi_opts ^= BIT(CAPS_LO_MACSEC);
 692
 693         aq_hw_write_reg(self, HW_ATL_FW2X_MPI_CONTROL_ADDR, mpi_opts);
 694
 695         /* Wait until REQUEST_BIT matched in 0x370 */
 696         AQ_HW_WAIT_FOR((aq_hw_read_reg(self, HW_ATL_FW2X_MPI_STATE_ADDR) &
 697                 BIT(CAPS_LO_MACSEC)) == (mpi_opts & BIT(CAPS_LO_MACSEC)),
 698                 1000U, 10000U);
 699
 700         if (err < 0)
 701                 return err;
 702
 703         /* Read status of write operation */
 704         err = hw_atl_utils_fw_downld_dwords(self, self->rpc_addr + sizeof(u32),
 705                 (u32 *)(void *)response,
 706                 RTE_ALIGN(sizeof(*response) / sizeof(u32), sizeof(u32)));
 707
 708         return err;
 709 }
 710
 711 const struct aq_fw_ops aq_fw_2x_ops = {
 712         .init = aq_fw2x_init,
 713         .deinit = aq_fw2x_deinit,
 714         .reset = NULL,
 715         .get_mac_permanent = aq_fw2x_get_mac_permanent,
 716         .set_link_speed = aq_fw2x_set_link_speed,
 717         .set_state = aq_fw2x_set_state,
 718         .update_link_status = aq_fw2x_update_link_status,
 719         .update_stats = aq_fw2x_update_stats,
 720         .set_power = aq_fw2x_set_power,
 721         .get_temp = aq_fw2x_get_temp,
 722         .get_cable_len = aq_fw2x_get_cable_len,
 723         .set_eee_rate = aq_fw2x_set_eee_rate,
 724         .get_eee_rate = aq_fw2x_get_eee_rate,
 725         .get_flow_control = aq_fw2x_get_flow_control,
 726         .set_flow_control = aq_fw2x_set_flow_control,
 727         .led_control = aq_fw2x_led_control,
 728         .get_eeprom = aq_fw2x_get_eeprom,
 729         .set_eeprom = aq_fw2x_set_eeprom,
 730         .send_macsec_req = aq_fw2x_send_macsec_request,
 731 };