drivers/net/cxgbe/base/t4_msg.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(c) 2014-2018 Chelsio Communications.
   3  * All rights reserved.
   4  */
   5
   6 #ifndef T4_MSG_H
   7 #define T4_MSG_H
   8
   9 enum {
  10         CPL_ACT_OPEN_REQ      = 0x3,
  11         CPL_SET_TCB_FIELD     = 0x5,
  12         CPL_ABORT_REQ         = 0xA,
  13         CPL_ABORT_RPL         = 0xB,
  14         CPL_TID_RELEASE       = 0x1A,
  15         CPL_ACT_OPEN_RPL      = 0x25,
  16         CPL_ABORT_RPL_RSS     = 0x2D,
  17         CPL_SET_TCB_RPL       = 0x3A,
  18         CPL_ACT_OPEN_REQ6     = 0x83,
  19         CPL_SGE_EGR_UPDATE    = 0xA5,
  20         CPL_FW4_MSG           = 0xC0,
  21         CPL_FW6_MSG           = 0xE0,
  22         CPL_TX_PKT_LSO        = 0xED,
  23         CPL_TX_PKT_XT         = 0xEE,
  24 };
  25
  26 enum CPL_error {
  27         CPL_ERR_NONE               = 0,
  28         CPL_ERR_TCAM_FULL          = 3,
  29 };
  30
  31 enum {
  32         ULP_MODE_NONE          = 0,
  33 };
  34
  35 enum {
  36         CPL_ABORT_SEND_RST = 0,
  37         CPL_ABORT_NO_RST,
  38 };
  39
  40 enum {                     /* TX_PKT_XT checksum types */
  41         TX_CSUM_TCPIP  = 8,
  42         TX_CSUM_UDPIP  = 9,
  43         TX_CSUM_TCPIP6 = 10,
  44 };
  45
  46 union opcode_tid {
  47         __be32 opcode_tid;
  48         __u8 opcode;
  49 };
  50
  51 #define S_CPL_OPCODE    24
  52 #define V_CPL_OPCODE(x) ((x) << S_CPL_OPCODE)
  53
  54 #define G_TID(x)    ((x) & 0xFFFFFF)
  55
  56 /* tid is assumed to be 24-bits */
  57 #define MK_OPCODE_TID(opcode, tid) (V_CPL_OPCODE(opcode) | (tid))
  58
  59 #define OPCODE_TID(cmd) ((cmd)->ot.opcode_tid)
  60
  61 /* extract the TID from a CPL command */
  62 #define GET_TID(cmd) (G_TID(be32_to_cpu(OPCODE_TID(cmd))))
  63
  64 /* partitioning of TID fields that also carry a queue id */
  65 #define S_TID_TID    0
  66 #define M_TID_TID    0x3fff
  67 #define G_TID_TID(x) (((x) >> S_TID_TID) & M_TID_TID)
  68
  69 struct rss_header {
  70         __u8 opcode;
  71 #if RTE_BYTE_ORDER == RTE_LITTLE_ENDIAN
  72         __u8 channel:2;
  73         __u8 filter_hit:1;
  74         __u8 filter_tid:1;
  75         __u8 hash_type:2;
  76         __u8 ipv6:1;
  77         __u8 send2fw:1;
  78 #else
  79         __u8 send2fw:1;
  80         __u8 ipv6:1;
  81         __u8 hash_type:2;
  82         __u8 filter_tid:1;
  83         __u8 filter_hit:1;
  84         __u8 channel:2;
  85 #endif
  86         __be16 qid;
  87         __be32 hash_val;
  88 };
  89
  90 #if defined(RSS_HDR_VLD) || defined(CHELSIO_FW)
  91 #define RSS_HDR struct rss_header rss_hdr
  92 #else
  93 #define RSS_HDR
  94 #endif
  95
  96 #ifndef CHELSIO_FW
  97 struct work_request_hdr {
  98         __be32 wr_hi;
  99         __be32 wr_mid;
 100         __be64 wr_lo;
 101 };
 102
 103 #define WR_HDR struct work_request_hdr wr
 104 #define WR_HDR_SIZE sizeof(struct work_request_hdr)
 105 #else
 106 #define WR_HDR
 107 #define WR_HDR_SIZE 0
 108 #endif
 109
 110 #define S_COOKIE    5
 111 #define M_COOKIE    0x7
 112 #define V_COOKIE(x) ((x) << S_COOKIE)
 113 #define G_COOKIE(x) (((x) >> S_COOKIE) & M_COOKIE)
 114
 115 /* option 0 fields */
 116 #define S_DELACK    5
 117 #define V_DELACK(x) ((x) << S_DELACK)
 118
 119 #define S_NON_OFFLOAD    7
 120 #define V_NON_OFFLOAD(x) ((x) << S_NON_OFFLOAD)
 121 #define F_NON_OFFLOAD    V_NON_OFFLOAD(1U)
 122
 123 #define S_ULP_MODE    8
 124 #define V_ULP_MODE(x) ((x) << S_ULP_MODE)
 125
 126 #define S_SMAC_SEL    28
 127 #define V_SMAC_SEL(x) ((__u64)(x) << S_SMAC_SEL)
 128
 129 #define S_TCAM_BYPASS    48
 130 #define V_TCAM_BYPASS(x) ((__u64)(x) << S_TCAM_BYPASS)
 131 #define F_TCAM_BYPASS    V_TCAM_BYPASS(1ULL)
 132
 133 /* option 2 fields */
 134 #define S_RSS_QUEUE    0
 135 #define V_RSS_QUEUE(x) ((x) << S_RSS_QUEUE)
 136
 137 #define S_RSS_QUEUE_VALID    10
 138 #define V_RSS_QUEUE_VALID(x) ((x) << S_RSS_QUEUE_VALID)
 139 #define F_RSS_QUEUE_VALID    V_RSS_QUEUE_VALID(1U)
 140
 141 #define S_CONG_CNTRL    14
 142 #define V_CONG_CNTRL(x) ((x) << S_CONG_CNTRL)
 143
 144 #define S_RX_CHANNEL    26
 145 #define V_RX_CHANNEL(x) ((x) << S_RX_CHANNEL)
 146 #define F_RX_CHANNEL    V_RX_CHANNEL(1U)
 147
 148 #define S_T5_OPT_2_VALID    31
 149 #define V_T5_OPT_2_VALID(x) ((x) << S_T5_OPT_2_VALID)
 150 #define F_T5_OPT_2_VALID    V_T5_OPT_2_VALID(1U)
 151
 152 struct cpl_t6_act_open_req {
 153         WR_HDR;
 154         union opcode_tid ot;
 155         __be16 local_port;
 156         __be16 peer_port;
 157         __be32 local_ip;
 158         __be32 peer_ip;
 159         __be64 opt0;
 160         __be32 rsvd;
 161         __be32 opt2;
 162         __be64 params;
 163         __be32 rsvd2;
 164         __be32 opt3;
 165 };
 166
 167 struct cpl_t6_act_open_req6 {
 168         WR_HDR;
 169         union opcode_tid ot;
 170         __be16 local_port;
 171         __be16 peer_port;
 172         __be64 local_ip_hi;
 173         __be64 local_ip_lo;
 174         __be64 peer_ip_hi;
 175         __be64 peer_ip_lo;
 176         __be64 opt0;
 177         __be32 rsvd;
 178         __be32 opt2;
 179         __be64 params;
 180         __be32 rsvd2;
 181         __be32 opt3;
 182 };
 183
 184 #define S_FILTER_TUPLE  24
 185 #define V_FILTER_TUPLE(x) ((x) << S_FILTER_TUPLE)
 186
 187 struct cpl_act_open_rpl {
 188         RSS_HDR
 189         union opcode_tid ot;
 190         __be32 atid_status;
 191 };
 192
 193 /* cpl_act_open_rpl.atid_status fields */
 194 #define S_AOPEN_STATUS    0
 195 #define M_AOPEN_STATUS    0xFF
 196 #define G_AOPEN_STATUS(x) (((x) >> S_AOPEN_STATUS) & M_AOPEN_STATUS)
 197
 198 #define S_AOPEN_ATID    8
 199 #define M_AOPEN_ATID    0xFFFFFF
 200 #define G_AOPEN_ATID(x) (((x) >> S_AOPEN_ATID) & M_AOPEN_ATID)
 201
 202 struct cpl_set_tcb_field {
 203         WR_HDR;
 204         union opcode_tid ot;
 205         __be16 reply_ctrl;
 206         __be16 word_cookie;
 207         __be64 mask;
 208         __be64 val;
 209 };
 210
 211 /* cpl_set_tcb_field.word_cookie fields */
 212 #define S_WORD    0
 213 #define V_WORD(x) ((x) << S_WORD)
 214
 215 /* cpl_get_tcb.reply_ctrl fields */
 216 #define S_QUEUENO    0
 217 #define V_QUEUENO(x) ((x) << S_QUEUENO)
 218
 219 #define S_REPLY_CHAN    14
 220 #define V_REPLY_CHAN(x) ((x) << S_REPLY_CHAN)
 221
 222 #define S_NO_REPLY    15
 223 #define V_NO_REPLY(x) ((x) << S_NO_REPLY)
 224
 225 struct cpl_set_tcb_rpl {
 226         RSS_HDR
 227         union opcode_tid ot;
 228         __be16 rsvd;
 229         __u8   cookie;
 230         __u8   status;
 231         __be64 oldval;
 232 };
 233
 234 /* cpl_abort_req status command code
 235  */
 236 struct cpl_abort_req {
 237         WR_HDR;
 238         union opcode_tid ot;
 239         __be32 rsvd0;
 240         __u8  rsvd1;
 241         __u8  cmd;
 242         __u8  rsvd2[6];
 243 };
 244
 245 struct cpl_abort_rpl_rss {
 246         RSS_HDR
 247         union opcode_tid ot;
 248         __u8  rsvd[3];
 249         __u8  status;
 250 };
 251
 252 struct cpl_abort_rpl {
 253         WR_HDR;
 254         union opcode_tid ot;
 255         __be32 rsvd0;
 256         __u8  rsvd1;
 257         __u8  cmd;
 258         __u8  rsvd2[6];
 259 };
 260
 261 struct cpl_tid_release {
 262         WR_HDR;
 263         union opcode_tid ot;
 264         __be32 rsvd;
 265 };
 266
 267 struct cpl_tx_data {
 268         union opcode_tid ot;
 269         __be32 len;
 270         __be32 rsvd;
 271         __be32 flags;
 272 };
 273
 274 struct cpl_tx_pkt_core {
 275         __be32 ctrl0;
 276         __be16 pack;
 277         __be16 len;
 278         __be64 ctrl1;
 279 };
 280
 281 struct cpl_tx_pkt {
 282         WR_HDR;
 283         struct cpl_tx_pkt_core c;
 284 };
 285
 286 /* cpl_tx_pkt_core.ctrl0 fields */
 287 #define S_TXPKT_PF    8
 288 #define M_TXPKT_PF    0x7
 289 #define V_TXPKT_PF(x) ((x) << S_TXPKT_PF)
 290 #define G_TXPKT_PF(x) (((x) >> S_TXPKT_PF) & M_TXPKT_PF)
 291
 292 #define S_TXPKT_INTF    16
 293 #define M_TXPKT_INTF    0xF
 294 #define V_TXPKT_INTF(x) ((x) << S_TXPKT_INTF)
 295 #define G_TXPKT_INTF(x) (((x) >> S_TXPKT_INTF) & M_TXPKT_INTF)
 296
 297 #define S_TXPKT_OPCODE    24
 298 #define M_TXPKT_OPCODE    0xFF
 299 #define V_TXPKT_OPCODE(x) ((x) << S_TXPKT_OPCODE)
 300 #define G_TXPKT_OPCODE(x) (((x) >> S_TXPKT_OPCODE) & M_TXPKT_OPCODE)
 301
 302 /* cpl_tx_pkt_core.ctrl1 fields */
 303 #define S_TXPKT_IPHDR_LEN    20
 304 #define M_TXPKT_IPHDR_LEN    0x3FFF
 305 #define V_TXPKT_IPHDR_LEN(x) ((__u64)(x) << S_TXPKT_IPHDR_LEN)
 306 #define G_TXPKT_IPHDR_LEN(x) (((x) >> S_TXPKT_IPHDR_LEN) & M_TXPKT_IPHDR_LEN)
 307
 308 #define S_TXPKT_ETHHDR_LEN    34
 309 #define M_TXPKT_ETHHDR_LEN    0x3F
 310 #define V_TXPKT_ETHHDR_LEN(x) ((__u64)(x) << S_TXPKT_ETHHDR_LEN)
 311 #define G_TXPKT_ETHHDR_LEN(x) (((x) >> S_TXPKT_ETHHDR_LEN) & M_TXPKT_ETHHDR_LEN)
 312
 313 #define S_T6_TXPKT_ETHHDR_LEN    32
 314 #define M_T6_TXPKT_ETHHDR_LEN    0xFF
 315 #define V_T6_TXPKT_ETHHDR_LEN(x) ((__u64)(x) << S_T6_TXPKT_ETHHDR_LEN)
 316 #define G_T6_TXPKT_ETHHDR_LEN(x) \
 317         (((x) >> S_T6_TXPKT_ETHHDR_LEN) & M_T6_TXPKT_ETHHDR_LEN)
 318
 319 #define S_TXPKT_CSUM_TYPE    40
 320 #define M_TXPKT_CSUM_TYPE    0xF
 321 #define V_TXPKT_CSUM_TYPE(x) ((__u64)(x) << S_TXPKT_CSUM_TYPE)
 322 #define G_TXPKT_CSUM_TYPE(x) (((x) >> S_TXPKT_CSUM_TYPE) & M_TXPKT_CSUM_TYPE)
 323
 324 #define S_TXPKT_VLAN    44
 325 #define M_TXPKT_VLAN    0xFFFF
 326 #define V_TXPKT_VLAN(x) ((__u64)(x) << S_TXPKT_VLAN)
 327 #define G_TXPKT_VLAN(x) (((x) >> S_TXPKT_VLAN) & M_TXPKT_VLAN)
 328
 329 #define S_TXPKT_VLAN_VLD    60
 330 #define V_TXPKT_VLAN_VLD(x) ((__u64)(x) << S_TXPKT_VLAN_VLD)
 331 #define F_TXPKT_VLAN_VLD    V_TXPKT_VLAN_VLD(1ULL)
 332
 333 #define S_TXPKT_IPCSUM_DIS    62
 334 #define V_TXPKT_IPCSUM_DIS(x) ((__u64)(x) << S_TXPKT_IPCSUM_DIS)
 335 #define F_TXPKT_IPCSUM_DIS    V_TXPKT_IPCSUM_DIS(1ULL)
 336
 337 #define S_TXPKT_L4CSUM_DIS    63
 338 #define V_TXPKT_L4CSUM_DIS(x) ((__u64)(x) << S_TXPKT_L4CSUM_DIS)
 339 #define F_TXPKT_L4CSUM_DIS    V_TXPKT_L4CSUM_DIS(1ULL)
 340
 341 struct cpl_tx_pkt_lso_core {
 342         __be32 lso_ctrl;
 343         __be16 ipid_ofst;
 344         __be16 mss;
 345         __be32 seqno_offset;
 346         __be32 len;
 347         /* encapsulated CPL (TX_PKT, TX_PKT_XT or TX_DATA) follows here */
 348 };
 349
 350 struct cpl_tx_pkt_lso {
 351         WR_HDR;
 352         struct cpl_tx_pkt_lso_core c;
 353         /* encapsulated CPL (TX_PKT, TX_PKT_XT or TX_DATA) follows here */
 354 };
 355
 356 /* cpl_tx_pkt_lso_core.lso_ctrl fields */
 357 #define S_LSO_TCPHDR_LEN    0
 358 #define M_LSO_TCPHDR_LEN    0xF
 359 #define V_LSO_TCPHDR_LEN(x) ((x) << S_LSO_TCPHDR_LEN)
 360 #define G_LSO_TCPHDR_LEN(x) (((x) >> S_LSO_TCPHDR_LEN) & M_LSO_TCPHDR_LEN)
 361
 362 #define S_LSO_IPHDR_LEN    4
 363 #define M_LSO_IPHDR_LEN    0xFFF
 364 #define V_LSO_IPHDR_LEN(x) ((x) << S_LSO_IPHDR_LEN)
 365 #define G_LSO_IPHDR_LEN(x) (((x) >> S_LSO_IPHDR_LEN) & M_LSO_IPHDR_LEN)
 366
 367 #define S_LSO_ETHHDR_LEN    16
 368 #define M_LSO_ETHHDR_LEN    0xF
 369 #define V_LSO_ETHHDR_LEN(x) ((x) << S_LSO_ETHHDR_LEN)
 370 #define G_LSO_ETHHDR_LEN(x) (((x) >> S_LSO_ETHHDR_LEN) & M_LSO_ETHHDR_LEN)
 371
 372 #define S_LSO_IPV6    20
 373 #define V_LSO_IPV6(x) ((x) << S_LSO_IPV6)
 374 #define F_LSO_IPV6    V_LSO_IPV6(1U)
 375
 376 #define S_LSO_LAST_SLICE    22
 377 #define V_LSO_LAST_SLICE(x) ((x) << S_LSO_LAST_SLICE)
 378 #define F_LSO_LAST_SLICE    V_LSO_LAST_SLICE(1U)
 379
 380 #define S_LSO_FIRST_SLICE    23
 381 #define V_LSO_FIRST_SLICE(x) ((x) << S_LSO_FIRST_SLICE)
 382 #define F_LSO_FIRST_SLICE    V_LSO_FIRST_SLICE(1U)
 383
 384 #define S_LSO_OPCODE    24
 385 #define M_LSO_OPCODE    0xFF
 386 #define V_LSO_OPCODE(x) ((x) << S_LSO_OPCODE)
 387 #define G_LSO_OPCODE(x) (((x) >> S_LSO_OPCODE) & M_LSO_OPCODE)
 388
 389 #define S_LSO_T5_XFER_SIZE         0
 390 #define M_LSO_T5_XFER_SIZE    0xFFFFFFF
 391 #define V_LSO_T5_XFER_SIZE(x) ((x) << S_LSO_T5_XFER_SIZE)
 392 #define G_LSO_T5_XFER_SIZE(x) (((x) >> S_LSO_T5_XFER_SIZE) & M_LSO_T5_XFER_SIZE)
 393
 394 struct cpl_rx_pkt {
 395         RSS_HDR;
 396         __u8 opcode;
 397 #if RTE_BYTE_ORDER == RTE_LITTLE_ENDIAN
 398         __u8 iff:4;
 399         __u8 csum_calc:1;
 400         __u8 ipmi_pkt:1;
 401         __u8 vlan_ex:1;
 402         __u8 ip_frag:1;
 403 #else
 404         __u8 ip_frag:1;
 405         __u8 vlan_ex:1;
 406         __u8 ipmi_pkt:1;
 407         __u8 csum_calc:1;
 408         __u8 iff:4;
 409 #endif
 410         __be16 csum;
 411         __be16 vlan;
 412         __be16 len;
 413         __be32 l2info;
 414         __be16 hdr_len;
 415         __be16 err_vec;
 416 };
 417
 418 /* rx_pkt.l2info fields */
 419 #define S_RXF_UDP    22
 420 #define V_RXF_UDP(x) ((x) << S_RXF_UDP)
 421 #define F_RXF_UDP    V_RXF_UDP(1U)
 422
 423 #define S_RXF_TCP    23
 424 #define V_RXF_TCP(x) ((x) << S_RXF_TCP)
 425 #define F_RXF_TCP    V_RXF_TCP(1U)
 426
 427 #define S_RXF_IP    24
 428 #define V_RXF_IP(x) ((x) << S_RXF_IP)
 429 #define F_RXF_IP    V_RXF_IP(1U)
 430
 431 #define S_RXF_IP6    25
 432 #define V_RXF_IP6(x) ((x) << S_RXF_IP6)
 433 #define F_RXF_IP6    V_RXF_IP6(1U)
 434
 435 /* rx_pkt.err_vec fields */
 436 /* In T6, rx_pkt.err_vec indicates
 437  * RxError Error vector (16b) or
 438  * Encapsulating header length (8b),
 439  * Outer encapsulation type (2b) and
 440  * compressed error vector (6b) if CRxPktEnc is
 441  * enabled in TP_OUT_CONFIG
 442  */
 443 #define S_T6_COMPR_RXERR_VEC    0
 444 #define M_T6_COMPR_RXERR_VEC    0x3F
 445 #define V_T6_COMPR_RXERR_VEC(x) ((x) << S_T6_COMPR_RXERR_VEC)
 446 #define G_T6_COMPR_RXERR_VEC(x) \
 447         (((x) >> S_T6_COMPR_RXERR_VEC) & M_T6_COMPR_RXERR_VEC)
 448
 449 /* cpl_fw*.type values */
 450 enum {
 451         FW_TYPE_RSSCPL = 4,
 452 };
 453
 454 struct cpl_fw4_msg {
 455         RSS_HDR;
 456         u8 opcode;
 457         u8 type;
 458         __be16 rsvd0;
 459         __be32 rsvd1;
 460         __be64 data[2];
 461 };
 462
 463 struct cpl_fw6_msg {
 464         RSS_HDR;
 465         u8 opcode;
 466         u8 type;
 467         __be16 rsvd0;
 468         __be32 rsvd1;
 469         __be64 data[4];
 470 };
 471
 472 /* ULP_TX opcodes */
 473 enum {
 474         ULP_TX_PKT = 4
 475 };
 476
 477 enum {
 478         ULP_TX_SC_NOOP = 0x80,
 479         ULP_TX_SC_IMM  = 0x81,
 480         ULP_TX_SC_DSGL = 0x82,
 481         ULP_TX_SC_ISGL = 0x83
 482 };
 483
 484 #define S_ULPTX_CMD    24
 485 #define M_ULPTX_CMD    0xFF
 486 #define V_ULPTX_CMD(x) ((x) << S_ULPTX_CMD)
 487
 488 #define S_ULP_TX_SC_MORE 23
 489 #define V_ULP_TX_SC_MORE(x) ((x) << S_ULP_TX_SC_MORE)
 490 #define F_ULP_TX_SC_MORE  V_ULP_TX_SC_MORE(1U)
 491
 492 struct ulptx_sge_pair {
 493         __be32 len[2];
 494         __be64 addr[2];
 495 };
 496
 497 struct ulptx_sgl {
 498         __be32 cmd_nsge;
 499         __be32 len0;
 500         __be64 addr0;
 501
 502 #if !(defined C99_NOT_SUPPORTED)
 503         struct ulptx_sge_pair sge[0];
 504 #endif
 505
 506 };
 507
 508 struct ulptx_idata {
 509         __be32 cmd_more;
 510         __be32 len;
 511 };
 512
 513 #define S_ULPTX_NSGE    0
 514 #define M_ULPTX_NSGE    0xFFFF
 515 #define V_ULPTX_NSGE(x) ((x) << S_ULPTX_NSGE)
 516
 517 struct ulp_txpkt {
 518         __be32 cmd_dest;
 519         __be32 len;
 520 };
 521
 522 /* ulp_txpkt.cmd_dest fields */
 523 #define S_ULP_TXPKT_DEST    16
 524 #define M_ULP_TXPKT_DEST    0x3
 525 #define V_ULP_TXPKT_DEST(x) ((x) << S_ULP_TXPKT_DEST)
 526
 527 #define S_ULP_TXPKT_FID     4
 528 #define M_ULP_TXPKT_FID     0x7ff
 529 #define V_ULP_TXPKT_FID(x)  ((x) << S_ULP_TXPKT_FID)
 530
 531 #define S_ULP_TXPKT_RO      3
 532 #define V_ULP_TXPKT_RO(x) ((x) << S_ULP_TXPKT_RO)
 533 #define F_ULP_TXPKT_RO V_ULP_TXPKT_RO(1U)
 534
 535 #endif  /* T4_MSG_H */