drivers/net/cxgbe/base/t4fw_interface.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(c) 2014-2018 Chelsio Communications.
   3  * All rights reserved.
   4  */
   5
   6 #ifndef _T4FW_INTERFACE_H_
   7 #define _T4FW_INTERFACE_H_
   8
   9 /******************************************************************************
  10  *   R E T U R N   V A L U E S
  11  ********************************/
  12
  13 enum fw_retval {
  14         FW_SUCCESS              = 0,    /* completed successfully */
  15         FW_EPERM                = 1,    /* operation not permitted */
  16         FW_ENOENT               = 2,    /* no such file or directory */
  17         FW_EIO                  = 5,    /* input/output error; hw bad */
  18         FW_ENOEXEC              = 8,    /* exec format error; inv microcode */
  19         FW_EAGAIN               = 11,   /* try again */
  20         FW_ENOMEM               = 12,   /* out of memory */
  21         FW_EFAULT               = 14,   /* bad address; fw bad */
  22         FW_EBUSY                = 16,   /* resource busy */
  23         FW_EEXIST               = 17,   /* file exists */
  24         FW_ENODEV               = 19,   /* no such device */
  25         FW_EINVAL               = 22,   /* invalid argument */
  26         FW_ENOSPC               = 28,   /* no space left on device */
  27         FW_ENOSYS               = 38,   /* functionality not implemented */
  28         FW_ENODATA              = 61,   /* no data available */
  29         FW_EPROTO               = 71,   /* protocol error */
  30         FW_EADDRINUSE           = 98,   /* address already in use */
  31         FW_EADDRNOTAVAIL        = 99,   /* cannot assigned requested address */
  32         FW_ENETDOWN             = 100,  /* network is down */
  33         FW_ENETUNREACH          = 101,  /* network is unreachable */
  34         FW_ENOBUFS              = 105,  /* no buffer space available */
  35         FW_ETIMEDOUT            = 110,  /* timeout */
  36         FW_EINPROGRESS          = 115,  /* fw internal */
  37 };
  38
  39 /******************************************************************************
  40  *   M E M O R Y   T Y P E s
  41  ******************************/
  42
  43 enum fw_memtype {
  44         FW_MEMTYPE_EDC0         = 0x0,
  45         FW_MEMTYPE_EDC1         = 0x1,
  46         FW_MEMTYPE_EXTMEM       = 0x2,
  47         FW_MEMTYPE_FLASH        = 0x4,
  48         FW_MEMTYPE_INTERNAL     = 0x5,
  49         FW_MEMTYPE_EXTMEM1      = 0x6,
  50 };
  51
  52 /******************************************************************************
  53  *   W O R K   R E Q U E S T s
  54  ********************************/
  55
  56 enum fw_wr_opcodes {
  57         FW_FILTER_WR            = 0x02,
  58         FW_ULPTX_WR             = 0x04,
  59         FW_TP_WR                = 0x05,
  60         FW_ETH_TX_PKT_WR        = 0x08,
  61         FW_ETH_TX_PKTS_WR       = 0x09,
  62         FW_ETH_TX_PKT_VM_WR     = 0x11,
  63         FW_ETH_TX_PKTS_VM_WR    = 0x12,
  64         FW_ETH_TX_PKTS2_WR      = 0x78,
  65 };
  66
  67 /*
  68  * Generic work request header flit0
  69  */
  70 struct fw_wr_hdr {
  71         __be32 hi;
  72         __be32 lo;
  73 };
  74
  75 /* work request opcode (hi)
  76  */
  77 #define S_FW_WR_OP              24
  78 #define M_FW_WR_OP              0xff
  79 #define V_FW_WR_OP(x)           ((x) << S_FW_WR_OP)
  80 #define G_FW_WR_OP(x)           (((x) >> S_FW_WR_OP) & M_FW_WR_OP)
  81
  82 /* atomic flag (hi) - firmware encapsulates CPLs in CPL_BARRIER
  83  */
  84 #define S_FW_WR_ATOMIC          23
  85 #define V_FW_WR_ATOMIC(x)       ((x) << S_FW_WR_ATOMIC)
  86
  87 /* work request immediate data length (hi)
  88  */
  89 #define S_FW_WR_IMMDLEN 0
  90 #define M_FW_WR_IMMDLEN 0xff
  91 #define V_FW_WR_IMMDLEN(x)      ((x) << S_FW_WR_IMMDLEN)
  92 #define G_FW_WR_IMMDLEN(x)      \
  93         (((x) >> S_FW_WR_IMMDLEN) & M_FW_WR_IMMDLEN)
  94
  95 /* egress queue status update to egress queue status entry (lo)
  96  */
  97 #define S_FW_WR_EQUEQ           30
  98 #define M_FW_WR_EQUEQ           0x1
  99 #define V_FW_WR_EQUEQ(x)        ((x) << S_FW_WR_EQUEQ)
 100 #define G_FW_WR_EQUEQ(x)        (((x) >> S_FW_WR_EQUEQ) & M_FW_WR_EQUEQ)
 101 #define F_FW_WR_EQUEQ           V_FW_WR_EQUEQ(1U)
 102
 103 /* flow context identifier (lo)
 104  */
 105 #define S_FW_WR_FLOWID          8
 106 #define V_FW_WR_FLOWID(x)       ((x) << S_FW_WR_FLOWID)
 107
 108 /* length in units of 16-bytes (lo)
 109  */
 110 #define S_FW_WR_LEN16           0
 111 #define M_FW_WR_LEN16           0xff
 112 #define V_FW_WR_LEN16(x)        ((x) << S_FW_WR_LEN16)
 113 #define G_FW_WR_LEN16(x)        (((x) >> S_FW_WR_LEN16) & M_FW_WR_LEN16)
 114
 115 struct fw_eth_tx_pkt_wr {
 116         __be32 op_immdlen;
 117         __be32 equiq_to_len16;
 118         __be64 r3;
 119 };
 120
 121 #define S_FW_ETH_TX_PKT_WR_IMMDLEN      0
 122 #define M_FW_ETH_TX_PKT_WR_IMMDLEN      0x1ff
 123 #define V_FW_ETH_TX_PKT_WR_IMMDLEN(x)   ((x) << S_FW_ETH_TX_PKT_WR_IMMDLEN)
 124 #define G_FW_ETH_TX_PKT_WR_IMMDLEN(x)   \
 125         (((x) >> S_FW_ETH_TX_PKT_WR_IMMDLEN) & M_FW_ETH_TX_PKT_WR_IMMDLEN)
 126
 127 struct fw_eth_tx_pkts_wr {
 128         __be32 op_pkd;
 129         __be32 equiq_to_len16;
 130         __be32 r3;
 131         __be16 plen;
 132         __u8   npkt;
 133         __u8   type;
 134 };
 135
 136 struct fw_eth_tx_pkt_vm_wr {
 137         __be32 op_immdlen;
 138         __be32 equiq_to_len16;
 139         __be32 r3[2];
 140         __u8   ethmacdst[6];
 141         __u8   ethmacsrc[6];
 142         __be16 ethtype;
 143         __be16 vlantci;
 144 };
 145
 146 struct fw_eth_tx_pkts_vm_wr {
 147         __be32 op_pkd;
 148         __be32 equiq_to_len16;
 149         __be32 r3;
 150         __be16 plen;
 151         __u8   npkt;
 152         __u8   r4;
 153         __u8   ethmacdst[6];
 154         __u8   ethmacsrc[6];
 155         __be16 ethtype;
 156         __be16 vlantci;
 157 };
 158
 159 /* filter wr reply code in cookie in CPL_SET_TCB_RPL */
 160 enum fw_filter_wr_cookie {
 161         FW_FILTER_WR_SUCCESS,
 162         FW_FILTER_WR_FLT_ADDED,
 163         FW_FILTER_WR_FLT_DELETED,
 164         FW_FILTER_WR_SMT_TBL_FULL,
 165         FW_FILTER_WR_EINVAL,
 166 };
 167
 168 struct fw_filter_wr {
 169         __be32 op_pkd;
 170         __be32 len16_pkd;
 171         __be64 r3;
 172         __be32 tid_to_iq;
 173         __be32 del_filter_to_l2tix;
 174         __be16 ethtype;
 175         __be16 ethtypem;
 176         __u8   frag_to_ovlan_vldm;
 177         __u8   smac_sel;
 178         __be16 rx_chan_rx_rpl_iq;
 179         __be32 maci_to_matchtypem;
 180         __u8   ptcl;
 181         __u8   ptclm;
 182         __u8   ttyp;
 183         __u8   ttypm;
 184         __be16 ivlan;
 185         __be16 ivlanm;
 186         __be16 ovlan;
 187         __be16 ovlanm;
 188         __u8   lip[16];
 189         __u8   lipm[16];
 190         __u8   fip[16];
 191         __u8   fipm[16];
 192         __be16 lp;
 193         __be16 lpm;
 194         __be16 fp;
 195         __be16 fpm;
 196         __be16 r7;
 197         __u8   sma[6];
 198 };
 199
 200 #define S_FW_FILTER_WR_TID      12
 201 #define V_FW_FILTER_WR_TID(x)   ((x) << S_FW_FILTER_WR_TID)
 202
 203 #define S_FW_FILTER_WR_RQTYPE           11
 204 #define V_FW_FILTER_WR_RQTYPE(x)        ((x) << S_FW_FILTER_WR_RQTYPE)
 205
 206 #define S_FW_FILTER_WR_NOREPLY          10
 207 #define V_FW_FILTER_WR_NOREPLY(x)       ((x) << S_FW_FILTER_WR_NOREPLY)
 208
 209 #define S_FW_FILTER_WR_IQ       0
 210 #define V_FW_FILTER_WR_IQ(x)    ((x) << S_FW_FILTER_WR_IQ)
 211
 212 #define S_FW_FILTER_WR_DEL_FILTER       31
 213 #define V_FW_FILTER_WR_DEL_FILTER(x)    ((x) << S_FW_FILTER_WR_DEL_FILTER)
 214 #define F_FW_FILTER_WR_DEL_FILTER       V_FW_FILTER_WR_DEL_FILTER(1U)
 215
 216 #define S_FW_FILTER_WR_RPTTID           25
 217 #define V_FW_FILTER_WR_RPTTID(x)        ((x) << S_FW_FILTER_WR_RPTTID)
 218
 219 #define S_FW_FILTER_WR_DROP     24
 220 #define V_FW_FILTER_WR_DROP(x)  ((x) << S_FW_FILTER_WR_DROP)
 221
 222 #define S_FW_FILTER_WR_DIRSTEER         23
 223 #define V_FW_FILTER_WR_DIRSTEER(x)      ((x) << S_FW_FILTER_WR_DIRSTEER)
 224
 225 #define S_FW_FILTER_WR_MASKHASH         22
 226 #define V_FW_FILTER_WR_MASKHASH(x)      ((x) << S_FW_FILTER_WR_MASKHASH)
 227
 228 #define S_FW_FILTER_WR_DIRSTEERHASH     21
 229 #define V_FW_FILTER_WR_DIRSTEERHASH(x)  ((x) << S_FW_FILTER_WR_DIRSTEERHASH)
 230
 231 #define S_FW_FILTER_WR_LPBK     20
 232 #define V_FW_FILTER_WR_LPBK(x)  ((x) << S_FW_FILTER_WR_LPBK)
 233
 234 #define S_FW_FILTER_WR_DMAC     19
 235 #define V_FW_FILTER_WR_DMAC(x)  ((x) << S_FW_FILTER_WR_DMAC)
 236
 237 #define S_FW_FILTER_WR_INSVLAN          17
 238 #define V_FW_FILTER_WR_INSVLAN(x)       ((x) << S_FW_FILTER_WR_INSVLAN)
 239
 240 #define S_FW_FILTER_WR_RMVLAN           16
 241 #define V_FW_FILTER_WR_RMVLAN(x)        ((x) << S_FW_FILTER_WR_RMVLAN)
 242
 243 #define S_FW_FILTER_WR_HITCNTS          15
 244 #define V_FW_FILTER_WR_HITCNTS(x)       ((x) << S_FW_FILTER_WR_HITCNTS)
 245
 246 #define S_FW_FILTER_WR_TXCHAN           13
 247 #define V_FW_FILTER_WR_TXCHAN(x)        ((x) << S_FW_FILTER_WR_TXCHAN)
 248
 249 #define S_FW_FILTER_WR_PRIO     12
 250 #define V_FW_FILTER_WR_PRIO(x)  ((x) << S_FW_FILTER_WR_PRIO)
 251
 252 #define S_FW_FILTER_WR_L2TIX    0
 253 #define V_FW_FILTER_WR_L2TIX(x) ((x) << S_FW_FILTER_WR_L2TIX)
 254
 255 #define S_FW_FILTER_WR_FRAG     7
 256 #define V_FW_FILTER_WR_FRAG(x)  ((x) << S_FW_FILTER_WR_FRAG)
 257
 258 #define S_FW_FILTER_WR_FRAGM    6
 259 #define V_FW_FILTER_WR_FRAGM(x) ((x) << S_FW_FILTER_WR_FRAGM)
 260
 261 #define S_FW_FILTER_WR_IVLAN_VLD        5
 262 #define V_FW_FILTER_WR_IVLAN_VLD(x)     ((x) << S_FW_FILTER_WR_IVLAN_VLD)
 263
 264 #define S_FW_FILTER_WR_OVLAN_VLD        4
 265 #define V_FW_FILTER_WR_OVLAN_VLD(x)     ((x) << S_FW_FILTER_WR_OVLAN_VLD)
 266
 267 #define S_FW_FILTER_WR_IVLAN_VLDM       3
 268 #define V_FW_FILTER_WR_IVLAN_VLDM(x)    ((x) << S_FW_FILTER_WR_IVLAN_VLDM)
 269
 270 #define S_FW_FILTER_WR_OVLAN_VLDM       2
 271 #define V_FW_FILTER_WR_OVLAN_VLDM(x)    ((x) << S_FW_FILTER_WR_OVLAN_VLDM)
 272
 273 #define S_FW_FILTER_WR_RX_CHAN          15
 274 #define V_FW_FILTER_WR_RX_CHAN(x)       ((x) << S_FW_FILTER_WR_RX_CHAN)
 275
 276 #define S_FW_FILTER_WR_RX_RPL_IQ        0
 277 #define V_FW_FILTER_WR_RX_RPL_IQ(x)     ((x) << S_FW_FILTER_WR_RX_RPL_IQ)
 278
 279 #define S_FW_FILTER_WR_MACI     23
 280 #define V_FW_FILTER_WR_MACI(x)  ((x) << S_FW_FILTER_WR_MACI)
 281
 282 #define S_FW_FILTER_WR_MACIM    14
 283 #define V_FW_FILTER_WR_MACIM(x) ((x) << S_FW_FILTER_WR_MACIM)
 284
 285 #define S_FW_FILTER_WR_FCOE     13
 286 #define V_FW_FILTER_WR_FCOE(x)  ((x) << S_FW_FILTER_WR_FCOE)
 287
 288 #define S_FW_FILTER_WR_FCOEM    12
 289 #define V_FW_FILTER_WR_FCOEM(x) ((x) << S_FW_FILTER_WR_FCOEM)
 290
 291 #define S_FW_FILTER_WR_PORT     9
 292 #define V_FW_FILTER_WR_PORT(x)  ((x) << S_FW_FILTER_WR_PORT)
 293
 294 #define S_FW_FILTER_WR_PORTM    6
 295 #define V_FW_FILTER_WR_PORTM(x) ((x) << S_FW_FILTER_WR_PORTM)
 296
 297 #define S_FW_FILTER_WR_MATCHTYPE        3
 298 #define V_FW_FILTER_WR_MATCHTYPE(x)     ((x) << S_FW_FILTER_WR_MATCHTYPE)
 299
 300 #define S_FW_FILTER_WR_MATCHTYPEM       0
 301 #define V_FW_FILTER_WR_MATCHTYPEM(x)    ((x) << S_FW_FILTER_WR_MATCHTYPEM)
 302
 303 /******************************************************************************
 304  *  C O M M A N D s
 305  *********************/
 306
 307 /*
 308  * The maximum length of time, in miliseconds, that we expect any firmware
 309  * command to take to execute and return a reply to the host.  The RESET
 310  * and INITIALIZE commands can take a fair amount of time to execute but
 311  * most execute in far less time than this maximum.  This constant is used
 312  * by host software to determine how long to wait for a firmware command
 313  * reply before declaring the firmware as dead/unreachable ...
 314  */
 315 #define FW_CMD_MAX_TIMEOUT      10000
 316
 317 /*
 318  * If a host driver does a HELLO and discovers that there's already a MASTER
 319  * selected, we may have to wait for that MASTER to finish issuing RESET,
 320  * configuration and INITIALIZE commands.  Also, there's a possibility that
 321  * our own HELLO may get lost if it happens right as the MASTER is issuign a
 322  * RESET command, so we need to be willing to make a few retries of our HELLO.
 323  */
 324 #define FW_CMD_HELLO_TIMEOUT    (3 * FW_CMD_MAX_TIMEOUT)
 325 #define FW_CMD_HELLO_RETRIES    3
 326
 327 enum fw_cmd_opcodes {
 328         FW_LDST_CMD                    = 0x01,
 329         FW_RESET_CMD                   = 0x03,
 330         FW_HELLO_CMD                   = 0x04,
 331         FW_BYE_CMD                     = 0x05,
 332         FW_INITIALIZE_CMD              = 0x06,
 333         FW_CAPS_CONFIG_CMD             = 0x07,
 334         FW_PARAMS_CMD                  = 0x08,
 335         FW_PFVF_CMD                    = 0x09,
 336         FW_IQ_CMD                      = 0x10,
 337         FW_EQ_ETH_CMD                  = 0x12,
 338         FW_EQ_CTRL_CMD                 = 0x13,
 339         FW_VI_CMD                      = 0x14,
 340         FW_VI_MAC_CMD                  = 0x15,
 341         FW_VI_RXMODE_CMD               = 0x16,
 342         FW_VI_ENABLE_CMD               = 0x17,
 343         FW_VI_STATS_CMD                = 0x1a,
 344         FW_PORT_CMD                    = 0x1b,
 345         FW_RSS_IND_TBL_CMD             = 0x20,
 346         FW_RSS_GLB_CONFIG_CMD          = 0x22,
 347         FW_RSS_VI_CONFIG_CMD           = 0x23,
 348         FW_CLIP_CMD                    = 0x28,
 349         FW_DEBUG_CMD                   = 0x81,
 350 };
 351
 352 enum fw_cmd_cap {
 353         FW_CMD_CAP_PORT         = 0x04,
 354 };
 355
 356 /*
 357  * Generic command header flit0
 358  */
 359 struct fw_cmd_hdr {
 360         __be32 hi;
 361         __be32 lo;
 362 };
 363
 364 #define S_FW_CMD_OP             24
 365 #define M_FW_CMD_OP             0xff
 366 #define V_FW_CMD_OP(x)          ((x) << S_FW_CMD_OP)
 367 #define G_FW_CMD_OP(x)          (((x) >> S_FW_CMD_OP) & M_FW_CMD_OP)
 368
 369 #define S_FW_CMD_REQUEST        23
 370 #define M_FW_CMD_REQUEST        0x1
 371 #define V_FW_CMD_REQUEST(x)     ((x) << S_FW_CMD_REQUEST)
 372 #define G_FW_CMD_REQUEST(x)     (((x) >> S_FW_CMD_REQUEST) & M_FW_CMD_REQUEST)
 373 #define F_FW_CMD_REQUEST        V_FW_CMD_REQUEST(1U)
 374
 375 #define S_FW_CMD_READ           22
 376 #define M_FW_CMD_READ           0x1
 377 #define V_FW_CMD_READ(x)        ((x) << S_FW_CMD_READ)
 378 #define G_FW_CMD_READ(x)        (((x) >> S_FW_CMD_READ) & M_FW_CMD_READ)
 379 #define F_FW_CMD_READ           V_FW_CMD_READ(1U)
 380
 381 #define S_FW_CMD_WRITE          21
 382 #define M_FW_CMD_WRITE          0x1
 383 #define V_FW_CMD_WRITE(x)       ((x) << S_FW_CMD_WRITE)
 384 #define G_FW_CMD_WRITE(x)       (((x) >> S_FW_CMD_WRITE) & M_FW_CMD_WRITE)
 385 #define F_FW_CMD_WRITE          V_FW_CMD_WRITE(1U)
 386
 387 #define S_FW_CMD_EXEC           20
 388 #define M_FW_CMD_EXEC           0x1
 389 #define V_FW_CMD_EXEC(x)        ((x) << S_FW_CMD_EXEC)
 390 #define G_FW_CMD_EXEC(x)        (((x) >> S_FW_CMD_EXEC) & M_FW_CMD_EXEC)
 391 #define F_FW_CMD_EXEC           V_FW_CMD_EXEC(1U)
 392
 393 #define S_FW_CMD_RETVAL         8
 394 #define M_FW_CMD_RETVAL         0xff
 395 #define V_FW_CMD_RETVAL(x)      ((x) << S_FW_CMD_RETVAL)
 396 #define G_FW_CMD_RETVAL(x)      (((x) >> S_FW_CMD_RETVAL) & M_FW_CMD_RETVAL)
 397
 398 #define S_FW_CMD_LEN16          0
 399 #define M_FW_CMD_LEN16          0xff
 400 #define V_FW_CMD_LEN16(x)       ((x) << S_FW_CMD_LEN16)
 401 #define G_FW_CMD_LEN16(x)       (((x) >> S_FW_CMD_LEN16) & M_FW_CMD_LEN16)
 402
 403 #define FW_LEN16(fw_struct) V_FW_CMD_LEN16(sizeof(fw_struct) / 16)
 404
 405 /* address spaces
 406  */
 407 enum fw_ldst_addrspc {
 408         FW_LDST_ADDRSPC_TP_PIO    = 0x0010,
 409 };
 410
 411 struct fw_ldst_cmd {
 412         __be32 op_to_addrspace;
 413         __be32 cycles_to_len16;
 414         union fw_ldst {
 415                 struct fw_ldst_addrval {
 416                         __be32 addr;
 417                         __be32 val;
 418                 } addrval;
 419                 struct fw_ldst_idctxt {
 420                         __be32 physid;
 421                         __be32 msg_ctxtflush;
 422                         __be32 ctxt_data7;
 423                         __be32 ctxt_data6;
 424                         __be32 ctxt_data5;
 425                         __be32 ctxt_data4;
 426                         __be32 ctxt_data3;
 427                         __be32 ctxt_data2;
 428                         __be32 ctxt_data1;
 429                         __be32 ctxt_data0;
 430                 } idctxt;
 431                 struct fw_ldst_mdio {
 432                         __be16 paddr_mmd;
 433                         __be16 raddr;
 434                         __be16 vctl;
 435                         __be16 rval;
 436                 } mdio;
 437                 struct fw_ldst_mps {
 438                         __be16 fid_ctl;
 439                         __be16 rplcpf_pkd;
 440                         __be32 rplc127_96;
 441                         __be32 rplc95_64;
 442                         __be32 rplc63_32;
 443                         __be32 rplc31_0;
 444                         __be32 atrb;
 445                         __be16 vlan[16];
 446                 } mps;
 447                 struct fw_ldst_func {
 448                         __u8   access_ctl;
 449                         __u8   mod_index;
 450                         __be16 ctl_id;
 451                         __be32 offset;
 452                         __be64 data0;
 453                         __be64 data1;
 454                 } func;
 455                 struct fw_ldst_pcie {
 456                         __u8   ctrl_to_fn;
 457                         __u8   bnum;
 458                         __u8   r;
 459                         __u8   ext_r;
 460                         __u8   select_naccess;
 461                         __u8   pcie_fn;
 462                         __be16 nset_pkd;
 463                         __be32 data[12];
 464                 } pcie;
 465                 struct fw_ldst_i2c_deprecated {
 466                         __u8   pid_pkd;
 467                         __u8   base;
 468                         __u8   boffset;
 469                         __u8   data;
 470                         __be32 r9;
 471                 } i2c_deprecated;
 472                 struct fw_ldst_i2c {
 473                         __u8   pid;
 474                         __u8   did;
 475                         __u8   boffset;
 476                         __u8   blen;
 477                         __be32 r9;
 478                         __u8   data[48];
 479                 } i2c;
 480                 struct fw_ldst_le {
 481                         __be32 index;
 482                         __be32 r9;
 483                         __u8   val[33];
 484                         __u8   r11[7];
 485                 } le;
 486         } u;
 487 };
 488
 489 #define S_FW_LDST_CMD_ADDRSPACE         0
 490 #define M_FW_LDST_CMD_ADDRSPACE         0xff
 491 #define V_FW_LDST_CMD_ADDRSPACE(x)      ((x) << S_FW_LDST_CMD_ADDRSPACE)
 492
 493 struct fw_reset_cmd {
 494         __be32 op_to_write;
 495         __be32 retval_len16;
 496         __be32 val;
 497         __be32 halt_pkd;
 498 };
 499
 500 #define S_FW_RESET_CMD_HALT     31
 501 #define M_FW_RESET_CMD_HALT     0x1
 502 #define V_FW_RESET_CMD_HALT(x)  ((x) << S_FW_RESET_CMD_HALT)
 503 #define G_FW_RESET_CMD_HALT(x)  \
 504         (((x) >> S_FW_RESET_CMD_HALT) & M_FW_RESET_CMD_HALT)
 505 #define F_FW_RESET_CMD_HALT     V_FW_RESET_CMD_HALT(1U)
 506
 507 enum {
 508         FW_HELLO_CMD_STAGE_OS           = 0,
 509 };
 510
 511 struct fw_hello_cmd {
 512         __be32 op_to_write;
 513         __be32 retval_len16;
 514         __be32 err_to_clearinit;
 515         __be32 fwrev;
 516 };
 517
 518 #define S_FW_HELLO_CMD_ERR      31
 519 #define M_FW_HELLO_CMD_ERR      0x1
 520 #define V_FW_HELLO_CMD_ERR(x)   ((x) << S_FW_HELLO_CMD_ERR)
 521 #define G_FW_HELLO_CMD_ERR(x)   \
 522         (((x) >> S_FW_HELLO_CMD_ERR) & M_FW_HELLO_CMD_ERR)
 523 #define F_FW_HELLO_CMD_ERR      V_FW_HELLO_CMD_ERR(1U)
 524
 525 #define S_FW_HELLO_CMD_INIT     30
 526 #define M_FW_HELLO_CMD_INIT     0x1
 527 #define V_FW_HELLO_CMD_INIT(x)  ((x) << S_FW_HELLO_CMD_INIT)
 528 #define G_FW_HELLO_CMD_INIT(x)  \
 529         (((x) >> S_FW_HELLO_CMD_INIT) & M_FW_HELLO_CMD_INIT)
 530 #define F_FW_HELLO_CMD_INIT     V_FW_HELLO_CMD_INIT(1U)
 531
 532 #define S_FW_HELLO_CMD_MASTERDIS        29
 533 #define M_FW_HELLO_CMD_MASTERDIS        0x1
 534 #define V_FW_HELLO_CMD_MASTERDIS(x)     ((x) << S_FW_HELLO_CMD_MASTERDIS)
 535 #define G_FW_HELLO_CMD_MASTERDIS(x)     \
 536         (((x) >> S_FW_HELLO_CMD_MASTERDIS) & M_FW_HELLO_CMD_MASTERDIS)
 537 #define F_FW_HELLO_CMD_MASTERDIS        V_FW_HELLO_CMD_MASTERDIS(1U)
 538
 539 #define S_FW_HELLO_CMD_MASTERFORCE      28
 540 #define M_FW_HELLO_CMD_MASTERFORCE      0x1
 541 #define V_FW_HELLO_CMD_MASTERFORCE(x)   ((x) << S_FW_HELLO_CMD_MASTERFORCE)
 542 #define G_FW_HELLO_CMD_MASTERFORCE(x)   \
 543         (((x) >> S_FW_HELLO_CMD_MASTERFORCE) & M_FW_HELLO_CMD_MASTERFORCE)
 544 #define F_FW_HELLO_CMD_MASTERFORCE      V_FW_HELLO_CMD_MASTERFORCE(1U)
 545
 546 #define S_FW_HELLO_CMD_MBMASTER         24
 547 #define M_FW_HELLO_CMD_MBMASTER         0xf
 548 #define V_FW_HELLO_CMD_MBMASTER(x)      ((x) << S_FW_HELLO_CMD_MBMASTER)
 549 #define G_FW_HELLO_CMD_MBMASTER(x)      \
 550         (((x) >> S_FW_HELLO_CMD_MBMASTER) & M_FW_HELLO_CMD_MBMASTER)
 551
 552 #define S_FW_HELLO_CMD_MBASYNCNOT       20
 553 #define M_FW_HELLO_CMD_MBASYNCNOT       0x7
 554 #define V_FW_HELLO_CMD_MBASYNCNOT(x)    ((x) << S_FW_HELLO_CMD_MBASYNCNOT)
 555 #define G_FW_HELLO_CMD_MBASYNCNOT(x)    \
 556         (((x) >> S_FW_HELLO_CMD_MBASYNCNOT) & M_FW_HELLO_CMD_MBASYNCNOT)
 557
 558 #define S_FW_HELLO_CMD_STAGE    17
 559 #define M_FW_HELLO_CMD_STAGE    0x7
 560 #define V_FW_HELLO_CMD_STAGE(x) ((x) << S_FW_HELLO_CMD_STAGE)
 561 #define G_FW_HELLO_CMD_STAGE(x) \
 562         (((x) >> S_FW_HELLO_CMD_STAGE) & M_FW_HELLO_CMD_STAGE)
 563
 564 #define S_FW_HELLO_CMD_CLEARINIT        16
 565 #define M_FW_HELLO_CMD_CLEARINIT        0x1
 566 #define V_FW_HELLO_CMD_CLEARINIT(x)     ((x) << S_FW_HELLO_CMD_CLEARINIT)
 567 #define G_FW_HELLO_CMD_CLEARINIT(x)     \
 568         (((x) >> S_FW_HELLO_CMD_CLEARINIT) & M_FW_HELLO_CMD_CLEARINIT)
 569 #define F_FW_HELLO_CMD_CLEARINIT        V_FW_HELLO_CMD_CLEARINIT(1U)
 570
 571 struct fw_bye_cmd {
 572         __be32 op_to_write;
 573         __be32 retval_len16;
 574         __be64 r3;
 575 };
 576
 577 struct fw_initialize_cmd {
 578         __be32 op_to_write;
 579         __be32 retval_len16;
 580         __be64 r3;
 581 };
 582
 583 enum fw_caps_config_nic {
 584         FW_CAPS_CONFIG_NIC_HASHFILTER   = 0x00000020,
 585         FW_CAPS_CONFIG_NIC_ETHOFLD      = 0x00000040,
 586 };
 587
 588 enum fw_memtype_cf {
 589         FW_MEMTYPE_CF_FLASH             = FW_MEMTYPE_FLASH,
 590 };
 591
 592 struct fw_caps_config_cmd {
 593         __be32 op_to_write;
 594         __be32 cfvalid_to_len16;
 595         __be32 r2;
 596         __be32 hwmbitmap;
 597         __be16 nbmcaps;
 598         __be16 linkcaps;
 599         __be16 switchcaps;
 600         __be16 r3;
 601         __be16 niccaps;
 602         __be16 toecaps;
 603         __be16 rdmacaps;
 604         __be16 r4;
 605         __be16 iscsicaps;
 606         __be16 fcoecaps;
 607         __be32 cfcsum;
 608         __be32 finiver;
 609         __be32 finicsum;
 610 };
 611
 612 #define S_FW_CAPS_CONFIG_CMD_CFVALID    27
 613 #define M_FW_CAPS_CONFIG_CMD_CFVALID    0x1
 614 #define V_FW_CAPS_CONFIG_CMD_CFVALID(x) ((x) << S_FW_CAPS_CONFIG_CMD_CFVALID)
 615 #define G_FW_CAPS_CONFIG_CMD_CFVALID(x) \
 616         (((x) >> S_FW_CAPS_CONFIG_CMD_CFVALID) & M_FW_CAPS_CONFIG_CMD_CFVALID)
 617 #define F_FW_CAPS_CONFIG_CMD_CFVALID    V_FW_CAPS_CONFIG_CMD_CFVALID(1U)
 618
 619 #define S_FW_CAPS_CONFIG_CMD_MEMTYPE_CF         24
 620 #define M_FW_CAPS_CONFIG_CMD_MEMTYPE_CF         0x7
 621 #define V_FW_CAPS_CONFIG_CMD_MEMTYPE_CF(x)      \
 622         ((x) << S_FW_CAPS_CONFIG_CMD_MEMTYPE_CF)
 623 #define G_FW_CAPS_CONFIG_CMD_MEMTYPE_CF(x)      \
 624         (((x) >> S_FW_CAPS_CONFIG_CMD_MEMTYPE_CF) & \
 625          M_FW_CAPS_CONFIG_CMD_MEMTYPE_CF)
 626
 627 #define S_FW_CAPS_CONFIG_CMD_MEMADDR64K_CF      16
 628 #define M_FW_CAPS_CONFIG_CMD_MEMADDR64K_CF      0xff
 629 #define V_FW_CAPS_CONFIG_CMD_MEMADDR64K_CF(x)   \
 630         ((x) << S_FW_CAPS_CONFIG_CMD_MEMADDR64K_CF)
 631 #define G_FW_CAPS_CONFIG_CMD_MEMADDR64K_CF(x)   \
 632         (((x) >> S_FW_CAPS_CONFIG_CMD_MEMADDR64K_CF) & \
 633          M_FW_CAPS_CONFIG_CMD_MEMADDR64K_CF)
 634
 635 /*
 636  * params command mnemonics
 637  */
 638 enum fw_params_mnem {
 639         FW_PARAMS_MNEM_DEV              = 1,    /* device params */
 640         FW_PARAMS_MNEM_PFVF             = 2,    /* function params */
 641         FW_PARAMS_MNEM_REG              = 3,    /* limited register access */
 642         FW_PARAMS_MNEM_DMAQ             = 4,    /* dma queue params */
 643 };
 644
 645 /*
 646  * device parameters
 647  */
 648 enum fw_params_param_dev {
 649         FW_PARAMS_PARAM_DEV_CCLK        = 0x00, /* chip core clock in khz */
 650         FW_PARAMS_PARAM_DEV_PORTVEC     = 0x01, /* the port vector */
 651         FW_PARAMS_PARAM_DEV_NTID        = 0x02, /* reads the number of TIDs
 652                                                  * allocated by the device's
 653                                                  * Lookup Engine
 654                                                  */
 655         FW_PARAMS_PARAM_DEV_FWREV       = 0x0B, /* fw version */
 656         FW_PARAMS_PARAM_DEV_TPREV       = 0x0C, /* tp version */
 657         FW_PARAMS_PARAM_DEV_ULPTX_MEMWRITE_DSGL = 0x17,
 658 };
 659
 660 /*
 661  * physical and virtual function parameters
 662  */
 663 enum fw_params_param_pfvf {
 664         FW_PARAMS_PARAM_PFVF_CLIP_START = 0x03,
 665         FW_PARAMS_PARAM_PFVF_CLIP_END = 0x04,
 666         FW_PARAMS_PARAM_PFVF_FILTER_START = 0x05,
 667         FW_PARAMS_PARAM_PFVF_FILTER_END = 0x06,
 668         FW_PARAMS_PARAM_PFVF_L2T_START = 0x13,
 669         FW_PARAMS_PARAM_PFVF_L2T_END = 0x14,
 670         FW_PARAMS_PARAM_PFVF_CPLFW4MSG_ENCAP = 0x31,
 671         FW_PARAMS_PARAM_PFVF_PORT_CAPS32 = 0x3A
 672 };
 673
 674 /*
 675  * dma queue parameters
 676  */
 677 enum fw_params_param_dmaq {
 678         FW_PARAMS_PARAM_DMAQ_IQ_INTCNTTHRESH = 0x01,
 679         FW_PARAMS_PARAM_DMAQ_CONM_CTXT = 0x20,
 680 };
 681
 682 #define S_FW_PARAMS_MNEM        24
 683 #define M_FW_PARAMS_MNEM        0xff
 684 #define V_FW_PARAMS_MNEM(x)     ((x) << S_FW_PARAMS_MNEM)
 685 #define G_FW_PARAMS_MNEM(x)     \
 686         (((x) >> S_FW_PARAMS_MNEM) & M_FW_PARAMS_MNEM)
 687
 688 #define S_FW_PARAMS_PARAM_X     16
 689 #define M_FW_PARAMS_PARAM_X     0xff
 690 #define V_FW_PARAMS_PARAM_X(x) ((x) << S_FW_PARAMS_PARAM_X)
 691 #define G_FW_PARAMS_PARAM_X(x) \
 692         (((x) >> S_FW_PARAMS_PARAM_X) & M_FW_PARAMS_PARAM_X)
 693
 694 #define S_FW_PARAMS_PARAM_Y     8
 695 #define M_FW_PARAMS_PARAM_Y     0xff
 696 #define V_FW_PARAMS_PARAM_Y(x) ((x) << S_FW_PARAMS_PARAM_Y)
 697 #define G_FW_PARAMS_PARAM_Y(x) \
 698         (((x) >> S_FW_PARAMS_PARAM_Y) & M_FW_PARAMS_PARAM_Y)
 699
 700 #define S_FW_PARAMS_PARAM_Z     0
 701 #define M_FW_PARAMS_PARAM_Z     0xff
 702 #define V_FW_PARAMS_PARAM_Z(x) ((x) << S_FW_PARAMS_PARAM_Z)
 703 #define G_FW_PARAMS_PARAM_Z(x) \
 704         (((x) >> S_FW_PARAMS_PARAM_Z) & M_FW_PARAMS_PARAM_Z)
 705
 706 #define S_FW_PARAMS_PARAM_YZ    0
 707 #define M_FW_PARAMS_PARAM_YZ    0xffff
 708 #define V_FW_PARAMS_PARAM_YZ(x) ((x) << S_FW_PARAMS_PARAM_YZ)
 709 #define G_FW_PARAMS_PARAM_YZ(x) \
 710         (((x) >> S_FW_PARAMS_PARAM_YZ) & M_FW_PARAMS_PARAM_YZ)
 711
 712 #define S_FW_PARAMS_PARAM_XYZ           0
 713 #define M_FW_PARAMS_PARAM_XYZ           0xffffff
 714 #define V_FW_PARAMS_PARAM_XYZ(x)        ((x) << S_FW_PARAMS_PARAM_XYZ)
 715
 716 struct fw_params_cmd {
 717         __be32 op_to_vfn;
 718         __be32 retval_len16;
 719         struct fw_params_param {
 720                 __be32 mnem;
 721                 __be32 val;
 722         } param[7];
 723 };
 724
 725 #define S_FW_PARAMS_CMD_PFN     8
 726 #define M_FW_PARAMS_CMD_PFN     0x7
 727 #define V_FW_PARAMS_CMD_PFN(x)  ((x) << S_FW_PARAMS_CMD_PFN)
 728 #define G_FW_PARAMS_CMD_PFN(x)  \
 729         (((x) >> S_FW_PARAMS_CMD_PFN) & M_FW_PARAMS_CMD_PFN)
 730
 731 #define S_FW_PARAMS_CMD_VFN     0
 732 #define M_FW_PARAMS_CMD_VFN     0xff
 733 #define V_FW_PARAMS_CMD_VFN(x)  ((x) << S_FW_PARAMS_CMD_VFN)
 734 #define G_FW_PARAMS_CMD_VFN(x)  \
 735         (((x) >> S_FW_PARAMS_CMD_VFN) & M_FW_PARAMS_CMD_VFN)
 736
 737 struct fw_pfvf_cmd {
 738         __be32 op_to_vfn;
 739         __be32 retval_len16;
 740         __be32 niqflint_niq;
 741         __be32 type_to_neq;
 742         __be32 tc_to_nexactf;
 743         __be32 r_caps_to_nethctrl;
 744         __be16 nricq;
 745         __be16 nriqp;
 746         __be32 r4;
 747 };
 748
 749 #define S_FW_PFVF_CMD_PFN               8
 750 #define V_FW_PFVF_CMD_PFN(x)            ((x) << S_FW_PFVF_CMD_PFN)
 751
 752 #define S_FW_PFVF_CMD_VFN               0
 753 #define V_FW_PFVF_CMD_VFN(x)            ((x) << S_FW_PFVF_CMD_VFN)
 754
 755 #define S_FW_PFVF_CMD_NIQFLINT          20
 756 #define M_FW_PFVF_CMD_NIQFLINT          0xfff
 757 #define G_FW_PFVF_CMD_NIQFLINT(x)       \
 758         (((x) >> S_FW_PFVF_CMD_NIQFLINT) & M_FW_PFVF_CMD_NIQFLINT)
 759
 760 #define S_FW_PFVF_CMD_NIQ               0
 761 #define M_FW_PFVF_CMD_NIQ               0xfffff
 762 #define G_FW_PFVF_CMD_NIQ(x)            \
 763         (((x) >> S_FW_PFVF_CMD_NIQ) & M_FW_PFVF_CMD_NIQ)
 764
 765 #define S_FW_PFVF_CMD_PMASK             20
 766 #define M_FW_PFVF_CMD_PMASK             0xf
 767 #define G_FW_PFVF_CMD_PMASK(x)          \
 768         (((x) >> S_FW_PFVF_CMD_PMASK) & M_FW_PFVF_CMD_PMASK)
 769
 770 #define S_FW_PFVF_CMD_NEQ               0
 771 #define M_FW_PFVF_CMD_NEQ               0xfffff
 772 #define G_FW_PFVF_CMD_NEQ(x)            \
 773         (((x) >> S_FW_PFVF_CMD_NEQ) & M_FW_PFVF_CMD_NEQ)
 774
 775 #define S_FW_PFVF_CMD_TC                24
 776 #define M_FW_PFVF_CMD_TC                0xff
 777 #define G_FW_PFVF_CMD_TC(x)             \
 778         (((x) >> S_FW_PFVF_CMD_TC) & M_FW_PFVF_CMD_TC)
 779
 780 #define S_FW_PFVF_CMD_NVI               16
 781 #define M_FW_PFVF_CMD_NVI               0xff
 782 #define G_FW_PFVF_CMD_NVI(x)            \
 783         (((x) >> S_FW_PFVF_CMD_NVI) & M_FW_PFVF_CMD_NVI)
 784
 785 #define S_FW_PFVF_CMD_NEXACTF           0
 786 #define M_FW_PFVF_CMD_NEXACTF           0xffff
 787 #define G_FW_PFVF_CMD_NEXACTF(x)        \
 788         (((x) >> S_FW_PFVF_CMD_NEXACTF) & M_FW_PFVF_CMD_NEXACTF)
 789
 790 #define S_FW_PFVF_CMD_R_CAPS            24
 791 #define M_FW_PFVF_CMD_R_CAPS            0xff
 792 #define G_FW_PFVF_CMD_R_CAPS(x)         \
 793         (((x) >> S_FW_PFVF_CMD_R_CAPS) & M_FW_PFVF_CMD_R_CAPS)
 794
 795 #define S_FW_PFVF_CMD_WX_CAPS           16
 796 #define M_FW_PFVF_CMD_WX_CAPS           0xff
 797 #define G_FW_PFVF_CMD_WX_CAPS(x)        \
 798         (((x) >> S_FW_PFVF_CMD_WX_CAPS) & M_FW_PFVF_CMD_WX_CAPS)
 799
 800 #define S_FW_PFVF_CMD_NETHCTRL          0
 801 #define M_FW_PFVF_CMD_NETHCTRL          0xffff
 802 #define G_FW_PFVF_CMD_NETHCTRL(x)       \
 803         (((x) >> S_FW_PFVF_CMD_NETHCTRL) & M_FW_PFVF_CMD_NETHCTRL)
 804
 805 /*
 806  * ingress queue type; the first 1K ingress queues can have associated 0,
 807  * 1 or 2 free lists and an interrupt, all other ingress queues lack these
 808  * capabilities
 809  */
 810 enum fw_iq_type {
 811         FW_IQ_TYPE_FL_INT_CAP,
 812 };
 813
 814 enum fw_iq_iqtype {
 815         FW_IQ_IQTYPE_NIC = 1,
 816         FW_IQ_IQTYPE_OFLD,
 817 };
 818
 819 struct fw_iq_cmd {
 820         __be32 op_to_vfn;
 821         __be32 alloc_to_len16;
 822         __be16 physiqid;
 823         __be16 iqid;
 824         __be16 fl0id;
 825         __be16 fl1id;
 826         __be32 type_to_iqandstindex;
 827         __be16 iqdroprss_to_iqesize;
 828         __be16 iqsize;
 829         __be64 iqaddr;
 830         __be32 iqns_to_fl0congen;
 831         __be16 fl0dcaen_to_fl0cidxfthresh;
 832         __be16 fl0size;
 833         __be64 fl0addr;
 834         __be32 fl1cngchmap_to_fl1congen;
 835         __be16 fl1dcaen_to_fl1cidxfthresh;
 836         __be16 fl1size;
 837         __be64 fl1addr;
 838 };
 839
 840 #define S_FW_IQ_CMD_PFN         8
 841 #define M_FW_IQ_CMD_PFN         0x7
 842 #define V_FW_IQ_CMD_PFN(x)      ((x) << S_FW_IQ_CMD_PFN)
 843 #define G_FW_IQ_CMD_PFN(x)      (((x) >> S_FW_IQ_CMD_PFN) & M_FW_IQ_CMD_PFN)
 844
 845 #define S_FW_IQ_CMD_VFN         0
 846 #define M_FW_IQ_CMD_VFN         0xff
 847 #define V_FW_IQ_CMD_VFN(x)      ((x) << S_FW_IQ_CMD_VFN)
 848 #define G_FW_IQ_CMD_VFN(x)      (((x) >> S_FW_IQ_CMD_VFN) & M_FW_IQ_CMD_VFN)
 849
 850 #define S_FW_IQ_CMD_ALLOC       31
 851 #define M_FW_IQ_CMD_ALLOC       0x1
 852 #define V_FW_IQ_CMD_ALLOC(x)    ((x) << S_FW_IQ_CMD_ALLOC)
 853 #define G_FW_IQ_CMD_ALLOC(x)    \
 854         (((x) >> S_FW_IQ_CMD_ALLOC) & M_FW_IQ_CMD_ALLOC)
 855 #define F_FW_IQ_CMD_ALLOC       V_FW_IQ_CMD_ALLOC(1U)
 856
 857 #define S_FW_IQ_CMD_FREE        30
 858 #define M_FW_IQ_CMD_FREE        0x1
 859 #define V_FW_IQ_CMD_FREE(x)     ((x) << S_FW_IQ_CMD_FREE)
 860 #define G_FW_IQ_CMD_FREE(x)     (((x) >> S_FW_IQ_CMD_FREE) & M_FW_IQ_CMD_FREE)
 861 #define F_FW_IQ_CMD_FREE        V_FW_IQ_CMD_FREE(1U)
 862
 863 #define S_FW_IQ_CMD_IQSTART     28
 864 #define M_FW_IQ_CMD_IQSTART     0x1
 865 #define V_FW_IQ_CMD_IQSTART(x)  ((x) << S_FW_IQ_CMD_IQSTART)
 866 #define G_FW_IQ_CMD_IQSTART(x)  \
 867         (((x) >> S_FW_IQ_CMD_IQSTART) & M_FW_IQ_CMD_IQSTART)
 868 #define F_FW_IQ_CMD_IQSTART     V_FW_IQ_CMD_IQSTART(1U)
 869
 870 #define S_FW_IQ_CMD_IQSTOP      27
 871 #define M_FW_IQ_CMD_IQSTOP      0x1
 872 #define V_FW_IQ_CMD_IQSTOP(x)   ((x) << S_FW_IQ_CMD_IQSTOP)
 873 #define G_FW_IQ_CMD_IQSTOP(x)   \
 874         (((x) >> S_FW_IQ_CMD_IQSTOP) & M_FW_IQ_CMD_IQSTOP)
 875 #define F_FW_IQ_CMD_IQSTOP      V_FW_IQ_CMD_IQSTOP(1U)
 876
 877 #define S_FW_IQ_CMD_TYPE        29
 878 #define M_FW_IQ_CMD_TYPE        0x7
 879 #define V_FW_IQ_CMD_TYPE(x)     ((x) << S_FW_IQ_CMD_TYPE)
 880 #define G_FW_IQ_CMD_TYPE(x)     (((x) >> S_FW_IQ_CMD_TYPE) & M_FW_IQ_CMD_TYPE)
 881
 882 #define S_FW_IQ_CMD_IQASYNCH    28
 883 #define M_FW_IQ_CMD_IQASYNCH    0x1
 884 #define V_FW_IQ_CMD_IQASYNCH(x) ((x) << S_FW_IQ_CMD_IQASYNCH)
 885 #define G_FW_IQ_CMD_IQASYNCH(x) \
 886         (((x) >> S_FW_IQ_CMD_IQASYNCH) & M_FW_IQ_CMD_IQASYNCH)
 887 #define F_FW_IQ_CMD_IQASYNCH    V_FW_IQ_CMD_IQASYNCH(1U)
 888
 889 #define S_FW_IQ_CMD_VIID        16
 890 #define M_FW_IQ_CMD_VIID        0xfff
 891 #define V_FW_IQ_CMD_VIID(x)     ((x) << S_FW_IQ_CMD_VIID)
 892 #define G_FW_IQ_CMD_VIID(x)     (((x) >> S_FW_IQ_CMD_VIID) & M_FW_IQ_CMD_VIID)
 893
 894 #define S_FW_IQ_CMD_IQANDST     15
 895 #define M_FW_IQ_CMD_IQANDST     0x1
 896 #define V_FW_IQ_CMD_IQANDST(x)  ((x) << S_FW_IQ_CMD_IQANDST)
 897 #define G_FW_IQ_CMD_IQANDST(x)  \
 898         (((x) >> S_FW_IQ_CMD_IQANDST) & M_FW_IQ_CMD_IQANDST)
 899 #define F_FW_IQ_CMD_IQANDST     V_FW_IQ_CMD_IQANDST(1U)
 900
 901 #define S_FW_IQ_CMD_IQANUD      12
 902 #define M_FW_IQ_CMD_IQANUD      0x3
 903 #define V_FW_IQ_CMD_IQANUD(x)   ((x) << S_FW_IQ_CMD_IQANUD)
 904 #define G_FW_IQ_CMD_IQANUD(x)   \
 905         (((x) >> S_FW_IQ_CMD_IQANUD) & M_FW_IQ_CMD_IQANUD)
 906
 907 #define S_FW_IQ_CMD_IQANDSTINDEX        0
 908 #define M_FW_IQ_CMD_IQANDSTINDEX        0xfff
 909 #define V_FW_IQ_CMD_IQANDSTINDEX(x)     ((x) << S_FW_IQ_CMD_IQANDSTINDEX)
 910 #define G_FW_IQ_CMD_IQANDSTINDEX(x)     \
 911         (((x) >> S_FW_IQ_CMD_IQANDSTINDEX) & M_FW_IQ_CMD_IQANDSTINDEX)
 912
 913 #define S_FW_IQ_CMD_IQGTSMODE           14
 914 #define M_FW_IQ_CMD_IQGTSMODE           0x1
 915 #define V_FW_IQ_CMD_IQGTSMODE(x)        ((x) << S_FW_IQ_CMD_IQGTSMODE)
 916 #define G_FW_IQ_CMD_IQGTSMODE(x)        \
 917         (((x) >> S_FW_IQ_CMD_IQGTSMODE) & M_FW_IQ_CMD_IQGTSMODE)
 918 #define F_FW_IQ_CMD_IQGTSMODE   V_FW_IQ_CMD_IQGTSMODE(1U)
 919
 920 #define S_FW_IQ_CMD_IQPCIECH    12
 921 #define M_FW_IQ_CMD_IQPCIECH    0x3
 922 #define V_FW_IQ_CMD_IQPCIECH(x) ((x) << S_FW_IQ_CMD_IQPCIECH)
 923 #define G_FW_IQ_CMD_IQPCIECH(x) \
 924         (((x) >> S_FW_IQ_CMD_IQPCIECH) & M_FW_IQ_CMD_IQPCIECH)
 925
 926 #define S_FW_IQ_CMD_IQINTCNTTHRESH      4
 927 #define M_FW_IQ_CMD_IQINTCNTTHRESH      0x3
 928 #define V_FW_IQ_CMD_IQINTCNTTHRESH(x)   ((x) << S_FW_IQ_CMD_IQINTCNTTHRESH)
 929 #define G_FW_IQ_CMD_IQINTCNTTHRESH(x)   \
 930         (((x) >> S_FW_IQ_CMD_IQINTCNTTHRESH) & M_FW_IQ_CMD_IQINTCNTTHRESH)
 931
 932 #define S_FW_IQ_CMD_IQESIZE     0
 933 #define M_FW_IQ_CMD_IQESIZE     0x3
 934 #define V_FW_IQ_CMD_IQESIZE(x)  ((x) << S_FW_IQ_CMD_IQESIZE)
 935 #define G_FW_IQ_CMD_IQESIZE(x)  \
 936         (((x) >> S_FW_IQ_CMD_IQESIZE) & M_FW_IQ_CMD_IQESIZE)
 937
 938 #define S_FW_IQ_CMD_IQRO                30
 939 #define M_FW_IQ_CMD_IQRO                0x1
 940 #define V_FW_IQ_CMD_IQRO(x)             ((x) << S_FW_IQ_CMD_IQRO)
 941 #define G_FW_IQ_CMD_IQRO(x)             \
 942         (((x) >> S_FW_IQ_CMD_IQRO) & M_FW_IQ_CMD_IQRO)
 943 #define F_FW_IQ_CMD_IQRO                V_FW_IQ_CMD_IQRO(1U)
 944
 945 #define S_FW_IQ_CMD_IQFLINTCONGEN       27
 946 #define M_FW_IQ_CMD_IQFLINTCONGEN       0x1
 947 #define V_FW_IQ_CMD_IQFLINTCONGEN(x)    ((x) << S_FW_IQ_CMD_IQFLINTCONGEN)
 948 #define G_FW_IQ_CMD_IQFLINTCONGEN(x)    \
 949         (((x) >> S_FW_IQ_CMD_IQFLINTCONGEN) & M_FW_IQ_CMD_IQFLINTCONGEN)
 950 #define F_FW_IQ_CMD_IQFLINTCONGEN       V_FW_IQ_CMD_IQFLINTCONGEN(1U)
 951
 952 #define S_FW_IQ_CMD_IQTYPE      24
 953 #define V_FW_IQ_CMD_IQTYPE(x)   ((x) << S_FW_IQ_CMD_IQTYPE)
 954
 955 #define S_FW_IQ_CMD_FL0CNGCHMAP         20
 956 #define M_FW_IQ_CMD_FL0CNGCHMAP         0xf
 957 #define V_FW_IQ_CMD_FL0CNGCHMAP(x)      ((x) << S_FW_IQ_CMD_FL0CNGCHMAP)
 958 #define G_FW_IQ_CMD_FL0CNGCHMAP(x)      \
 959         (((x) >> S_FW_IQ_CMD_FL0CNGCHMAP) & M_FW_IQ_CMD_FL0CNGCHMAP)
 960
 961 #define S_FW_IQ_CMD_FL0DATARO           12
 962 #define M_FW_IQ_CMD_FL0DATARO           0x1
 963 #define V_FW_IQ_CMD_FL0DATARO(x)        ((x) << S_FW_IQ_CMD_FL0DATARO)
 964 #define G_FW_IQ_CMD_FL0DATARO(x)        \
 965         (((x) >> S_FW_IQ_CMD_FL0DATARO) & M_FW_IQ_CMD_FL0DATARO)
 966 #define F_FW_IQ_CMD_FL0DATARO   V_FW_IQ_CMD_FL0DATARO(1U)
 967
 968 #define S_FW_IQ_CMD_FL0CONGCIF          11
 969 #define M_FW_IQ_CMD_FL0CONGCIF          0x1
 970 #define V_FW_IQ_CMD_FL0CONGCIF(x)       ((x) << S_FW_IQ_CMD_FL0CONGCIF)
 971 #define G_FW_IQ_CMD_FL0CONGCIF(x)       \
 972         (((x) >> S_FW_IQ_CMD_FL0CONGCIF) & M_FW_IQ_CMD_FL0CONGCIF)
 973 #define F_FW_IQ_CMD_FL0CONGCIF  V_FW_IQ_CMD_FL0CONGCIF(1U)
 974
 975 #define S_FW_IQ_CMD_FL0FETCHRO          6
 976 #define M_FW_IQ_CMD_FL0FETCHRO          0x1
 977 #define V_FW_IQ_CMD_FL0FETCHRO(x)       ((x) << S_FW_IQ_CMD_FL0FETCHRO)
 978 #define G_FW_IQ_CMD_FL0FETCHRO(x)       \
 979         (((x) >> S_FW_IQ_CMD_FL0FETCHRO) & M_FW_IQ_CMD_FL0FETCHRO)
 980 #define F_FW_IQ_CMD_FL0FETCHRO  V_FW_IQ_CMD_FL0FETCHRO(1U)
 981
 982 #define S_FW_IQ_CMD_FL0HOSTFCMODE       4
 983 #define M_FW_IQ_CMD_FL0HOSTFCMODE       0x3
 984 #define V_FW_IQ_CMD_FL0HOSTFCMODE(x)    ((x) << S_FW_IQ_CMD_FL0HOSTFCMODE)
 985 #define G_FW_IQ_CMD_FL0HOSTFCMODE(x)    \
 986         (((x) >> S_FW_IQ_CMD_FL0HOSTFCMODE) & M_FW_IQ_CMD_FL0HOSTFCMODE)
 987
 988 #define S_FW_IQ_CMD_FL0PADEN    2
 989 #define M_FW_IQ_CMD_FL0PADEN    0x1
 990 #define V_FW_IQ_CMD_FL0PADEN(x) ((x) << S_FW_IQ_CMD_FL0PADEN)
 991 #define G_FW_IQ_CMD_FL0PADEN(x) \
 992         (((x) >> S_FW_IQ_CMD_FL0PADEN) & M_FW_IQ_CMD_FL0PADEN)
 993 #define F_FW_IQ_CMD_FL0PADEN    V_FW_IQ_CMD_FL0PADEN(1U)
 994
 995 #define S_FW_IQ_CMD_FL0PACKEN           1
 996 #define M_FW_IQ_CMD_FL0PACKEN           0x1
 997 #define V_FW_IQ_CMD_FL0PACKEN(x)        ((x) << S_FW_IQ_CMD_FL0PACKEN)
 998 #define G_FW_IQ_CMD_FL0PACKEN(x)        \
 999         (((x) >> S_FW_IQ_CMD_FL0PACKEN) & M_FW_IQ_CMD_FL0PACKEN)
1000 #define F_FW_IQ_CMD_FL0PACKEN   V_FW_IQ_CMD_FL0PACKEN(1U)
1001
1002 #define S_FW_IQ_CMD_FL0CONGEN           0
1003 #define M_FW_IQ_CMD_FL0CONGEN           0x1
1004 #define V_FW_IQ_CMD_FL0CONGEN(x)        ((x) << S_FW_IQ_CMD_FL0CONGEN)
1005 #define G_FW_IQ_CMD_FL0CONGEN(x)        \
1006         (((x) >> S_FW_IQ_CMD_FL0CONGEN) & M_FW_IQ_CMD_FL0CONGEN)
1007 #define F_FW_IQ_CMD_FL0CONGEN   V_FW_IQ_CMD_FL0CONGEN(1U)
1008
1009 #define S_FW_IQ_CMD_FL0FBMIN    7
1010 #define M_FW_IQ_CMD_FL0FBMIN    0x7
1011 #define V_FW_IQ_CMD_FL0FBMIN(x) ((x) << S_FW_IQ_CMD_FL0FBMIN)
1012 #define G_FW_IQ_CMD_FL0FBMIN(x) \
1013         (((x) >> S_FW_IQ_CMD_FL0FBMIN) & M_FW_IQ_CMD_FL0FBMIN)
1014
1015 #define S_FW_IQ_CMD_FL0FBMAX    4
1016 #define M_FW_IQ_CMD_FL0FBMAX    0x7
1017 #define V_FW_IQ_CMD_FL0FBMAX(x) ((x) << S_FW_IQ_CMD_FL0FBMAX)
1018 #define G_FW_IQ_CMD_FL0FBMAX(x) \
1019         (((x) >> S_FW_IQ_CMD_FL0FBMAX) & M_FW_IQ_CMD_FL0FBMAX)
1020
1021 struct fw_eq_eth_cmd {
1022         __be32 op_to_vfn;
1023         __be32 alloc_to_len16;
1024         __be32 eqid_pkd;
1025         __be32 physeqid_pkd;
1026         __be32 fetchszm_to_iqid;
1027         __be32 dcaen_to_eqsize;
1028         __be64 eqaddr;
1029         __be32 autoequiqe_to_viid;
1030         __be32 r8_lo;
1031         __be64 r9;
1032 };
1033
1034 #define S_FW_EQ_ETH_CMD_PFN     8
1035 #define M_FW_EQ_ETH_CMD_PFN     0x7
1036 #define V_FW_EQ_ETH_CMD_PFN(x)  ((x) << S_FW_EQ_ETH_CMD_PFN)
1037 #define G_FW_EQ_ETH_CMD_PFN(x)  \
1038         (((x) >> S_FW_EQ_ETH_CMD_PFN) & M_FW_EQ_ETH_CMD_PFN)
1039
1040 #define S_FW_EQ_ETH_CMD_VFN     0
1041 #define M_FW_EQ_ETH_CMD_VFN     0xff
1042 #define V_FW_EQ_ETH_CMD_VFN(x)  ((x) << S_FW_EQ_ETH_CMD_VFN)
1043 #define G_FW_EQ_ETH_CMD_VFN(x)  \
1044         (((x) >> S_FW_EQ_ETH_CMD_VFN) & M_FW_EQ_ETH_CMD_VFN)
1045
1046 #define S_FW_EQ_ETH_CMD_ALLOC           31
1047 #define M_FW_EQ_ETH_CMD_ALLOC           0x1
1048 #define V_FW_EQ_ETH_CMD_ALLOC(x)        ((x) << S_FW_EQ_ETH_CMD_ALLOC)
1049 #define G_FW_EQ_ETH_CMD_ALLOC(x)        \
1050         (((x) >> S_FW_EQ_ETH_CMD_ALLOC) & M_FW_EQ_ETH_CMD_ALLOC)
1051 #define F_FW_EQ_ETH_CMD_ALLOC   V_FW_EQ_ETH_CMD_ALLOC(1U)
1052
1053 #define S_FW_EQ_ETH_CMD_FREE    30
1054 #define M_FW_EQ_ETH_CMD_FREE    0x1
1055 #define V_FW_EQ_ETH_CMD_FREE(x) ((x) << S_FW_EQ_ETH_CMD_FREE)
1056 #define G_FW_EQ_ETH_CMD_FREE(x) \
1057         (((x) >> S_FW_EQ_ETH_CMD_FREE) & M_FW_EQ_ETH_CMD_FREE)
1058 #define F_FW_EQ_ETH_CMD_FREE    V_FW_EQ_ETH_CMD_FREE(1U)
1059
1060 #define S_FW_EQ_ETH_CMD_EQSTART         28
1061 #define M_FW_EQ_ETH_CMD_EQSTART         0x1
1062 #define V_FW_EQ_ETH_CMD_EQSTART(x)      ((x) << S_FW_EQ_ETH_CMD_EQSTART)
1063 #define G_FW_EQ_ETH_CMD_EQSTART(x)      \
1064         (((x) >> S_FW_EQ_ETH_CMD_EQSTART) & M_FW_EQ_ETH_CMD_EQSTART)
1065 #define F_FW_EQ_ETH_CMD_EQSTART V_FW_EQ_ETH_CMD_EQSTART(1U)
1066
1067 #define S_FW_EQ_ETH_CMD_EQID    0
1068 #define M_FW_EQ_ETH_CMD_EQID    0xfffff
1069 #define V_FW_EQ_ETH_CMD_EQID(x) ((x) << S_FW_EQ_ETH_CMD_EQID)
1070 #define G_FW_EQ_ETH_CMD_EQID(x) \
1071         (((x) >> S_FW_EQ_ETH_CMD_EQID) & M_FW_EQ_ETH_CMD_EQID)
1072
1073 #define S_FW_EQ_ETH_CMD_PHYSEQID        0
1074 #define M_FW_EQ_ETH_CMD_PHYSEQID        0xfffff
1075 #define G_FW_EQ_ETH_CMD_PHYSEQID(x)     \
1076         (((x) >> S_FW_EQ_ETH_CMD_PHYSEQID) & M_FW_EQ_ETH_CMD_PHYSEQID)
1077
1078 #define S_FW_EQ_ETH_CMD_FETCHRO         22
1079 #define M_FW_EQ_ETH_CMD_FETCHRO         0x1
1080 #define V_FW_EQ_ETH_CMD_FETCHRO(x)      ((x) << S_FW_EQ_ETH_CMD_FETCHRO)
1081 #define G_FW_EQ_ETH_CMD_FETCHRO(x)      \
1082         (((x) >> S_FW_EQ_ETH_CMD_FETCHRO) & M_FW_EQ_ETH_CMD_FETCHRO)
1083 #define F_FW_EQ_ETH_CMD_FETCHRO V_FW_EQ_ETH_CMD_FETCHRO(1U)
1084
1085 #define S_FW_EQ_ETH_CMD_HOSTFCMODE      20
1086 #define M_FW_EQ_ETH_CMD_HOSTFCMODE      0x3
1087 #define V_FW_EQ_ETH_CMD_HOSTFCMODE(x)   ((x) << S_FW_EQ_ETH_CMD_HOSTFCMODE)
1088 #define G_FW_EQ_ETH_CMD_HOSTFCMODE(x)   \
1089         (((x) >> S_FW_EQ_ETH_CMD_HOSTFCMODE) & M_FW_EQ_ETH_CMD_HOSTFCMODE)
1090
1091 #define S_FW_EQ_ETH_CMD_PCIECHN         16
1092 #define M_FW_EQ_ETH_CMD_PCIECHN         0x3
1093 #define V_FW_EQ_ETH_CMD_PCIECHN(x)      ((x) << S_FW_EQ_ETH_CMD_PCIECHN)
1094 #define G_FW_EQ_ETH_CMD_PCIECHN(x)      \
1095         (((x) >> S_FW_EQ_ETH_CMD_PCIECHN) & M_FW_EQ_ETH_CMD_PCIECHN)
1096
1097 #define S_FW_EQ_ETH_CMD_IQID    0
1098 #define M_FW_EQ_ETH_CMD_IQID    0xffff
1099 #define V_FW_EQ_ETH_CMD_IQID(x) ((x) << S_FW_EQ_ETH_CMD_IQID)
1100 #define G_FW_EQ_ETH_CMD_IQID(x) \
1101         (((x) >> S_FW_EQ_ETH_CMD_IQID) & M_FW_EQ_ETH_CMD_IQID)
1102
1103 #define S_FW_EQ_ETH_CMD_FBMIN           23
1104 #define M_FW_EQ_ETH_CMD_FBMIN           0x7
1105 #define V_FW_EQ_ETH_CMD_FBMIN(x)        ((x) << S_FW_EQ_ETH_CMD_FBMIN)
1106 #define G_FW_EQ_ETH_CMD_FBMIN(x)        \
1107         (((x) >> S_FW_EQ_ETH_CMD_FBMIN) & M_FW_EQ_ETH_CMD_FBMIN)
1108
1109 #define S_FW_EQ_ETH_CMD_FBMAX           20
1110 #define M_FW_EQ_ETH_CMD_FBMAX           0x7
1111 #define V_FW_EQ_ETH_CMD_FBMAX(x)        ((x) << S_FW_EQ_ETH_CMD_FBMAX)
1112 #define G_FW_EQ_ETH_CMD_FBMAX(x)        \
1113         (((x) >> S_FW_EQ_ETH_CMD_FBMAX) & M_FW_EQ_ETH_CMD_FBMAX)
1114
1115 #define S_FW_EQ_ETH_CMD_CIDXFTHRESH     16
1116 #define M_FW_EQ_ETH_CMD_CIDXFTHRESH     0x7
1117 #define V_FW_EQ_ETH_CMD_CIDXFTHRESH(x)  ((x) << S_FW_EQ_ETH_CMD_CIDXFTHRESH)
1118 #define G_FW_EQ_ETH_CMD_CIDXFTHRESH(x)  \
1119         (((x) >> S_FW_EQ_ETH_CMD_CIDXFTHRESH) & M_FW_EQ_ETH_CMD_CIDXFTHRESH)
1120
1121 #define S_FW_EQ_ETH_CMD_EQSIZE          0
1122 #define M_FW_EQ_ETH_CMD_EQSIZE          0xffff
1123 #define V_FW_EQ_ETH_CMD_EQSIZE(x)       ((x) << S_FW_EQ_ETH_CMD_EQSIZE)
1124 #define G_FW_EQ_ETH_CMD_EQSIZE(x)       \
1125         (((x) >> S_FW_EQ_ETH_CMD_EQSIZE) & M_FW_EQ_ETH_CMD_EQSIZE)
1126
1127 #define S_FW_EQ_ETH_CMD_AUTOEQUEQE      30
1128 #define M_FW_EQ_ETH_CMD_AUTOEQUEQE      0x1
1129 #define V_FW_EQ_ETH_CMD_AUTOEQUEQE(x)   ((x) << S_FW_EQ_ETH_CMD_AUTOEQUEQE)
1130 #define G_FW_EQ_ETH_CMD_AUTOEQUEQE(x)   \
1131         (((x) >> S_FW_EQ_ETH_CMD_AUTOEQUEQE) & M_FW_EQ_ETH_CMD_AUTOEQUEQE)
1132 #define F_FW_EQ_ETH_CMD_AUTOEQUEQE      V_FW_EQ_ETH_CMD_AUTOEQUEQE(1U)
1133
1134 #define S_FW_EQ_ETH_CMD_VIID    16
1135 #define M_FW_EQ_ETH_CMD_VIID    0xfff
1136 #define V_FW_EQ_ETH_CMD_VIID(x) ((x) << S_FW_EQ_ETH_CMD_VIID)
1137 #define G_FW_EQ_ETH_CMD_VIID(x) \
1138         (((x) >> S_FW_EQ_ETH_CMD_VIID) & M_FW_EQ_ETH_CMD_VIID)
1139
1140 struct fw_eq_ctrl_cmd {
1141         __be32 op_to_vfn;
1142         __be32 alloc_to_len16;
1143         __be32 cmpliqid_eqid;
1144         __be32 physeqid_pkd;
1145         __be32 fetchszm_to_iqid;
1146         __be32 dcaen_to_eqsize;
1147         __be64 eqaddr;
1148 };
1149
1150 #define S_FW_EQ_CTRL_CMD_PFN            8
1151 #define V_FW_EQ_CTRL_CMD_PFN(x)         ((x) << S_FW_EQ_CTRL_CMD_PFN)
1152
1153 #define S_FW_EQ_CTRL_CMD_VFN            0
1154 #define V_FW_EQ_CTRL_CMD_VFN(x)         ((x) << S_FW_EQ_CTRL_CMD_VFN)
1155
1156 #define S_FW_EQ_CTRL_CMD_ALLOC          31
1157 #define V_FW_EQ_CTRL_CMD_ALLOC(x)       ((x) << S_FW_EQ_CTRL_CMD_ALLOC)
1158 #define F_FW_EQ_CTRL_CMD_ALLOC          V_FW_EQ_CTRL_CMD_ALLOC(1U)
1159
1160 #define S_FW_EQ_CTRL_CMD_FREE           30
1161 #define V_FW_EQ_CTRL_CMD_FREE(x)        ((x) << S_FW_EQ_CTRL_CMD_FREE)
1162 #define F_FW_EQ_CTRL_CMD_FREE           V_FW_EQ_CTRL_CMD_FREE(1U)
1163
1164 #define S_FW_EQ_CTRL_CMD_EQSTART        28
1165 #define V_FW_EQ_CTRL_CMD_EQSTART(x)     ((x) << S_FW_EQ_CTRL_CMD_EQSTART)
1166 #define F_FW_EQ_CTRL_CMD_EQSTART        V_FW_EQ_CTRL_CMD_EQSTART(1U)
1167
1168 #define S_FW_EQ_CTRL_CMD_CMPLIQID       20
1169 #define V_FW_EQ_CTRL_CMD_CMPLIQID(x)    ((x) << S_FW_EQ_CTRL_CMD_CMPLIQID)
1170
1171 #define S_FW_EQ_CTRL_CMD_EQID           0
1172 #define M_FW_EQ_CTRL_CMD_EQID           0xfffff
1173 #define V_FW_EQ_CTRL_CMD_EQID(x)        ((x) << S_FW_EQ_CTRL_CMD_EQID)
1174 #define G_FW_EQ_CTRL_CMD_EQID(x)        \
1175         (((x) >> S_FW_EQ_CTRL_CMD_EQID) & M_FW_EQ_CTRL_CMD_EQID)
1176
1177 #define S_FW_EQ_CTRL_CMD_PHYSEQID       0
1178 #define M_FW_EQ_CTRL_CMD_PHYSEQID       0xfffff
1179 #define V_FW_EQ_CTRL_CMD_PHYSEQID(x)    ((x) << S_FW_EQ_CTRL_CMD_PHYSEQID)
1180 #define G_FW_EQ_CTRL_CMD_PHYSEQID(x)    \
1181         (((x) >> S_FW_EQ_CTRL_CMD_PHYSEQID) & M_FW_EQ_CTRL_CMD_PHYSEQID)
1182
1183 #define S_FW_EQ_CTRL_CMD_FETCHRO        22
1184 #define V_FW_EQ_CTRL_CMD_FETCHRO(x)     ((x) << S_FW_EQ_CTRL_CMD_FETCHRO)
1185 #define F_FW_EQ_CTRL_CMD_FETCHRO        V_FW_EQ_CTRL_CMD_FETCHRO(1U)
1186
1187 #define S_FW_EQ_CTRL_CMD_HOSTFCMODE     20
1188 #define M_FW_EQ_CTRL_CMD_HOSTFCMODE     0x3
1189 #define V_FW_EQ_CTRL_CMD_HOSTFCMODE(x)  ((x) << S_FW_EQ_CTRL_CMD_HOSTFCMODE)
1190
1191 #define S_FW_EQ_CTRL_CMD_PCIECHN        16
1192 #define V_FW_EQ_CTRL_CMD_PCIECHN(x)     ((x) << S_FW_EQ_CTRL_CMD_PCIECHN)
1193
1194 #define S_FW_EQ_CTRL_CMD_IQID           0
1195 #define V_FW_EQ_CTRL_CMD_IQID(x)        ((x) << S_FW_EQ_CTRL_CMD_IQID)
1196
1197 #define S_FW_EQ_CTRL_CMD_FBMIN          23
1198 #define V_FW_EQ_CTRL_CMD_FBMIN(x)       ((x) << S_FW_EQ_CTRL_CMD_FBMIN)
1199
1200 #define S_FW_EQ_CTRL_CMD_FBMAX          20
1201 #define V_FW_EQ_CTRL_CMD_FBMAX(x)       ((x) << S_FW_EQ_CTRL_CMD_FBMAX)
1202
1203 #define S_FW_EQ_CTRL_CMD_CIDXFTHRESH    16
1204 #define V_FW_EQ_CTRL_CMD_CIDXFTHRESH(x) ((x) << S_FW_EQ_CTRL_CMD_CIDXFTHRESH)
1205
1206 #define S_FW_EQ_CTRL_CMD_EQSIZE         0
1207 #define V_FW_EQ_CTRL_CMD_EQSIZE(x)      ((x) << S_FW_EQ_CTRL_CMD_EQSIZE)
1208
1209 enum fw_vi_func {
1210         FW_VI_FUNC_ETH,
1211 };
1212
1213 struct fw_vi_cmd {
1214         __be32 op_to_vfn;
1215         __be32 alloc_to_len16;
1216         __be16 type_to_viid;
1217         __u8   mac[6];
1218         __u8   portid_pkd;
1219         __u8   nmac;
1220         __u8   nmac0[6];
1221         __be16 norss_rsssize;
1222         __u8   nmac1[6];
1223         __be16 idsiiq_pkd;
1224         __u8   nmac2[6];
1225         __be16 idseiq_pkd;
1226         __u8   nmac3[6];
1227         __be64 r9;
1228         __be64 r10;
1229 };
1230
1231 #define S_FW_VI_CMD_PFN         8
1232 #define M_FW_VI_CMD_PFN         0x7
1233 #define V_FW_VI_CMD_PFN(x)      ((x) << S_FW_VI_CMD_PFN)
1234 #define G_FW_VI_CMD_PFN(x)      (((x) >> S_FW_VI_CMD_PFN) & M_FW_VI_CMD_PFN)
1235
1236 #define S_FW_VI_CMD_VFN         0
1237 #define M_FW_VI_CMD_VFN         0xff
1238 #define V_FW_VI_CMD_VFN(x)      ((x) << S_FW_VI_CMD_VFN)
1239 #define G_FW_VI_CMD_VFN(x)      (((x) >> S_FW_VI_CMD_VFN) & M_FW_VI_CMD_VFN)
1240
1241 #define S_FW_VI_CMD_ALLOC       31
1242 #define M_FW_VI_CMD_ALLOC       0x1
1243 #define V_FW_VI_CMD_ALLOC(x)    ((x) << S_FW_VI_CMD_ALLOC)
1244 #define G_FW_VI_CMD_ALLOC(x)    \
1245         (((x) >> S_FW_VI_CMD_ALLOC) & M_FW_VI_CMD_ALLOC)
1246 #define F_FW_VI_CMD_ALLOC       V_FW_VI_CMD_ALLOC(1U)
1247
1248 #define S_FW_VI_CMD_FREE        30
1249 #define M_FW_VI_CMD_FREE        0x1
1250 #define V_FW_VI_CMD_FREE(x)     ((x) << S_FW_VI_CMD_FREE)
1251 #define G_FW_VI_CMD_FREE(x)     (((x) >> S_FW_VI_CMD_FREE) & M_FW_VI_CMD_FREE)
1252 #define F_FW_VI_CMD_FREE        V_FW_VI_CMD_FREE(1U)
1253
1254 #define S_FW_VI_CMD_TYPE        15
1255 #define M_FW_VI_CMD_TYPE        0x1
1256 #define V_FW_VI_CMD_TYPE(x)     ((x) << S_FW_VI_CMD_TYPE)
1257 #define G_FW_VI_CMD_TYPE(x)     (((x) >> S_FW_VI_CMD_TYPE) & M_FW_VI_CMD_TYPE)
1258 #define F_FW_VI_CMD_TYPE        V_FW_VI_CMD_TYPE(1U)
1259
1260 #define S_FW_VI_CMD_FUNC        12
1261 #define M_FW_VI_CMD_FUNC        0x7
1262 #define V_FW_VI_CMD_FUNC(x)     ((x) << S_FW_VI_CMD_FUNC)
1263 #define G_FW_VI_CMD_FUNC(x)     (((x) >> S_FW_VI_CMD_FUNC) & M_FW_VI_CMD_FUNC)
1264
1265 #define S_FW_VI_CMD_VIID        0
1266 #define M_FW_VI_CMD_VIID        0xfff
1267 #define V_FW_VI_CMD_VIID(x)     ((x) << S_FW_VI_CMD_VIID)
1268 #define G_FW_VI_CMD_VIID(x)     (((x) >> S_FW_VI_CMD_VIID) & M_FW_VI_CMD_VIID)
1269
1270 #define S_FW_VI_CMD_PORTID      4
1271 #define M_FW_VI_CMD_PORTID      0xf
1272 #define V_FW_VI_CMD_PORTID(x)   ((x) << S_FW_VI_CMD_PORTID)
1273 #define G_FW_VI_CMD_PORTID(x)   \
1274         (((x) >> S_FW_VI_CMD_PORTID) & M_FW_VI_CMD_PORTID)
1275
1276 #define S_FW_VI_CMD_RSSSIZE     0
1277 #define M_FW_VI_CMD_RSSSIZE     0x7ff
1278 #define V_FW_VI_CMD_RSSSIZE(x)  ((x) << S_FW_VI_CMD_RSSSIZE)
1279 #define G_FW_VI_CMD_RSSSIZE(x)  \
1280         (((x) >> S_FW_VI_CMD_RSSSIZE) & M_FW_VI_CMD_RSSSIZE)
1281
1282 /* Special VI_MAC command index ids */
1283 #define FW_VI_MAC_ADD_MAC               0x3FF
1284 #define FW_VI_MAC_ADD_PERSIST_MAC       0x3FE
1285
1286 enum fw_vi_mac_smac {
1287         FW_VI_MAC_MPS_TCAM_ENTRY,
1288         FW_VI_MAC_SMT_AND_MPSTCAM
1289 };
1290
1291 struct fw_vi_mac_cmd {
1292         __be32 op_to_viid;
1293         __be32 freemacs_to_len16;
1294         union fw_vi_mac {
1295                 struct fw_vi_mac_exact {
1296                         __be16 valid_to_idx;
1297                         __u8   macaddr[6];
1298                 } exact[7];
1299                 struct fw_vi_mac_hash {
1300                         __be64 hashvec;
1301                 } hash;
1302         } u;
1303 };
1304
1305 #define S_FW_VI_MAC_CMD_VIID    0
1306 #define M_FW_VI_MAC_CMD_VIID    0xfff
1307 #define V_FW_VI_MAC_CMD_VIID(x) ((x) << S_FW_VI_MAC_CMD_VIID)
1308 #define G_FW_VI_MAC_CMD_VIID(x) \
1309         (((x) >> S_FW_VI_MAC_CMD_VIID) & M_FW_VI_MAC_CMD_VIID)
1310
1311 #define S_FW_VI_MAC_CMD_VALID           15
1312 #define M_FW_VI_MAC_CMD_VALID           0x1
1313 #define V_FW_VI_MAC_CMD_VALID(x)        ((x) << S_FW_VI_MAC_CMD_VALID)
1314 #define G_FW_VI_MAC_CMD_VALID(x)        \
1315         (((x) >> S_FW_VI_MAC_CMD_VALID) & M_FW_VI_MAC_CMD_VALID)
1316 #define F_FW_VI_MAC_CMD_VALID   V_FW_VI_MAC_CMD_VALID(1U)
1317
1318 #define S_FW_VI_MAC_CMD_SMAC_RESULT     10
1319 #define M_FW_VI_MAC_CMD_SMAC_RESULT     0x3
1320 #define V_FW_VI_MAC_CMD_SMAC_RESULT(x)  ((x) << S_FW_VI_MAC_CMD_SMAC_RESULT)
1321 #define G_FW_VI_MAC_CMD_SMAC_RESULT(x)  \
1322         (((x) >> S_FW_VI_MAC_CMD_SMAC_RESULT) & M_FW_VI_MAC_CMD_SMAC_RESULT)
1323
1324 #define S_FW_VI_MAC_CMD_IDX     0
1325 #define M_FW_VI_MAC_CMD_IDX     0x3ff
1326 #define V_FW_VI_MAC_CMD_IDX(x)  ((x) << S_FW_VI_MAC_CMD_IDX)
1327 #define G_FW_VI_MAC_CMD_IDX(x)  \
1328         (((x) >> S_FW_VI_MAC_CMD_IDX) & M_FW_VI_MAC_CMD_IDX)
1329
1330 struct fw_vi_rxmode_cmd {
1331         __be32 op_to_viid;
1332         __be32 retval_len16;
1333         __be32 mtu_to_vlanexen;
1334         __be32 r4_lo;
1335 };
1336
1337 #define S_FW_VI_RXMODE_CMD_VIID         0
1338 #define M_FW_VI_RXMODE_CMD_VIID         0xfff
1339 #define V_FW_VI_RXMODE_CMD_VIID(x)      ((x) << S_FW_VI_RXMODE_CMD_VIID)
1340 #define G_FW_VI_RXMODE_CMD_VIID(x)      \
1341         (((x) >> S_FW_VI_RXMODE_CMD_VIID) & M_FW_VI_RXMODE_CMD_VIID)
1342
1343 #define S_FW_VI_RXMODE_CMD_MTU          16
1344 #define M_FW_VI_RXMODE_CMD_MTU          0xffff
1345 #define V_FW_VI_RXMODE_CMD_MTU(x)       ((x) << S_FW_VI_RXMODE_CMD_MTU)
1346 #define G_FW_VI_RXMODE_CMD_MTU(x)       \
1347         (((x) >> S_FW_VI_RXMODE_CMD_MTU) & M_FW_VI_RXMODE_CMD_MTU)
1348
1349 #define S_FW_VI_RXMODE_CMD_PROMISCEN    14
1350 #define M_FW_VI_RXMODE_CMD_PROMISCEN    0x3
1351 #define V_FW_VI_RXMODE_CMD_PROMISCEN(x) ((x) << S_FW_VI_RXMODE_CMD_PROMISCEN)
1352 #define G_FW_VI_RXMODE_CMD_PROMISCEN(x) \
1353         (((x) >> S_FW_VI_RXMODE_CMD_PROMISCEN) & M_FW_VI_RXMODE_CMD_PROMISCEN)
1354
1355 #define S_FW_VI_RXMODE_CMD_ALLMULTIEN           12
1356 #define M_FW_VI_RXMODE_CMD_ALLMULTIEN           0x3
1357 #define V_FW_VI_RXMODE_CMD_ALLMULTIEN(x)        \
1358         ((x) << S_FW_VI_RXMODE_CMD_ALLMULTIEN)
1359 #define G_FW_VI_RXMODE_CMD_ALLMULTIEN(x)        \
1360         (((x) >> S_FW_VI_RXMODE_CMD_ALLMULTIEN) & M_FW_VI_RXMODE_CMD_ALLMULTIEN)
1361
1362 #define S_FW_VI_RXMODE_CMD_BROADCASTEN          10
1363 #define M_FW_VI_RXMODE_CMD_BROADCASTEN          0x3
1364 #define V_FW_VI_RXMODE_CMD_BROADCASTEN(x)       \
1365         ((x) << S_FW_VI_RXMODE_CMD_BROADCASTEN)
1366 #define G_FW_VI_RXMODE_CMD_BROADCASTEN(x)       \
1367         (((x) >> S_FW_VI_RXMODE_CMD_BROADCASTEN) & \
1368          M_FW_VI_RXMODE_CMD_BROADCASTEN)
1369
1370 #define S_FW_VI_RXMODE_CMD_VLANEXEN     8
1371 #define M_FW_VI_RXMODE_CMD_VLANEXEN     0x3
1372 #define V_FW_VI_RXMODE_CMD_VLANEXEN(x)  ((x) << S_FW_VI_RXMODE_CMD_VLANEXEN)
1373 #define G_FW_VI_RXMODE_CMD_VLANEXEN(x)  \
1374         (((x) >> S_FW_VI_RXMODE_CMD_VLANEXEN) & M_FW_VI_RXMODE_CMD_VLANEXEN)
1375
1376 struct fw_vi_enable_cmd {
1377         __be32 op_to_viid;
1378         __be32 ien_to_len16;
1379         __be16 blinkdur;
1380         __be16 r3;
1381         __be32 r4;
1382 };
1383
1384 #define S_FW_VI_ENABLE_CMD_VIID         0
1385 #define M_FW_VI_ENABLE_CMD_VIID         0xfff
1386 #define V_FW_VI_ENABLE_CMD_VIID(x)      ((x) << S_FW_VI_ENABLE_CMD_VIID)
1387 #define G_FW_VI_ENABLE_CMD_VIID(x)      \
1388         (((x) >> S_FW_VI_ENABLE_CMD_VIID) & M_FW_VI_ENABLE_CMD_VIID)
1389
1390 #define S_FW_VI_ENABLE_CMD_IEN          31
1391 #define M_FW_VI_ENABLE_CMD_IEN          0x1
1392 #define V_FW_VI_ENABLE_CMD_IEN(x)       ((x) << S_FW_VI_ENABLE_CMD_IEN)
1393 #define G_FW_VI_ENABLE_CMD_IEN(x)       \
1394         (((x) >> S_FW_VI_ENABLE_CMD_IEN) & M_FW_VI_ENABLE_CMD_IEN)
1395 #define F_FW_VI_ENABLE_CMD_IEN  V_FW_VI_ENABLE_CMD_IEN(1U)
1396
1397 #define S_FW_VI_ENABLE_CMD_EEN          30
1398 #define M_FW_VI_ENABLE_CMD_EEN          0x1
1399 #define V_FW_VI_ENABLE_CMD_EEN(x)       ((x) << S_FW_VI_ENABLE_CMD_EEN)
1400 #define G_FW_VI_ENABLE_CMD_EEN(x)       \
1401         (((x) >> S_FW_VI_ENABLE_CMD_EEN) & M_FW_VI_ENABLE_CMD_EEN)
1402 #define F_FW_VI_ENABLE_CMD_EEN  V_FW_VI_ENABLE_CMD_EEN(1U)
1403
1404 #define S_FW_VI_ENABLE_CMD_DCB_INFO     28
1405 #define M_FW_VI_ENABLE_CMD_DCB_INFO     0x1
1406 #define V_FW_VI_ENABLE_CMD_DCB_INFO(x)  ((x) << S_FW_VI_ENABLE_CMD_DCB_INFO)
1407 #define G_FW_VI_ENABLE_CMD_DCB_INFO(x)  \
1408         (((x) >> S_FW_VI_ENABLE_CMD_DCB_INFO) & M_FW_VI_ENABLE_CMD_DCB_INFO)
1409 #define F_FW_VI_ENABLE_CMD_DCB_INFO     V_FW_VI_ENABLE_CMD_DCB_INFO(1U)
1410
1411 /* VI VF stats offset definitions */
1412 #define VI_VF_NUM_STATS 16
1413
1414 /* VI PF stats offset definitions */
1415 #define VI_PF_NUM_STATS 17
1416 enum fw_vi_stats_pf_index {
1417         FW_VI_PF_STAT_TX_BCAST_BYTES_IX,
1418         FW_VI_PF_STAT_TX_BCAST_FRAMES_IX,
1419         FW_VI_PF_STAT_TX_MCAST_BYTES_IX,
1420         FW_VI_PF_STAT_TX_MCAST_FRAMES_IX,
1421         FW_VI_PF_STAT_TX_UCAST_BYTES_IX,
1422         FW_VI_PF_STAT_TX_UCAST_FRAMES_IX,
1423         FW_VI_PF_STAT_TX_OFLD_BYTES_IX,
1424         FW_VI_PF_STAT_TX_OFLD_FRAMES_IX,
1425         FW_VI_PF_STAT_RX_BYTES_IX,
1426         FW_VI_PF_STAT_RX_FRAMES_IX,
1427         FW_VI_PF_STAT_RX_BCAST_BYTES_IX,
1428         FW_VI_PF_STAT_RX_BCAST_FRAMES_IX,
1429         FW_VI_PF_STAT_RX_MCAST_BYTES_IX,
1430         FW_VI_PF_STAT_RX_MCAST_FRAMES_IX,
1431         FW_VI_PF_STAT_RX_UCAST_BYTES_IX,
1432         FW_VI_PF_STAT_RX_UCAST_FRAMES_IX,
1433         FW_VI_PF_STAT_RX_ERR_FRAMES_IX
1434 };
1435
1436 struct fw_vi_stats_cmd {
1437         __be32 op_to_viid;
1438         __be32 retval_len16;
1439         union fw_vi_stats {
1440                 struct fw_vi_stats_ctl {
1441                         __be16 nstats_ix;
1442                         __be16 r6;
1443                         __be32 r7;
1444                         __be64 stat0;
1445                         __be64 stat1;
1446                         __be64 stat2;
1447                         __be64 stat3;
1448                         __be64 stat4;
1449                         __be64 stat5;
1450                 } ctl;
1451                 struct fw_vi_stats_pf {
1452                         __be64 tx_bcast_bytes;
1453                         __be64 tx_bcast_frames;
1454                         __be64 tx_mcast_bytes;
1455                         __be64 tx_mcast_frames;
1456                         __be64 tx_ucast_bytes;
1457                         __be64 tx_ucast_frames;
1458                         __be64 tx_offload_bytes;
1459                         __be64 tx_offload_frames;
1460                         __be64 rx_pf_bytes;
1461                         __be64 rx_pf_frames;
1462                         __be64 rx_bcast_bytes;
1463                         __be64 rx_bcast_frames;
1464                         __be64 rx_mcast_bytes;
1465                         __be64 rx_mcast_frames;
1466                         __be64 rx_ucast_bytes;
1467                         __be64 rx_ucast_frames;
1468                         __be64 rx_err_frames;
1469                 } pf;
1470                 struct fw_vi_stats_vf {
1471                         __be64 tx_bcast_bytes;
1472                         __be64 tx_bcast_frames;
1473                         __be64 tx_mcast_bytes;
1474                         __be64 tx_mcast_frames;
1475                         __be64 tx_ucast_bytes;
1476                         __be64 tx_ucast_frames;
1477                         __be64 tx_drop_frames;
1478                         __be64 tx_offload_bytes;
1479                         __be64 tx_offload_frames;
1480                         __be64 rx_bcast_bytes;
1481                         __be64 rx_bcast_frames;
1482                         __be64 rx_mcast_bytes;
1483                         __be64 rx_mcast_frames;
1484                         __be64 rx_ucast_bytes;
1485                         __be64 rx_ucast_frames;
1486                         __be64 rx_err_frames;
1487                 } vf;
1488         } u;
1489 };
1490
1491 #define S_FW_VI_STATS_CMD_VIID          0
1492 #define V_FW_VI_STATS_CMD_VIID(x)       ((x) << S_FW_VI_STATS_CMD_VIID)
1493
1494 #define S_FW_VI_STATS_CMD_NSTATS        12
1495 #define V_FW_VI_STATS_CMD_NSTATS(x)     ((x) << S_FW_VI_STATS_CMD_NSTATS)
1496
1497 #define S_FW_VI_STATS_CMD_IX            0
1498 #define V_FW_VI_STATS_CMD_IX(x)         ((x) << S_FW_VI_STATS_CMD_IX)
1499
1500 /* old 16-bit port capabilities bitmap */
1501 enum fw_port_cap {
1502         FW_PORT_CAP_SPEED_100M          = 0x0001,
1503         FW_PORT_CAP_SPEED_1G            = 0x0002,
1504         FW_PORT_CAP_SPEED_25G           = 0x0004,
1505         FW_PORT_CAP_SPEED_10G           = 0x0008,
1506         FW_PORT_CAP_SPEED_40G           = 0x0010,
1507         FW_PORT_CAP_SPEED_100G          = 0x0020,
1508         FW_PORT_CAP_FC_RX               = 0x0040,
1509         FW_PORT_CAP_FC_TX               = 0x0080,
1510         FW_PORT_CAP_ANEG                = 0x0100,
1511         FW_PORT_CAP_MDIX                = 0x0200,
1512         FW_PORT_CAP_MDIAUTO             = 0x0400,
1513         FW_PORT_CAP_FEC_RS              = 0x0800,
1514         FW_PORT_CAP_FEC_BASER_RS        = 0x1000,
1515         FW_PORT_CAP_FEC_RESERVED        = 0x2000,
1516         FW_PORT_CAP_802_3_PAUSE         = 0x4000,
1517         FW_PORT_CAP_802_3_ASM_DIR       = 0x8000,
1518 };
1519
1520 #define S_FW_PORT_CAP_SPEED     0
1521 #define M_FW_PORT_CAP_SPEED     0x3f
1522 #define V_FW_PORT_CAP_SPEED(x)  ((x) << S_FW_PORT_CAP_SPEED)
1523 #define G_FW_PORT_CAP_SPEED(x) \
1524         (((x) >> S_FW_PORT_CAP_SPEED) & M_FW_PORT_CAP_SPEED)
1525
1526 enum fw_port_mdi {
1527         FW_PORT_CAP_MDI_AUTO,
1528 };
1529
1530 #define S_FW_PORT_CAP_MDI 9
1531 #define M_FW_PORT_CAP_MDI 3
1532 #define V_FW_PORT_CAP_MDI(x) ((x) << S_FW_PORT_CAP_MDI)
1533 #define G_FW_PORT_CAP_MDI(x) (((x) >> S_FW_PORT_CAP_MDI) & M_FW_PORT_CAP_MDI)
1534
1535 /* new 32-bit port capabilities bitmap (fw_port_cap32_t) */
1536 #define FW_PORT_CAP32_SPEED_100M        0x00000001UL
1537 #define FW_PORT_CAP32_SPEED_1G          0x00000002UL
1538 #define FW_PORT_CAP32_SPEED_10G         0x00000004UL
1539 #define FW_PORT_CAP32_SPEED_25G         0x00000008UL
1540 #define FW_PORT_CAP32_SPEED_40G         0x00000010UL
1541 #define FW_PORT_CAP32_SPEED_50G         0x00000020UL
1542 #define FW_PORT_CAP32_SPEED_100G        0x00000040UL
1543 #define FW_PORT_CAP32_FC_RX             0x00010000UL
1544 #define FW_PORT_CAP32_FC_TX             0x00020000UL
1545 #define FW_PORT_CAP32_802_3_PAUSE       0x00040000UL
1546 #define FW_PORT_CAP32_802_3_ASM_DIR     0x00080000UL
1547 #define FW_PORT_CAP32_ANEG              0x00100000UL
1548 #define FW_PORT_CAP32_MDIX              0x00200000UL
1549 #define FW_PORT_CAP32_MDIAUTO           0x00400000UL
1550 #define FW_PORT_CAP32_FEC_RS            0x00800000UL
1551 #define FW_PORT_CAP32_FEC_BASER_RS      0x01000000UL
1552
1553 #define S_FW_PORT_CAP32_SPEED           0
1554 #define M_FW_PORT_CAP32_SPEED           0xfff
1555 #define V_FW_PORT_CAP32_SPEED(x)        ((x) << S_FW_PORT_CAP32_SPEED)
1556 #define G_FW_PORT_CAP32_SPEED(x) \
1557         (((x) >> S_FW_PORT_CAP32_SPEED) & M_FW_PORT_CAP32_SPEED)
1558
1559 enum fw_port_mdi32 {
1560         FW_PORT_CAP32_MDI_AUTO,
1561 };
1562
1563 #define S_FW_PORT_CAP32_MDI 21
1564 #define M_FW_PORT_CAP32_MDI 3
1565 #define V_FW_PORT_CAP32_MDI(x) ((x) << S_FW_PORT_CAP32_MDI)
1566 #define G_FW_PORT_CAP32_MDI(x) \
1567         (((x) >> S_FW_PORT_CAP32_MDI) & M_FW_PORT_CAP32_MDI)
1568
1569 enum fw_port_action {
1570         FW_PORT_ACTION_L1_CFG           = 0x0001,
1571         FW_PORT_ACTION_GET_PORT_INFO    = 0x0003,
1572         FW_PORT_ACTION_L1_CFG32         = 0x0009,
1573         FW_PORT_ACTION_GET_PORT_INFO32  = 0x000a,
1574 };
1575
1576 struct fw_port_cmd {
1577         __be32 op_to_portid;
1578         __be32 action_to_len16;
1579         union fw_port {
1580                 struct fw_port_l1cfg {
1581                         __be32 rcap;
1582                         __be32 r;
1583                 } l1cfg;
1584                 struct fw_port_l2cfg {
1585                         __u8   ctlbf;
1586                         __u8   ovlan3_to_ivlan0;
1587                         __be16 ivlantype;
1588                         __be16 txipg_force_pinfo;
1589                         __be16 mtu;
1590                         __be16 ovlan0mask;
1591                         __be16 ovlan0type;
1592                         __be16 ovlan1mask;
1593                         __be16 ovlan1type;
1594                         __be16 ovlan2mask;
1595                         __be16 ovlan2type;
1596                         __be16 ovlan3mask;
1597                         __be16 ovlan3type;
1598                 } l2cfg;
1599                 struct fw_port_info {
1600                         __be32 lstatus_to_modtype;
1601                         __be16 pcap;
1602                         __be16 acap;
1603                         __be16 mtu;
1604                         __u8   cbllen;
1605                         __u8   auxlinfo;
1606                         __u8   dcbxdis_pkd;
1607                         __u8   r8_lo;
1608                         __be16 lpacap;
1609                         __be64 r9;
1610                 } info;
1611                 struct fw_port_diags {
1612                         __u8   diagop;
1613                         __u8   r[3];
1614                         __be32 diagval;
1615                 } diags;
1616                 union fw_port_dcb {
1617                         struct fw_port_dcb_pgid {
1618                                 __u8   type;
1619                                 __u8   apply_pkd;
1620                                 __u8   r10_lo[2];
1621                                 __be32 pgid;
1622                                 __be64 r11;
1623                         } pgid;
1624                         struct fw_port_dcb_pgrate {
1625                                 __u8   type;
1626                                 __u8   apply_pkd;
1627                                 __u8   r10_lo[5];
1628                                 __u8   num_tcs_supported;
1629                                 __u8   pgrate[8];
1630                                 __u8   tsa[8];
1631                         } pgrate;
1632                         struct fw_port_dcb_priorate {
1633                                 __u8   type;
1634                                 __u8   apply_pkd;
1635                                 __u8   r10_lo[6];
1636                                 __u8   strict_priorate[8];
1637                         } priorate;
1638                         struct fw_port_dcb_pfc {
1639                                 __u8   type;
1640                                 __u8   pfcen;
1641                                 __u8   r10[5];
1642                                 __u8   max_pfc_tcs;
1643                                 __be64 r11;
1644                         } pfc;
1645                         struct fw_port_app_priority {
1646                                 __u8   type;
1647                                 __u8   r10[2];
1648                                 __u8   idx;
1649                                 __u8   user_prio_map;
1650                                 __u8   sel_field;
1651                                 __be16 protocolid;
1652                                 __be64 r12;
1653                         } app_priority;
1654                         struct fw_port_dcb_control {
1655                                 __u8   type;
1656                                 __u8   all_syncd_pkd;
1657                                 __be16 dcb_version_to_app_state;
1658                                 __be32 r11;
1659                                 __be64 r12;
1660                         } control;
1661                 } dcb;
1662                 struct fw_port_l1cfg32 {
1663                         __be32 rcap32;
1664                         __be32 r;
1665                 } l1cfg32;
1666                 struct fw_port_info32 {
1667                         __be32 lstatus32_to_cbllen32;
1668                         __be32 auxlinfo32_mtu32;
1669                         __be32 linkattr32;
1670                         __be32 pcaps32;
1671                         __be32 acaps32;
1672                         __be32 lpacaps32;
1673                 } info32;
1674         } u;
1675 };
1676
1677 #define S_FW_PORT_CMD_PORTID    0
1678 #define M_FW_PORT_CMD_PORTID    0xf
1679 #define V_FW_PORT_CMD_PORTID(x) ((x) << S_FW_PORT_CMD_PORTID)
1680 #define G_FW_PORT_CMD_PORTID(x) \
1681         (((x) >> S_FW_PORT_CMD_PORTID) & M_FW_PORT_CMD_PORTID)
1682
1683 #define S_FW_PORT_CMD_ACTION    16
1684 #define M_FW_PORT_CMD_ACTION    0xffff
1685 #define V_FW_PORT_CMD_ACTION(x) ((x) << S_FW_PORT_CMD_ACTION)
1686 #define G_FW_PORT_CMD_ACTION(x) \
1687         (((x) >> S_FW_PORT_CMD_ACTION) & M_FW_PORT_CMD_ACTION)
1688
1689 #define S_FW_PORT_CMD_LSTATUS           31
1690 #define M_FW_PORT_CMD_LSTATUS           0x1
1691 #define V_FW_PORT_CMD_LSTATUS(x)        ((x) << S_FW_PORT_CMD_LSTATUS)
1692 #define G_FW_PORT_CMD_LSTATUS(x)        \
1693         (((x) >> S_FW_PORT_CMD_LSTATUS) & M_FW_PORT_CMD_LSTATUS)
1694 #define F_FW_PORT_CMD_LSTATUS   V_FW_PORT_CMD_LSTATUS(1U)
1695
1696 #define S_FW_PORT_CMD_LSPEED    24
1697 #define M_FW_PORT_CMD_LSPEED    0x3f
1698 #define V_FW_PORT_CMD_LSPEED(x) ((x) << S_FW_PORT_CMD_LSPEED)
1699 #define G_FW_PORT_CMD_LSPEED(x) \
1700         (((x) >> S_FW_PORT_CMD_LSPEED) & M_FW_PORT_CMD_LSPEED)
1701
1702 #define S_FW_PORT_CMD_TXPAUSE           23
1703 #define M_FW_PORT_CMD_TXPAUSE           0x1
1704 #define V_FW_PORT_CMD_TXPAUSE(x)        ((x) << S_FW_PORT_CMD_TXPAUSE)
1705 #define G_FW_PORT_CMD_TXPAUSE(x)        \
1706         (((x) >> S_FW_PORT_CMD_TXPAUSE) & M_FW_PORT_CMD_TXPAUSE)
1707 #define F_FW_PORT_CMD_TXPAUSE   V_FW_PORT_CMD_TXPAUSE(1U)
1708
1709 #define S_FW_PORT_CMD_RXPAUSE           22
1710 #define M_FW_PORT_CMD_RXPAUSE           0x1
1711 #define V_FW_PORT_CMD_RXPAUSE(x)        ((x) << S_FW_PORT_CMD_RXPAUSE)
1712 #define G_FW_PORT_CMD_RXPAUSE(x)        \
1713         (((x) >> S_FW_PORT_CMD_RXPAUSE) & M_FW_PORT_CMD_RXPAUSE)
1714 #define F_FW_PORT_CMD_RXPAUSE   V_FW_PORT_CMD_RXPAUSE(1U)
1715
1716 #define S_FW_PORT_CMD_MDIOCAP           21
1717 #define M_FW_PORT_CMD_MDIOCAP           0x1
1718 #define V_FW_PORT_CMD_MDIOCAP(x)        ((x) << S_FW_PORT_CMD_MDIOCAP)
1719 #define G_FW_PORT_CMD_MDIOCAP(x)        \
1720         (((x) >> S_FW_PORT_CMD_MDIOCAP) & M_FW_PORT_CMD_MDIOCAP)
1721 #define F_FW_PORT_CMD_MDIOCAP   V_FW_PORT_CMD_MDIOCAP(1U)
1722
1723 #define S_FW_PORT_CMD_MDIOADDR          16
1724 #define M_FW_PORT_CMD_MDIOADDR          0x1f
1725 #define V_FW_PORT_CMD_MDIOADDR(x)       ((x) << S_FW_PORT_CMD_MDIOADDR)
1726 #define G_FW_PORT_CMD_MDIOADDR(x)       \
1727         (((x) >> S_FW_PORT_CMD_MDIOADDR) & M_FW_PORT_CMD_MDIOADDR)
1728
1729 #define S_FW_PORT_CMD_PTYPE     8
1730 #define M_FW_PORT_CMD_PTYPE     0x1f
1731 #define V_FW_PORT_CMD_PTYPE(x)  ((x) << S_FW_PORT_CMD_PTYPE)
1732 #define G_FW_PORT_CMD_PTYPE(x)  \
1733         (((x) >> S_FW_PORT_CMD_PTYPE) & M_FW_PORT_CMD_PTYPE)
1734
1735 #define S_FW_PORT_CMD_LINKDNRC          5
1736 #define M_FW_PORT_CMD_LINKDNRC          0x7
1737 #define V_FW_PORT_CMD_LINKDNRC(x)       ((x) << S_FW_PORT_CMD_LINKDNRC)
1738 #define G_FW_PORT_CMD_LINKDNRC(x)       \
1739         (((x) >> S_FW_PORT_CMD_LINKDNRC) & M_FW_PORT_CMD_LINKDNRC)
1740
1741 #define S_FW_PORT_CMD_MODTYPE           0
1742 #define M_FW_PORT_CMD_MODTYPE           0x1f
1743 #define V_FW_PORT_CMD_MODTYPE(x)        ((x) << S_FW_PORT_CMD_MODTYPE)
1744 #define G_FW_PORT_CMD_MODTYPE(x)        \
1745         (((x) >> S_FW_PORT_CMD_MODTYPE) & M_FW_PORT_CMD_MODTYPE)
1746
1747 #define S_FW_PORT_CMD_LSTATUS32                31
1748 #define M_FW_PORT_CMD_LSTATUS32                0x1
1749 #define V_FW_PORT_CMD_LSTATUS32(x)     ((x) << S_FW_PORT_CMD_LSTATUS32)
1750 #define F_FW_PORT_CMD_LSTATUS32        V_FW_PORT_CMD_LSTATUS32(1U)
1751
1752 #define S_FW_PORT_CMD_LINKDNRC32       28
1753 #define M_FW_PORT_CMD_LINKDNRC32       0x7
1754 #define G_FW_PORT_CMD_LINKDNRC32(x)    \
1755         (((x) >> S_FW_PORT_CMD_LINKDNRC32) & M_FW_PORT_CMD_LINKDNRC32)
1756
1757 #define S_FW_PORT_CMD_MDIOCAP32                26
1758 #define M_FW_PORT_CMD_MDIOCAP32                0x1
1759 #define V_FW_PORT_CMD_MDIOCAP32(x)     ((x) << S_FW_PORT_CMD_MDIOCAP32)
1760 #define F_FW_PORT_CMD_MDIOCAP32        V_FW_PORT_CMD_MDIOCAP32(1U)
1761
1762 #define S_FW_PORT_CMD_MDIOADDR32       21
1763 #define M_FW_PORT_CMD_MDIOADDR32       0x1f
1764 #define G_FW_PORT_CMD_MDIOADDR32(x)    \
1765         (((x) >> S_FW_PORT_CMD_MDIOADDR32) & M_FW_PORT_CMD_MDIOADDR32)
1766
1767 #define S_FW_PORT_CMD_PORTTYPE32        13
1768 #define M_FW_PORT_CMD_PORTTYPE32        0xff
1769 #define G_FW_PORT_CMD_PORTTYPE32(x)     \
1770         (((x) >> S_FW_PORT_CMD_PORTTYPE32) & M_FW_PORT_CMD_PORTTYPE32)
1771
1772 #define S_FW_PORT_CMD_MODTYPE32                8
1773 #define M_FW_PORT_CMD_MODTYPE32                0x1f
1774 #define G_FW_PORT_CMD_MODTYPE32(x)     \
1775         (((x) >> S_FW_PORT_CMD_MODTYPE32) & M_FW_PORT_CMD_MODTYPE32)
1776
1777 /*
1778  * These are configured into the VPD and hence tools that generate
1779  * VPD may use this enumeration.
1780  * extPHY #lanes T4_I2C extI2C BP_Eq BP_ANEG Speed
1781  *
1782  * REMEMBER:
1783  * Update the Common Code t4_hw.c:t4_get_port_type_description()
1784  * with any new Firmware Port Technology Types!
1785  */
1786 enum fw_port_type {
1787         FW_PORT_TYPE_FIBER_XFI  =  0, /* Y, 1, N, Y, N, N, 10G */
1788         FW_PORT_TYPE_FIBER_XAUI =  1, /* Y, 4, N, Y, N, N, 10G */
1789         FW_PORT_TYPE_BT_SGMII   =  2, /* Y, 1, No, No, No, No, 1G/100M */
1790         FW_PORT_TYPE_BT_XFI     =  3, /* Y, 1, No, No, No, No, 10G */
1791         FW_PORT_TYPE_BT_XAUI    =  4, /* Y, 4, No, No, No, No, 10G/1G/100M? */
1792         FW_PORT_TYPE_KX4        =  5, /* No, 4, No, No, Yes, Yes, 10G */
1793         FW_PORT_TYPE_CX4        =  6, /* No, 4, No, No, No, No, 10G */
1794         FW_PORT_TYPE_KX         =  7, /* No, 1, No, No, Yes, No, 1G */
1795         FW_PORT_TYPE_KR         =  8, /* No, 1, No, No, Yes, Yes, 10G */
1796         FW_PORT_TYPE_SFP        =  9, /* No, 1, Yes, No, No, No, 10G */
1797         FW_PORT_TYPE_BP_AP      = 10,
1798         /* No, 1, No, No, Yes, Yes, 10G, BP ANGE */
1799         FW_PORT_TYPE_BP4_AP     = 11,
1800         /* No, 4, No, No, Yes, Yes, 10G, BP ANGE */
1801         FW_PORT_TYPE_QSFP_10G   = 12, /* No, 1, Yes, No, No, No, 10G */
1802         FW_PORT_TYPE_QSA        = 13, /* No, 1, Yes, No, No, No, 10G */
1803         FW_PORT_TYPE_QSFP       = 14, /* No, 4, Yes, No, No, No, 40G */
1804         FW_PORT_TYPE_BP40_BA    = 15,
1805         /* No, 4, No, No, Yes, Yes, 40G/10G/1G, BP ANGE */
1806         FW_PORT_TYPE_KR4_100G   = 16, /* No, 4, 100G/40G/25G, Backplane */
1807         FW_PORT_TYPE_CR4_QSFP   = 17, /* No, 4, 100G/40G/25G */
1808         FW_PORT_TYPE_CR_QSFP    = 18, /* No, 1, 25G Spider cable */
1809         FW_PORT_TYPE_CR2_QSFP   = 19, /* No, 2, 50G */
1810         FW_PORT_TYPE_SFP28      = 20, /* No, 1, 25G/10G/1G */
1811         FW_PORT_TYPE_KR_SFP28   = 21, /* No, 1, 25G/10G/1G using Backplane */
1812         FW_PORT_TYPE_NONE = M_FW_PORT_CMD_PTYPE
1813 };
1814
1815 /* These are read from module's EEPROM and determined once the
1816  * module is inserted.
1817  */
1818 enum fw_port_module_type {
1819         FW_PORT_MOD_TYPE_NA             = 0x0,
1820         FW_PORT_MOD_TYPE_LR             = 0x1,
1821         FW_PORT_MOD_TYPE_SR             = 0x2,
1822         FW_PORT_MOD_TYPE_ER             = 0x3,
1823         FW_PORT_MOD_TYPE_TWINAX_PASSIVE = 0x4,
1824         FW_PORT_MOD_TYPE_TWINAX_ACTIVE  = 0x5,
1825         FW_PORT_MOD_TYPE_LRM            = 0x6,
1826         FW_PORT_MOD_TYPE_ERROR          = M_FW_PORT_CMD_MODTYPE - 3,
1827         FW_PORT_MOD_TYPE_UNKNOWN        = M_FW_PORT_CMD_MODTYPE - 2,
1828         FW_PORT_MOD_TYPE_NOTSUPPORTED   = M_FW_PORT_CMD_MODTYPE - 1,
1829         FW_PORT_MOD_TYPE_NONE           = M_FW_PORT_CMD_MODTYPE
1830 };
1831
1832 /* used by FW and tools may use this to generate VPD */
1833 enum fw_port_mod_sub_type {
1834         FW_PORT_MOD_SUB_TYPE_NA,
1835         FW_PORT_MOD_SUB_TYPE_MV88E114X  = 0x1,
1836         FW_PORT_MOD_SUB_TYPE_TN8022     = 0x2,
1837         FW_PORT_MOD_SUB_TYPE_AQ1202     = 0x3,
1838         FW_PORT_MOD_SUB_TYPE_88x3120    = 0x4,
1839         FW_PORT_MOD_SUB_TYPE_BCM84834   = 0x5,
1840         FW_PORT_MOD_SUB_TYPE_BCM5482    = 0x6,
1841         FW_PORT_MOD_SUB_TYPE_BCM84856   = 0x7,
1842         FW_PORT_MOD_SUB_TYPE_BT_VSC8634 = 0x8,
1843
1844         /*
1845          * The following will never been in the VPD.  They are TWINAX cable
1846          * lengths decoded from SFP+ module i2c PROMs.  These should almost
1847          * certainly go somewhere else ...
1848          */
1849         FW_PORT_MOD_SUB_TYPE_TWINAX_1   = 0x9,
1850         FW_PORT_MOD_SUB_TYPE_TWINAX_3   = 0xA,
1851         FW_PORT_MOD_SUB_TYPE_TWINAX_5   = 0xB,
1852         FW_PORT_MOD_SUB_TYPE_TWINAX_7   = 0xC,
1853 };
1854
1855 /* link down reason codes (3b) */
1856 enum fw_port_link_dn_rc {
1857         FW_PORT_LINK_DN_RC_NONE,
1858         FW_PORT_LINK_DN_RC_REMFLT,      /* Remote fault detected */
1859         FW_PORT_LINK_DN_ANEG_F,         /* Auto-negotiation fault */
1860         FW_PORT_LINK_DN_RESERVED3,
1861         FW_PORT_LINK_DN_OVERHEAT,       /* Port overheated */
1862         FW_PORT_LINK_DN_UNKNOWN,        /* Unable to determine reason */
1863         FW_PORT_LINK_DN_RX_LOS,         /* No RX signal detected */
1864         FW_PORT_LINK_DN_RESERVED7
1865 };
1866
1867 /* port stats */
1868 #define FW_NUM_PORT_STATS 50
1869 #define FW_NUM_PORT_TX_STATS 23
1870 #define FW_NUM_PORT_RX_STATS 27
1871
1872 enum fw_port_stats_tx_index {
1873         FW_STAT_TX_PORT_BYTES_IX,
1874         FW_STAT_TX_PORT_FRAMES_IX,
1875         FW_STAT_TX_PORT_BCAST_IX,
1876         FW_STAT_TX_PORT_MCAST_IX,
1877         FW_STAT_TX_PORT_UCAST_IX,
1878         FW_STAT_TX_PORT_ERROR_IX,
1879         FW_STAT_TX_PORT_64B_IX,
1880         FW_STAT_TX_PORT_65B_127B_IX,
1881         FW_STAT_TX_PORT_128B_255B_IX,
1882         FW_STAT_TX_PORT_256B_511B_IX,
1883         FW_STAT_TX_PORT_512B_1023B_IX,
1884         FW_STAT_TX_PORT_1024B_1518B_IX,
1885         FW_STAT_TX_PORT_1519B_MAX_IX,
1886         FW_STAT_TX_PORT_DROP_IX,
1887         FW_STAT_TX_PORT_PAUSE_IX,
1888         FW_STAT_TX_PORT_PPP0_IX,
1889         FW_STAT_TX_PORT_PPP1_IX,
1890         FW_STAT_TX_PORT_PPP2_IX,
1891         FW_STAT_TX_PORT_PPP3_IX,
1892         FW_STAT_TX_PORT_PPP4_IX,
1893         FW_STAT_TX_PORT_PPP5_IX,
1894         FW_STAT_TX_PORT_PPP6_IX,
1895         FW_STAT_TX_PORT_PPP7_IX
1896 };
1897
1898 enum fw_port_stat_rx_index {
1899         FW_STAT_RX_PORT_BYTES_IX,
1900         FW_STAT_RX_PORT_FRAMES_IX,
1901         FW_STAT_RX_PORT_BCAST_IX,
1902         FW_STAT_RX_PORT_MCAST_IX,
1903         FW_STAT_RX_PORT_UCAST_IX,
1904         FW_STAT_RX_PORT_MTU_ERROR_IX,
1905         FW_STAT_RX_PORT_MTU_CRC_ERROR_IX,
1906         FW_STAT_RX_PORT_CRC_ERROR_IX,
1907         FW_STAT_RX_PORT_LEN_ERROR_IX,
1908         FW_STAT_RX_PORT_SYM_ERROR_IX,
1909         FW_STAT_RX_PORT_64B_IX,
1910         FW_STAT_RX_PORT_65B_127B_IX,
1911         FW_STAT_RX_PORT_128B_255B_IX,
1912         FW_STAT_RX_PORT_256B_511B_IX,
1913         FW_STAT_RX_PORT_512B_1023B_IX,
1914         FW_STAT_RX_PORT_1024B_1518B_IX,
1915         FW_STAT_RX_PORT_1519B_MAX_IX,
1916         FW_STAT_RX_PORT_PAUSE_IX,
1917         FW_STAT_RX_PORT_PPP0_IX,
1918         FW_STAT_RX_PORT_PPP1_IX,
1919         FW_STAT_RX_PORT_PPP2_IX,
1920         FW_STAT_RX_PORT_PPP3_IX,
1921         FW_STAT_RX_PORT_PPP4_IX,
1922         FW_STAT_RX_PORT_PPP5_IX,
1923         FW_STAT_RX_PORT_PPP6_IX,
1924         FW_STAT_RX_PORT_PPP7_IX,
1925         FW_STAT_RX_PORT_LESS_64B_IX
1926 };
1927
1928 struct fw_port_stats_cmd {
1929         __be32 op_to_portid;
1930         __be32 retval_len16;
1931         union fw_port_stats {
1932                 struct fw_port_stats_ctl {
1933                         __u8   nstats_bg_bm;
1934                         __u8   tx_ix;
1935                         __be16 r6;
1936                         __be32 r7;
1937                         __be64 stat0;
1938                         __be64 stat1;
1939                         __be64 stat2;
1940                         __be64 stat3;
1941                         __be64 stat4;
1942                         __be64 stat5;
1943                 } ctl;
1944                 struct fw_port_stats_all {
1945                         __be64 tx_bytes;
1946                         __be64 tx_frames;
1947                         __be64 tx_bcast;
1948                         __be64 tx_mcast;
1949                         __be64 tx_ucast;
1950                         __be64 tx_error;
1951                         __be64 tx_64b;
1952                         __be64 tx_65b_127b;
1953                         __be64 tx_128b_255b;
1954                         __be64 tx_256b_511b;
1955                         __be64 tx_512b_1023b;
1956                         __be64 tx_1024b_1518b;
1957                         __be64 tx_1519b_max;
1958                         __be64 tx_drop;
1959                         __be64 tx_pause;
1960                         __be64 tx_ppp0;
1961                         __be64 tx_ppp1;
1962                         __be64 tx_ppp2;
1963                         __be64 tx_ppp3;
1964                         __be64 tx_ppp4;
1965                         __be64 tx_ppp5;
1966                         __be64 tx_ppp6;
1967                         __be64 tx_ppp7;
1968                         __be64 rx_bytes;
1969                         __be64 rx_frames;
1970                         __be64 rx_bcast;
1971                         __be64 rx_mcast;
1972                         __be64 rx_ucast;
1973                         __be64 rx_mtu_error;
1974                         __be64 rx_mtu_crc_error;
1975                         __be64 rx_crc_error;
1976                         __be64 rx_len_error;
1977                         __be64 rx_sym_error;
1978                         __be64 rx_64b;
1979                         __be64 rx_65b_127b;
1980                         __be64 rx_128b_255b;
1981                         __be64 rx_256b_511b;
1982                         __be64 rx_512b_1023b;
1983                         __be64 rx_1024b_1518b;
1984                         __be64 rx_1519b_max;
1985                         __be64 rx_pause;
1986                         __be64 rx_ppp0;
1987                         __be64 rx_ppp1;
1988                         __be64 rx_ppp2;
1989                         __be64 rx_ppp3;
1990                         __be64 rx_ppp4;
1991                         __be64 rx_ppp5;
1992                         __be64 rx_ppp6;
1993                         __be64 rx_ppp7;
1994                         __be64 rx_less_64b;
1995                         __be64 rx_bg_drop;
1996                         __be64 rx_bg_trunc;
1997                 } all;
1998         } u;
1999 };
2000
2001 struct fw_rss_ind_tbl_cmd {
2002         __be32 op_to_viid;
2003         __be32 retval_len16;
2004         __be16 niqid;
2005         __be16 startidx;
2006         __be32 r3;
2007         __be32 iq0_to_iq2;
2008         __be32 iq3_to_iq5;
2009         __be32 iq6_to_iq8;
2010         __be32 iq9_to_iq11;
2011         __be32 iq12_to_iq14;
2012         __be32 iq15_to_iq17;
2013         __be32 iq18_to_iq20;
2014         __be32 iq21_to_iq23;
2015         __be32 iq24_to_iq26;
2016         __be32 iq27_to_iq29;
2017         __be32 iq30_iq31;
2018         __be32 r15_lo;
2019 };
2020
2021 #define S_FW_RSS_IND_TBL_CMD_VIID       0
2022 #define M_FW_RSS_IND_TBL_CMD_VIID       0xfff
2023 #define V_FW_RSS_IND_TBL_CMD_VIID(x)    ((x) << S_FW_RSS_IND_TBL_CMD_VIID)
2024 #define G_FW_RSS_IND_TBL_CMD_VIID(x)    \
2025         (((x) >> S_FW_RSS_IND_TBL_CMD_VIID) & M_FW_RSS_IND_TBL_CMD_VIID)
2026
2027 #define S_FW_RSS_IND_TBL_CMD_IQ0        20
2028 #define M_FW_RSS_IND_TBL_CMD_IQ0        0x3ff
2029 #define V_FW_RSS_IND_TBL_CMD_IQ0(x)     ((x) << S_FW_RSS_IND_TBL_CMD_IQ0)
2030 #define G_FW_RSS_IND_TBL_CMD_IQ0(x)     \
2031         (((x) >> S_FW_RSS_IND_TBL_CMD_IQ0) & M_FW_RSS_IND_TBL_CMD_IQ0)
2032
2033 #define S_FW_RSS_IND_TBL_CMD_IQ1        10
2034 #define M_FW_RSS_IND_TBL_CMD_IQ1        0x3ff
2035 #define V_FW_RSS_IND_TBL_CMD_IQ1(x)     ((x) << S_FW_RSS_IND_TBL_CMD_IQ1)
2036 #define G_FW_RSS_IND_TBL_CMD_IQ1(x)     \
2037         (((x) >> S_FW_RSS_IND_TBL_CMD_IQ1) & M_FW_RSS_IND_TBL_CMD_IQ1)
2038
2039 #define S_FW_RSS_IND_TBL_CMD_IQ2        0
2040 #define M_FW_RSS_IND_TBL_CMD_IQ2        0x3ff
2041 #define V_FW_RSS_IND_TBL_CMD_IQ2(x)     ((x) << S_FW_RSS_IND_TBL_CMD_IQ2)
2042 #define G_FW_RSS_IND_TBL_CMD_IQ2(x)     \
2043         (((x) >> S_FW_RSS_IND_TBL_CMD_IQ2) & M_FW_RSS_IND_TBL_CMD_IQ2)
2044
2045 struct fw_rss_glb_config_cmd {
2046         __be32 op_to_write;
2047         __be32 retval_len16;
2048         union fw_rss_glb_config {
2049                 struct fw_rss_glb_config_manual {
2050                         __be32 mode_pkd;
2051                         __be32 r3;
2052                         __be64 r4;
2053                         __be64 r5;
2054                 } manual;
2055                 struct fw_rss_glb_config_basicvirtual {
2056                         __be32 mode_keymode;
2057                         __be32 synmapen_to_hashtoeplitz;
2058                         __be64 r8;
2059                         __be64 r9;
2060                 } basicvirtual;
2061         } u;
2062 };
2063
2064 #define S_FW_RSS_GLB_CONFIG_CMD_MODE    28
2065 #define M_FW_RSS_GLB_CONFIG_CMD_MODE    0xf
2066 #define G_FW_RSS_GLB_CONFIG_CMD_MODE(x) \
2067         (((x) >> S_FW_RSS_GLB_CONFIG_CMD_MODE) & M_FW_RSS_GLB_CONFIG_CMD_MODE)
2068
2069 #define FW_RSS_GLB_CONFIG_CMD_MODE_BASICVIRTUAL 1
2070
2071 #define S_FW_RSS_GLB_CONFIG_CMD_SYNMAPEN 8
2072 #define V_FW_RSS_GLB_CONFIG_CMD_SYNMAPEN(x) \
2073         ((x) << S_FW_RSS_GLB_CONFIG_CMD_SYNMAPEN)
2074 #define F_FW_RSS_GLB_CONFIG_CMD_SYNMAPEN V_FW_RSS_GLB_CONFIG_CMD_SYNMAPEN(1U)
2075
2076 #define S_FW_RSS_GLB_CONFIG_CMD_SYN4TUPENIPV6 7
2077 #define V_FW_RSS_GLB_CONFIG_CMD_SYN4TUPENIPV6(x) \
2078         ((x) << S_FW_RSS_GLB_CONFIG_CMD_SYN4TUPENIPV6)
2079 #define F_FW_RSS_GLB_CONFIG_CMD_SYN4TUPENIPV6 \
2080         V_FW_RSS_GLB_CONFIG_CMD_SYN4TUPENIPV6(1U)
2081
2082 #define S_FW_RSS_GLB_CONFIG_CMD_SYN2TUPENIPV6 6
2083 #define V_FW_RSS_GLB_CONFIG_CMD_SYN2TUPENIPV6(x) \
2084         ((x) << S_FW_RSS_GLB_CONFIG_CMD_SYN2TUPENIPV6)
2085 #define F_FW_RSS_GLB_CONFIG_CMD_SYN2TUPENIPV6 \
2086         V_FW_RSS_GLB_CONFIG_CMD_SYN2TUPENIPV6(1U)
2087
2088 #define S_FW_RSS_GLB_CONFIG_CMD_SYN4TUPENIPV4 5
2089 #define V_FW_RSS_GLB_CONFIG_CMD_SYN4TUPENIPV4(x) \
2090         ((x) << S_FW_RSS_GLB_CONFIG_CMD_SYN4TUPENIPV4)
2091 #define F_FW_RSS_GLB_CONFIG_CMD_SYN4TUPENIPV4 \
2092         V_FW_RSS_GLB_CONFIG_CMD_SYN4TUPENIPV4(1U)
2093
2094 #define S_FW_RSS_GLB_CONFIG_CMD_SYN2TUPENIPV4 4
2095 #define V_FW_RSS_GLB_CONFIG_CMD_SYN2TUPENIPV4(x) \
2096         ((x) << S_FW_RSS_GLB_CONFIG_CMD_SYN2TUPENIPV4)
2097 #define F_FW_RSS_GLB_CONFIG_CMD_SYN2TUPENIPV4 \
2098         V_FW_RSS_GLB_CONFIG_CMD_SYN2TUPENIPV4(1U)
2099
2100 #define S_FW_RSS_GLB_CONFIG_CMD_OFDMAPEN 3
2101 #define V_FW_RSS_GLB_CONFIG_CMD_OFDMAPEN(x) \
2102         ((x) << S_FW_RSS_GLB_CONFIG_CMD_OFDMAPEN)
2103 #define F_FW_RSS_GLB_CONFIG_CMD_OFDMAPEN V_FW_RSS_GLB_CONFIG_CMD_OFDMAPEN(1U)
2104
2105 #define S_FW_RSS_GLB_CONFIG_CMD_TNLMAPEN 2
2106 #define V_FW_RSS_GLB_CONFIG_CMD_TNLMAPEN(x) \
2107         ((x) << S_FW_RSS_GLB_CONFIG_CMD_TNLMAPEN)
2108 #define F_FW_RSS_GLB_CONFIG_CMD_TNLMAPEN V_FW_RSS_GLB_CONFIG_CMD_TNLMAPEN(1U)
2109
2110 #define S_FW_RSS_GLB_CONFIG_CMD_TNLALLLKP 1
2111 #define V_FW_RSS_GLB_CONFIG_CMD_TNLALLLKP(x) \
2112         ((x) << S_FW_RSS_GLB_CONFIG_CMD_TNLALLLKP)
2113 #define F_FW_RSS_GLB_CONFIG_CMD_TNLALLLKP \
2114         V_FW_RSS_GLB_CONFIG_CMD_TNLALLLKP(1U)
2115
2116 #define S_FW_RSS_GLB_CONFIG_CMD_HASHTOEPLITZ 0
2117 #define V_FW_RSS_GLB_CONFIG_CMD_HASHTOEPLITZ(x) \
2118         ((x) << S_FW_RSS_GLB_CONFIG_CMD_HASHTOEPLITZ)
2119 #define F_FW_RSS_GLB_CONFIG_CMD_HASHTOEPLITZ \
2120         V_FW_RSS_GLB_CONFIG_CMD_HASHTOEPLITZ(1U)
2121
2122 struct fw_rss_vi_config_cmd {
2123         __be32 op_to_viid;
2124         __be32 retval_len16;
2125         union fw_rss_vi_config {
2126                 struct fw_rss_vi_config_manual {
2127                         __be64 r3;
2128                         __be64 r4;
2129                         __be64 r5;
2130                 } manual;
2131                 struct fw_rss_vi_config_basicvirtual {
2132                         __be32 r6;
2133                         __be32 defaultq_to_udpen;
2134                         __be64 r9;
2135                         __be64 r10;
2136                 } basicvirtual;
2137         } u;
2138 };
2139
2140 #define S_FW_RSS_VI_CONFIG_CMD_VIID     0
2141 #define M_FW_RSS_VI_CONFIG_CMD_VIID     0xfff
2142 #define V_FW_RSS_VI_CONFIG_CMD_VIID(x)  ((x) << S_FW_RSS_VI_CONFIG_CMD_VIID)
2143 #define G_FW_RSS_VI_CONFIG_CMD_VIID(x)  \
2144         (((x) >> S_FW_RSS_VI_CONFIG_CMD_VIID) & M_FW_RSS_VI_CONFIG_CMD_VIID)
2145
2146 #define S_FW_RSS_VI_CONFIG_CMD_DEFAULTQ         16
2147 #define M_FW_RSS_VI_CONFIG_CMD_DEFAULTQ         0x3ff
2148 #define V_FW_RSS_VI_CONFIG_CMD_DEFAULTQ(x)      \
2149         ((x) << S_FW_RSS_VI_CONFIG_CMD_DEFAULTQ)
2150 #define G_FW_RSS_VI_CONFIG_CMD_DEFAULTQ(x)      \
2151         (((x) >> S_FW_RSS_VI_CONFIG_CMD_DEFAULTQ) & \
2152          M_FW_RSS_VI_CONFIG_CMD_DEFAULTQ)
2153
2154 #define S_FW_RSS_VI_CONFIG_CMD_IP6FOURTUPEN     4
2155 #define M_FW_RSS_VI_CONFIG_CMD_IP6FOURTUPEN     0x1
2156 #define V_FW_RSS_VI_CONFIG_CMD_IP6FOURTUPEN(x)  \
2157         ((x) << S_FW_RSS_VI_CONFIG_CMD_IP6FOURTUPEN)
2158 #define G_FW_RSS_VI_CONFIG_CMD_IP6FOURTUPEN(x)  \
2159         (((x) >> S_FW_RSS_VI_CONFIG_CMD_IP6FOURTUPEN) & \
2160          M_FW_RSS_VI_CONFIG_CMD_IP6FOURTUPEN)
2161 #define F_FW_RSS_VI_CONFIG_CMD_IP6FOURTUPEN     \
2162         V_FW_RSS_VI_CONFIG_CMD_IP6FOURTUPEN(1U)
2163
2164 #define S_FW_RSS_VI_CONFIG_CMD_IP6TWOTUPEN      3
2165 #define M_FW_RSS_VI_CONFIG_CMD_IP6TWOTUPEN      0x1
2166 #define V_FW_RSS_VI_CONFIG_CMD_IP6TWOTUPEN(x)   \
2167         ((x) << S_FW_RSS_VI_CONFIG_CMD_IP6TWOTUPEN)
2168 #define G_FW_RSS_VI_CONFIG_CMD_IP6TWOTUPEN(x)   \
2169         (((x) >> S_FW_RSS_VI_CONFIG_CMD_IP6TWOTUPEN) & \
2170          M_FW_RSS_VI_CONFIG_CMD_IP6TWOTUPEN)
2171 #define F_FW_RSS_VI_CONFIG_CMD_IP6TWOTUPEN      \
2172         V_FW_RSS_VI_CONFIG_CMD_IP6TWOTUPEN(1U)
2173
2174 #define S_FW_RSS_VI_CONFIG_CMD_IP4FOURTUPEN     2
2175 #define M_FW_RSS_VI_CONFIG_CMD_IP4FOURTUPEN     0x1
2176 #define V_FW_RSS_VI_CONFIG_CMD_IP4FOURTUPEN(x)  \
2177         ((x) << S_FW_RSS_VI_CONFIG_CMD_IP4FOURTUPEN)
2178 #define G_FW_RSS_VI_CONFIG_CMD_IP4FOURTUPEN(x)  \
2179         (((x) >> S_FW_RSS_VI_CONFIG_CMD_IP4FOURTUPEN) & \
2180          M_FW_RSS_VI_CONFIG_CMD_IP4FOURTUPEN)
2181 #define F_FW_RSS_VI_CONFIG_CMD_IP4FOURTUPEN     \
2182         V_FW_RSS_VI_CONFIG_CMD_IP4FOURTUPEN(1U)
2183
2184 #define S_FW_RSS_VI_CONFIG_CMD_IP4TWOTUPEN      1
2185 #define M_FW_RSS_VI_CONFIG_CMD_IP4TWOTUPEN      0x1
2186 #define V_FW_RSS_VI_CONFIG_CMD_IP4TWOTUPEN(x)   \
2187         ((x) << S_FW_RSS_VI_CONFIG_CMD_IP4TWOTUPEN)
2188 #define G_FW_RSS_VI_CONFIG_CMD_IP4TWOTUPEN(x)   \
2189         (((x) >> S_FW_RSS_VI_CONFIG_CMD_IP4TWOTUPEN) & \
2190          M_FW_RSS_VI_CONFIG_CMD_IP4TWOTUPEN)
2191 #define F_FW_RSS_VI_CONFIG_CMD_IP4TWOTUPEN      \
2192         V_FW_RSS_VI_CONFIG_CMD_IP4TWOTUPEN(1U)
2193
2194 #define S_FW_RSS_VI_CONFIG_CMD_UDPEN    0
2195 #define M_FW_RSS_VI_CONFIG_CMD_UDPEN    0x1
2196 #define V_FW_RSS_VI_CONFIG_CMD_UDPEN(x) ((x) << S_FW_RSS_VI_CONFIG_CMD_UDPEN)
2197 #define G_FW_RSS_VI_CONFIG_CMD_UDPEN(x) \
2198         (((x) >> S_FW_RSS_VI_CONFIG_CMD_UDPEN) & M_FW_RSS_VI_CONFIG_CMD_UDPEN)
2199 #define F_FW_RSS_VI_CONFIG_CMD_UDPEN    V_FW_RSS_VI_CONFIG_CMD_UDPEN(1U)
2200
2201 struct fw_clip_cmd {
2202         __be32 op_to_write;
2203         __be32 alloc_to_len16;
2204         __be64 ip_hi;
2205         __be64 ip_lo;
2206         __be32 r4[2];
2207 };
2208
2209 #define S_FW_CLIP_CMD_ALLOC             31
2210 #define V_FW_CLIP_CMD_ALLOC(x)          ((x) << S_FW_CLIP_CMD_ALLOC)
2211 #define F_FW_CLIP_CMD_ALLOC             V_FW_CLIP_CMD_ALLOC(1U)
2212
2213 #define S_FW_CLIP_CMD_FREE              30
2214 #define V_FW_CLIP_CMD_FREE(x)           ((x) << S_FW_CLIP_CMD_FREE)
2215 #define F_FW_CLIP_CMD_FREE              V_FW_CLIP_CMD_FREE(1U)
2216
2217 /******************************************************************************
2218  *   D E B U G   C O M M A N D s
2219  ******************************************************/
2220
2221 struct fw_debug_cmd {
2222         __be32 op_type;
2223         __be32 len16_pkd;
2224         union fw_debug {
2225                 struct fw_debug_assert {
2226                         __be32 fcid;
2227                         __be32 line;
2228                         __be32 x;
2229                         __be32 y;
2230                         __u8   filename_0_7[8];
2231                         __u8   filename_8_15[8];
2232                         __be64 r3;
2233                 } assert;
2234                 struct fw_debug_prt {
2235                         __be16 dprtstridx;
2236                         __be16 r3[3];
2237                         __be32 dprtstrparam0;
2238                         __be32 dprtstrparam1;
2239                         __be32 dprtstrparam2;
2240                         __be32 dprtstrparam3;
2241                 } prt;
2242         } u;
2243 };
2244
2245 #define S_FW_DEBUG_CMD_TYPE     0
2246 #define M_FW_DEBUG_CMD_TYPE     0xff
2247 #define V_FW_DEBUG_CMD_TYPE(x)  ((x) << S_FW_DEBUG_CMD_TYPE)
2248 #define G_FW_DEBUG_CMD_TYPE(x)  \
2249         (((x) >> S_FW_DEBUG_CMD_TYPE) & M_FW_DEBUG_CMD_TYPE)
2250
2251 /******************************************************************************
2252  *   P C I E   F W   R E G I S T E R
2253  **************************************/
2254
2255 /*
2256  * Register definitions for the PCIE_FW register which the firmware uses
2257  * to retain status across RESETs.  This register should be considered
2258  * as a READ-ONLY register for Host Software and only to be used to
2259  * track firmware initialization/error state, etc.
2260  */
2261 #define S_PCIE_FW_ERR           31
2262 #define M_PCIE_FW_ERR           0x1
2263 #define V_PCIE_FW_ERR(x)        ((x) << S_PCIE_FW_ERR)
2264 #define G_PCIE_FW_ERR(x)        (((x) >> S_PCIE_FW_ERR) & M_PCIE_FW_ERR)
2265 #define F_PCIE_FW_ERR           V_PCIE_FW_ERR(1U)
2266
2267 #define S_PCIE_FW_INIT          30
2268 #define M_PCIE_FW_INIT          0x1
2269 #define V_PCIE_FW_INIT(x)       ((x) << S_PCIE_FW_INIT)
2270 #define G_PCIE_FW_INIT(x)       (((x) >> S_PCIE_FW_INIT) & M_PCIE_FW_INIT)
2271 #define F_PCIE_FW_INIT          V_PCIE_FW_INIT(1U)
2272
2273 #define S_PCIE_FW_HALT          29
2274 #define M_PCIE_FW_HALT          0x1
2275 #define V_PCIE_FW_HALT(x)       ((x) << S_PCIE_FW_HALT)
2276 #define G_PCIE_FW_HALT(x)       (((x) >> S_PCIE_FW_HALT) & M_PCIE_FW_HALT)
2277 #define F_PCIE_FW_HALT          V_PCIE_FW_HALT(1U)
2278
2279 #define S_PCIE_FW_EVAL          24
2280 #define M_PCIE_FW_EVAL          0x7
2281 #define V_PCIE_FW_EVAL(x)       ((x) << S_PCIE_FW_EVAL)
2282 #define G_PCIE_FW_EVAL(x)       (((x) >> S_PCIE_FW_EVAL) & M_PCIE_FW_EVAL)
2283
2284 #define S_PCIE_FW_MASTER_VLD    15
2285 #define M_PCIE_FW_MASTER_VLD    0x1
2286 #define V_PCIE_FW_MASTER_VLD(x) ((x) << S_PCIE_FW_MASTER_VLD)
2287 #define G_PCIE_FW_MASTER_VLD(x) \
2288         (((x) >> S_PCIE_FW_MASTER_VLD) & M_PCIE_FW_MASTER_VLD)
2289 #define F_PCIE_FW_MASTER_VLD    V_PCIE_FW_MASTER_VLD(1U)
2290
2291 #define S_PCIE_FW_MASTER        12
2292 #define M_PCIE_FW_MASTER        0x7
2293 #define V_PCIE_FW_MASTER(x)     ((x) << S_PCIE_FW_MASTER)
2294 #define G_PCIE_FW_MASTER(x)     (((x) >> S_PCIE_FW_MASTER) & M_PCIE_FW_MASTER)
2295
2296 /******************************************************************************
2297  *   B I N A R Y   H E A D E R   F O R M A T
2298  **********************************************/
2299
2300 /*
2301  * firmware binary header format
2302  */
2303 struct fw_hdr {
2304         __u8    ver;
2305         __u8    chip;                   /* terminator chip family */
2306         __be16  len512;                 /* bin length in units of 512-bytes */
2307         __be32  fw_ver;                 /* firmware version */
2308         __be32  tp_microcode_ver;       /* tcp processor microcode version */
2309         __u8    intfver_nic;
2310         __u8    intfver_vnic;
2311         __u8    intfver_ofld;
2312         __u8    intfver_ri;
2313         __u8    intfver_iscsipdu;
2314         __u8    intfver_iscsi;
2315         __u8    intfver_fcoepdu;
2316         __u8    intfver_fcoe;
2317         __u32   reserved2;
2318         __u32   reserved3;
2319         __u32   magic;                  /* runtime or bootstrap fw */
2320         __be32  flags;
2321         __be32  reserved6[23];
2322 };
2323
2324 #define S_FW_HDR_FW_VER_MAJOR   24
2325 #define M_FW_HDR_FW_VER_MAJOR   0xff
2326 #define V_FW_HDR_FW_VER_MAJOR(x) \
2327         ((x) << S_FW_HDR_FW_VER_MAJOR)
2328 #define G_FW_HDR_FW_VER_MAJOR(x) \
2329         (((x) >> S_FW_HDR_FW_VER_MAJOR) & M_FW_HDR_FW_VER_MAJOR)
2330
2331 #define S_FW_HDR_FW_VER_MINOR   16
2332 #define M_FW_HDR_FW_VER_MINOR   0xff
2333 #define V_FW_HDR_FW_VER_MINOR(x) \
2334         ((x) << S_FW_HDR_FW_VER_MINOR)
2335 #define G_FW_HDR_FW_VER_MINOR(x) \
2336         (((x) >> S_FW_HDR_FW_VER_MINOR) & M_FW_HDR_FW_VER_MINOR)
2337
2338 #define S_FW_HDR_FW_VER_MICRO   8
2339 #define M_FW_HDR_FW_VER_MICRO   0xff
2340 #define V_FW_HDR_FW_VER_MICRO(x) \
2341         ((x) << S_FW_HDR_FW_VER_MICRO)
2342 #define G_FW_HDR_FW_VER_MICRO(x) \
2343         (((x) >> S_FW_HDR_FW_VER_MICRO) & M_FW_HDR_FW_VER_MICRO)
2344
2345 #define S_FW_HDR_FW_VER_BUILD   0
2346 #define M_FW_HDR_FW_VER_BUILD   0xff
2347 #define V_FW_HDR_FW_VER_BUILD(x) \
2348         ((x) << S_FW_HDR_FW_VER_BUILD)
2349 #define G_FW_HDR_FW_VER_BUILD(x) \
2350         (((x) >> S_FW_HDR_FW_VER_BUILD) & M_FW_HDR_FW_VER_BUILD)
2351
2352 #endif /* _T4FW_INTERFACE_H_ */