drivers/net/cxgbe/cxgbe_main.c

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright(c) 2014-2015 Chelsio Communications.
   5  *   All rights reserved.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of Chelsio Communications nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #include <sys/queue.h>
  35 #include <stdio.h>
  36 #include <errno.h>
  37 #include <stdint.h>
  38 #include <string.h>
  39 #include <unistd.h>
  40 #include <stdarg.h>
  41 #include <inttypes.h>
  42 #include <netinet/in.h>
  43
  44 #include <rte_byteorder.h>
  45 #include <rte_common.h>
  46 #include <rte_cycles.h>
  47 #include <rte_interrupts.h>
  48 #include <rte_log.h>
  49 #include <rte_debug.h>
  50 #include <rte_pci.h>
  51 #include <rte_atomic.h>
  52 #include <rte_branch_prediction.h>
  53 #include <rte_memory.h>
  54 #include <rte_memzone.h>
  55 #include <rte_tailq.h>
  56 #include <rte_eal.h>
  57 #include <rte_alarm.h>
  58 #include <rte_ether.h>
  59 #include <rte_ethdev.h>
  60 #include <rte_atomic.h>
  61 #include <rte_malloc.h>
  62 #include <rte_random.h>
  63 #include <rte_dev.h>
  64
  65 #include "common.h"
  66 #include "t4_regs.h"
  67 #include "t4_msg.h"
  68 #include "cxgbe.h"
  69
  70 /*
  71  * Response queue handler for the FW event queue.
  72  */
  73 static int fwevtq_handler(struct sge_rspq *q, const __be64 *rsp,
  74                           __rte_unused const struct pkt_gl *gl)
  75 {
  76         u8 opcode = ((const struct rss_header *)rsp)->opcode;
  77
  78         rsp++;                                          /* skip RSS header */
  79
  80         /*
  81          * FW can send EGR_UPDATEs encapsulated in a CPL_FW4_MSG.
  82          */
  83         if (unlikely(opcode == CPL_FW4_MSG &&
  84                      ((const struct cpl_fw4_msg *)rsp)->type ==
  85                       FW_TYPE_RSSCPL)) {
  86                 rsp++;
  87                 opcode = ((const struct rss_header *)rsp)->opcode;
  88                 rsp++;
  89                 if (opcode != CPL_SGE_EGR_UPDATE) {
  90                         dev_err(q->adapter, "unexpected FW4/CPL %#x on FW event queue\n",
  91                                 opcode);
  92                         goto out;
  93                 }
  94         }
  95
  96         if (likely(opcode == CPL_SGE_EGR_UPDATE)) {
  97                 /* do nothing */
  98         } else if (opcode == CPL_FW6_MSG || opcode == CPL_FW4_MSG) {
  99                 const struct cpl_fw6_msg *msg = (const void *)rsp;
 100
 101                 t4_handle_fw_rpl(q->adapter, msg->data);
 102         } else {
 103                 dev_err(adapter, "unexpected CPL %#x on FW event queue\n",
 104                         opcode);
 105         }
 106 out:
 107         return 0;
 108 }
 109
 110 int setup_sge_fwevtq(struct adapter *adapter)
 111 {
 112         struct sge *s = &adapter->sge;
 113         int err = 0;
 114         int msi_idx = 0;
 115
 116         err = t4_sge_alloc_rxq(adapter, &s->fw_evtq, true, adapter->eth_dev,
 117                                msi_idx, NULL, fwevtq_handler, -1, NULL, 0,
 118                                rte_socket_id());
 119         return err;
 120 }
 121
 122 static int closest_timer(const struct sge *s, int time)
 123 {
 124         unsigned int i, match = 0;
 125         int delta, min_delta = INT_MAX;
 126
 127         for (i = 0; i < ARRAY_SIZE(s->timer_val); i++) {
 128                 delta = time - s->timer_val[i];
 129                 if (delta < 0)
 130                         delta = -delta;
 131                 if (delta < min_delta) {
 132                         min_delta = delta;
 133                         match = i;
 134                 }
 135         }
 136         return match;
 137 }
 138
 139 static int closest_thres(const struct sge *s, int thres)
 140 {
 141         unsigned int i, match = 0;
 142         int delta, min_delta = INT_MAX;
 143
 144         for (i = 0; i < ARRAY_SIZE(s->counter_val); i++) {
 145                 delta = thres - s->counter_val[i];
 146                 if (delta < 0)
 147                         delta = -delta;
 148                 if (delta < min_delta) {
 149                         min_delta = delta;
 150                         match = i;
 151                 }
 152         }
 153         return match;
 154 }
 155
 156 /**
 157  * cxgb4_set_rspq_intr_params - set a queue's interrupt holdoff parameters
 158  * @q: the Rx queue
 159  * @us: the hold-off time in us, or 0 to disable timer
 160  * @cnt: the hold-off packet count, or 0 to disable counter
 161  *
 162  * Sets an Rx queue's interrupt hold-off time and packet count.  At least
 163  * one of the two needs to be enabled for the queue to generate interrupts.
 164  */
 165 int cxgb4_set_rspq_intr_params(struct sge_rspq *q, unsigned int us,
 166                                unsigned int cnt)
 167 {
 168         struct adapter *adap = q->adapter;
 169         unsigned int timer_val;
 170
 171         if (cnt) {
 172                 int err;
 173                 u32 v, new_idx;
 174
 175                 new_idx = closest_thres(&adap->sge, cnt);
 176                 if (q->desc && q->pktcnt_idx != new_idx) {
 177                         /* the queue has already been created, update it */
 178                         v = V_FW_PARAMS_MNEM(FW_PARAMS_MNEM_DMAQ) |
 179                             V_FW_PARAMS_PARAM_X(
 180                             FW_PARAMS_PARAM_DMAQ_IQ_INTCNTTHRESH) |
 181                             V_FW_PARAMS_PARAM_YZ(q->cntxt_id);
 182                         err = t4_set_params(adap, adap->mbox, adap->pf, 0, 1,
 183                                             &v, &new_idx);
 184                         if (err)
 185                                 return err;
 186                 }
 187                 q->pktcnt_idx = new_idx;
 188         }
 189
 190         timer_val = (us == 0) ? X_TIMERREG_RESTART_COUNTER :
 191                                 closest_timer(&adap->sge, us);
 192
 193         if ((us | cnt) == 0)
 194                 q->intr_params = V_QINTR_TIMER_IDX(X_TIMERREG_UPDATE_CIDX);
 195         else
 196                 q->intr_params = V_QINTR_TIMER_IDX(timer_val) |
 197                                  V_QINTR_CNT_EN(cnt > 0);
 198         return 0;
 199 }
 200
 201 static inline bool is_x_1g_port(const struct link_config *lc)
 202 {
 203         return ((lc->supported & FW_PORT_CAP_SPEED_1G) != 0);
 204 }
 205
 206 static inline bool is_x_10g_port(const struct link_config *lc)
 207 {
 208         return ((lc->supported & FW_PORT_CAP_SPEED_10G) != 0 ||
 209                 (lc->supported & FW_PORT_CAP_SPEED_40G) != 0 ||
 210                 (lc->supported & FW_PORT_CAP_SPEED_100G) != 0);
 211 }
 212
 213 inline void init_rspq(struct adapter *adap, struct sge_rspq *q,
 214                       unsigned int us, unsigned int cnt,
 215                       unsigned int size, unsigned int iqe_size)
 216 {
 217         q->adapter = adap;
 218         cxgb4_set_rspq_intr_params(q, us, cnt);
 219         q->iqe_len = iqe_size;
 220         q->size = size;
 221 }
 222
 223 int cfg_queue_count(struct rte_eth_dev *eth_dev)
 224 {
 225         struct port_info *pi = (struct port_info *)(eth_dev->data->dev_private);
 226         struct adapter *adap = pi->adapter;
 227         struct sge *s = &adap->sge;
 228         unsigned int max_queues = s->max_ethqsets / adap->params.nports;
 229
 230         if ((eth_dev->data->nb_rx_queues < 1) ||
 231             (eth_dev->data->nb_tx_queues < 1))
 232                 return -EINVAL;
 233
 234         if ((eth_dev->data->nb_rx_queues > max_queues) ||
 235             (eth_dev->data->nb_tx_queues > max_queues))
 236                 return -EINVAL;
 237
 238         if (eth_dev->data->nb_rx_queues > pi->rss_size)
 239                 return -EINVAL;
 240
 241         /* We must configure RSS, since config has changed*/
 242         pi->flags &= ~PORT_RSS_DONE;
 243
 244         pi->n_rx_qsets = eth_dev->data->nb_rx_queues;
 245         pi->n_tx_qsets = eth_dev->data->nb_tx_queues;
 246
 247         return 0;
 248 }
 249
 250 void cfg_queues(struct rte_eth_dev *eth_dev)
 251 {
 252         struct rte_config *config = rte_eal_get_configuration();
 253         struct port_info *pi = (struct port_info *)(eth_dev->data->dev_private);
 254         struct adapter *adap = pi->adapter;
 255         struct sge *s = &adap->sge;
 256         unsigned int i, nb_ports = 0, qidx = 0;
 257         unsigned int q_per_port = 0;
 258
 259         if (!(adap->flags & CFG_QUEUES)) {
 260                 for_each_port(adap, i) {
 261                         struct port_info *tpi = adap2pinfo(adap, i);
 262
 263                         nb_ports += (is_x_10g_port(&tpi->link_cfg)) ||
 264                                      is_x_1g_port(&tpi->link_cfg) ? 1 : 0;
 265                 }
 266
 267                 /*
 268                  * We default up to # of cores queues per 1G/10G port.
 269                  */
 270                 if (nb_ports)
 271                         q_per_port = (MAX_ETH_QSETS -
 272                                      (adap->params.nports - nb_ports)) /
 273                                      nb_ports;
 274
 275                 if (q_per_port > config->lcore_count)
 276                         q_per_port = config->lcore_count;
 277
 278                 for_each_port(adap, i) {
 279                         struct port_info *pi = adap2pinfo(adap, i);
 280
 281                         pi->first_qset = qidx;
 282
 283                         /* Initially n_rx_qsets == n_tx_qsets */
 284                         pi->n_rx_qsets = (is_x_10g_port(&pi->link_cfg) ||
 285                                           is_x_1g_port(&pi->link_cfg)) ?
 286                                           q_per_port : 1;
 287                         pi->n_tx_qsets = pi->n_rx_qsets;
 288
 289                         if (pi->n_rx_qsets > pi->rss_size)
 290                                 pi->n_rx_qsets = pi->rss_size;
 291
 292                         qidx += pi->n_rx_qsets;
 293                 }
 294
 295                 s->max_ethqsets = qidx;
 296
 297                 for (i = 0; i < ARRAY_SIZE(s->ethrxq); i++) {
 298                         struct sge_eth_rxq *r = &s->ethrxq[i];
 299
 300                         init_rspq(adap, &r->rspq, 0, 0, 1024, 64);
 301                         r->usembufs = 1;
 302                         r->fl.size = (r->usembufs ? 1024 : 72);
 303                 }
 304
 305                 for (i = 0; i < ARRAY_SIZE(s->ethtxq); i++)
 306                         s->ethtxq[i].q.size = 1024;
 307
 308                 init_rspq(adap, &adap->sge.fw_evtq, 0, 0, 1024, 64);
 309                 adap->flags |= CFG_QUEUES;
 310         }
 311 }
 312
 313 void cxgbe_stats_get(struct port_info *pi, struct port_stats *stats)
 314 {
 315         t4_get_port_stats_offset(pi->adapter, pi->tx_chan, stats,
 316                                  &pi->stats_base);
 317 }
 318
 319 void cxgbe_stats_reset(struct port_info *pi)
 320 {
 321         t4_clr_port_stats(pi->adapter, pi->tx_chan);
 322 }
 323
 324 static void setup_memwin(struct adapter *adap)
 325 {
 326         u32 mem_win0_base;
 327
 328         /* For T5, only relative offset inside the PCIe BAR is passed */
 329         mem_win0_base = MEMWIN0_BASE;
 330
 331         /*
 332          * Set up memory window for accessing adapter memory ranges.  (Read
 333          * back MA register to ensure that changes propagate before we attempt
 334          * to use the new values.)
 335          */
 336         t4_write_reg(adap,
 337                      PCIE_MEM_ACCESS_REG(A_PCIE_MEM_ACCESS_BASE_WIN,
 338                                          MEMWIN_NIC),
 339                      mem_win0_base | V_BIR(0) |
 340                      V_WINDOW(ilog2(MEMWIN0_APERTURE) - X_WINDOW_SHIFT));
 341         t4_read_reg(adap,
 342                     PCIE_MEM_ACCESS_REG(A_PCIE_MEM_ACCESS_BASE_WIN,
 343                                         MEMWIN_NIC));
 344 }
 345
 346 static int init_rss(struct adapter *adap)
 347 {
 348         unsigned int i;
 349         int err;
 350
 351         err = t4_init_rss_mode(adap, adap->mbox);
 352         if (err)
 353                 return err;
 354
 355         for_each_port(adap, i) {
 356                 struct port_info *pi = adap2pinfo(adap, i);
 357
 358                 pi->rss = rte_zmalloc(NULL, pi->rss_size, 0);
 359                 if (!pi->rss)
 360                         return -ENOMEM;
 361         }
 362         return 0;
 363 }
 364
 365 static void print_port_info(struct adapter *adap)
 366 {
 367         int i;
 368         char buf[80];
 369         struct rte_pci_addr *loc = &adap->pdev->addr;
 370
 371         for_each_port(adap, i) {
 372                 const struct port_info *pi = &adap->port[i];
 373                 char *bufp = buf;
 374
 375                 if (pi->link_cfg.supported & FW_PORT_CAP_SPEED_100M)
 376                         bufp += sprintf(bufp, "100/");
 377                 if (pi->link_cfg.supported & FW_PORT_CAP_SPEED_1G)
 378                         bufp += sprintf(bufp, "1000/");
 379                 if (pi->link_cfg.supported & FW_PORT_CAP_SPEED_10G)
 380                         bufp += sprintf(bufp, "10G/");
 381                 if (pi->link_cfg.supported & FW_PORT_CAP_SPEED_40G)
 382                         bufp += sprintf(bufp, "40G/");
 383                 if (bufp != buf)
 384                         --bufp;
 385                 sprintf(bufp, "BASE-%s",
 386                         t4_get_port_type_description(
 387                                         (enum fw_port_type)pi->port_type));
 388
 389                 dev_info(adap,
 390                          " " PCI_PRI_FMT " Chelsio rev %d %s %s\n",
 391                          loc->domain, loc->bus, loc->devid, loc->function,
 392                          CHELSIO_CHIP_RELEASE(adap->params.chip), buf,
 393                          (adap->flags & USING_MSIX) ? " MSI-X" :
 394                          (adap->flags & USING_MSI) ? " MSI" : "");
 395         }
 396 }
 397
 398 /*
 399  * Tweak configuration based on system architecture, etc.  Most of these have
 400  * defaults assigned to them by Firmware Configuration Files (if we're using
 401  * them) but need to be explicitly set if we're using hard-coded
 402  * initialization. So these are essentially common tweaks/settings for
 403  * Configuration Files and hard-coded initialization ...
 404  */
 405 static int adap_init0_tweaks(struct adapter *adapter)
 406 {
 407         u8 rx_dma_offset;
 408
 409         /*
 410          * Fix up various Host-Dependent Parameters like Page Size, Cache
 411          * Line Size, etc.  The firmware default is for a 4KB Page Size and
 412          * 64B Cache Line Size ...
 413          */
 414         t4_fixup_host_params_compat(adapter, PAGE_SIZE, L1_CACHE_BYTES,
 415                                     T5_LAST_REV);
 416
 417         /*
 418          * Keep the chip default offset to deliver Ingress packets into our
 419          * DMA buffers to zero
 420          */
 421         rx_dma_offset = 0;
 422         t4_set_reg_field(adapter, A_SGE_CONTROL, V_PKTSHIFT(M_PKTSHIFT),
 423                          V_PKTSHIFT(rx_dma_offset));
 424
 425         /*
 426          * Don't include the "IP Pseudo Header" in CPL_RX_PKT checksums: Linux
 427          * adds the pseudo header itself.
 428          */
 429         t4_tp_wr_bits_indirect(adapter, A_TP_INGRESS_CONFIG,
 430                                F_CSUM_HAS_PSEUDO_HDR, 0);
 431
 432         return 0;
 433 }
 434
 435 /*
 436  * Attempt to initialize the adapter via a Firmware Configuration File.
 437  */
 438 static int adap_init0_config(struct adapter *adapter, int reset)
 439 {
 440         struct fw_caps_config_cmd caps_cmd;
 441         unsigned long mtype = 0, maddr = 0;
 442         u32 finiver, finicsum, cfcsum;
 443         int ret;
 444         int config_issued = 0;
 445         int cfg_addr;
 446         char config_name[20];
 447
 448         /*
 449          * Reset device if necessary.
 450          */
 451         if (reset) {
 452                 ret = t4_fw_reset(adapter, adapter->mbox,
 453                                   F_PIORSTMODE | F_PIORST);
 454                 if (ret < 0) {
 455                         dev_warn(adapter, "Firmware reset failed, error %d\n",
 456                                  -ret);
 457                         goto bye;
 458                 }
 459         }
 460
 461         cfg_addr = t4_flash_cfg_addr(adapter);
 462         if (cfg_addr < 0) {
 463                 ret = cfg_addr;
 464                 dev_warn(adapter, "Finding address for firmware config file in flash failed, error %d\n",
 465                          -ret);
 466                 goto bye;
 467         }
 468
 469         strcpy(config_name, "On Flash");
 470         mtype = FW_MEMTYPE_CF_FLASH;
 471         maddr = cfg_addr;
 472
 473         /*
 474          * Issue a Capability Configuration command to the firmware to get it
 475          * to parse the Configuration File.  We don't use t4_fw_config_file()
 476          * because we want the ability to modify various features after we've
 477          * processed the configuration file ...
 478          */
 479         memset(&caps_cmd, 0, sizeof(caps_cmd));
 480         caps_cmd.op_to_write = cpu_to_be32(V_FW_CMD_OP(FW_CAPS_CONFIG_CMD) |
 481                                            F_FW_CMD_REQUEST | F_FW_CMD_READ);
 482         caps_cmd.cfvalid_to_len16 =
 483                 cpu_to_be32(F_FW_CAPS_CONFIG_CMD_CFVALID |
 484                             V_FW_CAPS_CONFIG_CMD_MEMTYPE_CF(mtype) |
 485                             V_FW_CAPS_CONFIG_CMD_MEMADDR64K_CF(maddr >> 16) |
 486                             FW_LEN16(caps_cmd));
 487         ret = t4_wr_mbox(adapter, adapter->mbox, &caps_cmd, sizeof(caps_cmd),
 488                          &caps_cmd);
 489         /*
 490          * If the CAPS_CONFIG failed with an ENOENT (for a Firmware
 491          * Configuration File in FLASH), our last gasp effort is to use the
 492          * Firmware Configuration File which is embedded in the firmware.  A
 493          * very few early versions of the firmware didn't have one embedded
 494          * but we can ignore those.
 495          */
 496         if (ret == -ENOENT) {
 497                 dev_info(adapter, "%s: Going for embedded config in firmware..\n",
 498                          __func__);
 499
 500                 memset(&caps_cmd, 0, sizeof(caps_cmd));
 501                 caps_cmd.op_to_write =
 502                         cpu_to_be32(V_FW_CMD_OP(FW_CAPS_CONFIG_CMD) |
 503                                     F_FW_CMD_REQUEST | F_FW_CMD_READ);
 504                 caps_cmd.cfvalid_to_len16 = cpu_to_be32(FW_LEN16(caps_cmd));
 505                 ret = t4_wr_mbox(adapter, adapter->mbox, &caps_cmd,
 506                                  sizeof(caps_cmd), &caps_cmd);
 507                 strcpy(config_name, "Firmware Default");
 508         }
 509
 510         config_issued = 1;
 511         if (ret < 0)
 512                 goto bye;
 513
 514         finiver = be32_to_cpu(caps_cmd.finiver);
 515         finicsum = be32_to_cpu(caps_cmd.finicsum);
 516         cfcsum = be32_to_cpu(caps_cmd.cfcsum);
 517         if (finicsum != cfcsum)
 518                 dev_warn(adapter, "Configuration File checksum mismatch: [fini] csum=%#x, computed csum=%#x\n",
 519                          finicsum, cfcsum);
 520
 521         /*
 522          * If we're a pure NIC driver then disable all offloading facilities.
 523          * This will allow the firmware to optimize aspects of the hardware
 524          * configuration which will result in improved performance.
 525          */
 526         caps_cmd.niccaps &= cpu_to_be16(~(FW_CAPS_CONFIG_NIC_HASHFILTER |
 527                                           FW_CAPS_CONFIG_NIC_ETHOFLD));
 528         caps_cmd.toecaps = 0;
 529         caps_cmd.iscsicaps = 0;
 530         caps_cmd.rdmacaps = 0;
 531         caps_cmd.fcoecaps = 0;
 532
 533         /*
 534          * And now tell the firmware to use the configuration we just loaded.
 535          */
 536         caps_cmd.op_to_write = cpu_to_be32(V_FW_CMD_OP(FW_CAPS_CONFIG_CMD) |
 537                                            F_FW_CMD_REQUEST | F_FW_CMD_WRITE);
 538         caps_cmd.cfvalid_to_len16 = htonl(FW_LEN16(caps_cmd));
 539         ret = t4_wr_mbox(adapter, adapter->mbox, &caps_cmd, sizeof(caps_cmd),
 540                          NULL);
 541         if (ret < 0) {
 542                 dev_warn(adapter, "Unable to finalize Firmware Capabilities %d\n",
 543                          -ret);
 544                 goto bye;
 545         }
 546
 547         /*
 548          * Tweak configuration based on system architecture, etc.
 549          */
 550         ret = adap_init0_tweaks(adapter);
 551         if (ret < 0) {
 552                 dev_warn(adapter, "Unable to do init0-tweaks %d\n", -ret);
 553                 goto bye;
 554         }
 555
 556         /*
 557          * And finally tell the firmware to initialize itself using the
 558          * parameters from the Configuration File.
 559          */
 560         ret = t4_fw_initialize(adapter, adapter->mbox);
 561         if (ret < 0) {
 562                 dev_warn(adapter, "Initializing Firmware failed, error %d\n",
 563                          -ret);
 564                 goto bye;
 565         }
 566
 567         /*
 568          * Return successfully and note that we're operating with parameters
 569          * not supplied by the driver, rather than from hard-wired
 570          * initialization constants burried in the driver.
 571          */
 572         dev_info(adapter,
 573                  "Successfully configured using Firmware Configuration File \"%s\", version %#x, computed checksum %#x\n",
 574                  config_name, finiver, cfcsum);
 575
 576         return 0;
 577
 578         /*
 579          * Something bad happened.  Return the error ...  (If the "error"
 580          * is that there's no Configuration File on the adapter we don't
 581          * want to issue a warning since this is fairly common.)
 582          */
 583 bye:
 584         if (config_issued && ret != -ENOENT)
 585                 dev_warn(adapter, "\"%s\" configuration file error %d\n",
 586                          config_name, -ret);
 587
 588         dev_debug(adapter, "%s: returning ret = %d ..\n", __func__, ret);
 589         return ret;
 590 }
 591
 592 static int adap_init0(struct adapter *adap)
 593 {
 594         int ret = 0;
 595         u32 v, port_vec;
 596         enum dev_state state;
 597         u32 params[7], val[7];
 598         int reset = 1;
 599         int mbox = adap->mbox;
 600
 601         /*
 602          * Contact FW, advertising Master capability.
 603          */
 604         ret = t4_fw_hello(adap, adap->mbox, adap->mbox, MASTER_MAY, &state);
 605         if (ret < 0) {
 606                 dev_err(adap, "%s: could not connect to FW, error %d\n",
 607                         __func__, -ret);
 608                 goto bye;
 609         }
 610
 611         CXGBE_DEBUG_MBOX(adap, "%s: adap->mbox = %d; ret = %d\n", __func__,
 612                          adap->mbox, ret);
 613
 614         if (ret == mbox)
 615                 adap->flags |= MASTER_PF;
 616
 617         if (state == DEV_STATE_INIT) {
 618                 /*
 619                  * Force halt and reset FW because a previous instance may have
 620                  * exited abnormally without properly shutting down
 621                  */
 622                 ret = t4_fw_halt(adap, adap->mbox, reset);
 623                 if (ret < 0) {
 624                         dev_err(adap, "Failed to halt. Exit.\n");
 625                         goto bye;
 626                 }
 627
 628                 ret = t4_fw_restart(adap, adap->mbox, reset);
 629                 if (ret < 0) {
 630                         dev_err(adap, "Failed to restart. Exit.\n");
 631                         goto bye;
 632                 }
 633                 state = (enum dev_state)((unsigned)state & ~DEV_STATE_INIT);
 634         }
 635
 636         t4_get_fw_version(adap, &adap->params.fw_vers);
 637         t4_get_tp_version(adap, &adap->params.tp_vers);
 638
 639         dev_info(adap, "fw: %u.%u.%u.%u, TP: %u.%u.%u.%u\n",
 640                  G_FW_HDR_FW_VER_MAJOR(adap->params.fw_vers),
 641                  G_FW_HDR_FW_VER_MINOR(adap->params.fw_vers),
 642                  G_FW_HDR_FW_VER_MICRO(adap->params.fw_vers),
 643                  G_FW_HDR_FW_VER_BUILD(adap->params.fw_vers),
 644                  G_FW_HDR_FW_VER_MAJOR(adap->params.tp_vers),
 645                  G_FW_HDR_FW_VER_MINOR(adap->params.tp_vers),
 646                  G_FW_HDR_FW_VER_MICRO(adap->params.tp_vers),
 647                  G_FW_HDR_FW_VER_BUILD(adap->params.tp_vers));
 648
 649         ret = t4_get_core_clock(adap, &adap->params.vpd);
 650         if (ret < 0) {
 651                 dev_err(adap, "%s: could not get core clock, error %d\n",
 652                         __func__, -ret);
 653                 goto bye;
 654         }
 655
 656         /*
 657          * Find out what ports are available to us.  Note that we need to do
 658          * this before calling adap_init0_no_config() since it needs nports
 659          * and portvec ...
 660          */
 661         v = V_FW_PARAMS_MNEM(FW_PARAMS_MNEM_DEV) |
 662             V_FW_PARAMS_PARAM_X(FW_PARAMS_PARAM_DEV_PORTVEC);
 663         ret = t4_query_params(adap, adap->mbox, adap->pf, 0, 1, &v, &port_vec);
 664         if (ret < 0) {
 665                 dev_err(adap, "%s: failure in t4_queury_params; error = %d\n",
 666                         __func__, ret);
 667                 goto bye;
 668         }
 669
 670         adap->params.nports = hweight32(port_vec);
 671         adap->params.portvec = port_vec;
 672
 673         dev_debug(adap, "%s: adap->params.nports = %u\n", __func__,
 674                   adap->params.nports);
 675
 676         /*
 677          * If the firmware is initialized already (and we're not forcing a
 678          * master initialization), note that we're living with existing
 679          * adapter parameters.  Otherwise, it's time to try initializing the
 680          * adapter ...
 681          */
 682         if (state == DEV_STATE_INIT) {
 683                 dev_info(adap, "Coming up as %s: Adapter already initialized\n",
 684                          adap->flags & MASTER_PF ? "MASTER" : "SLAVE");
 685         } else {
 686                 dev_info(adap, "Coming up as MASTER: Initializing adapter\n");
 687
 688                 ret = adap_init0_config(adap, reset);
 689                 if (ret == -ENOENT) {
 690                         dev_err(adap,
 691                                 "No Configuration File present on adapter. Using hard-wired configuration parameters.\n");
 692                         goto bye;
 693                 }
 694         }
 695         if (ret < 0) {
 696                 dev_err(adap, "could not initialize adapter, error %d\n", -ret);
 697                 goto bye;
 698         }
 699
 700         /*
 701          * Give the SGE code a chance to pull in anything that it needs ...
 702          * Note that this must be called after we retrieve our VPD parameters
 703          * in order to know how to convert core ticks to seconds, etc.
 704          */
 705         ret = t4_sge_init(adap);
 706         if (ret < 0) {
 707                 dev_err(adap, "t4_sge_init failed with error %d\n",
 708                         -ret);
 709                 goto bye;
 710         }
 711
 712         /*
 713          * Grab some of our basic fundamental operating parameters.
 714          */
 715 #define FW_PARAM_DEV(param) \
 716         (V_FW_PARAMS_MNEM(FW_PARAMS_MNEM_DEV) | \
 717          V_FW_PARAMS_PARAM_X(FW_PARAMS_PARAM_DEV_##param))
 718
 719 #define FW_PARAM_PFVF(param) \
 720         (V_FW_PARAMS_MNEM(FW_PARAMS_MNEM_PFVF) | \
 721          V_FW_PARAMS_PARAM_X(FW_PARAMS_PARAM_PFVF_##param) |  \
 722          V_FW_PARAMS_PARAM_Y(0) | \
 723          V_FW_PARAMS_PARAM_Z(0))
 724
 725         /* If we're running on newer firmware, let it know that we're
 726          * prepared to deal with encapsulated CPL messages.  Older
 727          * firmware won't understand this and we'll just get
 728          * unencapsulated messages ...
 729          */
 730         params[0] = FW_PARAM_PFVF(CPLFW4MSG_ENCAP);
 731         val[0] = 1;
 732         (void)t4_set_params(adap, adap->mbox, adap->pf, 0, 1, params, val);
 733
 734         /*
 735          * Find out whether we're allowed to use the T5+ ULPTX MEMWRITE DSGL
 736          * capability.  Earlier versions of the firmware didn't have the
 737          * ULPTX_MEMWRITE_DSGL so we'll interpret a query failure as no
 738          * permission to use ULPTX MEMWRITE DSGL.
 739          */
 740         if (is_t4(adap->params.chip)) {
 741                 adap->params.ulptx_memwrite_dsgl = false;
 742         } else {
 743                 params[0] = FW_PARAM_DEV(ULPTX_MEMWRITE_DSGL);
 744                 ret = t4_query_params(adap, adap->mbox, adap->pf, 0,
 745                                       1, params, val);
 746                 adap->params.ulptx_memwrite_dsgl = (ret == 0 && val[0] != 0);
 747         }
 748
 749         /*
 750          * The MTU/MSS Table is initialized by now, so load their values.  If
 751          * we're initializing the adapter, then we'll make any modifications
 752          * we want to the MTU/MSS Table and also initialize the congestion
 753          * parameters.
 754          */
 755         t4_read_mtu_tbl(adap, adap->params.mtus, NULL);
 756         if (state != DEV_STATE_INIT) {
 757                 int i;
 758
 759                 /*
 760                  * The default MTU Table contains values 1492 and 1500.
 761                  * However, for TCP, it's better to have two values which are
 762                  * a multiple of 8 +/- 4 bytes apart near this popular MTU.
 763                  * This allows us to have a TCP Data Payload which is a
 764                  * multiple of 8 regardless of what combination of TCP Options
 765                  * are in use (always a multiple of 4 bytes) which is
 766                  * important for performance reasons.  For instance, if no
 767                  * options are in use, then we have a 20-byte IP header and a
 768                  * 20-byte TCP header.  In this case, a 1500-byte MSS would
 769                  * result in a TCP Data Payload of 1500 - 40 == 1460 bytes
 770                  * which is not a multiple of 8.  So using an MSS of 1488 in
 771                  * this case results in a TCP Data Payload of 1448 bytes which
 772                  * is a multiple of 8.  On the other hand, if 12-byte TCP Time
 773                  * Stamps have been negotiated, then an MTU of 1500 bytes
 774                  * results in a TCP Data Payload of 1448 bytes which, as
 775                  * above, is a multiple of 8 bytes ...
 776                  */
 777                 for (i = 0; i < NMTUS; i++)
 778                         if (adap->params.mtus[i] == 1492) {
 779                                 adap->params.mtus[i] = 1488;
 780                                 break;
 781                         }
 782
 783                 t4_load_mtus(adap, adap->params.mtus, adap->params.a_wnd,
 784                              adap->params.b_wnd);
 785         }
 786         t4_init_sge_params(adap);
 787         t4_init_tp_params(adap);
 788
 789         adap->params.drv_memwin = MEMWIN_NIC;
 790         adap->flags |= FW_OK;
 791         dev_debug(adap, "%s: returning zero..\n", __func__);
 792         return 0;
 793
 794         /*
 795          * Something bad happened.  If a command timed out or failed with EIO
 796          * FW does not operate within its spec or something catastrophic
 797          * happened to HW/FW, stop issuing commands.
 798          */
 799 bye:
 800         if (ret != -ETIMEDOUT && ret != -EIO)
 801                 t4_fw_bye(adap, adap->mbox);
 802         return ret;
 803 }
 804
 805 /**
 806  * t4_os_portmod_changed - handle port module changes
 807  * @adap: the adapter associated with the module change
 808  * @port_id: the port index whose module status has changed
 809  *
 810  * This is the OS-dependent handler for port module changes.  It is
 811  * invoked when a port module is removed or inserted for any OS-specific
 812  * processing.
 813  */
 814 void t4_os_portmod_changed(const struct adapter *adap, int port_id)
 815 {
 816         static const char * const mod_str[] = {
 817                 NULL, "LR", "SR", "ER", "passive DA", "active DA", "LRM"
 818         };
 819
 820         const struct port_info *pi = &adap->port[port_id];
 821
 822         if (pi->mod_type == FW_PORT_MOD_TYPE_NONE)
 823                 dev_info(adap, "Port%d: port module unplugged\n", pi->port_id);
 824         else if (pi->mod_type < ARRAY_SIZE(mod_str))
 825                 dev_info(adap, "Port%d: %s port module inserted\n", pi->port_id,
 826                          mod_str[pi->mod_type]);
 827         else if (pi->mod_type == FW_PORT_MOD_TYPE_NOTSUPPORTED)
 828                 dev_info(adap, "Port%d: unsupported optical port module inserted\n",
 829                          pi->port_id);
 830         else if (pi->mod_type == FW_PORT_MOD_TYPE_UNKNOWN)
 831                 dev_info(adap, "Port%d: unknown port module inserted, forcing TWINAX\n",
 832                          pi->port_id);
 833         else if (pi->mod_type == FW_PORT_MOD_TYPE_ERROR)
 834                 dev_info(adap, "Port%d: transceiver module error\n",
 835                          pi->port_id);
 836         else
 837                 dev_info(adap, "Port%d: unknown module type %d inserted\n",
 838                          pi->port_id, pi->mod_type);
 839 }
 840
 841 /**
 842  * link_start - enable a port
 843  * @dev: the port to enable
 844  *
 845  * Performs the MAC and PHY actions needed to enable a port.
 846  */
 847 int link_start(struct port_info *pi)
 848 {
 849         struct adapter *adapter = pi->adapter;
 850         int ret;
 851
 852         /*
 853          * We do not set address filters and promiscuity here, the stack does
 854          * that step explicitly.
 855          */
 856         ret = t4_set_rxmode(adapter, adapter->mbox, pi->viid, 1500, -1, -1,
 857                             -1, 1, true);
 858         if (ret == 0) {
 859                 ret = t4_change_mac(adapter, adapter->mbox, pi->viid,
 860                                     pi->xact_addr_filt,
 861                                     (u8 *)&pi->eth_dev->data->mac_addrs[0],
 862                                     true, true);
 863                 if (ret >= 0) {
 864                         pi->xact_addr_filt = ret;
 865                         ret = 0;
 866                 }
 867         }
 868         if (ret == 0)
 869                 ret = t4_link_l1cfg(adapter, adapter->mbox, pi->tx_chan,
 870                                     &pi->link_cfg);
 871         if (ret == 0) {
 872                 /*
 873                  * Enabling a Virtual Interface can result in an interrupt
 874                  * during the processing of the VI Enable command and, in some
 875                  * paths, result in an attempt to issue another command in the
 876                  * interrupt context.  Thus, we disable interrupts during the
 877                  * course of the VI Enable command ...
 878                  */
 879                 ret = t4_enable_vi_params(adapter, adapter->mbox, pi->viid,
 880                                           true, true, false);
 881         }
 882         return ret;
 883 }
 884
 885 /**
 886  * cxgb4_write_rss - write the RSS table for a given port
 887  * @pi: the port
 888  * @queues: array of queue indices for RSS
 889  *
 890  * Sets up the portion of the HW RSS table for the port's VI to distribute
 891  * packets to the Rx queues in @queues.
 892  */
 893 int cxgb4_write_rss(const struct port_info *pi, const u16 *queues)
 894 {
 895         u16 *rss;
 896         int i, err;
 897         struct adapter *adapter = pi->adapter;
 898         const struct sge_eth_rxq *rxq;
 899
 900         /*  Should never be called before setting up sge eth rx queues */
 901         BUG_ON(!(adapter->flags & FULL_INIT_DONE));
 902
 903         rxq = &adapter->sge.ethrxq[pi->first_qset];
 904         rss = rte_zmalloc(NULL, pi->rss_size * sizeof(u16), 0);
 905         if (!rss)
 906                 return -ENOMEM;
 907
 908         /* map the queue indices to queue ids */
 909         for (i = 0; i < pi->rss_size; i++, queues++)
 910                 rss[i] = rxq[*queues].rspq.abs_id;
 911
 912         err = t4_config_rss_range(adapter, adapter->pf, pi->viid, 0,
 913                                   pi->rss_size, rss, pi->rss_size);
 914         /*
 915          * If Tunnel All Lookup isn't specified in the global RSS
 916          * Configuration, then we need to specify a default Ingress
 917          * Queue for any ingress packets which aren't hashed.  We'll
 918          * use our first ingress queue ...
 919          */
 920         if (!err)
 921                 err = t4_config_vi_rss(adapter, adapter->mbox, pi->viid,
 922                                        F_FW_RSS_VI_CONFIG_CMD_IP6FOURTUPEN |
 923                                        F_FW_RSS_VI_CONFIG_CMD_IP6TWOTUPEN |
 924                                        F_FW_RSS_VI_CONFIG_CMD_IP4FOURTUPEN |
 925                                        F_FW_RSS_VI_CONFIG_CMD_IP4TWOTUPEN |
 926                                        F_FW_RSS_VI_CONFIG_CMD_UDPEN,
 927                                        rss[0]);
 928         rte_free(rss);
 929         return err;
 930 }
 931
 932 /**
 933  * setup_rss - configure RSS
 934  * @adapter: the adapter
 935  *
 936  * Sets up RSS to distribute packets to multiple receive queues.  We
 937  * configure the RSS CPU lookup table to distribute to the number of HW
 938  * receive queues, and the response queue lookup table to narrow that
 939  * down to the response queues actually configured for each port.
 940  * We always configure the RSS mapping for all ports since the mapping
 941  * table has plenty of entries.
 942  */
 943 int setup_rss(struct port_info *pi)
 944 {
 945         int j, err;
 946         struct adapter *adapter = pi->adapter;
 947
 948         dev_debug(adapter, "%s:  pi->rss_size = %u; pi->n_rx_qsets = %u\n",
 949                   __func__, pi->rss_size, pi->n_rx_qsets);
 950
 951         if (!pi->flags & PORT_RSS_DONE) {
 952                 if (adapter->flags & FULL_INIT_DONE) {
 953                         /* Fill default values with equal distribution */
 954                         for (j = 0; j < pi->rss_size; j++)
 955                                 pi->rss[j] = j % pi->n_rx_qsets;
 956
 957                         err = cxgb4_write_rss(pi, pi->rss);
 958                         if (err)
 959                                 return err;
 960                         pi->flags |= PORT_RSS_DONE;
 961                 }
 962         }
 963         return 0;
 964 }
 965
 966 /*
 967  * Enable NAPI scheduling and interrupt generation for all Rx queues.
 968  */
 969 static void enable_rx(struct adapter *adap)
 970 {
 971         struct sge *s = &adap->sge;
 972         struct sge_rspq *q = &s->fw_evtq;
 973         int i, j;
 974
 975         /* 0-increment GTS to start the timer and enable interrupts */
 976         t4_write_reg(adap, MYPF_REG(A_SGE_PF_GTS),
 977                      V_SEINTARM(q->intr_params) |
 978                      V_INGRESSQID(q->cntxt_id));
 979
 980         for_each_port(adap, i) {
 981                 const struct port_info *pi = &adap->port[i];
 982                 struct rte_eth_dev *eth_dev = pi->eth_dev;
 983
 984                 for (j = 0; j < eth_dev->data->nb_rx_queues; j++) {
 985                         q = eth_dev->data->rx_queues[j];
 986
 987                         /*
 988                          * 0-increment GTS to start the timer and enable
 989                          * interrupts
 990                          */
 991                         t4_write_reg(adap, MYPF_REG(A_SGE_PF_GTS),
 992                                      V_SEINTARM(q->intr_params) |
 993                                      V_INGRESSQID(q->cntxt_id));
 994                 }
 995         }
 996 }
 997
 998 /**
 999  * cxgb_up - enable the adapter
1000  * @adap: adapter being enabled
1001  *
1002  * Called when the first port is enabled, this function performs the
1003  * actions necessary to make an adapter operational, such as completing
1004  * the initialization of HW modules, and enabling interrupts.
1005  */
1006 int cxgbe_up(struct adapter *adap)
1007 {
1008         enable_rx(adap);
1009         t4_sge_tx_monitor_start(adap);
1010         t4_intr_enable(adap);
1011         adap->flags |= FULL_INIT_DONE;
1012
1013         /* TODO: deadman watchdog ?? */
1014         return 0;
1015 }
1016
1017 /*
1018  * Close the port
1019  */
1020 int cxgbe_down(struct port_info *pi)
1021 {
1022         struct adapter *adapter = pi->adapter;
1023         int err = 0;
1024
1025         err = t4_enable_vi(adapter, adapter->mbox, pi->viid, false, false);
1026         if (err) {
1027                 dev_err(adapter, "%s: disable_vi failed: %d\n", __func__, err);
1028                 return err;
1029         }
1030
1031         t4_reset_link_config(adapter, pi->port_id);
1032         return 0;
1033 }
1034
1035 /*
1036  * Release resources when all the ports have been stopped.
1037  */
1038 void cxgbe_close(struct adapter *adapter)
1039 {
1040         struct port_info *pi;
1041         int i;
1042
1043         if (adapter->flags & FULL_INIT_DONE) {
1044                 t4_intr_disable(adapter);
1045                 t4_sge_tx_monitor_stop(adapter);
1046                 t4_free_sge_resources(adapter);
1047                 for_each_port(adapter, i) {
1048                         pi = adap2pinfo(adapter, i);
1049                         if (pi->viid != 0)
1050                                 t4_free_vi(adapter, adapter->mbox,
1051                                            adapter->pf, 0, pi->viid);
1052                         rte_free(pi->eth_dev->data->mac_addrs);
1053                 }
1054                 adapter->flags &= ~FULL_INIT_DONE;
1055         }
1056
1057         if (adapter->flags & FW_OK)
1058                 t4_fw_bye(adapter, adapter->mbox);
1059 }
1060
1061 int cxgbe_probe(struct adapter *adapter)
1062 {
1063         struct port_info *pi;
1064         int func, i;
1065         int err = 0;
1066
1067         func = G_SOURCEPF(t4_read_reg(adapter, A_PL_WHOAMI));
1068         adapter->mbox = func;
1069         adapter->pf = func;
1070
1071         t4_os_lock_init(&adapter->mbox_lock);
1072         TAILQ_INIT(&adapter->mbox_list);
1073
1074         err = t4_prep_adapter(adapter);
1075         if (err)
1076                 return err;
1077
1078         setup_memwin(adapter);
1079         err = adap_init0(adapter);
1080         if (err) {
1081                 dev_err(adapter, "%s: Adapter initialization failed, error %d\n",
1082                         __func__, err);
1083                 goto out_free;
1084         }
1085
1086         if (!is_t4(adapter->params.chip)) {
1087                 /*
1088                  * The userspace doorbell BAR is split evenly into doorbell
1089                  * regions, each associated with an egress queue.  If this
1090                  * per-queue region is large enough (at least UDBS_SEG_SIZE)
1091                  * then it can be used to submit a tx work request with an
1092                  * implied doorbell.  Enable write combining on the BAR if
1093                  * there is room for such work requests.
1094                  */
1095                 int s_qpp, qpp, num_seg;
1096
1097                 s_qpp = (S_QUEUESPERPAGEPF0 +
1098                         (S_QUEUESPERPAGEPF1 - S_QUEUESPERPAGEPF0) *
1099                         adapter->pf);
1100                 qpp = 1 << ((t4_read_reg(adapter,
1101                                 A_SGE_EGRESS_QUEUES_PER_PAGE_PF) >> s_qpp)
1102                                 & M_QUEUESPERPAGEPF0);
1103                 num_seg = PAGE_SIZE / UDBS_SEG_SIZE;
1104                 if (qpp > num_seg)
1105                         dev_warn(adapter, "Incorrect SGE EGRESS QUEUES_PER_PAGE configuration, continuing in debug mode\n");
1106
1107                 adapter->bar2 = (void *)adapter->pdev->mem_resource[2].addr;
1108                 if (!adapter->bar2) {
1109                         dev_err(adapter, "cannot map device bar2 region\n");
1110                         err = -ENOMEM;
1111                         goto out_free;
1112                 }
1113                 t4_write_reg(adapter, A_SGE_STAT_CFG, V_STATSOURCE_T5(7) |
1114                              V_STATMODE(0));
1115         }
1116
1117         for_each_port(adapter, i) {
1118                 char name[RTE_ETH_NAME_MAX_LEN];
1119                 struct rte_eth_dev_data *data = NULL;
1120                 const unsigned int numa_node = rte_socket_id();
1121
1122                 pi = &adapter->port[i];
1123                 pi->adapter = adapter;
1124                 pi->xact_addr_filt = -1;
1125                 pi->port_id = i;
1126
1127                 snprintf(name, sizeof(name), "cxgbe%d",
1128                          adapter->eth_dev->data->port_id + i);
1129
1130                 if (i == 0) {
1131                         /* First port is already allocated by DPDK */
1132                         pi->eth_dev = adapter->eth_dev;
1133                         goto allocate_mac;
1134                 }
1135
1136                 /*
1137                  * now do all data allocation - for eth_dev structure,
1138                  * and internal (private) data for the remaining ports
1139                  */
1140
1141                 /* reserve an ethdev entry */
1142                 pi->eth_dev = rte_eth_dev_allocate(name, RTE_ETH_DEV_PCI);
1143                 if (!pi->eth_dev)
1144                         goto out_free;
1145
1146                 data = rte_zmalloc_socket(name, sizeof(*data), 0, numa_node);
1147                 if (!data)
1148                         goto out_free;
1149
1150                 data->port_id = adapter->eth_dev->data->port_id + i;
1151
1152                 pi->eth_dev->data = data;
1153
1154 allocate_mac:
1155                 pi->eth_dev->pci_dev = adapter->pdev;
1156                 pi->eth_dev->data->dev_private = pi;
1157                 pi->eth_dev->driver = adapter->eth_dev->driver;
1158                 pi->eth_dev->dev_ops = adapter->eth_dev->dev_ops;
1159                 pi->eth_dev->tx_pkt_burst = adapter->eth_dev->tx_pkt_burst;
1160                 pi->eth_dev->rx_pkt_burst = adapter->eth_dev->rx_pkt_burst;
1161                 TAILQ_INIT(&pi->eth_dev->link_intr_cbs);
1162
1163                 pi->eth_dev->data->mac_addrs = rte_zmalloc(name,
1164                                                            ETHER_ADDR_LEN, 0);
1165                 if (!pi->eth_dev->data->mac_addrs) {
1166                         dev_err(adapter, "%s: Mem allocation failed for storing mac addr, aborting\n",
1167                                 __func__);
1168                         err = -1;
1169                         goto out_free;
1170                 }
1171         }
1172
1173         if (adapter->flags & FW_OK) {
1174                 err = t4_port_init(adapter, adapter->mbox, adapter->pf, 0);
1175                 if (err) {
1176                         dev_err(adapter, "%s: t4_port_init failed with err %d\n",
1177                                 __func__, err);
1178                         goto out_free;
1179                 }
1180         }
1181
1182         cfg_queues(adapter->eth_dev);
1183
1184         print_port_info(adapter);
1185
1186         err = init_rss(adapter);
1187         if (err)
1188                 goto out_free;
1189
1190         return 0;
1191
1192 out_free:
1193         for_each_port(adapter, i) {
1194                 pi = adap2pinfo(adapter, i);
1195                 if (pi->viid != 0)
1196                         t4_free_vi(adapter, adapter->mbox, adapter->pf,
1197                                    0, pi->viid);
1198                 /* Skip first port since it'll be de-allocated by DPDK */
1199                 if (i == 0)
1200                         continue;
1201                 if (pi->eth_dev->data)
1202                         rte_free(pi->eth_dev->data);
1203         }
1204
1205         if (adapter->flags & FW_OK)
1206                 t4_fw_bye(adapter, adapter->mbox);
1207         return -err;
1208 }