drivers/net/ena/ena_ethdev.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright (c) 2015-2020 Amazon.com, Inc. or its affiliates.
   3  * All rights reserved.
   4  */
   5
   6 #ifndef _ENA_ETHDEV_H_
   7 #define _ENA_ETHDEV_H_
   8
   9 #include <rte_cycles.h>
  10 #include <rte_pci.h>
  11 #include <rte_bus_pci.h>
  12 #include <rte_timer.h>
  13
  14 #include "ena_com.h"
  15
  16 #define ENA_REGS_BAR    0
  17 #define ENA_MEM_BAR     2
  18
  19 #define ENA_MAX_NUM_QUEUES      128
  20 #define ENA_MIN_FRAME_LEN       64
  21 #define ENA_NAME_MAX_LEN        20
  22 #define ENA_PKT_MAX_BUFS        17
  23 #define ENA_RX_BUF_MIN_SIZE     1400
  24 #define ENA_DEFAULT_RING_SIZE   1024
  25
  26 #define ENA_MIN_MTU             128
  27
  28 #define ENA_MMIO_DISABLE_REG_READ       BIT(0)
  29
  30 #define ENA_WD_TIMEOUT_SEC      3
  31 #define ENA_DEVICE_KALIVE_TIMEOUT (ENA_WD_TIMEOUT_SEC * rte_get_timer_hz())
  32
  33 struct ena_adapter;
  34
  35 enum ena_ring_type {
  36         ENA_RING_TYPE_RX = 1,
  37         ENA_RING_TYPE_TX = 2,
  38 };
  39
  40 struct ena_tx_buffer {
  41         struct rte_mbuf *mbuf;
  42         unsigned int tx_descs;
  43         unsigned int num_of_bufs;
  44         struct ena_com_buf bufs[ENA_PKT_MAX_BUFS];
  45 };
  46
  47 struct ena_calc_queue_size_ctx {
  48         struct ena_com_dev_get_features_ctx *get_feat_ctx;
  49         struct ena_com_dev *ena_dev;
  50         u32 max_rx_queue_size;
  51         u32 max_tx_queue_size;
  52         u16 max_tx_sgl_size;
  53         u16 max_rx_sgl_size;
  54 };
  55
  56 struct ena_stats_tx {
  57         u64 cnt;
  58         u64 bytes;
  59         u64 prepare_ctx_err;
  60         u64 linearize;
  61         u64 linearize_failed;
  62         u64 tx_poll;
  63         u64 doorbells;
  64         u64 bad_req_id;
  65         u64 available_desc;
  66 };
  67
  68 struct ena_stats_rx {
  69         u64 cnt;
  70         u64 bytes;
  71         u64 refill_partial;
  72         u64 bad_csum;
  73         u64 mbuf_alloc_fail;
  74         u64 bad_desc_num;
  75         u64 bad_req_id;
  76 };
  77
  78 struct ena_ring {
  79         u16 next_to_use;
  80         u16 next_to_clean;
  81
  82         enum ena_ring_type type;
  83         enum ena_admin_placement_policy_type tx_mem_queue_type;
  84         /* Holds the empty requests for TX/RX OOO completions */
  85         union {
  86                 uint16_t *empty_tx_reqs;
  87                 uint16_t *empty_rx_reqs;
  88         };
  89
  90         union {
  91                 struct ena_tx_buffer *tx_buffer_info; /* contex of tx packet */
  92                 struct rte_mbuf **rx_buffer_info; /* contex of rx packet */
  93         };
  94         struct rte_mbuf **rx_refill_buffer;
  95         unsigned int ring_size; /* number of tx/rx_buffer_info's entries */
  96
  97         struct ena_com_io_cq *ena_com_io_cq;
  98         struct ena_com_io_sq *ena_com_io_sq;
  99
 100         struct ena_com_rx_buf_info ena_bufs[ENA_PKT_MAX_BUFS]
 101                                                 __rte_cache_aligned;
 102
 103         struct rte_mempool *mb_pool;
 104         unsigned int port_id;
 105         unsigned int id;
 106         /* Max length PMD can push to device for LLQ */
 107         uint8_t tx_max_header_size;
 108         int configured;
 109
 110         uint8_t *push_buf_intermediate_buf;
 111
 112         struct ena_adapter *adapter;
 113         uint64_t offloads;
 114         u16 sgl_size;
 115
 116         bool disable_meta_caching;
 117
 118         union {
 119                 struct ena_stats_rx rx_stats;
 120                 struct ena_stats_tx tx_stats;
 121         };
 122
 123         unsigned int numa_socket_id;
 124 } __rte_cache_aligned;
 125
 126 enum ena_adapter_state {
 127         ENA_ADAPTER_STATE_FREE    = 0,
 128         ENA_ADAPTER_STATE_INIT    = 1,
 129         ENA_ADAPTER_STATE_RUNNING = 2,
 130         ENA_ADAPTER_STATE_STOPPED = 3,
 131         ENA_ADAPTER_STATE_CONFIG  = 4,
 132         ENA_ADAPTER_STATE_CLOSED  = 5,
 133 };
 134
 135 struct ena_driver_stats {
 136         rte_atomic64_t ierrors;
 137         rte_atomic64_t oerrors;
 138         rte_atomic64_t rx_nombuf;
 139         u64 rx_drops;
 140 };
 141
 142 struct ena_stats_dev {
 143         u64 wd_expired;
 144         u64 dev_start;
 145         u64 dev_stop;
 146         /*
 147          * Tx drops cannot be reported as the driver statistic, because DPDK
 148          * rte_eth_stats structure isn't providing appropriate field for that.
 149          * As a workaround it is being published as an extended statistic.
 150          */
 151         u64 tx_drops;
 152 };
 153
 154 struct ena_offloads {
 155         bool tso4_supported;
 156         bool tx_csum_supported;
 157         bool rx_csum_supported;
 158 };
 159
 160 /* board specific private data structure */
 161 struct ena_adapter {
 162         /* OS defined structs */
 163         struct rte_pci_device *pdev;
 164         struct rte_eth_dev_data *rte_eth_dev_data;
 165         struct rte_eth_dev *rte_dev;
 166
 167         struct ena_com_dev ena_dev __rte_cache_aligned;
 168
 169         /* TX */
 170         struct ena_ring tx_ring[ENA_MAX_NUM_QUEUES] __rte_cache_aligned;
 171         u32 max_tx_ring_size;
 172         u16 max_tx_sgl_size;
 173
 174         /* RX */
 175         struct ena_ring rx_ring[ENA_MAX_NUM_QUEUES] __rte_cache_aligned;
 176         u32 max_rx_ring_size;
 177         u16 max_rx_sgl_size;
 178
 179         u32 max_num_io_queues;
 180         u16 max_mtu;
 181         struct ena_offloads offloads;
 182
 183         int id_number;
 184         char name[ENA_NAME_MAX_LEN];
 185         u8 mac_addr[RTE_ETHER_ADDR_LEN];
 186
 187         void *regs;
 188         void *dev_mem_base;
 189
 190         struct ena_driver_stats *drv_stats;
 191         enum ena_adapter_state state;
 192
 193         uint64_t tx_supported_offloads;
 194         uint64_t tx_selected_offloads;
 195         uint64_t rx_supported_offloads;
 196         uint64_t rx_selected_offloads;
 197
 198         bool link_status;
 199
 200         enum ena_regs_reset_reason_types reset_reason;
 201
 202         struct rte_timer timer_wd;
 203         uint64_t timestamp_wd;
 204         uint64_t keep_alive_timeout;
 205
 206         struct ena_stats_dev dev_stats;
 207
 208         bool trigger_reset;
 209
 210         bool wd_state;
 211
 212         bool use_large_llq_hdr;
 213 };
 214
 215 #endif /* _ENA_ETHDEV_H_ */