drivers/net/ice/base/ice_adminq_cmd.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(c) 2001-2018
   3  */
   4
   5 #ifndef _ICE_ADMINQ_CMD_H_
   6 #define _ICE_ADMINQ_CMD_H_
   7
   8 /* This header file defines the Admin Queue commands, error codes and
   9  * descriptor format. It is shared between Firmware and Software.
  10  */
  11
  12
  13 #define ICE_MAX_VSI                     768
  14 #define ICE_AQC_TOPO_MAX_LEVEL_NUM      0x9
  15 #define ICE_AQ_SET_MAC_FRAME_SIZE_MAX   9728
  16
  17
  18 struct ice_aqc_generic {
  19         __le32 param0;
  20         __le32 param1;
  21         __le32 addr_high;
  22         __le32 addr_low;
  23 };
  24
  25
  26 /* Get version (direct 0x0001) */
  27 struct ice_aqc_get_ver {
  28         __le32 rom_ver;
  29         __le32 fw_build;
  30         u8 fw_branch;
  31         u8 fw_major;
  32         u8 fw_minor;
  33         u8 fw_patch;
  34         u8 api_branch;
  35         u8 api_major;
  36         u8 api_minor;
  37         u8 api_patch;
  38 };
  39
  40
  41
  42 /* Queue Shutdown (direct 0x0003) */
  43 struct ice_aqc_q_shutdown {
  44         __le32 driver_unloading;
  45 #define ICE_AQC_DRIVER_UNLOADING        BIT(0)
  46         u8 reserved[12];
  47 };
  48
  49
  50
  51
  52 /* Request resource ownership (direct 0x0008)
  53  * Release resource ownership (direct 0x0009)
  54  */
  55 struct ice_aqc_req_res {
  56         __le16 res_id;
  57 #define ICE_AQC_RES_ID_NVM              1
  58 #define ICE_AQC_RES_ID_SDP              2
  59 #define ICE_AQC_RES_ID_CHNG_LOCK        3
  60 #define ICE_AQC_RES_ID_GLBL_LOCK        4
  61         __le16 access_type;
  62 #define ICE_AQC_RES_ACCESS_READ         1
  63 #define ICE_AQC_RES_ACCESS_WRITE        2
  64
  65         /* Upon successful completion, FW writes this value and driver is
  66          * expected to release resource before timeout. This value is provided
  67          * in milliseconds.
  68          */
  69         __le32 timeout;
  70 #define ICE_AQ_RES_NVM_READ_DFLT_TIMEOUT_MS     3000
  71 #define ICE_AQ_RES_NVM_WRITE_DFLT_TIMEOUT_MS    180000
  72 #define ICE_AQ_RES_CHNG_LOCK_DFLT_TIMEOUT_MS    1000
  73 #define ICE_AQ_RES_GLBL_LOCK_DFLT_TIMEOUT_MS    3000
  74         /* For SDP: pin ID of the SDP */
  75         __le32 res_number;
  76         /* Status is only used for ICE_AQC_RES_ID_GLBL_LOCK */
  77         __le16 status;
  78 #define ICE_AQ_RES_GLBL_SUCCESS         0
  79 #define ICE_AQ_RES_GLBL_IN_PROG         1
  80 #define ICE_AQ_RES_GLBL_DONE            2
  81         u8 reserved[2];
  82 };
  83
  84
  85 /* Get function capabilities (indirect 0x000A)
  86  * Get device capabilities (indirect 0x000B)
  87  */
  88 struct ice_aqc_list_caps {
  89         u8 cmd_flags;
  90         u8 pf_index;
  91         u8 reserved[2];
  92         __le32 count;
  93         __le32 addr_high;
  94         __le32 addr_low;
  95 };
  96
  97
  98 /* Device/Function buffer entry, repeated per reported capability */
  99 struct ice_aqc_list_caps_elem {
 100         __le16 cap;
 101 #define ICE_AQC_CAPS_VALID_FUNCTIONS                    0x0005
 102 #define ICE_AQC_CAPS_VSI                                0x0017
 103 #define ICE_AQC_CAPS_RSS                                0x0040
 104 #define ICE_AQC_CAPS_RXQS                               0x0041
 105 #define ICE_AQC_CAPS_TXQS                               0x0042
 106 #define ICE_AQC_CAPS_MSIX                               0x0043
 107 #define ICE_AQC_CAPS_MAX_MTU                            0x0047
 108
 109         u8 major_ver;
 110         u8 minor_ver;
 111         /* Number of resources described by this capability */
 112         __le32 number;
 113         /* Only meaningful for some types of resources */
 114         __le32 logical_id;
 115         /* Only meaningful for some types of resources */
 116         __le32 phys_id;
 117         __le64 rsvd1;
 118         __le64 rsvd2;
 119 };
 120
 121
 122 /* Manage MAC address, read command - indirect (0x0107)
 123  * This struct is also used for the response
 124  */
 125 struct ice_aqc_manage_mac_read {
 126         __le16 flags; /* Zeroed by device driver */
 127 #define ICE_AQC_MAN_MAC_LAN_ADDR_VALID          BIT(4)
 128 #define ICE_AQC_MAN_MAC_SAN_ADDR_VALID          BIT(5)
 129 #define ICE_AQC_MAN_MAC_PORT_ADDR_VALID         BIT(6)
 130 #define ICE_AQC_MAN_MAC_WOL_ADDR_VALID          BIT(7)
 131 #define ICE_AQC_MAN_MAC_READ_S                  4
 132 #define ICE_AQC_MAN_MAC_READ_M                  (0xF << ICE_AQC_MAN_MAC_READ_S)
 133         u8 lport_num;
 134         u8 lport_num_valid;
 135 #define ICE_AQC_MAN_MAC_PORT_NUM_IS_VALID       BIT(0)
 136         u8 num_addr; /* Used in response */
 137         u8 reserved[3];
 138         __le32 addr_high;
 139         __le32 addr_low;
 140 };
 141
 142
 143 /* Response buffer format for manage MAC read command */
 144 struct ice_aqc_manage_mac_read_resp {
 145         u8 lport_num;
 146         u8 addr_type;
 147 #define ICE_AQC_MAN_MAC_ADDR_TYPE_LAN           0
 148 #define ICE_AQC_MAN_MAC_ADDR_TYPE_WOL           1
 149         u8 mac_addr[ETH_ALEN];
 150 };
 151
 152
 153 /* Manage MAC address, write command - direct (0x0108) */
 154 struct ice_aqc_manage_mac_write {
 155         u8 port_num;
 156         u8 flags;
 157 #define ICE_AQC_MAN_MAC_WR_MC_MAG_EN            BIT(0)
 158 #define ICE_AQC_MAN_MAC_WR_WOL_LAA_PFR_KEEP     BIT(1)
 159 #define ICE_AQC_MAN_MAC_WR_S            6
 160 #define ICE_AQC_MAN_MAC_WR_M            (3 << ICE_AQC_MAN_MAC_WR_S)
 161 #define ICE_AQC_MAN_MAC_UPDATE_LAA      0
 162 #define ICE_AQC_MAN_MAC_UPDATE_LAA_WOL  (BIT(0) << ICE_AQC_MAN_MAC_WR_S)
 163         /* High 16 bits of MAC address in big endian order */
 164         __be16 sah;
 165         /* Low 32 bits of MAC address in big endian order */
 166         __be32 sal;
 167         __le32 addr_high;
 168         __le32 addr_low;
 169 };
 170
 171
 172 /* Clear PXE Command and response (direct 0x0110) */
 173 struct ice_aqc_clear_pxe {
 174         u8 rx_cnt;
 175 #define ICE_AQC_CLEAR_PXE_RX_CNT                0x2
 176         u8 reserved[15];
 177 };
 178
 179
 180 /* Configure No-Drop Policy Command (direct 0x0112) */
 181 struct ice_aqc_config_no_drop_policy {
 182         u8 opts;
 183 #define ICE_AQC_FORCE_NO_DROP                   BIT(0)
 184         u8 rsvd[15];
 185 };
 186
 187 /* Get switch configuration (0x0200) */
 188 struct ice_aqc_get_sw_cfg {
 189         /* Reserved for command and copy of request flags for response */
 190         __le16 flags;
 191         /* First desc in case of command and next_elem in case of response
 192          * In case of response, if it is not zero, means all the configuration
 193          * was not returned and new command shall be sent with this value in
 194          * the 'first desc' field
 195          */
 196         __le16 element;
 197         /* Reserved for command, only used for response */
 198         __le16 num_elems;
 199         __le16 rsvd;
 200         __le32 addr_high;
 201         __le32 addr_low;
 202 };
 203
 204
 205 /* Each entry in the response buffer is of the following type: */
 206 struct ice_aqc_get_sw_cfg_resp_elem {
 207         /* VSI/Port Number */
 208         __le16 vsi_port_num;
 209 #define ICE_AQC_GET_SW_CONF_RESP_VSI_PORT_NUM_S 0
 210 #define ICE_AQC_GET_SW_CONF_RESP_VSI_PORT_NUM_M \
 211                         (0x3FF << ICE_AQC_GET_SW_CONF_RESP_VSI_PORT_NUM_S)
 212 #define ICE_AQC_GET_SW_CONF_RESP_TYPE_S 14
 213 #define ICE_AQC_GET_SW_CONF_RESP_TYPE_M (0x3 << ICE_AQC_GET_SW_CONF_RESP_TYPE_S)
 214 #define ICE_AQC_GET_SW_CONF_RESP_PHYS_PORT      0
 215 #define ICE_AQC_GET_SW_CONF_RESP_VIRT_PORT      1
 216 #define ICE_AQC_GET_SW_CONF_RESP_VSI            2
 217
 218         /* SWID VSI/Port belongs to */
 219         __le16 swid;
 220
 221         /* Bit 14..0 : PF/VF number VSI belongs to
 222          * Bit 15 : VF indication bit
 223          */
 224         __le16 pf_vf_num;
 225 #define ICE_AQC_GET_SW_CONF_RESP_FUNC_NUM_S     0
 226 #define ICE_AQC_GET_SW_CONF_RESP_FUNC_NUM_M     \
 227                                 (0x7FFF << ICE_AQC_GET_SW_CONF_RESP_FUNC_NUM_S)
 228 #define ICE_AQC_GET_SW_CONF_RESP_IS_VF          BIT(15)
 229 };
 230
 231
 232 /* The response buffer is as follows. Note that the length of the
 233  * elements array varies with the length of the command response.
 234  */
 235 struct ice_aqc_get_sw_cfg_resp {
 236         struct ice_aqc_get_sw_cfg_resp_elem elements[1];
 237 };
 238
 239
 240
 241 /* These resource type defines are used for all switch resource
 242  * commands where a resource type is required, such as:
 243  * Get Resource Allocation command (indirect 0x0204)
 244  * Allocate Resources command (indirect 0x0208)
 245  * Free Resources command (indirect 0x0209)
 246  * Get Allocated Resource Descriptors Command (indirect 0x020A)
 247  */
 248 #define ICE_AQC_RES_TYPE_VEB_COUNTER                    0x00
 249 #define ICE_AQC_RES_TYPE_VLAN_COUNTER                   0x01
 250 #define ICE_AQC_RES_TYPE_MIRROR_RULE                    0x02
 251 #define ICE_AQC_RES_TYPE_VSI_LIST_REP                   0x03
 252 #define ICE_AQC_RES_TYPE_VSI_LIST_PRUNE                 0x04
 253 #define ICE_AQC_RES_TYPE_RECIPE                         0x05
 254 #define ICE_AQC_RES_TYPE_PROFILE                        0x06
 255 #define ICE_AQC_RES_TYPE_SWID                           0x07
 256 #define ICE_AQC_RES_TYPE_VSI                            0x08
 257 #define ICE_AQC_RES_TYPE_FLU                            0x09
 258 #define ICE_AQC_RES_TYPE_WIDE_TABLE_1                   0x0A
 259 #define ICE_AQC_RES_TYPE_WIDE_TABLE_2                   0x0B
 260 #define ICE_AQC_RES_TYPE_WIDE_TABLE_4                   0x0C
 261 #define ICE_AQC_RES_TYPE_GLOBAL_RSS_HASH                0x20
 262 #define ICE_AQC_RES_TYPE_FDIR_COUNTER_BLOCK             0x21
 263 #define ICE_AQC_RES_TYPE_FDIR_GUARANTEED_ENTRIES        0x22
 264 #define ICE_AQC_RES_TYPE_FDIR_SHARED_ENTRIES            0x23
 265 #define ICE_AQC_RES_TYPE_FLEX_DESC_PROG                 0x30
 266 #define ICE_AQC_RES_TYPE_SWITCH_PROF_BLDR_PROFID        0x48
 267 #define ICE_AQC_RES_TYPE_SWITCH_PROF_BLDR_TCAM          0x49
 268 #define ICE_AQC_RES_TYPE_ACL_PROF_BLDR_PROFID           0x50
 269 #define ICE_AQC_RES_TYPE_ACL_PROF_BLDR_TCAM             0x51
 270 #define ICE_AQC_RES_TYPE_FD_PROF_BLDR_PROFID            0x58
 271 #define ICE_AQC_RES_TYPE_FD_PROF_BLDR_TCAM              0x59
 272 #define ICE_AQC_RES_TYPE_HASH_PROF_BLDR_PROFID          0x60
 273 #define ICE_AQC_RES_TYPE_HASH_PROF_BLDR_TCAM            0x61
 274 /* Resource types 0x62-67 are reserved for Hash profile builder */
 275 #define ICE_AQC_RES_TYPE_QHASH_PROF_BLDR_PROFID         0x68
 276 #define ICE_AQC_RES_TYPE_QHASH_PROF_BLDR_TCAM           0x69
 277
 278 #define ICE_AQC_RES_TYPE_FLAG_SHARED                    BIT(7)
 279 #define ICE_AQC_RES_TYPE_FLAG_SCAN_BOTTOM               BIT(12)
 280 #define ICE_AQC_RES_TYPE_FLAG_IGNORE_INDEX              BIT(13)
 281
 282 #define ICE_AQC_RES_TYPE_FLAG_DEDICATED                 0x00
 283
 284 #define ICE_AQC_RES_TYPE_S      0
 285 #define ICE_AQC_RES_TYPE_M      (0x07F << ICE_AQC_RES_TYPE_S)
 286
 287 /* Get Resource Allocation command (indirect 0x0204) */
 288 struct ice_aqc_get_res_alloc {
 289         __le16 resp_elem_num; /* Used in response, reserved in command */
 290         u8 reserved[6];
 291         __le32 addr_high;
 292         __le32 addr_low;
 293 };
 294
 295 /* Get Resource Allocation Response Buffer per response */
 296 struct ice_aqc_get_res_resp_elem {
 297         __le16 res_type; /* Types defined above cmd 0x0204 */
 298         __le16 total_capacity; /* Resources available to all PF's */
 299         __le16 total_function; /* Resources allocated for a PF */
 300         __le16 total_shared; /* Resources allocated as shared */
 301         __le16 total_free; /* Resources un-allocated/not reserved by any PF */
 302 };
 303
 304 /* Buffer for Get Resource command */
 305 struct ice_aqc_get_res_resp {
 306         /* Number of resource entries to be calculated using
 307          * datalen/sizeof(struct ice_aqc_cmd_resp)).
 308          * Value of 'datalen' gets updated as part of response.
 309          */
 310         struct ice_aqc_get_res_resp_elem elem[1];
 311 };
 312
 313
 314 /* Allocate Resources command (indirect 0x0208)
 315  * Free Resources command (indirect 0x0209)
 316  */
 317 struct ice_aqc_alloc_free_res_cmd {
 318         __le16 num_entries; /* Number of Resource entries */
 319         u8 reserved[6];
 320         __le32 addr_high;
 321         __le32 addr_low;
 322 };
 323
 324
 325 /* Resource descriptor */
 326 struct ice_aqc_res_elem {
 327         union {
 328                 __le16 sw_resp;
 329                 __le16 flu_resp;
 330         } e;
 331 };
 332
 333
 334 /* Buffer for Allocate/Free Resources commands */
 335 struct ice_aqc_alloc_free_res_elem {
 336         __le16 res_type; /* Types defined above cmd 0x0204 */
 337 #define ICE_AQC_RES_TYPE_VSI_PRUNE_LIST_S       8
 338 #define ICE_AQC_RES_TYPE_VSI_PRUNE_LIST_M       \
 339                                 (0xF << ICE_AQC_RES_TYPE_VSI_PRUNE_LIST_S)
 340         __le16 num_elems;
 341         struct ice_aqc_res_elem elem[1];
 342 };
 343
 344
 345 /* Get Allocated Resource Descriptors Command (indirect 0x020A) */
 346 struct ice_aqc_get_allocd_res_desc {
 347         union {
 348                 struct {
 349                         __le16 res; /* Types defined above cmd 0x0204 */
 350                         __le16 first_desc;
 351                         __le32 reserved;
 352                 } cmd;
 353                 struct {
 354                         __le16 res;
 355                         __le16 next_desc;
 356                         __le16 num_desc;
 357                         __le16 reserved;
 358                 } resp;
 359         } ops;
 360         __le32 addr_high;
 361         __le32 addr_low;
 362 };
 363
 364 struct ice_aqc_get_allocd_res_desc_resp {
 365         struct ice_aqc_res_elem elem[1];
 366 };
 367
 368
 369 /* Add VSI (indirect 0x0210)
 370  * Update VSI (indirect 0x0211)
 371  * Get VSI (indirect 0x0212)
 372  * Free VSI (indirect 0x0213)
 373  */
 374 struct ice_aqc_add_get_update_free_vsi {
 375         __le16 vsi_num;
 376 #define ICE_AQ_VSI_NUM_S        0
 377 #define ICE_AQ_VSI_NUM_M        (0x03FF << ICE_AQ_VSI_NUM_S)
 378 #define ICE_AQ_VSI_IS_VALID     BIT(15)
 379         __le16 cmd_flags;
 380 #define ICE_AQ_VSI_KEEP_ALLOC   0x1
 381         u8 vf_id;
 382         u8 reserved;
 383         __le16 vsi_flags;
 384 #define ICE_AQ_VSI_TYPE_S       0
 385 #define ICE_AQ_VSI_TYPE_M       (0x3 << ICE_AQ_VSI_TYPE_S)
 386 #define ICE_AQ_VSI_TYPE_VF      0x0
 387 #define ICE_AQ_VSI_TYPE_VMDQ2   0x1
 388 #define ICE_AQ_VSI_TYPE_PF      0x2
 389 #define ICE_AQ_VSI_TYPE_EMP_MNG 0x3
 390         __le32 addr_high;
 391         __le32 addr_low;
 392 };
 393
 394
 395 /* Response descriptor for:
 396  * Add VSI (indirect 0x0210)
 397  * Update VSI (indirect 0x0211)
 398  * Free VSI (indirect 0x0213)
 399  */
 400 struct ice_aqc_add_update_free_vsi_resp {
 401         __le16 vsi_num;
 402         __le16 ext_status;
 403         __le16 vsi_used;
 404         __le16 vsi_free;
 405         __le32 addr_high;
 406         __le32 addr_low;
 407 };
 408
 409
 410 struct ice_aqc_get_vsi_resp {
 411         __le16 vsi_num;
 412         u8 vf_id;
 413         /* The vsi_flags field uses the ICE_AQ_VSI_TYPE_* defines for values.
 414          * These are found above in struct ice_aqc_add_get_update_free_vsi.
 415          */
 416         u8 vsi_flags;
 417         __le16 vsi_used;
 418         __le16 vsi_free;
 419         __le32 addr_high;
 420         __le32 addr_low;
 421 };
 422
 423
 424 struct ice_aqc_vsi_props {
 425         __le16 valid_sections;
 426 #define ICE_AQ_VSI_PROP_SW_VALID                BIT(0)
 427 #define ICE_AQ_VSI_PROP_SECURITY_VALID          BIT(1)
 428 #define ICE_AQ_VSI_PROP_VLAN_VALID              BIT(2)
 429 #define ICE_AQ_VSI_PROP_OUTER_TAG_VALID         BIT(3)
 430 #define ICE_AQ_VSI_PROP_INGRESS_UP_VALID        BIT(4)
 431 #define ICE_AQ_VSI_PROP_EGRESS_UP_VALID         BIT(5)
 432 #define ICE_AQ_VSI_PROP_RXQ_MAP_VALID           BIT(6)
 433 #define ICE_AQ_VSI_PROP_Q_OPT_VALID             BIT(7)
 434 #define ICE_AQ_VSI_PROP_OUTER_UP_VALID          BIT(8)
 435 #define ICE_AQ_VSI_PROP_FLOW_DIR_VALID          BIT(11)
 436 #define ICE_AQ_VSI_PROP_PASID_VALID             BIT(12)
 437         /* switch section */
 438         u8 sw_id;
 439         u8 sw_flags;
 440 #define ICE_AQ_VSI_SW_FLAG_ALLOW_LB             BIT(5)
 441 #define ICE_AQ_VSI_SW_FLAG_LOCAL_LB             BIT(6)
 442 #define ICE_AQ_VSI_SW_FLAG_SRC_PRUNE            BIT(7)
 443         u8 sw_flags2;
 444 #define ICE_AQ_VSI_SW_FLAG_RX_PRUNE_EN_S        0
 445 #define ICE_AQ_VSI_SW_FLAG_RX_PRUNE_EN_M        \
 446                                 (0xF << ICE_AQ_VSI_SW_FLAG_RX_PRUNE_EN_S)
 447 #define ICE_AQ_VSI_SW_FLAG_RX_VLAN_PRUNE_ENA    BIT(0)
 448 #define ICE_AQ_VSI_SW_FLAG_LAN_ENA              BIT(4)
 449         u8 veb_stat_id;
 450 #define ICE_AQ_VSI_SW_VEB_STAT_ID_S             0
 451 #define ICE_AQ_VSI_SW_VEB_STAT_ID_M     (0x1F << ICE_AQ_VSI_SW_VEB_STAT_ID_S)
 452 #define ICE_AQ_VSI_SW_VEB_STAT_ID_VALID         BIT(5)
 453         /* security section */
 454         u8 sec_flags;
 455 #define ICE_AQ_VSI_SEC_FLAG_ALLOW_DEST_OVRD     BIT(0)
 456 #define ICE_AQ_VSI_SEC_FLAG_ENA_MAC_ANTI_SPOOF  BIT(2)
 457 #define ICE_AQ_VSI_SEC_TX_PRUNE_ENA_S   4
 458 #define ICE_AQ_VSI_SEC_TX_PRUNE_ENA_M   (0xF << ICE_AQ_VSI_SEC_TX_PRUNE_ENA_S)
 459 #define ICE_AQ_VSI_SEC_TX_VLAN_PRUNE_ENA        BIT(0)
 460         u8 sec_reserved;
 461         /* VLAN section */
 462         __le16 pvid; /* VLANS include priority bits */
 463         u8 pvlan_reserved[2];
 464         u8 vlan_flags;
 465 #define ICE_AQ_VSI_VLAN_MODE_S  0
 466 #define ICE_AQ_VSI_VLAN_MODE_M  (0x3 << ICE_AQ_VSI_VLAN_MODE_S)
 467 #define ICE_AQ_VSI_VLAN_MODE_UNTAGGED   0x1
 468 #define ICE_AQ_VSI_VLAN_MODE_TAGGED     0x2
 469 #define ICE_AQ_VSI_VLAN_MODE_ALL        0x3
 470 #define ICE_AQ_VSI_PVLAN_INSERT_PVID    BIT(2)
 471 #define ICE_AQ_VSI_VLAN_EMOD_S  3
 472 #define ICE_AQ_VSI_VLAN_EMOD_M  (0x3 << ICE_AQ_VSI_VLAN_EMOD_S)
 473 #define ICE_AQ_VSI_VLAN_EMOD_STR_BOTH   (0x0 << ICE_AQ_VSI_VLAN_EMOD_S)
 474 #define ICE_AQ_VSI_VLAN_EMOD_STR_UP     (0x1 << ICE_AQ_VSI_VLAN_EMOD_S)
 475 #define ICE_AQ_VSI_VLAN_EMOD_STR        (0x2 << ICE_AQ_VSI_VLAN_EMOD_S)
 476 #define ICE_AQ_VSI_VLAN_EMOD_NOTHING    (0x3 << ICE_AQ_VSI_VLAN_EMOD_S)
 477         u8 pvlan_reserved2[3];
 478         /* ingress egress up sections */
 479         __le32 ingress_table; /* bitmap, 3 bits per up */
 480 #define ICE_AQ_VSI_UP_TABLE_UP0_S       0
 481 #define ICE_AQ_VSI_UP_TABLE_UP0_M       (0x7 << ICE_AQ_VSI_UP_TABLE_UP0_S)
 482 #define ICE_AQ_VSI_UP_TABLE_UP1_S       3
 483 #define ICE_AQ_VSI_UP_TABLE_UP1_M       (0x7 << ICE_AQ_VSI_UP_TABLE_UP1_S)
 484 #define ICE_AQ_VSI_UP_TABLE_UP2_S       6
 485 #define ICE_AQ_VSI_UP_TABLE_UP2_M       (0x7 << ICE_AQ_VSI_UP_TABLE_UP2_S)
 486 #define ICE_AQ_VSI_UP_TABLE_UP3_S       9
 487 #define ICE_AQ_VSI_UP_TABLE_UP3_M       (0x7 << ICE_AQ_VSI_UP_TABLE_UP3_S)
 488 #define ICE_AQ_VSI_UP_TABLE_UP4_S       12
 489 #define ICE_AQ_VSI_UP_TABLE_UP4_M       (0x7 << ICE_AQ_VSI_UP_TABLE_UP4_S)
 490 #define ICE_AQ_VSI_UP_TABLE_UP5_S       15
 491 #define ICE_AQ_VSI_UP_TABLE_UP5_M       (0x7 << ICE_AQ_VSI_UP_TABLE_UP5_S)
 492 #define ICE_AQ_VSI_UP_TABLE_UP6_S       18
 493 #define ICE_AQ_VSI_UP_TABLE_UP6_M       (0x7 << ICE_AQ_VSI_UP_TABLE_UP6_S)
 494 #define ICE_AQ_VSI_UP_TABLE_UP7_S       21
 495 #define ICE_AQ_VSI_UP_TABLE_UP7_M       (0x7 << ICE_AQ_VSI_UP_TABLE_UP7_S)
 496         __le32 egress_table;   /* same defines as for ingress table */
 497         /* outer tags section */
 498         __le16 outer_tag;
 499         u8 outer_tag_flags;
 500 #define ICE_AQ_VSI_OUTER_TAG_MODE_S     0
 501 #define ICE_AQ_VSI_OUTER_TAG_MODE_M     (0x3 << ICE_AQ_VSI_OUTER_TAG_MODE_S)
 502 #define ICE_AQ_VSI_OUTER_TAG_NOTHING    0x0
 503 #define ICE_AQ_VSI_OUTER_TAG_REMOVE     0x1
 504 #define ICE_AQ_VSI_OUTER_TAG_COPY       0x2
 505 #define ICE_AQ_VSI_OUTER_TAG_TYPE_S     2
 506 #define ICE_AQ_VSI_OUTER_TAG_TYPE_M     (0x3 << ICE_AQ_VSI_OUTER_TAG_TYPE_S)
 507 #define ICE_AQ_VSI_OUTER_TAG_NONE       0x0
 508 #define ICE_AQ_VSI_OUTER_TAG_STAG       0x1
 509 #define ICE_AQ_VSI_OUTER_TAG_VLAN_8100  0x2
 510 #define ICE_AQ_VSI_OUTER_TAG_VLAN_9100  0x3
 511 #define ICE_AQ_VSI_OUTER_TAG_INSERT     BIT(4)
 512 #define ICE_AQ_VSI_OUTER_TAG_ACCEPT_HOST BIT(6)
 513         u8 outer_tag_reserved;
 514         /* queue mapping section */
 515         __le16 mapping_flags;
 516 #define ICE_AQ_VSI_Q_MAP_CONTIG 0x0
 517 #define ICE_AQ_VSI_Q_MAP_NONCONTIG      BIT(0)
 518         __le16 q_mapping[16];
 519 #define ICE_AQ_VSI_Q_S          0
 520 #define ICE_AQ_VSI_Q_M          (0x7FF << ICE_AQ_VSI_Q_S)
 521         __le16 tc_mapping[8];
 522 #define ICE_AQ_VSI_TC_Q_OFFSET_S        0
 523 #define ICE_AQ_VSI_TC_Q_OFFSET_M        (0x7FF << ICE_AQ_VSI_TC_Q_OFFSET_S)
 524 #define ICE_AQ_VSI_TC_Q_NUM_S           11
 525 #define ICE_AQ_VSI_TC_Q_NUM_M           (0xF << ICE_AQ_VSI_TC_Q_NUM_S)
 526         /* queueing option section */
 527         u8 q_opt_rss;
 528 #define ICE_AQ_VSI_Q_OPT_RSS_LUT_S      0
 529 #define ICE_AQ_VSI_Q_OPT_RSS_LUT_M      (0x3 << ICE_AQ_VSI_Q_OPT_RSS_LUT_S)
 530 #define ICE_AQ_VSI_Q_OPT_RSS_LUT_VSI    0x0
 531 #define ICE_AQ_VSI_Q_OPT_RSS_LUT_PF     0x2
 532 #define ICE_AQ_VSI_Q_OPT_RSS_LUT_GBL    0x3
 533 #define ICE_AQ_VSI_Q_OPT_RSS_GBL_LUT_S  2
 534 #define ICE_AQ_VSI_Q_OPT_RSS_GBL_LUT_M  (0xF << ICE_AQ_VSI_Q_OPT_RSS_GBL_LUT_S)
 535 #define ICE_AQ_VSI_Q_OPT_RSS_HASH_S     6
 536 #define ICE_AQ_VSI_Q_OPT_RSS_HASH_M     (0x3 << ICE_AQ_VSI_Q_OPT_RSS_HASH_S)
 537 #define ICE_AQ_VSI_Q_OPT_RSS_TPLZ       (0x0 << ICE_AQ_VSI_Q_OPT_RSS_HASH_S)
 538 #define ICE_AQ_VSI_Q_OPT_RSS_SYM_TPLZ   (0x1 << ICE_AQ_VSI_Q_OPT_RSS_HASH_S)
 539 #define ICE_AQ_VSI_Q_OPT_RSS_XOR        (0x2 << ICE_AQ_VSI_Q_OPT_RSS_HASH_S)
 540 #define ICE_AQ_VSI_Q_OPT_RSS_JHASH      (0x3 << ICE_AQ_VSI_Q_OPT_RSS_HASH_S)
 541         u8 q_opt_tc;
 542 #define ICE_AQ_VSI_Q_OPT_TC_OVR_S       0
 543 #define ICE_AQ_VSI_Q_OPT_TC_OVR_M       (0x1F << ICE_AQ_VSI_Q_OPT_TC_OVR_S)
 544 #define ICE_AQ_VSI_Q_OPT_PROF_TC_OVR    BIT(7)
 545         u8 q_opt_flags;
 546 #define ICE_AQ_VSI_Q_OPT_PE_FLTR_EN     BIT(0)
 547         u8 q_opt_reserved[3];
 548         /* outer up section */
 549         __le32 outer_up_table; /* same structure and defines as ingress tbl */
 550         /* section 10 */
 551         __le16 sect_10_reserved;
 552         /* flow director section */
 553         __le16 fd_options;
 554 #define ICE_AQ_VSI_FD_ENABLE            BIT(0)
 555 #define ICE_AQ_VSI_FD_TX_AUTO_ENABLE    BIT(1)
 556 #define ICE_AQ_VSI_FD_PROG_ENABLE       BIT(3)
 557         __le16 max_fd_fltr_dedicated;
 558         __le16 max_fd_fltr_shared;
 559         __le16 fd_def_q;
 560 #define ICE_AQ_VSI_FD_DEF_Q_S           0
 561 #define ICE_AQ_VSI_FD_DEF_Q_M           (0x7FF << ICE_AQ_VSI_FD_DEF_Q_S)
 562 #define ICE_AQ_VSI_FD_DEF_GRP_S 12
 563 #define ICE_AQ_VSI_FD_DEF_GRP_M (0x7 << ICE_AQ_VSI_FD_DEF_GRP_S)
 564         __le16 fd_report_opt;
 565 #define ICE_AQ_VSI_FD_REPORT_Q_S        0
 566 #define ICE_AQ_VSI_FD_REPORT_Q_M        (0x7FF << ICE_AQ_VSI_FD_REPORT_Q_S)
 567 #define ICE_AQ_VSI_FD_DEF_PRIORITY_S    12
 568 #define ICE_AQ_VSI_FD_DEF_PRIORITY_M    (0x7 << ICE_AQ_VSI_FD_DEF_PRIORITY_S)
 569 #define ICE_AQ_VSI_FD_DEF_DROP          BIT(15)
 570         /* PASID section */
 571         __le32 pasid_id;
 572 #define ICE_AQ_VSI_PASID_ID_S           0
 573 #define ICE_AQ_VSI_PASID_ID_M           (0xFFFFF << ICE_AQ_VSI_PASID_ID_S)
 574 #define ICE_AQ_VSI_PASID_ID_VALID       BIT(31)
 575         u8 reserved[24];
 576 };
 577
 578
 579 /* Add/update mirror rule - direct (0x0260) */
 580 #define ICE_AQC_RULE_ID_VALID_S         7
 581 #define ICE_AQC_RULE_ID_VALID_M         (0x1 << ICE_AQC_RULE_ID_VALID_S)
 582 #define ICE_AQC_RULE_ID_S               0
 583 #define ICE_AQC_RULE_ID_M               (0x3F << ICE_AQC_RULE_ID_S)
 584
 585 /* Following defines to be used while processing caller specified mirror list
 586  * of VSI indexes.
 587  */
 588 /* Action: Byte.bit (1.7)
 589  *      0 = Remove VSI from mirror rule
 590  *      1 = Add VSI to mirror rule
 591  */
 592 #define ICE_AQC_RULE_ACT_S      15
 593 #define ICE_AQC_RULE_ACT_M      (0x1 << ICE_AQC_RULE_ACT_S)
 594 /* Action: 1.2:0.0 = Mirrored VSI */
 595 #define ICE_AQC_RULE_MIRRORED_VSI_S     0
 596 #define ICE_AQC_RULE_MIRRORED_VSI_M     (0x7FF << ICE_AQC_RULE_MIRRORED_VSI_S)
 597
 598 /* This is to be used by add/update mirror rule Admin Queue command.
 599  * In case of add mirror rule - if rule ID is specified as
 600  * INVAL_MIRROR_RULE_ID, new rule ID is allocated from shared pool.
 601  * If specified rule_id is valid, then it is used. If specified rule_id
 602  * is in use then new mirroring rule is added.
 603  */
 604 #define ICE_INVAL_MIRROR_RULE_ID        0xFFFF
 605
 606 struct ice_aqc_add_update_mir_rule {
 607         __le16 rule_id;
 608
 609         __le16 rule_type;
 610 #define ICE_AQC_RULE_TYPE_S             0
 611 #define ICE_AQC_RULE_TYPE_M             (0x7 << ICE_AQC_RULE_TYPE_S)
 612         /* VPORT ingress/egress */
 613 #define ICE_AQC_RULE_TYPE_VPORT_INGRESS 0x1
 614 #define ICE_AQC_RULE_TYPE_VPORT_EGRESS  0x2
 615         /* Physical port ingress mirroring.
 616          * All traffic received by this port
 617          */
 618 #define ICE_AQC_RULE_TYPE_PPORT_INGRESS 0x6
 619         /* Physical port egress mirroring. All traffic sent by this port */
 620 #define ICE_AQC_RULE_TYPE_PPORT_EGRESS  0x7
 621
 622         /* Number of mirrored entries.
 623          * The values are in the command buffer
 624          */
 625         __le16 num_entries;
 626
 627         /* Destination VSI */
 628         __le16 dest;
 629         __le32 addr_high;
 630         __le32 addr_low;
 631 };
 632
 633 /* Delete mirror rule - direct(0x0261) */
 634 struct ice_aqc_delete_mir_rule {
 635         __le16 rule_id;
 636         __le16 rsvd;
 637
 638         /* Byte.bit: 20.0 = Keep allocation. If set VSI stays part of
 639          * the PF allocated resources, otherwise it is returned to the
 640          * shared pool
 641          */
 642 #define ICE_AQC_FLAG_KEEP_ALLOCD_S      0
 643 #define ICE_AQC_FLAG_KEEP_ALLOCD_M      (0x1 << ICE_AQC_FLAG_KEEP_ALLOCD_S)
 644         __le16 flags;
 645
 646         u8 reserved[10];
 647 };
 648
 649 /* Set/Get storm config - (direct 0x0280, 0x0281) */
 650 /* This structure holds get storm configuration response and same structure
 651  * is used to perform set_storm_cfg
 652  */
 653 struct ice_aqc_storm_cfg {
 654         __le32 bcast_thresh_size;
 655         __le32 mcast_thresh_size;
 656         /* Bit 18:0 - Traffic upper threshold size
 657          * Bit 31:19 - Reserved
 658          */
 659 #define ICE_AQ_THRESHOLD_S      0
 660 #define ICE_AQ_THRESHOLD_M      (0x7FFFF << ICE_AQ_THRESHOLD_S)
 661
 662         __le32 storm_ctrl_ctrl;
 663         /* Bit 0: MDIPW - Drop Multicast packets in previous window
 664          * Bit 1: MDICW - Drop multicast packets in current window
 665          * Bit 2: BDIPW - Drop broadcast packets in previous window
 666          * Bit 3: BDICW - Drop broadcast packets in current window
 667          */
 668 #define ICE_AQ_STORM_CTRL_MDIPW_DROP_MULTICAST  BIT(0)
 669 #define ICE_AQ_STORM_CTRL_MDICW_DROP_MULTICAST  BIT(1)
 670 #define ICE_AQ_STORM_CTRL_BDIPW_DROP_MULTICAST  BIT(2)
 671 #define ICE_AQ_STORM_CTRL_BDICW_DROP_MULTICAST  BIT(3)
 672         /* Bit 7:5 : Reserved */
 673         /* Bit 27:8 : Interval - BSC/MSC Time-interval specification: The
 674          * interval size for applying ingress broadcast or multicast storm
 675          * control.
 676          */
 677 #define ICE_AQ_STORM_BSC_MSC_TIME_INTERVAL_S    8
 678 #define ICE_AQ_STORM_BSC_MSC_TIME_INTERVAL_M    \
 679                         (0xFFFFF << ICE_AQ_STORM_BSC_MSC_TIME_INTERVAL_S)
 680         __le32 reserved;
 681 };
 682
 683
 684 #define ICE_MAX_NUM_RECIPES 64
 685
 686
 687 /* Add/Update/Remove/Get switch rules (indirect 0x02A0, 0x02A1, 0x02A2, 0x02A3)
 688  */
 689 struct ice_aqc_sw_rules {
 690         /* ops: add switch rules, referring the number of rules.
 691          * ops: update switch rules, referring the number of filters
 692          * ops: remove switch rules, referring the entry index.
 693          * ops: get switch rules, referring to the number of filters.
 694          */
 695         __le16 num_rules_fltr_entry_index;
 696         u8 reserved[6];
 697         __le32 addr_high;
 698         __le32 addr_low;
 699 };
 700
 701
 702 #pragma pack(1)
 703 /* Add/Update/Get/Remove lookup Rx/Tx command/response entry
 704  * This structures describes the lookup rules and associated actions. "index"
 705  * is returned as part of a response to a successful Add command, and can be
 706  * used to identify the rule for Update/Get/Remove commands.
 707  */
 708 struct ice_sw_rule_lkup_rx_tx {
 709         __le16 recipe_id;
 710 #define ICE_SW_RECIPE_LOGICAL_PORT_FWD          10
 711         /* Source port for LOOKUP_RX and source VSI in case of LOOKUP_TX */
 712         __le16 src;
 713         __le32 act;
 714
 715         /* Bit 0:1 - Action type */
 716 #define ICE_SINGLE_ACT_TYPE_S   0x00
 717 #define ICE_SINGLE_ACT_TYPE_M   (0x3 << ICE_SINGLE_ACT_TYPE_S)
 718
 719         /* Bit 2 - Loop back enable
 720          * Bit 3 - LAN enable
 721          */
 722 #define ICE_SINGLE_ACT_LB_ENABLE        BIT(2)
 723 #define ICE_SINGLE_ACT_LAN_ENABLE       BIT(3)
 724
 725         /* Action type = 0 - Forward to VSI or VSI list */
 726 #define ICE_SINGLE_ACT_VSI_FORWARDING   0x0
 727
 728 #define ICE_SINGLE_ACT_VSI_ID_S         4
 729 #define ICE_SINGLE_ACT_VSI_ID_M         (0x3FF << ICE_SINGLE_ACT_VSI_ID_S)
 730 #define ICE_SINGLE_ACT_VSI_LIST_ID_S    4
 731 #define ICE_SINGLE_ACT_VSI_LIST_ID_M    (0x3FF << ICE_SINGLE_ACT_VSI_LIST_ID_S)
 732         /* This bit needs to be set if action is forward to VSI list */
 733 #define ICE_SINGLE_ACT_VSI_LIST         BIT(14)
 734 #define ICE_SINGLE_ACT_VALID_BIT        BIT(17)
 735 #define ICE_SINGLE_ACT_DROP             BIT(18)
 736
 737         /* Action type = 1 - Forward to Queue of Queue group */
 738 #define ICE_SINGLE_ACT_TO_Q             0x1
 739 #define ICE_SINGLE_ACT_Q_INDEX_S        4
 740 #define ICE_SINGLE_ACT_Q_INDEX_M        (0x7FF << ICE_SINGLE_ACT_Q_INDEX_S)
 741 #define ICE_SINGLE_ACT_Q_REGION_S       15
 742 #define ICE_SINGLE_ACT_Q_REGION_M       (0x7 << ICE_SINGLE_ACT_Q_REGION_S)
 743 #define ICE_SINGLE_ACT_Q_PRIORITY       BIT(18)
 744
 745         /* Action type = 2 - Prune */
 746 #define ICE_SINGLE_ACT_PRUNE            0x2
 747 #define ICE_SINGLE_ACT_EGRESS           BIT(15)
 748 #define ICE_SINGLE_ACT_INGRESS          BIT(16)
 749 #define ICE_SINGLE_ACT_PRUNET           BIT(17)
 750         /* Bit 18 should be set to 0 for this action */
 751
 752         /* Action type = 2 - Pointer */
 753 #define ICE_SINGLE_ACT_PTR              0x2
 754 #define ICE_SINGLE_ACT_PTR_VAL_S        4
 755 #define ICE_SINGLE_ACT_PTR_VAL_M        (0x1FFF << ICE_SINGLE_ACT_PTR_VAL_S)
 756         /* Bit 18 should be set to 1 */
 757 #define ICE_SINGLE_ACT_PTR_BIT          BIT(18)
 758
 759         /* Action type = 3 - Other actions. Last two bits
 760          * are other action identifier
 761          */
 762 #define ICE_SINGLE_ACT_OTHER_ACTS               0x3
 763 #define ICE_SINGLE_OTHER_ACT_IDENTIFIER_S       17
 764 #define ICE_SINGLE_OTHER_ACT_IDENTIFIER_M       \
 765                                 (0x3 << \ ICE_SINGLE_OTHER_ACT_IDENTIFIER_S)
 766
 767         /* Bit 17:18 - Defines other actions */
 768         /* Other action = 0 - Mirror VSI */
 769 #define ICE_SINGLE_OTHER_ACT_MIRROR             0
 770 #define ICE_SINGLE_ACT_MIRROR_VSI_ID_S  4
 771 #define ICE_SINGLE_ACT_MIRROR_VSI_ID_M  \
 772                                 (0x3FF << ICE_SINGLE_ACT_MIRROR_VSI_ID_S)
 773
 774         /* Other action = 3 - Set Stat count */
 775 #define ICE_SINGLE_OTHER_ACT_STAT_COUNT         3
 776 #define ICE_SINGLE_ACT_STAT_COUNT_INDEX_S       4
 777 #define ICE_SINGLE_ACT_STAT_COUNT_INDEX_M       \
 778                                 (0x7F << ICE_SINGLE_ACT_STAT_COUNT_INDEX_S)
 779
 780         __le16 index; /* The index of the rule in the lookup table */
 781         /* Length and values of the header to be matched per recipe or
 782          * lookup-type
 783          */
 784         __le16 hdr_len;
 785         u8 hdr[1];
 786 };
 787 #pragma pack()
 788
 789
 790 /* Add/Update/Remove large action command/response entry
 791  * "index" is returned as part of a response to a successful Add command, and
 792  * can be used to identify the action for Update/Get/Remove commands.
 793  */
 794 struct ice_sw_rule_lg_act {
 795         __le16 index; /* Index in large action table */
 796         __le16 size;
 797         __le32 act[1]; /* array of size for actions */
 798         /* Max number of large actions */
 799 #define ICE_MAX_LG_ACT  4
 800         /* Bit 0:1 - Action type */
 801 #define ICE_LG_ACT_TYPE_S       0
 802 #define ICE_LG_ACT_TYPE_M       (0x7 << ICE_LG_ACT_TYPE_S)
 803
 804         /* Action type = 0 - Forward to VSI or VSI list */
 805 #define ICE_LG_ACT_VSI_FORWARDING       0
 806 #define ICE_LG_ACT_VSI_ID_S             3
 807 #define ICE_LG_ACT_VSI_ID_M             (0x3FF << ICE_LG_ACT_VSI_ID_S)
 808 #define ICE_LG_ACT_VSI_LIST_ID_S        3
 809 #define ICE_LG_ACT_VSI_LIST_ID_M        (0x3FF << ICE_LG_ACT_VSI_LIST_ID_S)
 810         /* This bit needs to be set if action is forward to VSI list */
 811 #define ICE_LG_ACT_VSI_LIST             BIT(13)
 812
 813 #define ICE_LG_ACT_VALID_BIT            BIT(16)
 814
 815         /* Action type = 1 - Forward to Queue of Queue group */
 816 #define ICE_LG_ACT_TO_Q                 0x1
 817 #define ICE_LG_ACT_Q_INDEX_S            3
 818 #define ICE_LG_ACT_Q_INDEX_M            (0x7FF << ICE_LG_ACT_Q_INDEX_S)
 819 #define ICE_LG_ACT_Q_REGION_S           14
 820 #define ICE_LG_ACT_Q_REGION_M           (0x7 << ICE_LG_ACT_Q_REGION_S)
 821 #define ICE_LG_ACT_Q_PRIORITY_SET       BIT(17)
 822
 823         /* Action type = 2 - Prune */
 824 #define ICE_LG_ACT_PRUNE                0x2
 825 #define ICE_LG_ACT_EGRESS               BIT(14)
 826 #define ICE_LG_ACT_INGRESS              BIT(15)
 827 #define ICE_LG_ACT_PRUNET               BIT(16)
 828
 829         /* Action type = 3 - Mirror VSI */
 830 #define ICE_LG_OTHER_ACT_MIRROR         0x3
 831 #define ICE_LG_ACT_MIRROR_VSI_ID_S      3
 832 #define ICE_LG_ACT_MIRROR_VSI_ID_M      (0x3FF << ICE_LG_ACT_MIRROR_VSI_ID_S)
 833
 834         /* Action type = 5 - Generic Value */
 835 #define ICE_LG_ACT_GENERIC              0x5
 836 #define ICE_LG_ACT_GENERIC_VALUE_S      3
 837 #define ICE_LG_ACT_GENERIC_VALUE_M      (0xFFFF << ICE_LG_ACT_GENERIC_VALUE_S)
 838 #define ICE_LG_ACT_GENERIC_OFFSET_S     19
 839 #define ICE_LG_ACT_GENERIC_OFFSET_M     (0x7 << ICE_LG_ACT_GENERIC_OFFSET_S)
 840 #define ICE_LG_ACT_GENERIC_PRIORITY_S   22
 841 #define ICE_LG_ACT_GENERIC_PRIORITY_M   (0x7 << ICE_LG_ACT_GENERIC_PRIORITY_S)
 842 #define ICE_LG_ACT_GENERIC_OFF_RX_DESC_PROF_IDX 7
 843
 844         /* Action = 7 - Set Stat count */
 845 #define ICE_LG_ACT_STAT_COUNT           0x7
 846 #define ICE_LG_ACT_STAT_COUNT_S         3
 847 #define ICE_LG_ACT_STAT_COUNT_M         (0x7F << ICE_LG_ACT_STAT_COUNT_S)
 848 };
 849
 850
 851 /* Add/Update/Remove VSI list command/response entry
 852  * "index" is returned as part of a response to a successful Add command, and
 853  * can be used to identify the VSI list for Update/Get/Remove commands.
 854  */
 855 struct ice_sw_rule_vsi_list {
 856         __le16 index; /* Index of VSI/Prune list */
 857         __le16 number_vsi;
 858         __le16 vsi[1]; /* Array of number_vsi VSI numbers */
 859 };
 860
 861
 862 #pragma pack(1)
 863 /* Query VSI list command/response entry */
 864 struct ice_sw_rule_vsi_list_query {
 865         __le16 index;
 866         ice_declare_bitmap(vsi_list, ICE_MAX_VSI);
 867 };
 868 #pragma pack()
 869
 870
 871 #pragma pack(1)
 872 /* Add switch rule response:
 873  * Content of return buffer is same as the input buffer. The status field and
 874  * LUT index are updated as part of the response
 875  */
 876 struct ice_aqc_sw_rules_elem {
 877         __le16 type; /* Switch rule type, one of T_... */
 878 #define ICE_AQC_SW_RULES_T_LKUP_RX              0x0
 879 #define ICE_AQC_SW_RULES_T_LKUP_TX              0x1
 880 #define ICE_AQC_SW_RULES_T_LG_ACT               0x2
 881 #define ICE_AQC_SW_RULES_T_VSI_LIST_SET         0x3
 882 #define ICE_AQC_SW_RULES_T_VSI_LIST_CLEAR       0x4
 883 #define ICE_AQC_SW_RULES_T_PRUNE_LIST_SET       0x5
 884 #define ICE_AQC_SW_RULES_T_PRUNE_LIST_CLEAR     0x6
 885         __le16 status;
 886         union {
 887                 struct ice_sw_rule_lkup_rx_tx lkup_tx_rx;
 888                 struct ice_sw_rule_lg_act lg_act;
 889                 struct ice_sw_rule_vsi_list vsi_list;
 890                 struct ice_sw_rule_vsi_list_query vsi_list_query;
 891         } pdata;
 892 };
 893
 894 #pragma pack()
 895
 896
 897
 898 /* Get Default Topology (indirect 0x0400) */
 899 struct ice_aqc_get_topo {
 900         u8 port_num;
 901         u8 num_branches;
 902         __le16 reserved1;
 903         __le32 reserved2;
 904         __le32 addr_high;
 905         __le32 addr_low;
 906 };
 907
 908
 909 /* Update TSE (indirect 0x0403)
 910  * Get TSE (indirect 0x0404)
 911  * Add TSE (indirect 0x0401)
 912  * Delete TSE (indirect 0x040F)
 913  * Move TSE (indirect 0x0408)
 914  * Suspend Nodes (indirect 0x0409)
 915  * Resume Nodes (indirect 0x040A)
 916  */
 917 struct ice_aqc_sched_elem_cmd {
 918         __le16 num_elem_req;    /* Used by commands */
 919         __le16 num_elem_resp;   /* Used by responses */
 920         __le32 reserved;
 921         __le32 addr_high;
 922         __le32 addr_low;
 923 };
 924
 925
 926 /* This is the buffer for:
 927  * Suspend Nodes (indirect 0x0409)
 928  * Resume Nodes (indirect 0x040A)
 929  */
 930 struct ice_aqc_suspend_resume_elem {
 931         __le32 teid[1];
 932 };
 933
 934
 935 struct ice_aqc_txsched_move_grp_info_hdr {
 936         __le32 src_parent_teid;
 937         __le32 dest_parent_teid;
 938         __le16 num_elems;
 939         __le16 reserved;
 940 };
 941
 942
 943 struct ice_aqc_move_elem {
 944         struct ice_aqc_txsched_move_grp_info_hdr hdr;
 945         __le32 teid[1];
 946 };
 947
 948
 949 struct ice_aqc_elem_info_bw {
 950         __le16 bw_profile_idx;
 951         __le16 bw_alloc;
 952 };
 953
 954
 955 struct ice_aqc_txsched_elem {
 956         u8 elem_type; /* Special field, reserved for some aq calls */
 957 #define ICE_AQC_ELEM_TYPE_UNDEFINED             0x0
 958 #define ICE_AQC_ELEM_TYPE_ROOT_PORT             0x1
 959 #define ICE_AQC_ELEM_TYPE_TC                    0x2
 960 #define ICE_AQC_ELEM_TYPE_SE_GENERIC            0x3
 961 #define ICE_AQC_ELEM_TYPE_ENTRY_POINT           0x4
 962 #define ICE_AQC_ELEM_TYPE_LEAF                  0x5
 963 #define ICE_AQC_ELEM_TYPE_SE_PADDED             0x6
 964         u8 valid_sections;
 965 #define ICE_AQC_ELEM_VALID_GENERIC              BIT(0)
 966 #define ICE_AQC_ELEM_VALID_CIR                  BIT(1)
 967 #define ICE_AQC_ELEM_VALID_EIR                  BIT(2)
 968 #define ICE_AQC_ELEM_VALID_SHARED               BIT(3)
 969         u8 generic;
 970 #define ICE_AQC_ELEM_GENERIC_MODE_M             0x1
 971 #define ICE_AQC_ELEM_GENERIC_PRIO_S             0x1
 972 #define ICE_AQC_ELEM_GENERIC_PRIO_M     (0x7 << ICE_AQC_ELEM_GENERIC_PRIO_S)
 973 #define ICE_AQC_ELEM_GENERIC_SP_S               0x4
 974 #define ICE_AQC_ELEM_GENERIC_SP_M       (0x1 << ICE_AQC_ELEM_GENERIC_SP_S)
 975 #define ICE_AQC_ELEM_GENERIC_ADJUST_VAL_S       0x5
 976 #define ICE_AQC_ELEM_GENERIC_ADJUST_VAL_M       \
 977         (0x3 << ICE_AQC_ELEM_GENERIC_ADJUST_VAL_S)
 978         u8 flags; /* Special field, reserved for some aq calls */
 979 #define ICE_AQC_ELEM_FLAG_SUSPEND_M             0x1
 980         struct ice_aqc_elem_info_bw cir_bw;
 981         struct ice_aqc_elem_info_bw eir_bw;
 982         __le16 srl_id;
 983         __le16 reserved2;
 984 };
 985
 986
 987 struct ice_aqc_txsched_elem_data {
 988         __le32 parent_teid;
 989         __le32 node_teid;
 990         struct ice_aqc_txsched_elem data;
 991 };
 992
 993
 994 struct ice_aqc_txsched_topo_grp_info_hdr {
 995         __le32 parent_teid;
 996         __le16 num_elems;
 997         __le16 reserved2;
 998 };
 999
1000
1001 struct ice_aqc_add_elem {
1002         struct ice_aqc_txsched_topo_grp_info_hdr hdr;
1003         struct ice_aqc_txsched_elem_data generic[1];
1004 };
1005
1006
1007 struct ice_aqc_conf_elem {
1008         struct ice_aqc_txsched_elem_data generic[1];
1009 };
1010
1011
1012 struct ice_aqc_get_elem {
1013         struct ice_aqc_txsched_elem_data generic[1];
1014 };
1015
1016
1017 struct ice_aqc_get_topo_elem {
1018         struct ice_aqc_txsched_topo_grp_info_hdr hdr;
1019         struct ice_aqc_txsched_elem_data
1020                 generic[ICE_AQC_TOPO_MAX_LEVEL_NUM];
1021 };
1022
1023
1024 struct ice_aqc_delete_elem {
1025         struct ice_aqc_txsched_topo_grp_info_hdr hdr;
1026         __le32 teid[1];
1027 };
1028
1029
1030
1031 /* Rate limiting profile for
1032  * Add RL profile (indirect 0x0410)
1033  * Query RL profile (indirect 0x0411)
1034  * Remove RL profile (indirect 0x0415)
1035  * These indirect commands acts on single or multiple
1036  * RL profiles with specified data.
1037  */
1038 struct ice_aqc_rl_profile {
1039         __le16 num_profiles;
1040         __le16 num_processed; /* Only for response. Reserved in Command. */
1041         u8 reserved[4];
1042         __le32 addr_high;
1043         __le32 addr_low;
1044 };
1045
1046
1047 struct ice_aqc_rl_profile_elem {
1048         u8 level;
1049         u8 flags;
1050 #define ICE_AQC_RL_PROFILE_TYPE_S       0x0
1051 #define ICE_AQC_RL_PROFILE_TYPE_M       (0x3 << ICE_AQC_RL_PROFILE_TYPE_S)
1052 #define ICE_AQC_RL_PROFILE_TYPE_CIR     0
1053 #define ICE_AQC_RL_PROFILE_TYPE_EIR     1
1054 #define ICE_AQC_RL_PROFILE_TYPE_SRL     2
1055 /* The following flag is used for Query RL Profile Data */
1056 #define ICE_AQC_RL_PROFILE_INVAL_S      0x7
1057 #define ICE_AQC_RL_PROFILE_INVAL_M      (0x1 << ICE_AQC_RL_PROFILE_INVAL_S)
1058
1059         __le16 profile_id;
1060         __le16 max_burst_size;
1061         __le16 rl_multiply;
1062         __le16 wake_up_calc;
1063         __le16 rl_encode;
1064 };
1065
1066
1067 struct ice_aqc_rl_profile_generic_elem {
1068         struct ice_aqc_rl_profile_elem generic[1];
1069 };
1070
1071
1072
1073 /* Configure L2 Node CGD (indirect 0x0414)
1074  * This indirect command allows configuring a congestion domain for given L2
1075  * node TEIDs in the scheduler topology.
1076  */
1077 struct ice_aqc_cfg_l2_node_cgd {
1078         __le16 num_l2_nodes;
1079         u8 reserved[6];
1080         __le32 addr_high;
1081         __le32 addr_low;
1082 };
1083
1084
1085 struct ice_aqc_cfg_l2_node_cgd_elem {
1086         __le32 node_teid;
1087         u8 cgd;
1088         u8 reserved[3];
1089 };
1090
1091
1092 struct ice_aqc_cfg_l2_node_cgd_data {
1093         struct ice_aqc_cfg_l2_node_cgd_elem elem[1];
1094 };
1095
1096
1097 /* Query Scheduler Resource Allocation (indirect 0x0412)
1098  * This indirect command retrieves the scheduler resources allocated by
1099  * EMP Firmware to the given PF.
1100  */
1101 struct ice_aqc_query_txsched_res {
1102         u8 reserved[8];
1103         __le32 addr_high;
1104         __le32 addr_low;
1105 };
1106
1107
1108 struct ice_aqc_generic_sched_props {
1109         __le16 phys_levels;
1110         __le16 logical_levels;
1111         u8 flattening_bitmap;
1112         u8 max_device_cgds;
1113         u8 max_pf_cgds;
1114         u8 rsvd0;
1115         __le16 rdma_qsets;
1116         u8 rsvd1[22];
1117 };
1118
1119
1120 struct ice_aqc_layer_props {
1121         u8 logical_layer;
1122         u8 chunk_size;
1123         __le16 max_device_nodes;
1124         __le16 max_pf_nodes;
1125         u8 rsvd0[4];
1126         __le16 max_sibl_grp_sz;
1127         __le16 max_cir_rl_profiles;
1128         __le16 max_eir_rl_profiles;
1129         __le16 max_srl_profiles;
1130         u8 rsvd1[14];
1131 };
1132
1133
1134 struct ice_aqc_query_txsched_res_resp {
1135         struct ice_aqc_generic_sched_props sched_props;
1136         struct ice_aqc_layer_props layer_props[ICE_AQC_TOPO_MAX_LEVEL_NUM];
1137 };
1138
1139
1140 /* Query Node to Root Topology (indirect 0x0413)
1141  * This command uses ice_aqc_get_elem as its data buffer.
1142  */
1143 struct ice_aqc_query_node_to_root {
1144         __le32 teid;
1145         __le32 num_nodes; /* Response only */
1146         __le32 addr_high;
1147         __le32 addr_low;
1148 };
1149
1150
1151 /* Get PHY capabilities (indirect 0x0600) */
1152 struct ice_aqc_get_phy_caps {
1153         u8 lport_num;
1154         u8 reserved;
1155         __le16 param0;
1156         /* 18.0 - Report qualified modules */
1157 #define ICE_AQC_GET_PHY_RQM             BIT(0)
1158         /* 18.1 - 18.2 : Report mode
1159          * 00b - Report NVM capabilities
1160          * 01b - Report topology capabilities
1161          * 10b - Report SW configured
1162          */
1163 #define ICE_AQC_REPORT_MODE_S           1
1164 #define ICE_AQC_REPORT_MODE_M           (3 << ICE_AQC_REPORT_MODE_S)
1165 #define ICE_AQC_REPORT_NVM_CAP          0
1166 #define ICE_AQC_REPORT_TOPO_CAP         BIT(1)
1167 #define ICE_AQC_REPORT_SW_CFG           BIT(2)
1168         __le32 reserved1;
1169         __le32 addr_high;
1170         __le32 addr_low;
1171 };
1172
1173
1174 /* This is #define of PHY type (Extended):
1175  * The first set of defines is for phy_type_low.
1176  */
1177 #define ICE_PHY_TYPE_LOW_100BASE_TX             BIT_ULL(0)
1178 #define ICE_PHY_TYPE_LOW_100M_SGMII             BIT_ULL(1)
1179 #define ICE_PHY_TYPE_LOW_1000BASE_T             BIT_ULL(2)
1180 #define ICE_PHY_TYPE_LOW_1000BASE_SX            BIT_ULL(3)
1181 #define ICE_PHY_TYPE_LOW_1000BASE_LX            BIT_ULL(4)
1182 #define ICE_PHY_TYPE_LOW_1000BASE_KX            BIT_ULL(5)
1183 #define ICE_PHY_TYPE_LOW_1G_SGMII               BIT_ULL(6)
1184 #define ICE_PHY_TYPE_LOW_2500BASE_T             BIT_ULL(7)
1185 #define ICE_PHY_TYPE_LOW_2500BASE_X             BIT_ULL(8)
1186 #define ICE_PHY_TYPE_LOW_2500BASE_KX            BIT_ULL(9)
1187 #define ICE_PHY_TYPE_LOW_5GBASE_T               BIT_ULL(10)
1188 #define ICE_PHY_TYPE_LOW_5GBASE_KR              BIT_ULL(11)
1189 #define ICE_PHY_TYPE_LOW_10GBASE_T              BIT_ULL(12)
1190 #define ICE_PHY_TYPE_LOW_10G_SFI_DA             BIT_ULL(13)
1191 #define ICE_PHY_TYPE_LOW_10GBASE_SR             BIT_ULL(14)
1192 #define ICE_PHY_TYPE_LOW_10GBASE_LR             BIT_ULL(15)
1193 #define ICE_PHY_TYPE_LOW_10GBASE_KR_CR1         BIT_ULL(16)
1194 #define ICE_PHY_TYPE_LOW_10G_SFI_AOC_ACC        BIT_ULL(17)
1195 #define ICE_PHY_TYPE_LOW_10G_SFI_C2C            BIT_ULL(18)
1196 #define ICE_PHY_TYPE_LOW_25GBASE_T              BIT_ULL(19)
1197 #define ICE_PHY_TYPE_LOW_25GBASE_CR             BIT_ULL(20)
1198 #define ICE_PHY_TYPE_LOW_25GBASE_CR_S           BIT_ULL(21)
1199 #define ICE_PHY_TYPE_LOW_25GBASE_CR1            BIT_ULL(22)
1200 #define ICE_PHY_TYPE_LOW_25GBASE_SR             BIT_ULL(23)
1201 #define ICE_PHY_TYPE_LOW_25GBASE_LR             BIT_ULL(24)
1202 #define ICE_PHY_TYPE_LOW_25GBASE_KR             BIT_ULL(25)
1203 #define ICE_PHY_TYPE_LOW_25GBASE_KR_S           BIT_ULL(26)
1204 #define ICE_PHY_TYPE_LOW_25GBASE_KR1            BIT_ULL(27)
1205 #define ICE_PHY_TYPE_LOW_25G_AUI_AOC_ACC        BIT_ULL(28)
1206 #define ICE_PHY_TYPE_LOW_25G_AUI_C2C            BIT_ULL(29)
1207 #define ICE_PHY_TYPE_LOW_40GBASE_CR4            BIT_ULL(30)
1208 #define ICE_PHY_TYPE_LOW_40GBASE_SR4            BIT_ULL(31)
1209 #define ICE_PHY_TYPE_LOW_40GBASE_LR4            BIT_ULL(32)
1210 #define ICE_PHY_TYPE_LOW_40GBASE_KR4            BIT_ULL(33)
1211 #define ICE_PHY_TYPE_LOW_40G_XLAUI_AOC_ACC      BIT_ULL(34)
1212 #define ICE_PHY_TYPE_LOW_40G_XLAUI              BIT_ULL(35)
1213 #define ICE_PHY_TYPE_LOW_50GBASE_CR2            BIT_ULL(36)
1214 #define ICE_PHY_TYPE_LOW_50GBASE_SR2            BIT_ULL(37)
1215 #define ICE_PHY_TYPE_LOW_50GBASE_LR2            BIT_ULL(38)
1216 #define ICE_PHY_TYPE_LOW_50GBASE_KR2            BIT_ULL(39)
1217 #define ICE_PHY_TYPE_LOW_50G_LAUI2_AOC_ACC      BIT_ULL(40)
1218 #define ICE_PHY_TYPE_LOW_50G_LAUI2              BIT_ULL(41)
1219 #define ICE_PHY_TYPE_LOW_50G_AUI2_AOC_ACC       BIT_ULL(42)
1220 #define ICE_PHY_TYPE_LOW_50G_AUI2               BIT_ULL(43)
1221 #define ICE_PHY_TYPE_LOW_50GBASE_CP             BIT_ULL(44)
1222 #define ICE_PHY_TYPE_LOW_50GBASE_SR             BIT_ULL(45)
1223 #define ICE_PHY_TYPE_LOW_50GBASE_FR             BIT_ULL(46)
1224 #define ICE_PHY_TYPE_LOW_50GBASE_LR             BIT_ULL(47)
1225 #define ICE_PHY_TYPE_LOW_50GBASE_KR_PAM4        BIT_ULL(48)
1226 #define ICE_PHY_TYPE_LOW_50G_AUI1_AOC_ACC       BIT_ULL(49)
1227 #define ICE_PHY_TYPE_LOW_50G_AUI1               BIT_ULL(50)
1228 #define ICE_PHY_TYPE_LOW_100GBASE_CR4           BIT_ULL(51)
1229 #define ICE_PHY_TYPE_LOW_100GBASE_SR4           BIT_ULL(52)
1230 #define ICE_PHY_TYPE_LOW_100GBASE_LR4           BIT_ULL(53)
1231 #define ICE_PHY_TYPE_LOW_100GBASE_KR4           BIT_ULL(54)
1232 #define ICE_PHY_TYPE_LOW_100G_CAUI4_AOC_ACC     BIT_ULL(55)
1233 #define ICE_PHY_TYPE_LOW_100G_CAUI4             BIT_ULL(56)
1234 #define ICE_PHY_TYPE_LOW_100G_AUI4_AOC_ACC      BIT_ULL(57)
1235 #define ICE_PHY_TYPE_LOW_100G_AUI4              BIT_ULL(58)
1236 #define ICE_PHY_TYPE_LOW_100GBASE_CR_PAM4       BIT_ULL(59)
1237 #define ICE_PHY_TYPE_LOW_100GBASE_KR_PAM4       BIT_ULL(60)
1238 #define ICE_PHY_TYPE_LOW_100GBASE_CP2           BIT_ULL(61)
1239 #define ICE_PHY_TYPE_LOW_100GBASE_SR2           BIT_ULL(62)
1240 #define ICE_PHY_TYPE_LOW_100GBASE_DR            BIT_ULL(63)
1241 #define ICE_PHY_TYPE_LOW_MAX_INDEX              63
1242 /* The second set of defines is for phy_type_high. */
1243 #define ICE_PHY_TYPE_HIGH_100GBASE_KR2_PAM4     BIT_ULL(0)
1244 #define ICE_PHY_TYPE_HIGH_100G_CAUI2_AOC_ACC    BIT_ULL(1)
1245 #define ICE_PHY_TYPE_HIGH_100G_CAUI2            BIT_ULL(2)
1246 #define ICE_PHY_TYPE_HIGH_100G_AUI2_AOC_ACC     BIT_ULL(3)
1247 #define ICE_PHY_TYPE_HIGH_100G_AUI2             BIT_ULL(4)
1248 #define ICE_PHY_TYPE_HIGH_MAX_INDEX             19
1249
1250 struct ice_aqc_get_phy_caps_data {
1251         __le64 phy_type_low; /* Use values from ICE_PHY_TYPE_LOW_* */
1252         __le64 phy_type_high; /* Use values from ICE_PHY_TYPE_HIGH_* */
1253         u8 caps;
1254 #define ICE_AQC_PHY_EN_TX_LINK_PAUSE                    BIT(0)
1255 #define ICE_AQC_PHY_EN_RX_LINK_PAUSE                    BIT(1)
1256 #define ICE_AQC_PHY_LOW_POWER_MODE                      BIT(2)
1257 #define ICE_AQC_PHY_EN_LINK                             BIT(3)
1258 #define ICE_AQC_PHY_AN_MODE                             BIT(4)
1259 #define ICE_AQC_PHY_EN_MOD_QUAL                         BIT(5)
1260 #define ICE_AQC_PHY_EN_LESM                             BIT(6)
1261 #define ICE_AQC_PHY_EN_AUTO_FEC                         BIT(7)
1262 #define ICE_AQC_PHY_CAPS_MASK                           MAKEMASK(0xff, 0)
1263         u8 low_power_ctrl;
1264 #define ICE_AQC_PHY_EN_D3COLD_LOW_POWER_AUTONEG         BIT(0)
1265         __le16 eee_cap;
1266 #define ICE_AQC_PHY_EEE_EN_100BASE_TX                   BIT(0)
1267 #define ICE_AQC_PHY_EEE_EN_1000BASE_T                   BIT(1)
1268 #define ICE_AQC_PHY_EEE_EN_10GBASE_T                    BIT(2)
1269 #define ICE_AQC_PHY_EEE_EN_1000BASE_KX                  BIT(3)
1270 #define ICE_AQC_PHY_EEE_EN_10GBASE_KR                   BIT(4)
1271 #define ICE_AQC_PHY_EEE_EN_25GBASE_KR                   BIT(5)
1272 #define ICE_AQC_PHY_EEE_EN_40GBASE_KR4                  BIT(6)
1273 #define ICE_AQC_PHY_EEE_EN_50GBASE_KR2                  BIT(7)
1274 #define ICE_AQC_PHY_EEE_EN_50GBASE_KR_PAM4              BIT(8)
1275 #define ICE_AQC_PHY_EEE_EN_100GBASE_KR4                 BIT(9)
1276 #define ICE_AQC_PHY_EEE_EN_100GBASE_KR2_PAM4            BIT(10)
1277         __le16 eeer_value;
1278         u8 phy_id_oui[4]; /* PHY/Module ID connected on the port */
1279         u8 phy_fw_ver[8];
1280         u8 link_fec_options;
1281 #define ICE_AQC_PHY_FEC_10G_KR_40G_KR4_EN               BIT(0)
1282 #define ICE_AQC_PHY_FEC_10G_KR_40G_KR4_REQ              BIT(1)
1283 #define ICE_AQC_PHY_FEC_25G_RS_528_REQ                  BIT(2)
1284 #define ICE_AQC_PHY_FEC_25G_KR_REQ                      BIT(3)
1285 #define ICE_AQC_PHY_FEC_25G_RS_544_REQ                  BIT(4)
1286 #define ICE_AQC_PHY_FEC_25G_RS_CLAUSE91_EN              BIT(6)
1287 #define ICE_AQC_PHY_FEC_25G_KR_CLAUSE74_EN              BIT(7)
1288 #define ICE_AQC_PHY_FEC_MASK                            MAKEMASK(0xdf, 0)
1289         u8 extended_compliance_code;
1290 #define ICE_MODULE_TYPE_TOTAL_BYTE                      3
1291         u8 module_type[ICE_MODULE_TYPE_TOTAL_BYTE];
1292 #define ICE_AQC_MOD_TYPE_BYTE0_SFP_PLUS                 0xA0
1293 #define ICE_AQC_MOD_TYPE_BYTE0_QSFP_PLUS                0x80
1294 #define ICE_AQC_MOD_TYPE_BYTE1_SFP_PLUS_CU_PASSIVE      BIT(0)
1295 #define ICE_AQC_MOD_TYPE_BYTE1_SFP_PLUS_CU_ACTIVE       BIT(1)
1296 #define ICE_AQC_MOD_TYPE_BYTE1_10G_BASE_SR              BIT(4)
1297 #define ICE_AQC_MOD_TYPE_BYTE1_10G_BASE_LR              BIT(5)
1298 #define ICE_AQC_MOD_TYPE_BYTE1_10G_BASE_LRM             BIT(6)
1299 #define ICE_AQC_MOD_TYPE_BYTE1_10G_BASE_ER              BIT(7)
1300 #define ICE_AQC_MOD_TYPE_BYTE2_SFP_PLUS                 0xA0
1301 #define ICE_AQC_MOD_TYPE_BYTE2_QSFP_PLUS                0x86
1302         u8 qualified_module_count;
1303 #define ICE_AQC_QUAL_MOD_COUNT_MAX                      16
1304         struct {
1305                 u8 v_oui[3];
1306                 u8 rsvd3;
1307                 u8 v_part[16];
1308                 __le32 v_rev;
1309                 __le64 rsvd8;
1310         } qual_modules[ICE_AQC_QUAL_MOD_COUNT_MAX];
1311 };
1312
1313
1314 /* Set PHY capabilities (direct 0x0601)
1315  * NOTE: This command must be followed by setup link and restart auto-neg
1316  */
1317 struct ice_aqc_set_phy_cfg {
1318         u8 lport_num;
1319         u8 reserved[7];
1320         __le32 addr_high;
1321         __le32 addr_low;
1322 };
1323
1324
1325 /* Set PHY config command data structure */
1326 struct ice_aqc_set_phy_cfg_data {
1327         __le64 phy_type_low; /* Use values from ICE_PHY_TYPE_LOW_* */
1328         __le64 phy_type_high; /* Use values from ICE_PHY_TYPE_HIGH_* */
1329         u8 caps;
1330 #define ICE_AQ_PHY_ENA_VALID_MASK       MAKEMASK(0xef, 0)
1331 #define ICE_AQ_PHY_ENA_TX_PAUSE_ABILITY BIT(0)
1332 #define ICE_AQ_PHY_ENA_RX_PAUSE_ABILITY BIT(1)
1333 #define ICE_AQ_PHY_ENA_LOW_POWER        BIT(2)
1334 #define ICE_AQ_PHY_ENA_LINK             BIT(3)
1335 #define ICE_AQ_PHY_ENA_AUTO_LINK_UPDT   BIT(5)
1336 #define ICE_AQ_PHY_ENA_LESM             BIT(6)
1337 #define ICE_AQ_PHY_ENA_AUTO_FEC         BIT(7)
1338         u8 low_power_ctrl;
1339         __le16 eee_cap; /* Value from ice_aqc_get_phy_caps */
1340         __le16 eeer_value;
1341         u8 link_fec_opt; /* Use defines from ice_aqc_get_phy_caps */
1342         u8 rsvd1;
1343 };
1344
1345
1346 /* Set MAC Config command data structure (direct 0x0603) */
1347 struct ice_aqc_set_mac_cfg {
1348         __le16 max_frame_size;
1349         u8 params;
1350 #define ICE_AQ_SET_MAC_PACE_S           3
1351 #define ICE_AQ_SET_MAC_PACE_M           (0xF << ICE_AQ_SET_MAC_PACE_S)
1352 #define ICE_AQ_SET_MAC_PACE_TYPE_M      BIT(7)
1353 #define ICE_AQ_SET_MAC_PACE_TYPE_RATE   0
1354 #define ICE_AQ_SET_MAC_PACE_TYPE_FIXED  ICE_AQ_SET_MAC_PACE_TYPE_M
1355         u8 tx_tmr_priority;
1356         __le16 tx_tmr_value;
1357         __le16 fc_refresh_threshold;
1358         u8 drop_opts;
1359 #define ICE_AQ_SET_MAC_AUTO_DROP_MASK           BIT(0)
1360 #define ICE_AQ_SET_MAC_AUTO_DROP_NONE           0
1361 #define ICE_AQ_SET_MAC_AUTO_DROP_BLOCKING_PKTS  BIT(0)
1362         u8 reserved[7];
1363 };
1364
1365
1366 /* Restart AN command data structure (direct 0x0605)
1367  * Also used for response, with only the lport_num field present.
1368  */
1369 struct ice_aqc_restart_an {
1370         u8 lport_num;
1371         u8 reserved;
1372         u8 cmd_flags;
1373 #define ICE_AQC_RESTART_AN_LINK_RESTART BIT(1)
1374 #define ICE_AQC_RESTART_AN_LINK_ENABLE  BIT(2)
1375         u8 reserved2[13];
1376 };
1377
1378
1379 /* Get link status (indirect 0x0607), also used for Link Status Event */
1380 struct ice_aqc_get_link_status {
1381         u8 lport_num;
1382         u8 reserved;
1383         __le16 cmd_flags;
1384 #define ICE_AQ_LSE_M                    0x3
1385 #define ICE_AQ_LSE_NOP                  0x0
1386 #define ICE_AQ_LSE_DIS                  0x2
1387 #define ICE_AQ_LSE_ENA                  0x3
1388         /* only response uses this flag */
1389 #define ICE_AQ_LSE_IS_ENABLED           0x1
1390         __le32 reserved2;
1391         __le32 addr_high;
1392         __le32 addr_low;
1393 };
1394
1395
1396 /* Get link status response data structure, also used for Link Status Event */
1397 struct ice_aqc_get_link_status_data {
1398         u8 topo_media_conflict;
1399 #define ICE_AQ_LINK_TOPO_CONFLICT       BIT(0)
1400 #define ICE_AQ_LINK_MEDIA_CONFLICT      BIT(1)
1401 #define ICE_AQ_LINK_TOPO_CORRUPT        BIT(2)
1402         u8 reserved1;
1403         u8 link_info;
1404 #define ICE_AQ_LINK_UP                  BIT(0)  /* Link Status */
1405 #define ICE_AQ_LINK_FAULT               BIT(1)
1406 #define ICE_AQ_LINK_FAULT_TX            BIT(2)
1407 #define ICE_AQ_LINK_FAULT_RX            BIT(3)
1408 #define ICE_AQ_LINK_FAULT_REMOTE        BIT(4)
1409 #define ICE_AQ_LINK_UP_PORT             BIT(5)  /* External Port Link Status */
1410 #define ICE_AQ_MEDIA_AVAILABLE          BIT(6)
1411 #define ICE_AQ_SIGNAL_DETECT            BIT(7)
1412         u8 an_info;
1413 #define ICE_AQ_AN_COMPLETED             BIT(0)
1414 #define ICE_AQ_LP_AN_ABILITY            BIT(1)
1415 #define ICE_AQ_PD_FAULT                 BIT(2)  /* Parallel Detection Fault */
1416 #define ICE_AQ_FEC_EN                   BIT(3)
1417 #define ICE_AQ_PHY_LOW_POWER            BIT(4)  /* Low Power State */
1418 #define ICE_AQ_LINK_PAUSE_TX            BIT(5)
1419 #define ICE_AQ_LINK_PAUSE_RX            BIT(6)
1420 #define ICE_AQ_QUALIFIED_MODULE         BIT(7)
1421         u8 ext_info;
1422 #define ICE_AQ_LINK_PHY_TEMP_ALARM      BIT(0)
1423 #define ICE_AQ_LINK_EXCESSIVE_ERRORS    BIT(1)  /* Excessive Link Errors */
1424         /* Port Tx Suspended */
1425 #define ICE_AQ_LINK_TX_S                2
1426 #define ICE_AQ_LINK_TX_M                (0x03 << ICE_AQ_LINK_TX_S)
1427 #define ICE_AQ_LINK_TX_ACTIVE           0
1428 #define ICE_AQ_LINK_TX_DRAINED          1
1429 #define ICE_AQ_LINK_TX_FLUSHED          3
1430         u8 reserved2;
1431         __le16 max_frame_size;
1432         u8 cfg;
1433 #define ICE_AQ_LINK_25G_KR_FEC_EN       BIT(0)
1434 #define ICE_AQ_LINK_25G_RS_528_FEC_EN   BIT(1)
1435 #define ICE_AQ_LINK_25G_RS_544_FEC_EN   BIT(2)
1436 #define ICE_AQ_FEC_MASK                 MAKEMASK(0x7, 0)
1437         /* Pacing Config */
1438 #define ICE_AQ_CFG_PACING_S             3
1439 #define ICE_AQ_CFG_PACING_M             (0xF << ICE_AQ_CFG_PACING_S)
1440 #define ICE_AQ_CFG_PACING_TYPE_M        BIT(7)
1441 #define ICE_AQ_CFG_PACING_TYPE_AVG      0
1442 #define ICE_AQ_CFG_PACING_TYPE_FIXED    ICE_AQ_CFG_PACING_TYPE_M
1443         /* External Device Power Ability */
1444         u8 power_desc;
1445 #define ICE_AQ_PWR_CLASS_M              0x3
1446 #define ICE_AQ_LINK_PWR_BASET_LOW_HIGH  0
1447 #define ICE_AQ_LINK_PWR_BASET_HIGH      1
1448 #define ICE_AQ_LINK_PWR_QSFP_CLASS_1    0
1449 #define ICE_AQ_LINK_PWR_QSFP_CLASS_2    1
1450 #define ICE_AQ_LINK_PWR_QSFP_CLASS_3    2
1451 #define ICE_AQ_LINK_PWR_QSFP_CLASS_4    3
1452         __le16 link_speed;
1453 #define ICE_AQ_LINK_SPEED_10MB          BIT(0)
1454 #define ICE_AQ_LINK_SPEED_100MB         BIT(1)
1455 #define ICE_AQ_LINK_SPEED_1000MB        BIT(2)
1456 #define ICE_AQ_LINK_SPEED_2500MB        BIT(3)
1457 #define ICE_AQ_LINK_SPEED_5GB           BIT(4)
1458 #define ICE_AQ_LINK_SPEED_10GB          BIT(5)
1459 #define ICE_AQ_LINK_SPEED_20GB          BIT(6)
1460 #define ICE_AQ_LINK_SPEED_25GB          BIT(7)
1461 #define ICE_AQ_LINK_SPEED_40GB          BIT(8)
1462 #define ICE_AQ_LINK_SPEED_50GB          BIT(9)
1463 #define ICE_AQ_LINK_SPEED_100GB         BIT(10)
1464 #define ICE_AQ_LINK_SPEED_UNKNOWN       BIT(15)
1465         __le32 reserved3; /* Aligns next field to 8-byte boundary */
1466         __le64 phy_type_low; /* Use values from ICE_PHY_TYPE_LOW_* */
1467         __le64 phy_type_high; /* Use values from ICE_PHY_TYPE_HIGH_* */
1468 };
1469
1470
1471 /* Set event mask command (direct 0x0613) */
1472 struct ice_aqc_set_event_mask {
1473         u8      lport_num;
1474         u8      reserved[7];
1475         __le16  event_mask;
1476 #define ICE_AQ_LINK_EVENT_UPDOWN                BIT(1)
1477 #define ICE_AQ_LINK_EVENT_MEDIA_NA              BIT(2)
1478 #define ICE_AQ_LINK_EVENT_LINK_FAULT            BIT(3)
1479 #define ICE_AQ_LINK_EVENT_PHY_TEMP_ALARM        BIT(4)
1480 #define ICE_AQ_LINK_EVENT_EXCESSIVE_ERRORS      BIT(5)
1481 #define ICE_AQ_LINK_EVENT_SIGNAL_DETECT         BIT(6)
1482 #define ICE_AQ_LINK_EVENT_AN_COMPLETED          BIT(7)
1483 #define ICE_AQ_LINK_EVENT_MODULE_QUAL_FAIL      BIT(8)
1484 #define ICE_AQ_LINK_EVENT_PORT_TX_SUSPENDED     BIT(9)
1485         u8      reserved1[6];
1486 };
1487
1488
1489
1490 /* Set MAC Loopback command (direct 0x0620) */
1491 struct ice_aqc_set_mac_lb {
1492         u8 lb_mode;
1493 #define ICE_AQ_MAC_LB_EN                BIT(0)
1494 #define ICE_AQ_MAC_LB_OSC_CLK           BIT(1)
1495         u8 reserved[15];
1496 };
1497
1498
1499
1500
1501
1502 /* Set Port Identification LED (direct, 0x06E9) */
1503 struct ice_aqc_set_port_id_led {
1504         u8 lport_num;
1505         u8 lport_num_valid;
1506 #define ICE_AQC_PORT_ID_PORT_NUM_VALID  BIT(0)
1507         u8 ident_mode;
1508 #define ICE_AQC_PORT_IDENT_LED_BLINK    BIT(0)
1509 #define ICE_AQC_PORT_IDENT_LED_ORIG     0
1510         u8 rsvd[13];
1511 };
1512
1513
1514
1515 /* NVM Read command (indirect 0x0701)
1516  * NVM Erase commands (direct 0x0702)
1517  * NVM Update commands (indirect 0x0703)
1518  */
1519 struct ice_aqc_nvm {
1520         __le16 offset_low;
1521         u8 offset_high;
1522         u8 cmd_flags;
1523 #define ICE_AQC_NVM_LAST_CMD            BIT(0)
1524 #define ICE_AQC_NVM_PCIR_REQ            BIT(0)  /* Used by NVM Update reply */
1525 #define ICE_AQC_NVM_PRESERVATION_S      1
1526 #define ICE_AQC_NVM_PRESERVATION_M      (3 << ICE_AQC_NVM_PRESERVATION_S)
1527 #define ICE_AQC_NVM_NO_PRESERVATION     (0 << ICE_AQC_NVM_PRESERVATION_S)
1528 #define ICE_AQC_NVM_PRESERVE_ALL        BIT(1)
1529 #define ICE_AQC_NVM_FACTORY_DEFAULT     (2 << ICE_AQC_NVM_PRESERVATION_S)
1530 #define ICE_AQC_NVM_PRESERVE_SELECTED   (3 << ICE_AQC_NVM_PRESERVATION_S)
1531 #define ICE_AQC_NVM_FLASH_ONLY          BIT(7)
1532         __le16 module_typeid;
1533         __le16 length;
1534 #define ICE_AQC_NVM_ERASE_LEN   0xFFFF
1535         __le32 addr_high;
1536         __le32 addr_low;
1537 };
1538
1539
1540 /* Used for 0x0704 as well as for 0x0705 commands */
1541 struct ice_aqc_nvm_cfg {
1542         u8      cmd_flags;
1543 #define ICE_AQC_ANVM_MULTIPLE_ELEMS     BIT(0)
1544 #define ICE_AQC_ANVM_IMMEDIATE_FIELD    BIT(1)
1545 #define ICE_AQC_ANVM_NEW_CFG            BIT(2)
1546         u8      reserved;
1547         __le16 count;
1548         __le16 id;
1549         u8 reserved1[2];
1550         __le32 addr_high;
1551         __le32 addr_low;
1552 };
1553
1554
1555 struct ice_aqc_nvm_cfg_data {
1556         __le16 field_id;
1557         __le16 field_options;
1558         __le16 field_value;
1559 };
1560
1561
1562 /* NVM Checksum Command (direct, 0x0706) */
1563 struct ice_aqc_nvm_checksum {
1564         u8 flags;
1565 #define ICE_AQC_NVM_CHECKSUM_VERIFY     BIT(0)
1566 #define ICE_AQC_NVM_CHECKSUM_RECALC     BIT(1)
1567         u8 rsvd;
1568         __le16 checksum; /* Used only by response */
1569 #define ICE_AQC_NVM_CHECKSUM_CORRECT    0xBABA
1570         u8 rsvd2[12];
1571 };
1572
1573
1574
1575
1576
1577 /* Get/Set RSS key (indirect 0x0B04/0x0B02) */
1578 struct ice_aqc_get_set_rss_key {
1579 #define ICE_AQC_GSET_RSS_KEY_VSI_VALID  BIT(15)
1580 #define ICE_AQC_GSET_RSS_KEY_VSI_ID_S   0
1581 #define ICE_AQC_GSET_RSS_KEY_VSI_ID_M   (0x3FF << ICE_AQC_GSET_RSS_KEY_VSI_ID_S)
1582         __le16 vsi_id;
1583         u8 reserved[6];
1584         __le32 addr_high;
1585         __le32 addr_low;
1586 };
1587
1588
1589 #define ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE       0x28
1590 #define ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE      0xC
1591
1592 struct ice_aqc_get_set_rss_keys {
1593         u8 standard_rss_key[ICE_AQC_GET_SET_RSS_KEY_DATA_RSS_KEY_SIZE];
1594         u8 extended_hash_key[ICE_AQC_GET_SET_RSS_KEY_DATA_HASH_KEY_SIZE];
1595 };
1596
1597
1598 /* Get/Set RSS LUT (indirect 0x0B05/0x0B03) */
1599 struct ice_aqc_get_set_rss_lut {
1600 #define ICE_AQC_GSET_RSS_LUT_VSI_VALID  BIT(15)
1601 #define ICE_AQC_GSET_RSS_LUT_VSI_ID_S   0
1602 #define ICE_AQC_GSET_RSS_LUT_VSI_ID_M   (0x1FF << ICE_AQC_GSET_RSS_LUT_VSI_ID_S)
1603         __le16 vsi_id;
1604 #define ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_S       0
1605 #define ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_M       \
1606                                 (0x3 << ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_S)
1607
1608 #define ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_VSI      0
1609 #define ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_PF       1
1610 #define ICE_AQC_GSET_RSS_LUT_TABLE_TYPE_GLOBAL   2
1611
1612 #define ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_S        2
1613 #define ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_M        \
1614                                 (0x3 << ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_S)
1615
1616 #define ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_128      128
1617 #define ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_128_FLAG 0
1618 #define ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_512      512
1619 #define ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_512_FLAG 1
1620 #define ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_2K       2048
1621 #define ICE_AQC_GSET_RSS_LUT_TABLE_SIZE_2K_FLAG  2
1622
1623 #define ICE_AQC_GSET_RSS_LUT_GLOBAL_IDX_S        4
1624 #define ICE_AQC_GSET_RSS_LUT_GLOBAL_IDX_M        \
1625                                 (0xF << ICE_AQC_GSET_RSS_LUT_GLOBAL_IDX_S)
1626
1627         __le16 flags;
1628         __le32 reserved;
1629         __le32 addr_high;
1630         __le32 addr_low;
1631 };
1632
1633
1634
1635
1636
1637 /* Add Tx LAN Queues (indirect 0x0C30) */
1638 struct ice_aqc_add_txqs {
1639         u8 num_qgrps;
1640         u8 reserved[3];
1641         __le32 reserved1;
1642         __le32 addr_high;
1643         __le32 addr_low;
1644 };
1645
1646
1647 /* This is the descriptor of each queue entry for the Add Tx LAN Queues
1648  * command (0x0C30). Only used within struct ice_aqc_add_tx_qgrp.
1649  */
1650 struct ice_aqc_add_txqs_perq {
1651         __le16 txq_id;
1652         u8 rsvd[2];
1653         __le32 q_teid;
1654         u8 txq_ctx[22];
1655         u8 rsvd2[2];
1656         struct ice_aqc_txsched_elem info;
1657 };
1658
1659
1660 /* The format of the command buffer for Add Tx LAN Queues (0x0C30)
1661  * is an array of the following structs. Please note that the length of
1662  * each struct ice_aqc_add_tx_qgrp is variable due
1663  * to the variable number of queues in each group!
1664  */
1665 struct ice_aqc_add_tx_qgrp {
1666         __le32 parent_teid;
1667         u8 num_txqs;
1668         u8 rsvd[3];
1669         struct ice_aqc_add_txqs_perq txqs[1];
1670 };
1671
1672
1673 /* Disable Tx LAN Queues (indirect 0x0C31) */
1674 struct ice_aqc_dis_txqs {
1675         u8 cmd_type;
1676 #define ICE_AQC_Q_DIS_CMD_S             0
1677 #define ICE_AQC_Q_DIS_CMD_M             (0x3 << ICE_AQC_Q_DIS_CMD_S)
1678 #define ICE_AQC_Q_DIS_CMD_NO_FUNC_RESET (0 << ICE_AQC_Q_DIS_CMD_S)
1679 #define ICE_AQC_Q_DIS_CMD_VM_RESET      BIT(ICE_AQC_Q_DIS_CMD_S)
1680 #define ICE_AQC_Q_DIS_CMD_VF_RESET      (2 << ICE_AQC_Q_DIS_CMD_S)
1681 #define ICE_AQC_Q_DIS_CMD_PF_RESET      (3 << ICE_AQC_Q_DIS_CMD_S)
1682 #define ICE_AQC_Q_DIS_CMD_SUBSEQ_CALL   BIT(2)
1683 #define ICE_AQC_Q_DIS_CMD_FLUSH_PIPE    BIT(3)
1684         u8 num_entries;
1685         __le16 vmvf_and_timeout;
1686 #define ICE_AQC_Q_DIS_VMVF_NUM_S        0
1687 #define ICE_AQC_Q_DIS_VMVF_NUM_M        (0x3FF << ICE_AQC_Q_DIS_VMVF_NUM_S)
1688 #define ICE_AQC_Q_DIS_TIMEOUT_S         10
1689 #define ICE_AQC_Q_DIS_TIMEOUT_M         (0x3F << ICE_AQC_Q_DIS_TIMEOUT_S)
1690         __le32 blocked_cgds;
1691         __le32 addr_high;
1692         __le32 addr_low;
1693 };
1694
1695
1696 /* The buffer for Disable Tx LAN Queues (indirect 0x0C31)
1697  * contains the following structures, arrayed one after the
1698  * other.
1699  * Note: Since the q_id is 16 bits wide, if the
1700  * number of queues is even, then 2 bytes of alignment MUST be
1701  * added before the start of the next group, to allow correct
1702  * alignment of the parent_teid field.
1703  */
1704 struct ice_aqc_dis_txq_item {
1705         __le32 parent_teid;
1706         u8 num_qs;
1707         u8 rsvd;
1708         /* The length of the q_id array varies according to num_qs */
1709         __le16 q_id[1];
1710         /* This only applies from F8 onward */
1711 #define ICE_AQC_Q_DIS_BUF_ELEM_TYPE_S           15
1712 #define ICE_AQC_Q_DIS_BUF_ELEM_TYPE_LAN_Q       \
1713                         (0 << ICE_AQC_Q_DIS_BUF_ELEM_TYPE_S)
1714 #define ICE_AQC_Q_DIS_BUF_ELEM_TYPE_RDMA_QSET   \
1715                         (1 << ICE_AQC_Q_DIS_BUF_ELEM_TYPE_S)
1716 };
1717
1718
1719 struct ice_aqc_dis_txq {
1720         struct ice_aqc_dis_txq_item qgrps[1];
1721 };
1722
1723
1724 /* Tx LAN Queues Cleanup Event (0x0C31) */
1725 struct ice_aqc_txqs_cleanup {
1726         __le16 caller_opc;
1727         __le16 cmd_tag;
1728         u8 reserved[12];
1729 };
1730
1731
1732 /* Move / Reconfigure Tx Queues (indirect 0x0C32) */
1733 struct ice_aqc_move_txqs {
1734         u8 cmd_type;
1735 #define ICE_AQC_Q_CMD_TYPE_S            0
1736 #define ICE_AQC_Q_CMD_TYPE_M            (0x3 << ICE_AQC_Q_CMD_TYPE_S)
1737 #define ICE_AQC_Q_CMD_TYPE_MOVE         1
1738 #define ICE_AQC_Q_CMD_TYPE_TC_CHANGE    2
1739 #define ICE_AQC_Q_CMD_TYPE_MOVE_AND_TC  3
1740 #define ICE_AQC_Q_CMD_SUBSEQ_CALL       BIT(2)
1741 #define ICE_AQC_Q_CMD_FLUSH_PIPE        BIT(3)
1742         u8 num_qs;
1743         u8 rsvd;
1744         u8 timeout;
1745 #define ICE_AQC_Q_CMD_TIMEOUT_S         2
1746 #define ICE_AQC_Q_CMD_TIMEOUT_M         (0x3F << ICE_AQC_Q_CMD_TIMEOUT_S)
1747         __le32 blocked_cgds;
1748         __le32 addr_high;
1749         __le32 addr_low;
1750 };
1751
1752
1753 /* This is the descriptor of each queue entry for the move Tx LAN Queues
1754  * command (0x0C32).
1755  */
1756 struct ice_aqc_move_txqs_elem {
1757         __le16 txq_id;
1758         u8 q_cgd;
1759         u8 rsvd;
1760         __le32 q_teid;
1761 };
1762
1763
1764 struct ice_aqc_move_txqs_data {
1765         __le32 src_teid;
1766         __le32 dest_teid;
1767         struct ice_aqc_move_txqs_elem txqs[1];
1768 };
1769
1770
1771
1772 /* Download Package (indirect 0x0C40) */
1773 /* Also used for Update Package (indirect 0x0C42) */
1774 struct ice_aqc_download_pkg {
1775         u8 flags;
1776 #define ICE_AQC_DOWNLOAD_PKG_LAST_BUF   0x01
1777         u8 reserved[3];
1778         __le32 reserved1;
1779         __le32 addr_high;
1780         __le32 addr_low;
1781 };
1782
1783 struct ice_aqc_download_pkg_resp {
1784         __le32 error_offset;
1785         __le32 error_info;
1786         __le32 addr_high;
1787         __le32 addr_low;
1788 };
1789
1790 /* Get Package Info List (indirect 0x0C43) */
1791 struct ice_aqc_get_pkg_info_list {
1792         __le32 reserved1;
1793         __le32 reserved2;
1794         __le32 addr_high;
1795         __le32 addr_low;
1796 };
1797
1798 /* Version format for packages */
1799 struct ice_pkg_ver {
1800         u8 major;
1801         u8 minor;
1802         u8 update;
1803         u8 draft;
1804 };
1805
1806 #define ICE_PKG_NAME_SIZE       32
1807
1808 struct ice_aqc_get_pkg_info {
1809         struct ice_pkg_ver ver;
1810         char name[ICE_PKG_NAME_SIZE];
1811         u8 is_in_nvm;
1812         u8 is_active;
1813         u8 is_active_at_boot;
1814         u8 is_modified;
1815 };
1816
1817 /* Get Package Info List response buffer format (0x0C43) */
1818 struct ice_aqc_get_pkg_info_resp {
1819         __le32 count;
1820         struct ice_aqc_get_pkg_info pkg_info[1];
1821 };
1822
1823
1824
1825
1826 /* Lan Queue Overflow Event (direct, 0x1001) */
1827 struct ice_aqc_event_lan_overflow {
1828         __le32 prtdcb_ruptq;
1829         __le32 qtx_ctl;
1830         u8 reserved[8];
1831 };
1832
1833
1834
1835 /* Configure Firmware Logging Command (indirect 0xFF09)
1836  * Logging Information Read Response (indirect 0xFF10)
1837  * Note: The 0xFF10 command has no input parameters.
1838  */
1839 struct ice_aqc_fw_logging {
1840         u8 log_ctrl;
1841 #define ICE_AQC_FW_LOG_AQ_EN            BIT(0)
1842 #define ICE_AQC_FW_LOG_UART_EN          BIT(1)
1843         u8 rsvd0;
1844         u8 log_ctrl_valid; /* Not used by 0xFF10 Response */
1845 #define ICE_AQC_FW_LOG_AQ_VALID         BIT(0)
1846 #define ICE_AQC_FW_LOG_UART_VALID       BIT(1)
1847         u8 rsvd1[5];
1848         __le32 addr_high;
1849         __le32 addr_low;
1850 };
1851
1852
1853 enum ice_aqc_fw_logging_mod {
1854         ICE_AQC_FW_LOG_ID_GENERAL = 0,
1855         ICE_AQC_FW_LOG_ID_CTRL,
1856         ICE_AQC_FW_LOG_ID_LINK,
1857         ICE_AQC_FW_LOG_ID_LINK_TOPO,
1858         ICE_AQC_FW_LOG_ID_DNL,
1859         ICE_AQC_FW_LOG_ID_I2C,
1860         ICE_AQC_FW_LOG_ID_SDP,
1861         ICE_AQC_FW_LOG_ID_MDIO,
1862         ICE_AQC_FW_LOG_ID_ADMINQ,
1863         ICE_AQC_FW_LOG_ID_HDMA,
1864         ICE_AQC_FW_LOG_ID_LLDP,
1865         ICE_AQC_FW_LOG_ID_DCBX,
1866         ICE_AQC_FW_LOG_ID_DCB,
1867         ICE_AQC_FW_LOG_ID_NETPROXY,
1868         ICE_AQC_FW_LOG_ID_NVM,
1869         ICE_AQC_FW_LOG_ID_AUTH,
1870         ICE_AQC_FW_LOG_ID_VPD,
1871         ICE_AQC_FW_LOG_ID_IOSF,
1872         ICE_AQC_FW_LOG_ID_PARSER,
1873         ICE_AQC_FW_LOG_ID_SW,
1874         ICE_AQC_FW_LOG_ID_SCHEDULER,
1875         ICE_AQC_FW_LOG_ID_TXQ,
1876         ICE_AQC_FW_LOG_ID_RSVD,
1877         ICE_AQC_FW_LOG_ID_POST,
1878         ICE_AQC_FW_LOG_ID_WATCHDOG,
1879         ICE_AQC_FW_LOG_ID_TASK_DISPATCH,
1880         ICE_AQC_FW_LOG_ID_MNG,
1881         ICE_AQC_FW_LOG_ID_MAX,
1882 };
1883
1884 /* This is the buffer for both of the logging commands.
1885  * The entry array size depends on the datalen parameter in the descriptor.
1886  * There will be a total of datalen / 2 entries.
1887  */
1888 struct ice_aqc_fw_logging_data {
1889         __le16 entry[1];
1890 #define ICE_AQC_FW_LOG_ID_S             0
1891 #define ICE_AQC_FW_LOG_ID_M             (0xFFF << ICE_AQC_FW_LOG_ID_S)
1892
1893 #define ICE_AQC_FW_LOG_CONF_SUCCESS     0       /* Used by response */
1894 #define ICE_AQC_FW_LOG_CONF_BAD_INDX    BIT(12) /* Used by response */
1895
1896 #define ICE_AQC_FW_LOG_EN_S             12
1897 #define ICE_AQC_FW_LOG_EN_M             (0xF << ICE_AQC_FW_LOG_EN_S)
1898 #define ICE_AQC_FW_LOG_INFO_EN          BIT(12) /* Used by command */
1899 #define ICE_AQC_FW_LOG_INIT_EN          BIT(13) /* Used by command */
1900 #define ICE_AQC_FW_LOG_FLOW_EN          BIT(14) /* Used by command */
1901 #define ICE_AQC_FW_LOG_ERR_EN           BIT(15) /* Used by command */
1902 };
1903
1904
1905 /* Get/Clear FW Log (indirect 0xFF11) */
1906 struct ice_aqc_get_clear_fw_log {
1907         u8 flags;
1908 #define ICE_AQC_FW_LOG_CLEAR            BIT(0)
1909 #define ICE_AQC_FW_LOG_MORE_DATA_AVAIL  BIT(1)
1910         u8 rsvd1[7];
1911         __le32 addr_high;
1912         __le32 addr_low;
1913 };
1914
1915
1916 /**
1917  * struct ice_aq_desc - Admin Queue (AQ) descriptor
1918  * @flags: ICE_AQ_FLAG_* flags
1919  * @opcode: AQ command opcode
1920  * @datalen: length in bytes of indirect/external data buffer
1921  * @retval: return value from firmware
1922  * @cookie_h: opaque data high-half
1923  * @cookie_l: opaque data low-half
1924  * @params: command-specific parameters
1925  *
1926  * Descriptor format for commands the driver posts on the Admin Transmit Queue
1927  * (ATQ). The firmware writes back onto the command descriptor and returns
1928  * the result of the command. Asynchronous events that are not an immediate
1929  * result of the command are written to the Admin Receive Queue (ARQ) using
1930  * the same descriptor format. Descriptors are in little-endian notation with
1931  * 32-bit words.
1932  */
1933 struct ice_aq_desc {
1934         __le16 flags;
1935         __le16 opcode;
1936         __le16 datalen;
1937         __le16 retval;
1938         __le32 cookie_high;
1939         __le32 cookie_low;
1940         union {
1941                 u8 raw[16];
1942                 struct ice_aqc_generic generic;
1943                 struct ice_aqc_get_ver get_ver;
1944                 struct ice_aqc_q_shutdown q_shutdown;
1945                 struct ice_aqc_req_res res_owner;
1946                 struct ice_aqc_manage_mac_read mac_read;
1947                 struct ice_aqc_manage_mac_write mac_write;
1948                 struct ice_aqc_clear_pxe clear_pxe;
1949                 struct ice_aqc_config_no_drop_policy no_drop;
1950                 struct ice_aqc_add_update_mir_rule add_update_rule;
1951                 struct ice_aqc_delete_mir_rule del_rule;
1952                 struct ice_aqc_list_caps get_cap;
1953                 struct ice_aqc_get_phy_caps get_phy;
1954                 struct ice_aqc_set_phy_cfg set_phy;
1955                 struct ice_aqc_restart_an restart_an;
1956                 struct ice_aqc_set_port_id_led set_port_id_led;
1957                 struct ice_aqc_get_sw_cfg get_sw_conf;
1958                 struct ice_aqc_sw_rules sw_rules;
1959                 struct ice_aqc_storm_cfg storm_conf;
1960                 struct ice_aqc_get_topo get_topo;
1961                 struct ice_aqc_sched_elem_cmd sched_elem_cmd;
1962                 struct ice_aqc_query_txsched_res query_sched_res;
1963                 struct ice_aqc_query_node_to_root query_node_to_root;
1964                 struct ice_aqc_cfg_l2_node_cgd cfg_l2_node_cgd;
1965                 struct ice_aqc_rl_profile rl_profile;
1966                 struct ice_aqc_nvm nvm;
1967                 struct ice_aqc_nvm_cfg nvm_cfg;
1968                 struct ice_aqc_nvm_checksum nvm_checksum;
1969                 struct ice_aqc_get_set_rss_lut get_set_rss_lut;
1970                 struct ice_aqc_get_set_rss_key get_set_rss_key;
1971                 struct ice_aqc_add_txqs add_txqs;
1972                 struct ice_aqc_dis_txqs dis_txqs;
1973                 struct ice_aqc_txqs_cleanup txqs_cleanup;
1974                 struct ice_aqc_add_get_update_free_vsi vsi_cmd;
1975                 struct ice_aqc_add_update_free_vsi_resp add_update_free_vsi_res;
1976                 struct ice_aqc_get_vsi_resp get_vsi_resp;
1977                 struct ice_aqc_download_pkg download_pkg;
1978                 struct ice_aqc_get_pkg_info_list get_pkg_info_list;
1979                 struct ice_aqc_fw_logging fw_logging;
1980                 struct ice_aqc_get_clear_fw_log get_clear_fw_log;
1981                 struct ice_aqc_set_mac_lb set_mac_lb;
1982                 struct ice_aqc_alloc_free_res_cmd sw_res_ctrl;
1983                 struct ice_aqc_get_res_alloc get_res;
1984                 struct ice_aqc_get_allocd_res_desc get_res_desc;
1985                 struct ice_aqc_set_mac_cfg set_mac_cfg;
1986                 struct ice_aqc_set_event_mask set_event_mask;
1987                 struct ice_aqc_get_link_status get_link_status;
1988         } params;
1989 };
1990
1991
1992 /* FW defined boundary for a large buffer, 4k >= Large buffer > 512 bytes */
1993 #define ICE_AQ_LG_BUF   512
1994
1995 /* Flags sub-structure
1996  * |0  |1  |2  |3  |4  |5  |6  |7  |8  |9  |10 |11 |12 |13 |14 |15 |
1997  * |DD |CMP|ERR|VFE| * *  RESERVED * * |LB |RD |VFC|BUF|SI |EI |FE |
1998  */
1999
2000 /* command flags and offsets */
2001 #define ICE_AQ_FLAG_DD_S        0
2002 #define ICE_AQ_FLAG_CMP_S       1
2003 #define ICE_AQ_FLAG_ERR_S       2
2004 #define ICE_AQ_FLAG_VFE_S       3
2005 #define ICE_AQ_FLAG_LB_S        9
2006 #define ICE_AQ_FLAG_RD_S        10
2007 #define ICE_AQ_FLAG_VFC_S       11
2008 #define ICE_AQ_FLAG_BUF_S       12
2009 #define ICE_AQ_FLAG_SI_S        13
2010 #define ICE_AQ_FLAG_EI_S        14
2011 #define ICE_AQ_FLAG_FE_S        15
2012
2013 #define ICE_AQ_FLAG_DD          BIT(ICE_AQ_FLAG_DD_S)  /* 0x1    */
2014 #define ICE_AQ_FLAG_CMP         BIT(ICE_AQ_FLAG_CMP_S) /* 0x2    */
2015 #define ICE_AQ_FLAG_ERR         BIT(ICE_AQ_FLAG_ERR_S) /* 0x4    */
2016 #define ICE_AQ_FLAG_VFE         BIT(ICE_AQ_FLAG_VFE_S) /* 0x8    */
2017 #define ICE_AQ_FLAG_LB          BIT(ICE_AQ_FLAG_LB_S)  /* 0x200  */
2018 #define ICE_AQ_FLAG_RD          BIT(ICE_AQ_FLAG_RD_S)  /* 0x400  */
2019 #define ICE_AQ_FLAG_VFC         BIT(ICE_AQ_FLAG_VFC_S) /* 0x800  */
2020 #define ICE_AQ_FLAG_BUF         BIT(ICE_AQ_FLAG_BUF_S) /* 0x1000 */
2021 #define ICE_AQ_FLAG_SI          BIT(ICE_AQ_FLAG_SI_S)  /* 0x2000 */
2022 #define ICE_AQ_FLAG_EI          BIT(ICE_AQ_FLAG_EI_S)  /* 0x4000 */
2023 #define ICE_AQ_FLAG_FE          BIT(ICE_AQ_FLAG_FE_S)  /* 0x8000 */
2024
2025 /* error codes */
2026 enum ice_aq_err {
2027         ICE_AQ_RC_OK            = 0,  /* Success */
2028         ICE_AQ_RC_EPERM         = 1,  /* Operation not permitted */
2029         ICE_AQ_RC_ENOENT        = 2,  /* No such element */
2030         ICE_AQ_RC_ESRCH         = 3,  /* Bad opcode */
2031         ICE_AQ_RC_EINTR         = 4,  /* Operation interrupted */
2032         ICE_AQ_RC_EIO           = 5,  /* I/O error */
2033         ICE_AQ_RC_ENXIO         = 6,  /* No such resource */
2034         ICE_AQ_RC_E2BIG         = 7,  /* Arg too long */
2035         ICE_AQ_RC_EAGAIN        = 8,  /* Try again */
2036         ICE_AQ_RC_ENOMEM        = 9,  /* Out of memory */
2037         ICE_AQ_RC_EACCES        = 10, /* Permission denied */
2038         ICE_AQ_RC_EFAULT        = 11, /* Bad address */
2039         ICE_AQ_RC_EBUSY         = 12, /* Device or resource busy */
2040         ICE_AQ_RC_EEXIST        = 13, /* Object already exists */
2041         ICE_AQ_RC_EINVAL        = 14, /* Invalid argument */
2042         ICE_AQ_RC_ENOTTY        = 15, /* Not a typewriter */
2043         ICE_AQ_RC_ENOSPC        = 16, /* No space left or allocation failure */
2044         ICE_AQ_RC_ENOSYS        = 17, /* Function not implemented */
2045         ICE_AQ_RC_ERANGE        = 18, /* Parameter out of range */
2046         ICE_AQ_RC_EFLUSHED      = 19, /* Cmd flushed due to prev cmd error */
2047         ICE_AQ_RC_BAD_ADDR      = 20, /* Descriptor contains a bad pointer */
2048         ICE_AQ_RC_EMODE         = 21, /* Op not allowed in current dev mode */
2049         ICE_AQ_RC_EFBIG         = 22, /* File too big */
2050         ICE_AQ_RC_ESBCOMP       = 23, /* SB-IOSF completion unsuccessful */
2051         ICE_AQ_RC_ENOSEC        = 24, /* Missing security manifest */
2052         ICE_AQ_RC_EBADSIG       = 25, /* Bad RSA signature */
2053         ICE_AQ_RC_ESVN          = 26, /* SVN number prohibits this package */
2054         ICE_AQ_RC_EBADMAN       = 27, /* Manifest hash mismatch */
2055         ICE_AQ_RC_EBADBUF       = 28, /* Buffer hash mismatches manifest */
2056 };
2057
2058 /* Admin Queue command opcodes */
2059 enum ice_adminq_opc {
2060         /* AQ commands */
2061         ice_aqc_opc_get_ver                             = 0x0001,
2062         ice_aqc_opc_driver_ver                          = 0x0002,
2063         ice_aqc_opc_q_shutdown                          = 0x0003,
2064         ice_aqc_opc_get_exp_err                         = 0x0005,
2065
2066         /* resource ownership */
2067         ice_aqc_opc_req_res                             = 0x0008,
2068         ice_aqc_opc_release_res                         = 0x0009,
2069
2070         /* device/function capabilities */
2071         ice_aqc_opc_list_func_caps                      = 0x000A,
2072         ice_aqc_opc_list_dev_caps                       = 0x000B,
2073
2074         /* manage MAC address */
2075         ice_aqc_opc_manage_mac_read                     = 0x0107,
2076         ice_aqc_opc_manage_mac_write                    = 0x0108,
2077
2078         /* PXE */
2079         ice_aqc_opc_clear_pxe_mode                      = 0x0110,
2080
2081         /* internal switch commands */
2082         ice_aqc_opc_get_sw_cfg                          = 0x0200,
2083
2084         /* Alloc/Free/Get Resources */
2085         ice_aqc_opc_get_res_alloc                       = 0x0204,
2086         ice_aqc_opc_alloc_res                           = 0x0208,
2087         ice_aqc_opc_free_res                            = 0x0209,
2088         ice_aqc_opc_get_allocd_res_desc                 = 0x020A,
2089
2090         /* VSI commands */
2091         ice_aqc_opc_add_vsi                             = 0x0210,
2092         ice_aqc_opc_update_vsi                          = 0x0211,
2093         ice_aqc_opc_get_vsi_params                      = 0x0212,
2094         ice_aqc_opc_free_vsi                            = 0x0213,
2095
2096         /* Mirroring rules - add/update, delete */
2097         ice_aqc_opc_add_update_mir_rule                 = 0x0260,
2098         ice_aqc_opc_del_mir_rule                        = 0x0261,
2099
2100         /* storm configuration */
2101         ice_aqc_opc_set_storm_cfg                       = 0x0280,
2102         ice_aqc_opc_get_storm_cfg                       = 0x0281,
2103
2104
2105         /* switch rules population commands */
2106         ice_aqc_opc_add_sw_rules                        = 0x02A0,
2107         ice_aqc_opc_update_sw_rules                     = 0x02A1,
2108         ice_aqc_opc_remove_sw_rules                     = 0x02A2,
2109         ice_aqc_opc_get_sw_rules                        = 0x02A3,
2110         ice_aqc_opc_clear_pf_cfg                        = 0x02A4,
2111
2112
2113         /* transmit scheduler commands */
2114         ice_aqc_opc_get_dflt_topo                       = 0x0400,
2115         ice_aqc_opc_add_sched_elems                     = 0x0401,
2116         ice_aqc_opc_cfg_sched_elems                     = 0x0403,
2117         ice_aqc_opc_get_sched_elems                     = 0x0404,
2118         ice_aqc_opc_move_sched_elems                    = 0x0408,
2119         ice_aqc_opc_suspend_sched_elems                 = 0x0409,
2120         ice_aqc_opc_resume_sched_elems                  = 0x040A,
2121         ice_aqc_opc_delete_sched_elems                  = 0x040F,
2122         ice_aqc_opc_add_rl_profiles                     = 0x0410,
2123         ice_aqc_opc_query_rl_profiles                   = 0x0411,
2124         ice_aqc_opc_query_sched_res                     = 0x0412,
2125         ice_aqc_opc_query_node_to_root                  = 0x0413,
2126         ice_aqc_opc_cfg_l2_node_cgd                     = 0x0414,
2127         ice_aqc_opc_remove_rl_profiles                  = 0x0415,
2128
2129         /* PHY commands */
2130         ice_aqc_opc_get_phy_caps                        = 0x0600,
2131         ice_aqc_opc_set_phy_cfg                         = 0x0601,
2132         ice_aqc_opc_set_mac_cfg                         = 0x0603,
2133         ice_aqc_opc_restart_an                          = 0x0605,
2134         ice_aqc_opc_get_link_status                     = 0x0607,
2135         ice_aqc_opc_set_event_mask                      = 0x0613,
2136         ice_aqc_opc_set_mac_lb                          = 0x0620,
2137         ice_aqc_opc_set_port_id_led                     = 0x06E9,
2138         ice_aqc_opc_get_port_options                    = 0x06EA,
2139         ice_aqc_opc_set_port_option                     = 0x06EB,
2140         ice_aqc_opc_set_gpio                            = 0x06EC,
2141         ice_aqc_opc_get_gpio                            = 0x06ED,
2142
2143         /* NVM commands */
2144         ice_aqc_opc_nvm_read                            = 0x0701,
2145         ice_aqc_opc_nvm_erase                           = 0x0702,
2146         ice_aqc_opc_nvm_update                          = 0x0703,
2147         ice_aqc_opc_nvm_cfg_read                        = 0x0704,
2148         ice_aqc_opc_nvm_cfg_write                       = 0x0705,
2149         ice_aqc_opc_nvm_checksum                        = 0x0706,
2150
2151
2152         /* RSS commands */
2153         ice_aqc_opc_set_rss_key                         = 0x0B02,
2154         ice_aqc_opc_set_rss_lut                         = 0x0B03,
2155         ice_aqc_opc_get_rss_key                         = 0x0B04,
2156         ice_aqc_opc_get_rss_lut                         = 0x0B05,
2157
2158         /* Tx queue handling commands/events */
2159         ice_aqc_opc_add_txqs                            = 0x0C30,
2160         ice_aqc_opc_dis_txqs                            = 0x0C31,
2161         ice_aqc_opc_txqs_cleanup                        = 0x0C31,
2162         ice_aqc_opc_move_recfg_txqs                     = 0x0C32,
2163
2164         /* package commands */
2165         ice_aqc_opc_download_pkg                        = 0x0C40,
2166         ice_aqc_opc_upload_section                      = 0x0C41,
2167         ice_aqc_opc_update_pkg                          = 0x0C42,
2168         ice_aqc_opc_get_pkg_info_list                   = 0x0C43,
2169
2170
2171
2172         /* Standalone Commands/Events */
2173         ice_aqc_opc_event_lan_overflow                  = 0x1001,
2174
2175         /* debug commands */
2176         ice_aqc_opc_fw_logging                          = 0xFF09,
2177         ice_aqc_opc_fw_logging_info                     = 0xFF10,
2178         ice_aqc_opc_get_clear_fw_log                    = 0xFF11
2179 };
2180
2181 #endif /* _ICE_ADMINQ_CMD_H_ */