drivers/net/ice/base/ice_nvm.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(c) 2001-2020 Intel Corporation
   3  */
   4
   5 #include "ice_common.h"
   6
   7 /**
   8  * ice_aq_read_nvm
   9  * @hw: pointer to the HW struct
  10  * @module_typeid: module pointer location in words from the NVM beginning
  11  * @offset: byte offset from the module beginning
  12  * @length: length of the section to be read (in bytes from the offset)
  13  * @data: command buffer (size [bytes] = length)
  14  * @last_command: tells if this is the last command in a series
  15  * @read_shadow_ram: tell if this is a shadow RAM read
  16  * @cd: pointer to command details structure or NULL
  17  *
  18  * Read the NVM using the admin queue commands (0x0701)
  19  */
  20 enum ice_status
  21 ice_aq_read_nvm(struct ice_hw *hw, u16 module_typeid, u32 offset, u16 length,
  22                 void *data, bool last_command, bool read_shadow_ram,
  23                 struct ice_sq_cd *cd)
  24 {
  25         struct ice_aq_desc desc;
  26         struct ice_aqc_nvm *cmd;
  27
  28         ice_debug(hw, ICE_DBG_TRACE, "%s\n", __func__);
  29
  30         cmd = &desc.params.nvm;
  31
  32         if (offset > ICE_AQC_NVM_MAX_OFFSET)
  33                 return ICE_ERR_PARAM;
  34
  35         ice_fill_dflt_direct_cmd_desc(&desc, ice_aqc_opc_nvm_read);
  36
  37         if (!read_shadow_ram && module_typeid == ICE_AQC_NVM_START_POINT)
  38                 cmd->cmd_flags |= ICE_AQC_NVM_FLASH_ONLY;
  39
  40         /* If this is the last command in a series, set the proper flag. */
  41         if (last_command)
  42                 cmd->cmd_flags |= ICE_AQC_NVM_LAST_CMD;
  43         cmd->module_typeid = CPU_TO_LE16(module_typeid);
  44         cmd->offset_low = CPU_TO_LE16(offset & 0xFFFF);
  45         cmd->offset_high = (offset >> 16) & 0xFF;
  46         cmd->length = CPU_TO_LE16(length);
  47
  48         return ice_aq_send_cmd(hw, &desc, data, length, cd);
  49 }
  50
  51 /**
  52  * ice_read_flat_nvm - Read portion of NVM by flat offset
  53  * @hw: pointer to the HW struct
  54  * @offset: offset from beginning of NVM
  55  * @length: (in) number of bytes to read; (out) number of bytes actually read
  56  * @data: buffer to return data in (sized to fit the specified length)
  57  * @read_shadow_ram: if true, read from shadow RAM instead of NVM
  58  *
  59  * Reads a portion of the NVM, as a flat memory space. This function correctly
  60  * breaks read requests across Shadow RAM sectors and ensures that no single
  61  * read request exceeds the maximum 4KB read for a single AdminQ command.
  62  *
  63  * Returns a status code on failure. Note that the data pointer may be
  64  * partially updated if some reads succeed before a failure.
  65  */
  66 enum ice_status
  67 ice_read_flat_nvm(struct ice_hw *hw, u32 offset, u32 *length, u8 *data,
  68                   bool read_shadow_ram)
  69 {
  70         enum ice_status status;
  71         u32 inlen = *length;
  72         u32 bytes_read = 0;
  73         bool last_cmd;
  74
  75         ice_debug(hw, ICE_DBG_TRACE, "%s\n", __func__);
  76
  77         *length = 0;
  78
  79         /* Verify the length of the read if this is for the Shadow RAM */
  80         if (read_shadow_ram && ((offset + inlen) > (hw->nvm.sr_words * 2u))) {
  81                 ice_debug(hw, ICE_DBG_NVM, "NVM error: requested data is beyond Shadow RAM limit\n");
  82                 return ICE_ERR_PARAM;
  83         }
  84
  85         do {
  86                 u32 read_size, sector_offset;
  87
  88                 /* ice_aq_read_nvm cannot read more than 4KB at a time.
  89                  * Additionally, a read from the Shadow RAM may not cross over
  90                  * a sector boundary. Conveniently, the sector size is also
  91                  * 4KB.
  92                  */
  93                 sector_offset = offset % ICE_AQ_MAX_BUF_LEN;
  94                 read_size = MIN_T(u32, ICE_AQ_MAX_BUF_LEN - sector_offset,
  95                                   inlen - bytes_read);
  96
  97                 last_cmd = !(bytes_read + read_size < inlen);
  98
  99                 /* ice_aq_read_nvm takes the length as a u16. Our read_size is
 100                  * calculated using a u32, but the ICE_AQ_MAX_BUF_LEN maximum
 101                  * size guarantees that it will fit within the 2 bytes.
 102                  */
 103                 status = ice_aq_read_nvm(hw, ICE_AQC_NVM_START_POINT,
 104                                          offset, (u16)read_size,
 105                                          data + bytes_read, last_cmd,
 106                                          read_shadow_ram, NULL);
 107                 if (status)
 108                         break;
 109
 110                 bytes_read += read_size;
 111                 offset += read_size;
 112         } while (!last_cmd);
 113
 114         *length = bytes_read;
 115         return status;
 116 }
 117
 118 /**
 119  * ice_read_sr_word_aq - Reads Shadow RAM via AQ
 120  * @hw: pointer to the HW structure
 121  * @offset: offset of the Shadow RAM word to read (0x000000 - 0x001FFF)
 122  * @data: word read from the Shadow RAM
 123  *
 124  * Reads one 16 bit word from the Shadow RAM using ice_read_flat_nvm.
 125  */
 126 static enum ice_status
 127 ice_read_sr_word_aq(struct ice_hw *hw, u16 offset, u16 *data)
 128 {
 129         u32 bytes = sizeof(u16);
 130         enum ice_status status;
 131         __le16 data_local;
 132
 133         ice_debug(hw, ICE_DBG_TRACE, "%s\n", __func__);
 134
 135         /* Note that ice_read_flat_nvm checks if the read is past the Shadow
 136          * RAM size, and ensures we don't read across a Shadow RAM sector
 137          * boundary
 138          */
 139         status = ice_read_flat_nvm(hw, offset * sizeof(u16), &bytes,
 140                                    (_FORCE_ u8 *)&data_local, true);
 141         if (status)
 142                 return status;
 143
 144         *data = LE16_TO_CPU(data_local);
 145         return ICE_SUCCESS;
 146 }
 147
 148 /**
 149  * ice_read_sr_buf_aq - Reads Shadow RAM buf via AQ
 150  * @hw: pointer to the HW structure
 151  * @offset: offset of the Shadow RAM word to read (0x000000 - 0x001FFF)
 152  * @words: (in) number of words to read; (out) number of words actually read
 153  * @data: words read from the Shadow RAM
 154  *
 155  * Reads 16 bit words (data buf) from the Shadow RAM. Ownership of the NVM is
 156  * taken before reading the buffer and later released.
 157  */
 158 static enum ice_status
 159 ice_read_sr_buf_aq(struct ice_hw *hw, u16 offset, u16 *words, u16 *data)
 160 {
 161         u32 bytes = *words * 2, i;
 162         enum ice_status status;
 163
 164         ice_debug(hw, ICE_DBG_TRACE, "%s\n", __func__);
 165
 166         /* ice_read_flat_nvm takes into account the 4KB AdminQ and Shadow RAM
 167          * sector restrictions necessary when reading from the NVM.
 168          */
 169         status = ice_read_flat_nvm(hw, offset * 2, &bytes, (u8 *)data, true);
 170
 171         /* Report the number of words successfully read */
 172         *words = bytes / 2;
 173
 174         /* Byte swap the words up to the amount we actually read */
 175         for (i = 0; i < *words; i++)
 176                 data[i] = LE16_TO_CPU(((_FORCE_ __le16 *)data)[i]);
 177
 178         return status;
 179 }
 180
 181 /**
 182  * ice_acquire_nvm - Generic request for acquiring the NVM ownership
 183  * @hw: pointer to the HW structure
 184  * @access: NVM access type (read or write)
 185  *
 186  * This function will request NVM ownership.
 187  */
 188 enum ice_status
 189 ice_acquire_nvm(struct ice_hw *hw, enum ice_aq_res_access_type access)
 190 {
 191         ice_debug(hw, ICE_DBG_TRACE, "%s\n", __func__);
 192
 193         if (hw->nvm.blank_nvm_mode)
 194                 return ICE_SUCCESS;
 195
 196         return ice_acquire_res(hw, ICE_NVM_RES_ID, access, ICE_NVM_TIMEOUT);
 197 }
 198
 199 /**
 200  * ice_release_nvm - Generic request for releasing the NVM ownership
 201  * @hw: pointer to the HW structure
 202  *
 203  * This function will release NVM ownership.
 204  */
 205 void ice_release_nvm(struct ice_hw *hw)
 206 {
 207         ice_debug(hw, ICE_DBG_TRACE, "%s\n", __func__);
 208
 209         if (hw->nvm.blank_nvm_mode)
 210                 return;
 211
 212         ice_release_res(hw, ICE_NVM_RES_ID);
 213 }
 214
 215 /**
 216  * ice_read_sr_word - Reads Shadow RAM word and acquire NVM if necessary
 217  * @hw: pointer to the HW structure
 218  * @offset: offset of the Shadow RAM word to read (0x000000 - 0x001FFF)
 219  * @data: word read from the Shadow RAM
 220  *
 221  * Reads one 16 bit word from the Shadow RAM using the ice_read_sr_word_aq.
 222  */
 223 enum ice_status ice_read_sr_word(struct ice_hw *hw, u16 offset, u16 *data)
 224 {
 225         enum ice_status status;
 226
 227         status = ice_acquire_nvm(hw, ICE_RES_READ);
 228         if (!status) {
 229                 status = ice_read_sr_word_aq(hw, offset, data);
 230                 ice_release_nvm(hw);
 231         }
 232
 233         return status;
 234 }
 235
 236 /**
 237  * ice_get_pfa_module_tlv - Reads sub module TLV from NVM PFA
 238  * @hw: pointer to hardware structure
 239  * @module_tlv: pointer to module TLV to return
 240  * @module_tlv_len: pointer to module TLV length to return
 241  * @module_type: module type requested
 242  *
 243  * Finds the requested sub module TLV type from the Preserved Field
 244  * Area (PFA) and returns the TLV pointer and length. The caller can
 245  * use these to read the variable length TLV value.
 246  */
 247 enum ice_status
 248 ice_get_pfa_module_tlv(struct ice_hw *hw, u16 *module_tlv, u16 *module_tlv_len,
 249                        u16 module_type)
 250 {
 251         enum ice_status status;
 252         u16 pfa_len, pfa_ptr;
 253         u16 next_tlv;
 254
 255         status = ice_read_sr_word(hw, ICE_SR_PFA_PTR, &pfa_ptr);
 256         if (status != ICE_SUCCESS) {
 257                 ice_debug(hw, ICE_DBG_INIT, "Preserved Field Array pointer.\n");
 258                 return status;
 259         }
 260         status = ice_read_sr_word(hw, pfa_ptr, &pfa_len);
 261         if (status != ICE_SUCCESS) {
 262                 ice_debug(hw, ICE_DBG_INIT, "Failed to read PFA length.\n");
 263                 return status;
 264         }
 265         /* Starting with first TLV after PFA length, iterate through the list
 266          * of TLVs to find the requested one.
 267          */
 268         next_tlv = pfa_ptr + 1;
 269         while (next_tlv < pfa_ptr + pfa_len) {
 270                 u16 tlv_sub_module_type;
 271                 u16 tlv_len;
 272
 273                 /* Read TLV type */
 274                 status = ice_read_sr_word(hw, next_tlv, &tlv_sub_module_type);
 275                 if (status != ICE_SUCCESS) {
 276                         ice_debug(hw, ICE_DBG_INIT, "Failed to read TLV type.\n");
 277                         break;
 278                 }
 279                 /* Read TLV length */
 280                 status = ice_read_sr_word(hw, next_tlv + 1, &tlv_len);
 281                 if (status != ICE_SUCCESS) {
 282                         ice_debug(hw, ICE_DBG_INIT, "Failed to read TLV length.\n");
 283                         break;
 284                 }
 285                 if (tlv_sub_module_type == module_type) {
 286                         if (tlv_len) {
 287                                 *module_tlv = next_tlv;
 288                                 *module_tlv_len = tlv_len;
 289                                 return ICE_SUCCESS;
 290                         }
 291                         return ICE_ERR_INVAL_SIZE;
 292                 }
 293                 /* Check next TLV, i.e. current TLV pointer + length + 2 words
 294                  * (for current TLV's type and length)
 295                  */
 296                 next_tlv = next_tlv + tlv_len + 2;
 297         }
 298         /* Module does not exist */
 299         return ICE_ERR_DOES_NOT_EXIST;
 300 }
 301
 302 /**
 303  * ice_read_pba_string - Reads part number string from NVM
 304  * @hw: pointer to hardware structure
 305  * @pba_num: stores the part number string from the NVM
 306  * @pba_num_size: part number string buffer length
 307  *
 308  * Reads the part number string from the NVM.
 309  */
 310 enum ice_status
 311 ice_read_pba_string(struct ice_hw *hw, u8 *pba_num, u32 pba_num_size)
 312 {
 313         u16 pba_tlv, pba_tlv_len;
 314         enum ice_status status;
 315         u16 pba_word, pba_size;
 316         u16 i;
 317
 318         status = ice_get_pfa_module_tlv(hw, &pba_tlv, &pba_tlv_len,
 319                                         ICE_SR_PBA_BLOCK_PTR);
 320         if (status != ICE_SUCCESS) {
 321                 ice_debug(hw, ICE_DBG_INIT, "Failed to read PBA Block TLV.\n");
 322                 return status;
 323         }
 324
 325         /* pba_size is the next word */
 326         status = ice_read_sr_word(hw, (pba_tlv + 2), &pba_size);
 327         if (status != ICE_SUCCESS) {
 328                 ice_debug(hw, ICE_DBG_INIT, "Failed to read PBA Section size.\n");
 329                 return status;
 330         }
 331
 332         if (pba_tlv_len < pba_size) {
 333                 ice_debug(hw, ICE_DBG_INIT, "Invalid PBA Block TLV size.\n");
 334                 return ICE_ERR_INVAL_SIZE;
 335         }
 336
 337         /* Subtract one to get PBA word count (PBA Size word is included in
 338          * total size)
 339          */
 340         pba_size--;
 341         if (pba_num_size < (((u32)pba_size * 2) + 1)) {
 342                 ice_debug(hw, ICE_DBG_INIT, "Buffer too small for PBA data.\n");
 343                 return ICE_ERR_PARAM;
 344         }
 345
 346         for (i = 0; i < pba_size; i++) {
 347                 status = ice_read_sr_word(hw, (pba_tlv + 2 + 1) + i, &pba_word);
 348                 if (status != ICE_SUCCESS) {
 349                         ice_debug(hw, ICE_DBG_INIT, "Failed to read PBA Block word %d.\n", i);
 350                         return status;
 351                 }
 352
 353                 pba_num[(i * 2)] = (pba_word >> 8) & 0xFF;
 354                 pba_num[(i * 2) + 1] = pba_word & 0xFF;
 355         }
 356         pba_num[(pba_size * 2)] = '\0';
 357
 358         return status;
 359 }
 360
 361 /**
 362  * ice_get_orom_ver_info - Read Option ROM version information
 363  * @hw: pointer to the HW struct
 364  *
 365  * Read the Combo Image version data from the Boot Configuration TLV and fill
 366  * in the option ROM version data.
 367  */
 368 static enum ice_status ice_get_orom_ver_info(struct ice_hw *hw)
 369 {
 370         u16 combo_hi, combo_lo, boot_cfg_tlv, boot_cfg_tlv_len;
 371         struct ice_orom_info *orom = &hw->nvm.orom;
 372         enum ice_status status;
 373         u32 combo_ver;
 374
 375         status = ice_get_pfa_module_tlv(hw, &boot_cfg_tlv, &boot_cfg_tlv_len,
 376                                         ICE_SR_BOOT_CFG_PTR);
 377         if (status) {
 378                 ice_debug(hw, ICE_DBG_INIT, "Failed to read Boot Configuration Block TLV.\n");
 379                 return status;
 380         }
 381
 382         /* Boot Configuration Block must have length at least 2 words
 383          * (Combo Image Version High and Combo Image Version Low)
 384          */
 385         if (boot_cfg_tlv_len < 2) {
 386                 ice_debug(hw, ICE_DBG_INIT, "Invalid Boot Configuration Block TLV size.\n");
 387                 return ICE_ERR_INVAL_SIZE;
 388         }
 389
 390         status = ice_read_sr_word(hw, (boot_cfg_tlv + ICE_NVM_OROM_VER_OFF),
 391                                   &combo_hi);
 392         if (status) {
 393                 ice_debug(hw, ICE_DBG_INIT, "Failed to read OROM_VER hi.\n");
 394                 return status;
 395         }
 396
 397         status = ice_read_sr_word(hw, (boot_cfg_tlv + ICE_NVM_OROM_VER_OFF + 1),
 398                                   &combo_lo);
 399         if (status) {
 400                 ice_debug(hw, ICE_DBG_INIT, "Failed to read OROM_VER lo.\n");
 401                 return status;
 402         }
 403
 404         combo_ver = ((u32)combo_hi << 16) | combo_lo;
 405
 406         orom->major = (u8)((combo_ver & ICE_OROM_VER_MASK) >>
 407                            ICE_OROM_VER_SHIFT);
 408         orom->patch = (u8)(combo_ver & ICE_OROM_VER_PATCH_MASK);
 409         orom->build = (u16)((combo_ver & ICE_OROM_VER_BUILD_MASK) >>
 410                             ICE_OROM_VER_BUILD_SHIFT);
 411
 412         return ICE_SUCCESS;
 413 }
 414
 415 /**
 416  * ice_discover_flash_size - Discover the available flash size.
 417  * @hw: pointer to the HW struct
 418  *
 419  * The device flash could be up to 16MB in size. However, it is possible that
 420  * the actual size is smaller. Use bisection to determine the accessible size
 421  * of flash memory.
 422  */
 423 static enum ice_status ice_discover_flash_size(struct ice_hw *hw)
 424 {
 425         u32 min_size = 0, max_size = ICE_AQC_NVM_MAX_OFFSET + 1;
 426         enum ice_status status;
 427
 428         ice_debug(hw, ICE_DBG_TRACE, "%s\n", __func__);
 429
 430         status = ice_acquire_nvm(hw, ICE_RES_READ);
 431         if (status)
 432                 return status;
 433
 434         while ((max_size - min_size) > 1) {
 435                 u32 offset = (max_size + min_size) / 2;
 436                 u32 len = 1;
 437                 u8 data;
 438
 439                 status = ice_read_flat_nvm(hw, offset, &len, &data, false);
 440                 if (status == ICE_ERR_AQ_ERROR &&
 441                     hw->adminq.sq_last_status == ICE_AQ_RC_EINVAL) {
 442                         ice_debug(hw, ICE_DBG_NVM, "%s: New upper bound of %u bytes\n",
 443                                   __func__, offset);
 444                         status = ICE_SUCCESS;
 445                         max_size = offset;
 446                 } else if (!status) {
 447                         ice_debug(hw, ICE_DBG_NVM, "%s: New lower bound of %u bytes\n",
 448                                   __func__, offset);
 449                         min_size = offset;
 450                 } else {
 451                         /* an unexpected error occurred */
 452                         goto err_read_flat_nvm;
 453                 }
 454         }
 455
 456         ice_debug(hw, ICE_DBG_NVM, "Predicted flash size is %u bytes\n", max_size);
 457
 458         hw->nvm.flash_size = max_size;
 459
 460 err_read_flat_nvm:
 461         ice_release_nvm(hw);
 462
 463         return status;
 464 }
 465
 466 /**
 467  * ice_init_nvm - initializes NVM setting
 468  * @hw: pointer to the HW struct
 469  *
 470  * This function reads and populates NVM settings such as Shadow RAM size,
 471  * max_timeout, and blank_nvm_mode
 472  */
 473 enum ice_status ice_init_nvm(struct ice_hw *hw)
 474 {
 475         struct ice_nvm_info *nvm = &hw->nvm;
 476         u16 eetrack_lo, eetrack_hi, ver;
 477         enum ice_status status;
 478         u32 fla, gens_stat;
 479         u8 sr_size;
 480
 481         ice_debug(hw, ICE_DBG_TRACE, "%s\n", __func__);
 482
 483         /* The SR size is stored regardless of the NVM programming mode
 484          * as the blank mode may be used in the factory line.
 485          */
 486         gens_stat = rd32(hw, GLNVM_GENS);
 487         sr_size = (gens_stat & GLNVM_GENS_SR_SIZE_M) >> GLNVM_GENS_SR_SIZE_S;
 488
 489         /* Switching to words (sr_size contains power of 2) */
 490         nvm->sr_words = BIT(sr_size) * ICE_SR_WORDS_IN_1KB;
 491
 492         /* Check if we are in the normal or blank NVM programming mode */
 493         fla = rd32(hw, GLNVM_FLA);
 494         if (fla & GLNVM_FLA_LOCKED_M) { /* Normal programming mode */
 495                 nvm->blank_nvm_mode = false;
 496         } else {
 497                 /* Blank programming mode */
 498                 nvm->blank_nvm_mode = true;
 499                 ice_debug(hw, ICE_DBG_NVM, "NVM init error: unsupported blank mode.\n");
 500                 return ICE_ERR_NVM_BLANK_MODE;
 501         }
 502
 503         status = ice_read_sr_word(hw, ICE_SR_NVM_DEV_STARTER_VER, &ver);
 504         if (status) {
 505                 ice_debug(hw, ICE_DBG_INIT,
 506                           "Failed to read DEV starter version.\n");
 507                 return status;
 508         }
 509         nvm->major_ver = (ver & ICE_NVM_VER_HI_MASK) >> ICE_NVM_VER_HI_SHIFT;
 510         nvm->minor_ver = (ver & ICE_NVM_VER_LO_MASK) >> ICE_NVM_VER_LO_SHIFT;
 511
 512         status = ice_read_sr_word(hw, ICE_SR_NVM_EETRACK_LO, &eetrack_lo);
 513         if (status) {
 514                 ice_debug(hw, ICE_DBG_INIT, "Failed to read EETRACK lo.\n");
 515                 return status;
 516         }
 517         status = ice_read_sr_word(hw, ICE_SR_NVM_EETRACK_HI, &eetrack_hi);
 518         if (status) {
 519                 ice_debug(hw, ICE_DBG_INIT, "Failed to read EETRACK hi.\n");
 520                 return status;
 521         }
 522
 523         nvm->eetrack = (eetrack_hi << 16) | eetrack_lo;
 524
 525         status = ice_discover_flash_size(hw);
 526         if (status) {
 527                 ice_debug(hw, ICE_DBG_NVM,
 528                           "NVM init error: failed to discover flash size.\n");
 529                 return status;
 530         }
 531
 532         switch (hw->device_id) {
 533         /* the following devices do not have boot_cfg_tlv yet */
 534         case ICE_DEV_ID_E822C_BACKPLANE:
 535         case ICE_DEV_ID_E822C_QSFP:
 536         case ICE_DEV_ID_E822C_10G_BASE_T:
 537         case ICE_DEV_ID_E822C_SGMII:
 538         case ICE_DEV_ID_E822C_SFP:
 539         case ICE_DEV_ID_E822L_BACKPLANE:
 540         case ICE_DEV_ID_E822L_SFP:
 541         case ICE_DEV_ID_E822L_10G_BASE_T:
 542         case ICE_DEV_ID_E822L_SGMII:
 543         case ICE_DEV_ID_E823L_BACKPLANE:
 544         case ICE_DEV_ID_E823L_SFP:
 545         case ICE_DEV_ID_E823L_10G_BASE_T:
 546         case ICE_DEV_ID_E823L_1GBE:
 547         case ICE_DEV_ID_E823L_QSFP:
 548                 return status;
 549         default:
 550                 break;
 551         }
 552
 553         status = ice_get_orom_ver_info(hw);
 554         if (status) {
 555                 ice_debug(hw, ICE_DBG_INIT, "Failed to read Option ROM info.\n");
 556                 return status;
 557         }
 558
 559         return ICE_SUCCESS;
 560 }
 561
 562 /**
 563  * ice_read_sr_buf - Reads Shadow RAM buf and acquire lock if necessary
 564  * @hw: pointer to the HW structure
 565  * @offset: offset of the Shadow RAM word to read (0x000000 - 0x001FFF)
 566  * @words: (in) number of words to read; (out) number of words actually read
 567  * @data: words read from the Shadow RAM
 568  *
 569  * Reads 16 bit words (data buf) from the SR using the ice_read_nvm_buf_aq
 570  * method. The buf read is preceded by the NVM ownership take
 571  * and followed by the release.
 572  */
 573 enum ice_status
 574 ice_read_sr_buf(struct ice_hw *hw, u16 offset, u16 *words, u16 *data)
 575 {
 576         enum ice_status status;
 577
 578         status = ice_acquire_nvm(hw, ICE_RES_READ);
 579         if (!status) {
 580                 status = ice_read_sr_buf_aq(hw, offset, words, data);
 581                 ice_release_nvm(hw);
 582         }
 583
 584         return status;
 585 }
 586
 587 /**
 588  * ice_nvm_validate_checksum
 589  * @hw: pointer to the HW struct
 590  *
 591  * Verify NVM PFA checksum validity (0x0706)
 592  */
 593 enum ice_status ice_nvm_validate_checksum(struct ice_hw *hw)
 594 {
 595         struct ice_aqc_nvm_checksum *cmd;
 596         struct ice_aq_desc desc;
 597         enum ice_status status;
 598
 599         status = ice_acquire_nvm(hw, ICE_RES_READ);
 600         if (status)
 601                 return status;
 602
 603         cmd = &desc.params.nvm_checksum;
 604
 605         ice_fill_dflt_direct_cmd_desc(&desc, ice_aqc_opc_nvm_checksum);
 606         cmd->flags = ICE_AQC_NVM_CHECKSUM_VERIFY;
 607
 608         status = ice_aq_send_cmd(hw, &desc, NULL, 0, NULL);
 609         ice_release_nvm(hw);
 610
 611         if (!status)
 612                 if (LE16_TO_CPU(cmd->checksum) != ICE_AQC_NVM_CHECKSUM_CORRECT)
 613                         status = ICE_ERR_NVM_CHECKSUM;
 614
 615         return status;
 616 }
 617
 618 /**
 619  * ice_nvm_access_get_features - Return the NVM access features structure
 620  * @cmd: NVM access command to process
 621  * @data: storage for the driver NVM features
 622  *
 623  * Fill in the data section of the NVM access request with a copy of the NVM
 624  * features structure.
 625  */
 626 enum ice_status
 627 ice_nvm_access_get_features(struct ice_nvm_access_cmd *cmd,
 628                             union ice_nvm_access_data *data)
 629 {
 630         /* The provided data_size must be at least as large as our NVM
 631          * features structure. A larger size should not be treated as an
 632          * error, to allow future extensions to to the features structure to
 633          * work on older drivers.
 634          */
 635         if (cmd->data_size < sizeof(struct ice_nvm_features))
 636                 return ICE_ERR_NO_MEMORY;
 637
 638         /* Initialize the data buffer to zeros */
 639         ice_memset(data, 0, cmd->data_size, ICE_NONDMA_MEM);
 640
 641         /* Fill in the features data */
 642         data->drv_features.major = ICE_NVM_ACCESS_MAJOR_VER;
 643         data->drv_features.minor = ICE_NVM_ACCESS_MINOR_VER;
 644         data->drv_features.size = sizeof(struct ice_nvm_features);
 645         data->drv_features.features[0] = ICE_NVM_FEATURES_0_REG_ACCESS;
 646
 647         return ICE_SUCCESS;
 648 }
 649
 650 /**
 651  * ice_nvm_access_get_module - Helper function to read module value
 652  * @cmd: NVM access command structure
 653  *
 654  * Reads the module value out of the NVM access config field.
 655  */
 656 u32 ice_nvm_access_get_module(struct ice_nvm_access_cmd *cmd)
 657 {
 658         return ((cmd->config & ICE_NVM_CFG_MODULE_M) >> ICE_NVM_CFG_MODULE_S);
 659 }
 660
 661 /**
 662  * ice_nvm_access_get_flags - Helper function to read flags value
 663  * @cmd: NVM access command structure
 664  *
 665  * Reads the flags value out of the NVM access config field.
 666  */
 667 u32 ice_nvm_access_get_flags(struct ice_nvm_access_cmd *cmd)
 668 {
 669         return ((cmd->config & ICE_NVM_CFG_FLAGS_M) >> ICE_NVM_CFG_FLAGS_S);
 670 }
 671
 672 /**
 673  * ice_nvm_access_get_adapter - Helper function to read adapter info
 674  * @cmd: NVM access command structure
 675  *
 676  * Read the adapter info value out of the NVM access config field.
 677  */
 678 u32 ice_nvm_access_get_adapter(struct ice_nvm_access_cmd *cmd)
 679 {
 680         return ((cmd->config & ICE_NVM_CFG_ADAPTER_INFO_M) >>
 681                 ICE_NVM_CFG_ADAPTER_INFO_S);
 682 }
 683
 684 /**
 685  * ice_validate_nvm_rw_reg - Check than an NVM access request is valid
 686  * @cmd: NVM access command structure
 687  *
 688  * Validates that an NVM access structure is request to read or write a valid
 689  * register offset. First validates that the module and flags are correct, and
 690  * then ensures that the register offset is one of the accepted registers.
 691  */
 692 static enum ice_status
 693 ice_validate_nvm_rw_reg(struct ice_nvm_access_cmd *cmd)
 694 {
 695         u32 module, flags, offset;
 696         u16 i;
 697
 698         module = ice_nvm_access_get_module(cmd);
 699         flags = ice_nvm_access_get_flags(cmd);
 700         offset = cmd->offset;
 701
 702         /* Make sure the module and flags indicate a read/write request */
 703         if (module != ICE_NVM_REG_RW_MODULE ||
 704             flags != ICE_NVM_REG_RW_FLAGS ||
 705             cmd->data_size != FIELD_SIZEOF(union ice_nvm_access_data, regval))
 706                 return ICE_ERR_PARAM;
 707
 708         switch (offset) {
 709         case GL_HICR:
 710         case GL_HICR_EN: /* Note, this register is read only */
 711         case GL_FWSTS:
 712         case GL_MNG_FWSM:
 713         case GLGEN_CSR_DEBUG_C:
 714         case GLGEN_RSTAT:
 715         case GLPCI_LBARCTRL:
 716         case GLNVM_GENS:
 717         case GLNVM_FLA:
 718         case PF_FUNC_RID:
 719                 return ICE_SUCCESS;
 720         default:
 721                 break;
 722         }
 723
 724         for (i = 0; i <= ICE_NVM_ACCESS_GL_HIDA_MAX; i++)
 725                 if (offset == (u32)GL_HIDA(i))
 726                         return ICE_SUCCESS;
 727
 728         for (i = 0; i <= ICE_NVM_ACCESS_GL_HIBA_MAX; i++)
 729                 if (offset == (u32)GL_HIBA(i))
 730                         return ICE_SUCCESS;
 731
 732         /* All other register offsets are not valid */
 733         return ICE_ERR_OUT_OF_RANGE;
 734 }
 735
 736 /**
 737  * ice_nvm_access_read - Handle an NVM read request
 738  * @hw: pointer to the HW struct
 739  * @cmd: NVM access command to process
 740  * @data: storage for the register value read
 741  *
 742  * Process an NVM access request to read a register.
 743  */
 744 enum ice_status
 745 ice_nvm_access_read(struct ice_hw *hw, struct ice_nvm_access_cmd *cmd,
 746                     union ice_nvm_access_data *data)
 747 {
 748         enum ice_status status;
 749
 750         ice_debug(hw, ICE_DBG_TRACE, "%s\n", __func__);
 751
 752         /* Always initialize the output data, even on failure */
 753         ice_memset(data, 0, cmd->data_size, ICE_NONDMA_MEM);
 754
 755         /* Make sure this is a valid read/write access request */
 756         status = ice_validate_nvm_rw_reg(cmd);
 757         if (status)
 758                 return status;
 759
 760         ice_debug(hw, ICE_DBG_NVM, "NVM access: reading register %08x\n",
 761                   cmd->offset);
 762
 763         /* Read the register and store the contents in the data field */
 764         data->regval = rd32(hw, cmd->offset);
 765
 766         return ICE_SUCCESS;
 767 }
 768
 769 /**
 770  * ice_nvm_access_write - Handle an NVM write request
 771  * @hw: pointer to the HW struct
 772  * @cmd: NVM access command to process
 773  * @data: NVM access data to write
 774  *
 775  * Process an NVM access request to write a register.
 776  */
 777 enum ice_status
 778 ice_nvm_access_write(struct ice_hw *hw, struct ice_nvm_access_cmd *cmd,
 779                      union ice_nvm_access_data *data)
 780 {
 781         enum ice_status status;
 782
 783         ice_debug(hw, ICE_DBG_TRACE, "%s\n", __func__);
 784
 785         /* Make sure this is a valid read/write access request */
 786         status = ice_validate_nvm_rw_reg(cmd);
 787         if (status)
 788                 return status;
 789
 790         /* Reject requests to write to read-only registers */
 791         switch (cmd->offset) {
 792         case GL_HICR_EN:
 793         case GLGEN_RSTAT:
 794                 return ICE_ERR_OUT_OF_RANGE;
 795         default:
 796                 break;
 797         }
 798
 799         ice_debug(hw, ICE_DBG_NVM, "NVM access: writing register %08x with value %08x\n",
 800                   cmd->offset, data->regval);
 801
 802         /* Write the data field to the specified register */
 803         wr32(hw, cmd->offset, data->regval);
 804
 805         return ICE_SUCCESS;
 806 }
 807
 808 /**
 809  * ice_handle_nvm_access - Handle an NVM access request
 810  * @hw: pointer to the HW struct
 811  * @cmd: NVM access command info
 812  * @data: pointer to read or return data
 813  *
 814  * Process an NVM access request. Read the command structure information and
 815  * determine if it is valid. If not, report an error indicating the command
 816  * was invalid.
 817  *
 818  * For valid commands, perform the necessary function, copying the data into
 819  * the provided data buffer.
 820  */
 821 enum ice_status
 822 ice_handle_nvm_access(struct ice_hw *hw, struct ice_nvm_access_cmd *cmd,
 823                       union ice_nvm_access_data *data)
 824 {
 825         u32 module, flags, adapter_info;
 826
 827         ice_debug(hw, ICE_DBG_TRACE, "%s\n", __func__);
 828
 829         /* Extended flags are currently reserved and must be zero */
 830         if ((cmd->config & ICE_NVM_CFG_EXT_FLAGS_M) != 0)
 831                 return ICE_ERR_PARAM;
 832
 833         /* Adapter info must match the HW device ID */
 834         adapter_info = ice_nvm_access_get_adapter(cmd);
 835         if (adapter_info != hw->device_id)
 836                 return ICE_ERR_PARAM;
 837
 838         switch (cmd->command) {
 839         case ICE_NVM_CMD_READ:
 840                 module = ice_nvm_access_get_module(cmd);
 841                 flags = ice_nvm_access_get_flags(cmd);
 842
 843                 /* Getting the driver's NVM features structure shares the same
 844                  * command type as reading a register. Read the config field
 845                  * to determine if this is a request to get features.
 846                  */
 847                 if (module == ICE_NVM_GET_FEATURES_MODULE &&
 848                     flags == ICE_NVM_GET_FEATURES_FLAGS &&
 849                     cmd->offset == 0)
 850                         return ice_nvm_access_get_features(cmd, data);
 851                 else
 852                         return ice_nvm_access_read(hw, cmd, data);
 853         case ICE_NVM_CMD_WRITE:
 854                 return ice_nvm_access_write(hw, cmd, data);
 855         default:
 856                 return ICE_ERR_PARAM;
 857         }
 858 }