drivers/net/ixgbe/base/ixgbe_api.c

   1 /*******************************************************************************
   2
   3 Copyright (c) 2001-2015, Intel Corporation
   4 All rights reserved.
   5
   6 Redistribution and use in source and binary forms, with or without
   7 modification, are permitted provided that the following conditions are met:
   8
   9  1. Redistributions of source code must retain the above copyright notice,
  10     this list of conditions and the following disclaimer.
  11
  12  2. Redistributions in binary form must reproduce the above copyright
  13     notice, this list of conditions and the following disclaimer in the
  14     documentation and/or other materials provided with the distribution.
  15
  16  3. Neither the name of the Intel Corporation nor the names of its
  17     contributors may be used to endorse or promote products derived from
  18     this software without specific prior written permission.
  19
  20 THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  21 AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  22 IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  23 ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR CONTRIBUTORS BE
  24 LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  25 CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  26 SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  27 INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  28 CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  29 ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  30 POSSIBILITY OF SUCH DAMAGE.
  31
  32 ***************************************************************************/
  33
  34 #include "ixgbe_api.h"
  35 #include "ixgbe_common.h"
  36
  37 #define IXGBE_EMPTY_PARAM
  38
  39 static const u32 ixgbe_mvals_base[IXGBE_MVALS_IDX_LIMIT] = {
  40         IXGBE_MVALS_INIT(IXGBE_EMPTY_PARAM)
  41 };
  42
  43 static const u32 ixgbe_mvals_X540[IXGBE_MVALS_IDX_LIMIT] = {
  44         IXGBE_MVALS_INIT(_X540)
  45 };
  46
  47 static const u32 ixgbe_mvals_X550[IXGBE_MVALS_IDX_LIMIT] = {
  48         IXGBE_MVALS_INIT(_X550)
  49 };
  50
  51 static const u32 ixgbe_mvals_X550EM_x[IXGBE_MVALS_IDX_LIMIT] = {
  52         IXGBE_MVALS_INIT(_X550EM_x)
  53 };
  54
  55 /**
  56  * ixgbe_dcb_get_rtrup2tc - read rtrup2tc reg
  57  * @hw: pointer to hardware structure
  58  * @map: pointer to u8 arr for returning map
  59  *
  60  * Read the rtrup2tc HW register and resolve its content into map
  61  **/
  62 void ixgbe_dcb_get_rtrup2tc(struct ixgbe_hw *hw, u8 *map)
  63 {
  64         if (hw->mac.ops.get_rtrup2tc)
  65                 hw->mac.ops.get_rtrup2tc(hw, map);
  66 }
  67
  68 /**
  69  *  ixgbe_init_shared_code - Initialize the shared code
  70  *  @hw: pointer to hardware structure
  71  *
  72  *  This will assign function pointers and assign the MAC type and PHY code.
  73  *  Does not touch the hardware. This function must be called prior to any
  74  *  other function in the shared code. The ixgbe_hw structure should be
  75  *  memset to 0 prior to calling this function.  The following fields in
  76  *  hw structure should be filled in prior to calling this function:
  77  *  hw_addr, back, device_id, vendor_id, subsystem_device_id,
  78  *  subsystem_vendor_id, and revision_id
  79  **/
  80 s32 ixgbe_init_shared_code(struct ixgbe_hw *hw)
  81 {
  82         s32 status;
  83
  84         DEBUGFUNC("ixgbe_init_shared_code");
  85
  86         /*
  87          * Set the mac type
  88          */
  89         ixgbe_set_mac_type(hw);
  90
  91         switch (hw->mac.type) {
  92         case ixgbe_mac_82598EB:
  93                 status = ixgbe_init_ops_82598(hw);
  94                 break;
  95         case ixgbe_mac_82599EB:
  96                 status = ixgbe_init_ops_82599(hw);
  97                 break;
  98         case ixgbe_mac_X540:
  99                 status = ixgbe_init_ops_X540(hw);
 100                 break;
 101         case ixgbe_mac_X550:
 102                 status = ixgbe_init_ops_X550(hw);
 103                 break;
 104         case ixgbe_mac_X550EM_x:
 105                 status = ixgbe_init_ops_X550EM(hw);
 106                 break;
 107         case ixgbe_mac_82599_vf:
 108         case ixgbe_mac_X540_vf:
 109         case ixgbe_mac_X550_vf:
 110         case ixgbe_mac_X550EM_x_vf:
 111                 status = ixgbe_init_ops_vf(hw);
 112                 break;
 113         default:
 114                 status = IXGBE_ERR_DEVICE_NOT_SUPPORTED;
 115                 break;
 116         }
 117         hw->mac.max_link_up_time = IXGBE_LINK_UP_TIME;
 118
 119         return status;
 120 }
 121
 122 /**
 123  *  ixgbe_set_mac_type - Sets MAC type
 124  *  @hw: pointer to the HW structure
 125  *
 126  *  This function sets the mac type of the adapter based on the
 127  *  vendor ID and device ID stored in the hw structure.
 128  **/
 129 s32 ixgbe_set_mac_type(struct ixgbe_hw *hw)
 130 {
 131         s32 ret_val = IXGBE_SUCCESS;
 132
 133         DEBUGFUNC("ixgbe_set_mac_type\n");
 134
 135         if (hw->vendor_id != IXGBE_INTEL_VENDOR_ID) {
 136                 ERROR_REPORT2(IXGBE_ERROR_UNSUPPORTED,
 137                              "Unsupported vendor id: %x", hw->vendor_id);
 138                 return IXGBE_ERR_DEVICE_NOT_SUPPORTED;
 139         }
 140
 141         hw->mvals = ixgbe_mvals_base;
 142
 143         switch (hw->device_id) {
 144         case IXGBE_DEV_ID_82598:
 145         case IXGBE_DEV_ID_82598_BX:
 146         case IXGBE_DEV_ID_82598AF_SINGLE_PORT:
 147         case IXGBE_DEV_ID_82598AF_DUAL_PORT:
 148         case IXGBE_DEV_ID_82598AT:
 149         case IXGBE_DEV_ID_82598AT2:
 150         case IXGBE_DEV_ID_82598EB_CX4:
 151         case IXGBE_DEV_ID_82598_CX4_DUAL_PORT:
 152         case IXGBE_DEV_ID_82598_DA_DUAL_PORT:
 153         case IXGBE_DEV_ID_82598_SR_DUAL_PORT_EM:
 154         case IXGBE_DEV_ID_82598EB_XF_LR:
 155         case IXGBE_DEV_ID_82598EB_SFP_LOM:
 156                 hw->mac.type = ixgbe_mac_82598EB;
 157                 break;
 158         case IXGBE_DEV_ID_82599_KX4:
 159         case IXGBE_DEV_ID_82599_KX4_MEZZ:
 160         case IXGBE_DEV_ID_82599_XAUI_LOM:
 161         case IXGBE_DEV_ID_82599_COMBO_BACKPLANE:
 162         case IXGBE_DEV_ID_82599_KR:
 163         case IXGBE_DEV_ID_82599_SFP:
 164         case IXGBE_DEV_ID_82599_BACKPLANE_FCOE:
 165         case IXGBE_DEV_ID_82599_SFP_FCOE:
 166         case IXGBE_DEV_ID_82599_SFP_EM:
 167         case IXGBE_DEV_ID_82599_SFP_SF2:
 168         case IXGBE_DEV_ID_82599_SFP_SF_QP:
 169         case IXGBE_DEV_ID_82599_QSFP_SF_QP:
 170         case IXGBE_DEV_ID_82599EN_SFP:
 171         case IXGBE_DEV_ID_82599_CX4:
 172         case IXGBE_DEV_ID_82599_LS:
 173         case IXGBE_DEV_ID_82599_T3_LOM:
 174                 hw->mac.type = ixgbe_mac_82599EB;
 175                 break;
 176         case IXGBE_DEV_ID_82599_VF:
 177         case IXGBE_DEV_ID_82599_VF_HV:
 178                 hw->mac.type = ixgbe_mac_82599_vf;
 179                 break;
 180         case IXGBE_DEV_ID_X540_VF:
 181         case IXGBE_DEV_ID_X540_VF_HV:
 182                 hw->mac.type = ixgbe_mac_X540_vf;
 183                 hw->mvals = ixgbe_mvals_X540;
 184                 break;
 185         case IXGBE_DEV_ID_X540T:
 186         case IXGBE_DEV_ID_X540T1:
 187                 hw->mac.type = ixgbe_mac_X540;
 188                 hw->mvals = ixgbe_mvals_X540;
 189                 break;
 190         case IXGBE_DEV_ID_X550T:
 191         case IXGBE_DEV_ID_X550T1:
 192                 hw->mac.type = ixgbe_mac_X550;
 193                 hw->mvals = ixgbe_mvals_X550;
 194                 break;
 195         case IXGBE_DEV_ID_X550EM_X_KX4:
 196         case IXGBE_DEV_ID_X550EM_X_KR:
 197         case IXGBE_DEV_ID_X550EM_X_10G_T:
 198         case IXGBE_DEV_ID_X550EM_X_1G_T:
 199         case IXGBE_DEV_ID_X550EM_X_SFP:
 200                 hw->mac.type = ixgbe_mac_X550EM_x;
 201                 hw->mvals = ixgbe_mvals_X550EM_x;
 202                 break;
 203         case IXGBE_DEV_ID_X550_VF:
 204         case IXGBE_DEV_ID_X550_VF_HV:
 205                 hw->mac.type = ixgbe_mac_X550_vf;
 206                 hw->mvals = ixgbe_mvals_X550;
 207                 break;
 208         case IXGBE_DEV_ID_X550EM_X_VF:
 209         case IXGBE_DEV_ID_X550EM_X_VF_HV:
 210                 hw->mac.type = ixgbe_mac_X550EM_x_vf;
 211                 hw->mvals = ixgbe_mvals_X550EM_x;
 212                 break;
 213         default:
 214                 ret_val = IXGBE_ERR_DEVICE_NOT_SUPPORTED;
 215                 ERROR_REPORT2(IXGBE_ERROR_UNSUPPORTED,
 216                              "Unsupported device id: %x",
 217                              hw->device_id);
 218                 break;
 219         }
 220
 221         DEBUGOUT2("ixgbe_set_mac_type found mac: %d, returns: %d\n",
 222                   hw->mac.type, ret_val);
 223         return ret_val;
 224 }
 225
 226 /**
 227  *  ixgbe_init_hw - Initialize the hardware
 228  *  @hw: pointer to hardware structure
 229  *
 230  *  Initialize the hardware by resetting and then starting the hardware
 231  **/
 232 s32 ixgbe_init_hw(struct ixgbe_hw *hw)
 233 {
 234         return ixgbe_call_func(hw, hw->mac.ops.init_hw, (hw),
 235                                IXGBE_NOT_IMPLEMENTED);
 236 }
 237
 238 /**
 239  *  ixgbe_reset_hw - Performs a hardware reset
 240  *  @hw: pointer to hardware structure
 241  *
 242  *  Resets the hardware by resetting the transmit and receive units, masks and
 243  *  clears all interrupts, performs a PHY reset, and performs a MAC reset
 244  **/
 245 s32 ixgbe_reset_hw(struct ixgbe_hw *hw)
 246 {
 247         return ixgbe_call_func(hw, hw->mac.ops.reset_hw, (hw),
 248                                IXGBE_NOT_IMPLEMENTED);
 249 }
 250
 251 /**
 252  *  ixgbe_start_hw - Prepares hardware for Rx/Tx
 253  *  @hw: pointer to hardware structure
 254  *
 255  *  Starts the hardware by filling the bus info structure and media type,
 256  *  clears all on chip counters, initializes receive address registers,
 257  *  multicast table, VLAN filter table, calls routine to setup link and
 258  *  flow control settings, and leaves transmit and receive units disabled
 259  *  and uninitialized.
 260  **/
 261 s32 ixgbe_start_hw(struct ixgbe_hw *hw)
 262 {
 263         return ixgbe_call_func(hw, hw->mac.ops.start_hw, (hw),
 264                                IXGBE_NOT_IMPLEMENTED);
 265 }
 266
 267 /**
 268  *  ixgbe_enable_relaxed_ordering - Enables tx relaxed ordering,
 269  *  which is disabled by default in ixgbe_start_hw();
 270  *
 271  *  @hw: pointer to hardware structure
 272  *
 273  *   Enable relaxed ordering;
 274  **/
 275 void ixgbe_enable_relaxed_ordering(struct ixgbe_hw *hw)
 276 {
 277         if (hw->mac.ops.enable_relaxed_ordering)
 278                 hw->mac.ops.enable_relaxed_ordering(hw);
 279 }
 280
 281 /**
 282  *  ixgbe_clear_hw_cntrs - Clear hardware counters
 283  *  @hw: pointer to hardware structure
 284  *
 285  *  Clears all hardware statistics counters by reading them from the hardware
 286  *  Statistics counters are clear on read.
 287  **/
 288 s32 ixgbe_clear_hw_cntrs(struct ixgbe_hw *hw)
 289 {
 290         return ixgbe_call_func(hw, hw->mac.ops.clear_hw_cntrs, (hw),
 291                                IXGBE_NOT_IMPLEMENTED);
 292 }
 293
 294 /**
 295  *  ixgbe_get_media_type - Get media type
 296  *  @hw: pointer to hardware structure
 297  *
 298  *  Returns the media type (fiber, copper, backplane)
 299  **/
 300 enum ixgbe_media_type ixgbe_get_media_type(struct ixgbe_hw *hw)
 301 {
 302         return ixgbe_call_func(hw, hw->mac.ops.get_media_type, (hw),
 303                                ixgbe_media_type_unknown);
 304 }
 305
 306 /**
 307  *  ixgbe_get_mac_addr - Get MAC address
 308  *  @hw: pointer to hardware structure
 309  *  @mac_addr: Adapter MAC address
 310  *
 311  *  Reads the adapter's MAC address from the first Receive Address Register
 312  *  (RAR0) A reset of the adapter must have been performed prior to calling
 313  *  this function in order for the MAC address to have been loaded from the
 314  *  EEPROM into RAR0
 315  **/
 316 s32 ixgbe_get_mac_addr(struct ixgbe_hw *hw, u8 *mac_addr)
 317 {
 318         return ixgbe_call_func(hw, hw->mac.ops.get_mac_addr,
 319                                (hw, mac_addr), IXGBE_NOT_IMPLEMENTED);
 320 }
 321
 322 /**
 323  *  ixgbe_get_san_mac_addr - Get SAN MAC address
 324  *  @hw: pointer to hardware structure
 325  *  @san_mac_addr: SAN MAC address
 326  *
 327  *  Reads the SAN MAC address from the EEPROM, if it's available.  This is
 328  *  per-port, so set_lan_id() must be called before reading the addresses.
 329  **/
 330 s32 ixgbe_get_san_mac_addr(struct ixgbe_hw *hw, u8 *san_mac_addr)
 331 {
 332         return ixgbe_call_func(hw, hw->mac.ops.get_san_mac_addr,
 333                                (hw, san_mac_addr), IXGBE_NOT_IMPLEMENTED);
 334 }
 335
 336 /**
 337  *  ixgbe_set_san_mac_addr - Write a SAN MAC address
 338  *  @hw: pointer to hardware structure
 339  *  @san_mac_addr: SAN MAC address
 340  *
 341  *  Writes A SAN MAC address to the EEPROM.
 342  **/
 343 s32 ixgbe_set_san_mac_addr(struct ixgbe_hw *hw, u8 *san_mac_addr)
 344 {
 345         return ixgbe_call_func(hw, hw->mac.ops.set_san_mac_addr,
 346                                (hw, san_mac_addr), IXGBE_NOT_IMPLEMENTED);
 347 }
 348
 349 /**
 350  *  ixgbe_get_device_caps - Get additional device capabilities
 351  *  @hw: pointer to hardware structure
 352  *  @device_caps: the EEPROM word for device capabilities
 353  *
 354  *  Reads the extra device capabilities from the EEPROM
 355  **/
 356 s32 ixgbe_get_device_caps(struct ixgbe_hw *hw, u16 *device_caps)
 357 {
 358         return ixgbe_call_func(hw, hw->mac.ops.get_device_caps,
 359                                (hw, device_caps), IXGBE_NOT_IMPLEMENTED);
 360 }
 361
 362 /**
 363  *  ixgbe_get_wwn_prefix - Get alternative WWNN/WWPN prefix from the EEPROM
 364  *  @hw: pointer to hardware structure
 365  *  @wwnn_prefix: the alternative WWNN prefix
 366  *  @wwpn_prefix: the alternative WWPN prefix
 367  *
 368  *  This function will read the EEPROM from the alternative SAN MAC address
 369  *  block to check the support for the alternative WWNN/WWPN prefix support.
 370  **/
 371 s32 ixgbe_get_wwn_prefix(struct ixgbe_hw *hw, u16 *wwnn_prefix,
 372                          u16 *wwpn_prefix)
 373 {
 374         return ixgbe_call_func(hw, hw->mac.ops.get_wwn_prefix,
 375                                (hw, wwnn_prefix, wwpn_prefix),
 376                                IXGBE_NOT_IMPLEMENTED);
 377 }
 378
 379 /**
 380  *  ixgbe_get_fcoe_boot_status -  Get FCOE boot status from EEPROM
 381  *  @hw: pointer to hardware structure
 382  *  @bs: the fcoe boot status
 383  *
 384  *  This function will read the FCOE boot status from the iSCSI FCOE block
 385  **/
 386 s32 ixgbe_get_fcoe_boot_status(struct ixgbe_hw *hw, u16 *bs)
 387 {
 388         return ixgbe_call_func(hw, hw->mac.ops.get_fcoe_boot_status,
 389                                (hw, bs),
 390                                IXGBE_NOT_IMPLEMENTED);
 391 }
 392
 393 /**
 394  *  ixgbe_get_bus_info - Set PCI bus info
 395  *  @hw: pointer to hardware structure
 396  *
 397  *  Sets the PCI bus info (speed, width, type) within the ixgbe_hw structure
 398  **/
 399 s32 ixgbe_get_bus_info(struct ixgbe_hw *hw)
 400 {
 401         return ixgbe_call_func(hw, hw->mac.ops.get_bus_info, (hw),
 402                                IXGBE_NOT_IMPLEMENTED);
 403 }
 404
 405 /**
 406  *  ixgbe_get_num_of_tx_queues - Get Tx queues
 407  *  @hw: pointer to hardware structure
 408  *
 409  *  Returns the number of transmit queues for the given adapter.
 410  **/
 411 u32 ixgbe_get_num_of_tx_queues(struct ixgbe_hw *hw)
 412 {
 413         return hw->mac.max_tx_queues;
 414 }
 415
 416 /**
 417  *  ixgbe_get_num_of_rx_queues - Get Rx queues
 418  *  @hw: pointer to hardware structure
 419  *
 420  *  Returns the number of receive queues for the given adapter.
 421  **/
 422 u32 ixgbe_get_num_of_rx_queues(struct ixgbe_hw *hw)
 423 {
 424         return hw->mac.max_rx_queues;
 425 }
 426
 427 /**
 428  *  ixgbe_stop_adapter - Disable Rx/Tx units
 429  *  @hw: pointer to hardware structure
 430  *
 431  *  Sets the adapter_stopped flag within ixgbe_hw struct. Clears interrupts,
 432  *  disables transmit and receive units. The adapter_stopped flag is used by
 433  *  the shared code and drivers to determine if the adapter is in a stopped
 434  *  state and should not touch the hardware.
 435  **/
 436 s32 ixgbe_stop_adapter(struct ixgbe_hw *hw)
 437 {
 438         return ixgbe_call_func(hw, hw->mac.ops.stop_adapter, (hw),
 439                                IXGBE_NOT_IMPLEMENTED);
 440 }
 441
 442 /**
 443  *  ixgbe_read_pba_string - Reads part number string from EEPROM
 444  *  @hw: pointer to hardware structure
 445  *  @pba_num: stores the part number string from the EEPROM
 446  *  @pba_num_size: part number string buffer length
 447  *
 448  *  Reads the part number string from the EEPROM.
 449  **/
 450 s32 ixgbe_read_pba_string(struct ixgbe_hw *hw, u8 *pba_num, u32 pba_num_size)
 451 {
 452         return ixgbe_read_pba_string_generic(hw, pba_num, pba_num_size);
 453 }
 454
 455 /**
 456  *  ixgbe_read_pba_num - Reads part number from EEPROM
 457  *  @hw: pointer to hardware structure
 458  *  @pba_num: stores the part number from the EEPROM
 459  *
 460  *  Reads the part number from the EEPROM.
 461  **/
 462 s32 ixgbe_read_pba_num(struct ixgbe_hw *hw, u32 *pba_num)
 463 {
 464         return ixgbe_read_pba_num_generic(hw, pba_num);
 465 }
 466
 467 /**
 468  *  ixgbe_identify_phy - Get PHY type
 469  *  @hw: pointer to hardware structure
 470  *
 471  *  Determines the physical layer module found on the current adapter.
 472  **/
 473 s32 ixgbe_identify_phy(struct ixgbe_hw *hw)
 474 {
 475         s32 status = IXGBE_SUCCESS;
 476
 477         if (hw->phy.type == ixgbe_phy_unknown) {
 478                 status = ixgbe_call_func(hw, hw->phy.ops.identify, (hw),
 479                                          IXGBE_NOT_IMPLEMENTED);
 480         }
 481
 482         return status;
 483 }
 484
 485 /**
 486  *  ixgbe_reset_phy - Perform a PHY reset
 487  *  @hw: pointer to hardware structure
 488  **/
 489 s32 ixgbe_reset_phy(struct ixgbe_hw *hw)
 490 {
 491         s32 status = IXGBE_SUCCESS;
 492
 493         if (hw->phy.type == ixgbe_phy_unknown) {
 494                 if (ixgbe_identify_phy(hw) != IXGBE_SUCCESS)
 495                         status = IXGBE_ERR_PHY;
 496         }
 497
 498         if (status == IXGBE_SUCCESS) {
 499                 status = ixgbe_call_func(hw, hw->phy.ops.reset, (hw),
 500                                          IXGBE_NOT_IMPLEMENTED);
 501         }
 502         return status;
 503 }
 504
 505 /**
 506  *  ixgbe_get_phy_firmware_version -
 507  *  @hw: pointer to hardware structure
 508  *  @firmware_version: pointer to firmware version
 509  **/
 510 s32 ixgbe_get_phy_firmware_version(struct ixgbe_hw *hw, u16 *firmware_version)
 511 {
 512         s32 status = IXGBE_SUCCESS;
 513
 514         status = ixgbe_call_func(hw, hw->phy.ops.get_firmware_version,
 515                                  (hw, firmware_version),
 516                                  IXGBE_NOT_IMPLEMENTED);
 517         return status;
 518 }
 519
 520 /**
 521  *  ixgbe_read_phy_reg - Read PHY register
 522  *  @hw: pointer to hardware structure
 523  *  @reg_addr: 32 bit address of PHY register to read
 524  *  @phy_data: Pointer to read data from PHY register
 525  *
 526  *  Reads a value from a specified PHY register
 527  **/
 528 s32 ixgbe_read_phy_reg(struct ixgbe_hw *hw, u32 reg_addr, u32 device_type,
 529                        u16 *phy_data)
 530 {
 531         if (hw->phy.id == 0)
 532                 ixgbe_identify_phy(hw);
 533
 534         return ixgbe_call_func(hw, hw->phy.ops.read_reg, (hw, reg_addr,
 535                                device_type, phy_data), IXGBE_NOT_IMPLEMENTED);
 536 }
 537
 538 /**
 539  *  ixgbe_write_phy_reg - Write PHY register
 540  *  @hw: pointer to hardware structure
 541  *  @reg_addr: 32 bit PHY register to write
 542  *  @phy_data: Data to write to the PHY register
 543  *
 544  *  Writes a value to specified PHY register
 545  **/
 546 s32 ixgbe_write_phy_reg(struct ixgbe_hw *hw, u32 reg_addr, u32 device_type,
 547                         u16 phy_data)
 548 {
 549         if (hw->phy.id == 0)
 550                 ixgbe_identify_phy(hw);
 551
 552         return ixgbe_call_func(hw, hw->phy.ops.write_reg, (hw, reg_addr,
 553                                device_type, phy_data), IXGBE_NOT_IMPLEMENTED);
 554 }
 555
 556 /**
 557  *  ixgbe_setup_phy_link - Restart PHY autoneg
 558  *  @hw: pointer to hardware structure
 559  *
 560  *  Restart autonegotiation and PHY and waits for completion.
 561  **/
 562 s32 ixgbe_setup_phy_link(struct ixgbe_hw *hw)
 563 {
 564         return ixgbe_call_func(hw, hw->phy.ops.setup_link, (hw),
 565                                IXGBE_NOT_IMPLEMENTED);
 566 }
 567
 568 /**
 569  * ixgbe_setup_internal_phy - Configure integrated PHY
 570  * @hw: pointer to hardware structure
 571  *
 572  * Reconfigure the integrated PHY in order to enable talk to the external PHY.
 573  * Returns success if not implemented, since nothing needs to be done in this
 574  * case.
 575  */
 576 s32 ixgbe_setup_internal_phy(struct ixgbe_hw *hw)
 577 {
 578         return ixgbe_call_func(hw, hw->phy.ops.setup_internal_link, (hw),
 579                                IXGBE_SUCCESS);
 580 }
 581
 582 /**
 583  *  ixgbe_check_phy_link - Determine link and speed status
 584  *  @hw: pointer to hardware structure
 585  *
 586  *  Reads a PHY register to determine if link is up and the current speed for
 587  *  the PHY.
 588  **/
 589 s32 ixgbe_check_phy_link(struct ixgbe_hw *hw, ixgbe_link_speed *speed,
 590                          bool *link_up)
 591 {
 592         return ixgbe_call_func(hw, hw->phy.ops.check_link, (hw, speed,
 593                                link_up), IXGBE_NOT_IMPLEMENTED);
 594 }
 595
 596 /**
 597  *  ixgbe_setup_phy_link_speed - Set auto advertise
 598  *  @hw: pointer to hardware structure
 599  *  @speed: new link speed
 600  *
 601  *  Sets the auto advertised capabilities
 602  **/
 603 s32 ixgbe_setup_phy_link_speed(struct ixgbe_hw *hw, ixgbe_link_speed speed,
 604                                bool autoneg_wait_to_complete)
 605 {
 606         return ixgbe_call_func(hw, hw->phy.ops.setup_link_speed, (hw, speed,
 607                                autoneg_wait_to_complete),
 608                                IXGBE_NOT_IMPLEMENTED);
 609 }
 610
 611 /**
 612  * ixgbe_set_phy_power - Control the phy power state
 613  * @hw: pointer to hardware structure
 614  * @on: true for on, false for off
 615  */
 616 s32 ixgbe_set_phy_power(struct ixgbe_hw *hw, bool on)
 617 {
 618         return ixgbe_call_func(hw, hw->phy.ops.set_phy_power, (hw, on),
 619                                IXGBE_NOT_IMPLEMENTED);
 620 }
 621
 622 /**
 623  *  ixgbe_check_link - Get link and speed status
 624  *  @hw: pointer to hardware structure
 625  *
 626  *  Reads the links register to determine if link is up and the current speed
 627  **/
 628 s32 ixgbe_check_link(struct ixgbe_hw *hw, ixgbe_link_speed *speed,
 629                      bool *link_up, bool link_up_wait_to_complete)
 630 {
 631         return ixgbe_call_func(hw, hw->mac.ops.check_link, (hw, speed,
 632                                link_up, link_up_wait_to_complete),
 633                                IXGBE_NOT_IMPLEMENTED);
 634 }
 635
 636 /**
 637  *  ixgbe_disable_tx_laser - Disable Tx laser
 638  *  @hw: pointer to hardware structure
 639  *
 640  *  If the driver needs to disable the laser on SFI optics.
 641  **/
 642 void ixgbe_disable_tx_laser(struct ixgbe_hw *hw)
 643 {
 644         if (hw->mac.ops.disable_tx_laser)
 645                 hw->mac.ops.disable_tx_laser(hw);
 646 }
 647
 648 /**
 649  *  ixgbe_enable_tx_laser - Enable Tx laser
 650  *  @hw: pointer to hardware structure
 651  *
 652  *  If the driver needs to enable the laser on SFI optics.
 653  **/
 654 void ixgbe_enable_tx_laser(struct ixgbe_hw *hw)
 655 {
 656         if (hw->mac.ops.enable_tx_laser)
 657                 hw->mac.ops.enable_tx_laser(hw);
 658 }
 659
 660 /**
 661  *  ixgbe_flap_tx_laser - flap Tx laser to start autotry process
 662  *  @hw: pointer to hardware structure
 663  *
 664  *  When the driver changes the link speeds that it can support then
 665  *  flap the tx laser to alert the link partner to start autotry
 666  *  process on its end.
 667  **/
 668 void ixgbe_flap_tx_laser(struct ixgbe_hw *hw)
 669 {
 670         if (hw->mac.ops.flap_tx_laser)
 671                 hw->mac.ops.flap_tx_laser(hw);
 672 }
 673
 674 /**
 675  *  ixgbe_setup_link - Set link speed
 676  *  @hw: pointer to hardware structure
 677  *  @speed: new link speed
 678  *
 679  *  Configures link settings.  Restarts the link.
 680  *  Performs autonegotiation if needed.
 681  **/
 682 s32 ixgbe_setup_link(struct ixgbe_hw *hw, ixgbe_link_speed speed,
 683                      bool autoneg_wait_to_complete)
 684 {
 685         return ixgbe_call_func(hw, hw->mac.ops.setup_link, (hw, speed,
 686                                autoneg_wait_to_complete),
 687                                IXGBE_NOT_IMPLEMENTED);
 688 }
 689
 690 /**
 691  *  ixgbe_setup_mac_link - Set link speed
 692  *  @hw: pointer to hardware structure
 693  *  @speed: new link speed
 694  *
 695  *  Configures link settings.  Restarts the link.
 696  *  Performs autonegotiation if needed.
 697  **/
 698 s32 ixgbe_setup_mac_link(struct ixgbe_hw *hw, ixgbe_link_speed speed,
 699                          bool autoneg_wait_to_complete)
 700 {
 701         return ixgbe_call_func(hw, hw->mac.ops.setup_mac_link, (hw, speed,
 702                                autoneg_wait_to_complete),
 703                                IXGBE_NOT_IMPLEMENTED);
 704 }
 705
 706 /**
 707  *  ixgbe_get_link_capabilities - Returns link capabilities
 708  *  @hw: pointer to hardware structure
 709  *
 710  *  Determines the link capabilities of the current configuration.
 711  **/
 712 s32 ixgbe_get_link_capabilities(struct ixgbe_hw *hw, ixgbe_link_speed *speed,
 713                                 bool *autoneg)
 714 {
 715         return ixgbe_call_func(hw, hw->mac.ops.get_link_capabilities, (hw,
 716                                speed, autoneg), IXGBE_NOT_IMPLEMENTED);
 717 }
 718
 719 /**
 720  *  ixgbe_led_on - Turn on LEDs
 721  *  @hw: pointer to hardware structure
 722  *  @index: led number to turn on
 723  *
 724  *  Turns on the software controllable LEDs.
 725  **/
 726 s32 ixgbe_led_on(struct ixgbe_hw *hw, u32 index)
 727 {
 728         return ixgbe_call_func(hw, hw->mac.ops.led_on, (hw, index),
 729                                IXGBE_NOT_IMPLEMENTED);
 730 }
 731
 732 /**
 733  *  ixgbe_led_off - Turn off LEDs
 734  *  @hw: pointer to hardware structure
 735  *  @index: led number to turn off
 736  *
 737  *  Turns off the software controllable LEDs.
 738  **/
 739 s32 ixgbe_led_off(struct ixgbe_hw *hw, u32 index)
 740 {
 741         return ixgbe_call_func(hw, hw->mac.ops.led_off, (hw, index),
 742                                IXGBE_NOT_IMPLEMENTED);
 743 }
 744
 745 /**
 746  *  ixgbe_blink_led_start - Blink LEDs
 747  *  @hw: pointer to hardware structure
 748  *  @index: led number to blink
 749  *
 750  *  Blink LED based on index.
 751  **/
 752 s32 ixgbe_blink_led_start(struct ixgbe_hw *hw, u32 index)
 753 {
 754         return ixgbe_call_func(hw, hw->mac.ops.blink_led_start, (hw, index),
 755                                IXGBE_NOT_IMPLEMENTED);
 756 }
 757
 758 /**
 759  *  ixgbe_blink_led_stop - Stop blinking LEDs
 760  *  @hw: pointer to hardware structure
 761  *
 762  *  Stop blinking LED based on index.
 763  **/
 764 s32 ixgbe_blink_led_stop(struct ixgbe_hw *hw, u32 index)
 765 {
 766         return ixgbe_call_func(hw, hw->mac.ops.blink_led_stop, (hw, index),
 767                                IXGBE_NOT_IMPLEMENTED);
 768 }
 769
 770 /**
 771  *  ixgbe_init_eeprom_params - Initialize EEPROM parameters
 772  *  @hw: pointer to hardware structure
 773  *
 774  *  Initializes the EEPROM parameters ixgbe_eeprom_info within the
 775  *  ixgbe_hw struct in order to set up EEPROM access.
 776  **/
 777 s32 ixgbe_init_eeprom_params(struct ixgbe_hw *hw)
 778 {
 779         return ixgbe_call_func(hw, hw->eeprom.ops.init_params, (hw),
 780                                IXGBE_NOT_IMPLEMENTED);
 781 }
 782
 783
 784 /**
 785  *  ixgbe_write_eeprom - Write word to EEPROM
 786  *  @hw: pointer to hardware structure
 787  *  @offset: offset within the EEPROM to be written to
 788  *  @data: 16 bit word to be written to the EEPROM
 789  *
 790  *  Writes 16 bit value to EEPROM. If ixgbe_eeprom_update_checksum is not
 791  *  called after this function, the EEPROM will most likely contain an
 792  *  invalid checksum.
 793  **/
 794 s32 ixgbe_write_eeprom(struct ixgbe_hw *hw, u16 offset, u16 data)
 795 {
 796         return ixgbe_call_func(hw, hw->eeprom.ops.write, (hw, offset, data),
 797                                IXGBE_NOT_IMPLEMENTED);
 798 }
 799
 800 /**
 801  *  ixgbe_write_eeprom_buffer - Write word(s) to EEPROM
 802  *  @hw: pointer to hardware structure
 803  *  @offset: offset within the EEPROM to be written to
 804  *  @data: 16 bit word(s) to be written to the EEPROM
 805  *  @words: number of words
 806  *
 807  *  Writes 16 bit word(s) to EEPROM. If ixgbe_eeprom_update_checksum is not
 808  *  called after this function, the EEPROM will most likely contain an
 809  *  invalid checksum.
 810  **/
 811 s32 ixgbe_write_eeprom_buffer(struct ixgbe_hw *hw, u16 offset, u16 words,
 812                               u16 *data)
 813 {
 814         return ixgbe_call_func(hw, hw->eeprom.ops.write_buffer,
 815                                (hw, offset, words, data),
 816                                IXGBE_NOT_IMPLEMENTED);
 817 }
 818
 819 /**
 820  *  ixgbe_read_eeprom - Read word from EEPROM
 821  *  @hw: pointer to hardware structure
 822  *  @offset: offset within the EEPROM to be read
 823  *  @data: read 16 bit value from EEPROM
 824  *
 825  *  Reads 16 bit value from EEPROM
 826  **/
 827 s32 ixgbe_read_eeprom(struct ixgbe_hw *hw, u16 offset, u16 *data)
 828 {
 829         return ixgbe_call_func(hw, hw->eeprom.ops.read, (hw, offset, data),
 830                                IXGBE_NOT_IMPLEMENTED);
 831 }
 832
 833 /**
 834  *  ixgbe_read_eeprom_buffer - Read word(s) from EEPROM
 835  *  @hw: pointer to hardware structure
 836  *  @offset: offset within the EEPROM to be read
 837  *  @data: read 16 bit word(s) from EEPROM
 838  *  @words: number of words
 839  *
 840  *  Reads 16 bit word(s) from EEPROM
 841  **/
 842 s32 ixgbe_read_eeprom_buffer(struct ixgbe_hw *hw, u16 offset,
 843                              u16 words, u16 *data)
 844 {
 845         return ixgbe_call_func(hw, hw->eeprom.ops.read_buffer,
 846                                (hw, offset, words, data),
 847                                IXGBE_NOT_IMPLEMENTED);
 848 }
 849
 850 /**
 851  *  ixgbe_validate_eeprom_checksum - Validate EEPROM checksum
 852  *  @hw: pointer to hardware structure
 853  *  @checksum_val: calculated checksum
 854  *
 855  *  Performs checksum calculation and validates the EEPROM checksum
 856  **/
 857 s32 ixgbe_validate_eeprom_checksum(struct ixgbe_hw *hw, u16 *checksum_val)
 858 {
 859         return ixgbe_call_func(hw, hw->eeprom.ops.validate_checksum,
 860                                (hw, checksum_val), IXGBE_NOT_IMPLEMENTED);
 861 }
 862
 863 /**
 864  *  ixgbe_eeprom_update_checksum - Updates the EEPROM checksum
 865  *  @hw: pointer to hardware structure
 866  **/
 867 s32 ixgbe_update_eeprom_checksum(struct ixgbe_hw *hw)
 868 {
 869         return ixgbe_call_func(hw, hw->eeprom.ops.update_checksum, (hw),
 870                                IXGBE_NOT_IMPLEMENTED);
 871 }
 872
 873 /**
 874  *  ixgbe_insert_mac_addr - Find a RAR for this mac address
 875  *  @hw: pointer to hardware structure
 876  *  @addr: Address to put into receive address register
 877  *  @vmdq: VMDq pool to assign
 878  *
 879  *  Puts an ethernet address into a receive address register, or
 880  *  finds the rar that it is aleady in; adds to the pool list
 881  **/
 882 s32 ixgbe_insert_mac_addr(struct ixgbe_hw *hw, u8 *addr, u32 vmdq)
 883 {
 884         return ixgbe_call_func(hw, hw->mac.ops.insert_mac_addr,
 885                                (hw, addr, vmdq),
 886                                IXGBE_NOT_IMPLEMENTED);
 887 }
 888
 889 /**
 890  *  ixgbe_set_rar - Set Rx address register
 891  *  @hw: pointer to hardware structure
 892  *  @index: Receive address register to write
 893  *  @addr: Address to put into receive address register
 894  *  @vmdq: VMDq "set"
 895  *  @enable_addr: set flag that address is active
 896  *
 897  *  Puts an ethernet address into a receive address register.
 898  **/
 899 s32 ixgbe_set_rar(struct ixgbe_hw *hw, u32 index, u8 *addr, u32 vmdq,
 900                   u32 enable_addr)
 901 {
 902         return ixgbe_call_func(hw, hw->mac.ops.set_rar, (hw, index, addr, vmdq,
 903                                enable_addr), IXGBE_NOT_IMPLEMENTED);
 904 }
 905
 906 /**
 907  *  ixgbe_clear_rar - Clear Rx address register
 908  *  @hw: pointer to hardware structure
 909  *  @index: Receive address register to write
 910  *
 911  *  Puts an ethernet address into a receive address register.
 912  **/
 913 s32 ixgbe_clear_rar(struct ixgbe_hw *hw, u32 index)
 914 {
 915         return ixgbe_call_func(hw, hw->mac.ops.clear_rar, (hw, index),
 916                                IXGBE_NOT_IMPLEMENTED);
 917 }
 918
 919 /**
 920  *  ixgbe_set_vmdq - Associate a VMDq index with a receive address
 921  *  @hw: pointer to hardware structure
 922  *  @rar: receive address register index to associate with VMDq index
 923  *  @vmdq: VMDq set or pool index
 924  **/
 925 s32 ixgbe_set_vmdq(struct ixgbe_hw *hw, u32 rar, u32 vmdq)
 926 {
 927         return ixgbe_call_func(hw, hw->mac.ops.set_vmdq, (hw, rar, vmdq),
 928                                IXGBE_NOT_IMPLEMENTED);
 929
 930 }
 931
 932 /**
 933  *  ixgbe_set_vmdq_san_mac - Associate VMDq index 127 with a receive address
 934  *  @hw: pointer to hardware structure
 935  *  @vmdq: VMDq default pool index
 936  **/
 937 s32 ixgbe_set_vmdq_san_mac(struct ixgbe_hw *hw, u32 vmdq)
 938 {
 939         return ixgbe_call_func(hw, hw->mac.ops.set_vmdq_san_mac,
 940                                (hw, vmdq), IXGBE_NOT_IMPLEMENTED);
 941 }
 942
 943 /**
 944  *  ixgbe_clear_vmdq - Disassociate a VMDq index from a receive address
 945  *  @hw: pointer to hardware structure
 946  *  @rar: receive address register index to disassociate with VMDq index
 947  *  @vmdq: VMDq set or pool index
 948  **/
 949 s32 ixgbe_clear_vmdq(struct ixgbe_hw *hw, u32 rar, u32 vmdq)
 950 {
 951         return ixgbe_call_func(hw, hw->mac.ops.clear_vmdq, (hw, rar, vmdq),
 952                                IXGBE_NOT_IMPLEMENTED);
 953 }
 954
 955 /**
 956  *  ixgbe_init_rx_addrs - Initializes receive address filters.
 957  *  @hw: pointer to hardware structure
 958  *
 959  *  Places the MAC address in receive address register 0 and clears the rest
 960  *  of the receive address registers. Clears the multicast table. Assumes
 961  *  the receiver is in reset when the routine is called.
 962  **/
 963 s32 ixgbe_init_rx_addrs(struct ixgbe_hw *hw)
 964 {
 965         return ixgbe_call_func(hw, hw->mac.ops.init_rx_addrs, (hw),
 966                                IXGBE_NOT_IMPLEMENTED);
 967 }
 968
 969 /**
 970  *  ixgbe_get_num_rx_addrs - Returns the number of RAR entries.
 971  *  @hw: pointer to hardware structure
 972  **/
 973 u32 ixgbe_get_num_rx_addrs(struct ixgbe_hw *hw)
 974 {
 975         return hw->mac.num_rar_entries;
 976 }
 977
 978 /**
 979  *  ixgbe_update_uc_addr_list - Updates the MAC's list of secondary addresses
 980  *  @hw: pointer to hardware structure
 981  *  @addr_list: the list of new multicast addresses
 982  *  @addr_count: number of addresses
 983  *  @func: iterator function to walk the multicast address list
 984  *
 985  *  The given list replaces any existing list. Clears the secondary addrs from
 986  *  receive address registers. Uses unused receive address registers for the
 987  *  first secondary addresses, and falls back to promiscuous mode as needed.
 988  **/
 989 s32 ixgbe_update_uc_addr_list(struct ixgbe_hw *hw, u8 *addr_list,
 990                               u32 addr_count, ixgbe_mc_addr_itr func)
 991 {
 992         return ixgbe_call_func(hw, hw->mac.ops.update_uc_addr_list, (hw,
 993                                addr_list, addr_count, func),
 994                                IXGBE_NOT_IMPLEMENTED);
 995 }
 996
 997 /**
 998  *  ixgbe_update_mc_addr_list - Updates the MAC's list of multicast addresses
 999  *  @hw: pointer to hardware structure
1000  *  @mc_addr_list: the list of new multicast addresses
1001  *  @mc_addr_count: number of addresses
1002  *  @func: iterator function to walk the multicast address list
1003  *
1004  *  The given list replaces any existing list. Clears the MC addrs from receive
1005  *  address registers and the multicast table. Uses unused receive address
1006  *  registers for the first multicast addresses, and hashes the rest into the
1007  *  multicast table.
1008  **/
1009 s32 ixgbe_update_mc_addr_list(struct ixgbe_hw *hw, u8 *mc_addr_list,
1010                               u32 mc_addr_count, ixgbe_mc_addr_itr func,
1011                               bool clear)
1012 {
1013         return ixgbe_call_func(hw, hw->mac.ops.update_mc_addr_list, (hw,
1014                                mc_addr_list, mc_addr_count, func, clear),
1015                                IXGBE_NOT_IMPLEMENTED);
1016 }
1017
1018 /**
1019  *  ixgbe_enable_mc - Enable multicast address in RAR
1020  *  @hw: pointer to hardware structure
1021  *
1022  *  Enables multicast address in RAR and the use of the multicast hash table.
1023  **/
1024 s32 ixgbe_enable_mc(struct ixgbe_hw *hw)
1025 {
1026         return ixgbe_call_func(hw, hw->mac.ops.enable_mc, (hw),
1027                                IXGBE_NOT_IMPLEMENTED);
1028 }
1029
1030 /**
1031  *  ixgbe_disable_mc - Disable multicast address in RAR
1032  *  @hw: pointer to hardware structure
1033  *
1034  *  Disables multicast address in RAR and the use of the multicast hash table.
1035  **/
1036 s32 ixgbe_disable_mc(struct ixgbe_hw *hw)
1037 {
1038         return ixgbe_call_func(hw, hw->mac.ops.disable_mc, (hw),
1039                                IXGBE_NOT_IMPLEMENTED);
1040 }
1041
1042 /**
1043  *  ixgbe_clear_vfta - Clear VLAN filter table
1044  *  @hw: pointer to hardware structure
1045  *
1046  *  Clears the VLAN filer table, and the VMDq index associated with the filter
1047  **/
1048 s32 ixgbe_clear_vfta(struct ixgbe_hw *hw)
1049 {
1050         return ixgbe_call_func(hw, hw->mac.ops.clear_vfta, (hw),
1051                                IXGBE_NOT_IMPLEMENTED);
1052 }
1053
1054 /**
1055  *  ixgbe_set_vfta - Set VLAN filter table
1056  *  @hw: pointer to hardware structure
1057  *  @vlan: VLAN id to write to VLAN filter
1058  *  @vind: VMDq output index that maps queue to VLAN id in VFTA
1059  *  @vlan_on: boolean flag to turn on/off VLAN in VFTA
1060  *
1061  *  Turn on/off specified VLAN in the VLAN filter table.
1062  **/
1063 s32 ixgbe_set_vfta(struct ixgbe_hw *hw, u32 vlan, u32 vind, bool vlan_on)
1064 {
1065         return ixgbe_call_func(hw, hw->mac.ops.set_vfta, (hw, vlan, vind,
1066                                vlan_on), IXGBE_NOT_IMPLEMENTED);
1067 }
1068
1069 /**
1070  *  ixgbe_set_vlvf - Set VLAN Pool Filter
1071  *  @hw: pointer to hardware structure
1072  *  @vlan: VLAN id to write to VLAN filter
1073  *  @vind: VMDq output index that maps queue to VLAN id in VFVFB
1074  *  @vlan_on: boolean flag to turn on/off VLAN in VFVF
1075  *  @vfta_changed: pointer to boolean flag which indicates whether VFTA
1076  *                 should be changed
1077  *
1078  *  Turn on/off specified bit in VLVF table.
1079  **/
1080 s32 ixgbe_set_vlvf(struct ixgbe_hw *hw, u32 vlan, u32 vind, bool vlan_on,
1081                     bool *vfta_changed)
1082 {
1083         return ixgbe_call_func(hw, hw->mac.ops.set_vlvf, (hw, vlan, vind,
1084                                vlan_on, vfta_changed), IXGBE_NOT_IMPLEMENTED);
1085 }
1086
1087 /**
1088  *  ixgbe_fc_enable - Enable flow control
1089  *  @hw: pointer to hardware structure
1090  *
1091  *  Configures the flow control settings based on SW configuration.
1092  **/
1093 s32 ixgbe_fc_enable(struct ixgbe_hw *hw)
1094 {
1095         return ixgbe_call_func(hw, hw->mac.ops.fc_enable, (hw),
1096                                IXGBE_NOT_IMPLEMENTED);
1097 }
1098
1099 /**
1100  *  ixgbe_setup_fc - Set up flow control
1101  *  @hw: pointer to hardware structure
1102  *
1103  *  Called at init time to set up flow control.
1104  **/
1105 s32 ixgbe_setup_fc(struct ixgbe_hw *hw)
1106 {
1107         return ixgbe_call_func(hw, hw->mac.ops.setup_fc, (hw),
1108                 IXGBE_NOT_IMPLEMENTED);
1109 }
1110
1111 /**
1112  * ixgbe_set_fw_drv_ver - Try to send the driver version number FW
1113  * @hw: pointer to hardware structure
1114  * @maj: driver major number to be sent to firmware
1115  * @min: driver minor number to be sent to firmware
1116  * @build: driver build number to be sent to firmware
1117  * @ver: driver version number to be sent to firmware
1118  **/
1119 s32 ixgbe_set_fw_drv_ver(struct ixgbe_hw *hw, u8 maj, u8 min, u8 build,
1120                          u8 ver)
1121 {
1122         return ixgbe_call_func(hw, hw->mac.ops.set_fw_drv_ver, (hw, maj, min,
1123                                build, ver), IXGBE_NOT_IMPLEMENTED);
1124 }
1125
1126
1127 /**
1128  *  ixgbe_get_thermal_sensor_data - Gathers thermal sensor data
1129  *  @hw: pointer to hardware structure
1130  *
1131  *  Updates the temperatures in mac.thermal_sensor_data
1132  **/
1133 s32 ixgbe_get_thermal_sensor_data(struct ixgbe_hw *hw)
1134 {
1135         return ixgbe_call_func(hw, hw->mac.ops.get_thermal_sensor_data, (hw),
1136                                 IXGBE_NOT_IMPLEMENTED);
1137 }
1138
1139 /**
1140  *  ixgbe_init_thermal_sensor_thresh - Inits thermal sensor thresholds
1141  *  @hw: pointer to hardware structure
1142  *
1143  *  Inits the thermal sensor thresholds according to the NVM map
1144  **/
1145 s32 ixgbe_init_thermal_sensor_thresh(struct ixgbe_hw *hw)
1146 {
1147         return ixgbe_call_func(hw, hw->mac.ops.init_thermal_sensor_thresh, (hw),
1148                                 IXGBE_NOT_IMPLEMENTED);
1149 }
1150
1151 /**
1152  *  ixgbe_dmac_config - Configure DMA Coalescing registers.
1153  *  @hw: pointer to hardware structure
1154  *
1155  *  Configure DMA coalescing. If enabling dmac, dmac is activated.
1156  *  When disabling dmac, dmac enable dmac bit is cleared.
1157  **/
1158 s32 ixgbe_dmac_config(struct ixgbe_hw *hw)
1159 {
1160         return ixgbe_call_func(hw, hw->mac.ops.dmac_config, (hw),
1161                                 IXGBE_NOT_IMPLEMENTED);
1162 }
1163
1164 /**
1165  *  ixgbe_dmac_update_tcs - Configure DMA Coalescing registers.
1166  *  @hw: pointer to hardware structure
1167  *
1168  *  Disables dmac, updates per TC settings, and then enable dmac.
1169  **/
1170 s32 ixgbe_dmac_update_tcs(struct ixgbe_hw *hw)
1171 {
1172         return ixgbe_call_func(hw, hw->mac.ops.dmac_update_tcs, (hw),
1173                                 IXGBE_NOT_IMPLEMENTED);
1174 }
1175
1176 /**
1177  *  ixgbe_dmac_config_tcs - Configure DMA Coalescing registers.
1178  *  @hw: pointer to hardware structure
1179  *
1180  *  Configure DMA coalescing threshold per TC and set high priority bit for
1181  *  FCOE TC. The dmac enable bit must be cleared before configuring.
1182  **/
1183 s32 ixgbe_dmac_config_tcs(struct ixgbe_hw *hw)
1184 {
1185         return ixgbe_call_func(hw, hw->mac.ops.dmac_config_tcs, (hw),
1186                                 IXGBE_NOT_IMPLEMENTED);
1187 }
1188
1189 /**
1190  *  ixgbe_setup_eee - Enable/disable EEE support
1191  *  @hw: pointer to the HW structure
1192  *  @enable_eee: boolean flag to enable EEE
1193  *
1194  *  Enable/disable EEE based on enable_ee flag.
1195  *  Auto-negotiation must be started after BASE-T EEE bits in PHY register 7.3C
1196  *  are modified.
1197  *
1198  **/
1199 s32 ixgbe_setup_eee(struct ixgbe_hw *hw, bool enable_eee)
1200 {
1201         return ixgbe_call_func(hw, hw->mac.ops.setup_eee, (hw, enable_eee),
1202                         IXGBE_NOT_IMPLEMENTED);
1203 }
1204
1205 /**
1206  * ixgbe_set_source_address_pruning - Enable/Disable source address pruning
1207  * @hw: pointer to hardware structure
1208  * @enbale: enable or disable source address pruning
1209  * @pool: Rx pool - Rx pool to toggle source address pruning
1210  **/
1211 void ixgbe_set_source_address_pruning(struct ixgbe_hw *hw, bool enable,
1212                                       unsigned int pool)
1213 {
1214         if (hw->mac.ops.set_source_address_pruning)
1215                 hw->mac.ops.set_source_address_pruning(hw, enable, pool);
1216 }
1217
1218 /**
1219  *  ixgbe_set_ethertype_anti_spoofing - Enable/Disable Ethertype anti-spoofing
1220  *  @hw: pointer to hardware structure
1221  *  @enable: enable or disable switch for Ethertype anti-spoofing
1222  *  @vf: Virtual Function pool - VF Pool to set for Ethertype anti-spoofing
1223  *
1224  **/
1225 void ixgbe_set_ethertype_anti_spoofing(struct ixgbe_hw *hw, bool enable, int vf)
1226 {
1227         if (hw->mac.ops.set_ethertype_anti_spoofing)
1228                 hw->mac.ops.set_ethertype_anti_spoofing(hw, enable, vf);
1229 }
1230
1231 /**
1232  *  ixgbe_read_iosf_sb_reg - Read 32 bit PHY register
1233  *  @hw: pointer to hardware structure
1234  *  @reg_addr: 32 bit address of PHY register to read
1235  *  @device_type: type of device you want to communicate with
1236  *  @phy_data: Pointer to read data from PHY register
1237  *
1238  *  Reads a value from a specified PHY register
1239  **/
1240 s32 ixgbe_read_iosf_sb_reg(struct ixgbe_hw *hw, u32 reg_addr,
1241                            u32 device_type, u32 *phy_data)
1242 {
1243         return ixgbe_call_func(hw, hw->mac.ops.read_iosf_sb_reg, (hw, reg_addr,
1244                                device_type, phy_data), IXGBE_NOT_IMPLEMENTED);
1245 }
1246
1247 /**
1248  *  ixgbe_write_iosf_sb_reg - Write 32 bit register through IOSF Sideband
1249  *  @hw: pointer to hardware structure
1250  *  @reg_addr: 32 bit PHY register to write
1251  *  @device_type: type of device you want to communicate with
1252  *  @phy_data: Data to write to the PHY register
1253  *
1254  *  Writes a value to specified PHY register
1255  **/
1256 s32 ixgbe_write_iosf_sb_reg(struct ixgbe_hw *hw, u32 reg_addr,
1257                             u32 device_type, u32 phy_data)
1258 {
1259         return ixgbe_call_func(hw, hw->mac.ops.write_iosf_sb_reg, (hw, reg_addr,
1260                                device_type, phy_data), IXGBE_NOT_IMPLEMENTED);
1261 }
1262
1263 /**
1264  *  ixgbe_disable_mdd - Disable malicious driver detection
1265  *  @hw: pointer to hardware structure
1266  *
1267  **/
1268 void ixgbe_disable_mdd(struct ixgbe_hw *hw)
1269 {
1270         if (hw->mac.ops.disable_mdd)
1271                 hw->mac.ops.disable_mdd(hw);
1272 }
1273
1274 /**
1275  *  ixgbe_enable_mdd - Enable malicious driver detection
1276  *  @hw: pointer to hardware structure
1277  *
1278  **/
1279 void ixgbe_enable_mdd(struct ixgbe_hw *hw)
1280 {
1281         if (hw->mac.ops.enable_mdd)
1282                 hw->mac.ops.enable_mdd(hw);
1283 }
1284
1285 /**
1286  *  ixgbe_mdd_event - Handle malicious driver detection event
1287  *  @hw: pointer to hardware structure
1288  *  @vf_bitmap: vf bitmap of malicious vfs
1289  *
1290  **/
1291 void ixgbe_mdd_event(struct ixgbe_hw *hw, u32 *vf_bitmap)
1292 {
1293         if (hw->mac.ops.mdd_event)
1294                 hw->mac.ops.mdd_event(hw, vf_bitmap);
1295 }
1296
1297 /**
1298  *  ixgbe_restore_mdd_vf - Restore VF that was disabled during malicious driver
1299  *  detection event
1300  *  @hw: pointer to hardware structure
1301  *  @vf: vf index
1302  *
1303  **/
1304 void ixgbe_restore_mdd_vf(struct ixgbe_hw *hw, u32 vf)
1305 {
1306         if (hw->mac.ops.restore_mdd_vf)
1307                 hw->mac.ops.restore_mdd_vf(hw, vf);
1308 }
1309
1310 /**
1311  *  ixgbe_enter_lplu - Transition to low power states
1312  *  @hw: pointer to hardware structure
1313  *
1314  * Configures Low Power Link Up on transition to low power states
1315  * (from D0 to non-D0).
1316  **/
1317 s32 ixgbe_enter_lplu(struct ixgbe_hw *hw)
1318 {
1319         return ixgbe_call_func(hw, hw->phy.ops.enter_lplu, (hw),
1320                                 IXGBE_NOT_IMPLEMENTED);
1321 }
1322
1323 /**
1324  * ixgbe_handle_lasi - Handle external Base T PHY interrupt
1325  * @hw: pointer to hardware structure
1326  *
1327  * Handle external Base T PHY interrupt. If high temperature
1328  * failure alarm then return error, else if link status change
1329  * then setup internal/external PHY link
1330  *
1331  * Return IXGBE_ERR_OVERTEMP if interrupt is high temperature
1332  * failure alarm, else return PHY access status.
1333  */
1334 s32 ixgbe_handle_lasi(struct ixgbe_hw *hw)
1335 {
1336         return ixgbe_call_func(hw, hw->phy.ops.handle_lasi, (hw),
1337                                 IXGBE_NOT_IMPLEMENTED);
1338 }
1339
1340 /**
1341  *  ixgbe_read_analog_reg8 - Reads 8 bit analog register
1342  *  @hw: pointer to hardware structure
1343  *  @reg: analog register to read
1344  *  @val: read value
1345  *
1346  *  Performs write operation to analog register specified.
1347  **/
1348 s32 ixgbe_read_analog_reg8(struct ixgbe_hw *hw, u32 reg, u8 *val)
1349 {
1350         return ixgbe_call_func(hw, hw->mac.ops.read_analog_reg8, (hw, reg,
1351                                val), IXGBE_NOT_IMPLEMENTED);
1352 }
1353
1354 /**
1355  *  ixgbe_write_analog_reg8 - Writes 8 bit analog register
1356  *  @hw: pointer to hardware structure
1357  *  @reg: analog register to write
1358  *  @val: value to write
1359  *
1360  *  Performs write operation to Atlas analog register specified.
1361  **/
1362 s32 ixgbe_write_analog_reg8(struct ixgbe_hw *hw, u32 reg, u8 val)
1363 {
1364         return ixgbe_call_func(hw, hw->mac.ops.write_analog_reg8, (hw, reg,
1365                                val), IXGBE_NOT_IMPLEMENTED);
1366 }
1367
1368 /**
1369  *  ixgbe_init_uta_tables - Initializes Unicast Table Arrays.
1370  *  @hw: pointer to hardware structure
1371  *
1372  *  Initializes the Unicast Table Arrays to zero on device load.  This
1373  *  is part of the Rx init addr execution path.
1374  **/
1375 s32 ixgbe_init_uta_tables(struct ixgbe_hw *hw)
1376 {
1377         return ixgbe_call_func(hw, hw->mac.ops.init_uta_tables, (hw),
1378                                IXGBE_NOT_IMPLEMENTED);
1379 }
1380
1381 /**
1382  *  ixgbe_read_i2c_byte - Reads 8 bit word over I2C at specified device address
1383  *  @hw: pointer to hardware structure
1384  *  @byte_offset: byte offset to read
1385  *  @dev_addr: I2C bus address to read from
1386  *  @data: value read
1387  *
1388  *  Performs byte read operation to SFP module's EEPROM over I2C interface.
1389  **/
1390 s32 ixgbe_read_i2c_byte(struct ixgbe_hw *hw, u8 byte_offset, u8 dev_addr,
1391                         u8 *data)
1392 {
1393         return ixgbe_call_func(hw, hw->phy.ops.read_i2c_byte, (hw, byte_offset,
1394                                dev_addr, data), IXGBE_NOT_IMPLEMENTED);
1395 }
1396
1397 /**
1398  *  ixgbe_read_i2c_byte_unlocked - Reads 8 bit word via I2C from device address
1399  *  @hw: pointer to hardware structure
1400  *  @byte_offset: byte offset to read
1401  *  @dev_addr: I2C bus address to read from
1402  *  @data: value read
1403  *
1404  *  Performs byte read operation to SFP module's EEPROM over I2C interface.
1405  **/
1406 s32 ixgbe_read_i2c_byte_unlocked(struct ixgbe_hw *hw, u8 byte_offset,
1407                                  u8 dev_addr, u8 *data)
1408 {
1409         return ixgbe_call_func(hw, hw->phy.ops.read_i2c_byte_unlocked,
1410                                (hw, byte_offset, dev_addr, data),
1411                                IXGBE_NOT_IMPLEMENTED);
1412 }
1413
1414 /**
1415  * ixgbe_read_i2c_combined - Perform I2C read combined operation
1416  * @hw: pointer to the hardware structure
1417  * @addr: I2C bus address to read from
1418  * @reg: I2C device register to read from
1419  * @val: pointer to location to receive read value
1420  *
1421  * Returns an error code on error.
1422  */
1423 s32 ixgbe_read_i2c_combined(struct ixgbe_hw *hw, u8 addr, u16 reg, u16 *val)
1424 {
1425         return ixgbe_call_func(hw, hw->phy.ops.read_i2c_combined, (hw, addr,
1426                                reg, val), IXGBE_NOT_IMPLEMENTED);
1427 }
1428
1429 /**
1430  * ixgbe_read_i2c_combined_unlocked - Perform I2C read combined operation
1431  * @hw: pointer to the hardware structure
1432  * @addr: I2C bus address to read from
1433  * @reg: I2C device register to read from
1434  * @val: pointer to location to receive read value
1435  *
1436  * Returns an error code on error.
1437  **/
1438 s32 ixgbe_read_i2c_combined_unlocked(struct ixgbe_hw *hw, u8 addr, u16 reg,
1439                                      u16 *val)
1440 {
1441         return ixgbe_call_func(hw, hw->phy.ops.read_i2c_combined_unlocked,
1442                                (hw, addr, reg, val),
1443                                IXGBE_NOT_IMPLEMENTED);
1444 }
1445
1446 /**
1447  *  ixgbe_write_i2c_byte - Writes 8 bit word over I2C
1448  *  @hw: pointer to hardware structure
1449  *  @byte_offset: byte offset to write
1450  *  @dev_addr: I2C bus address to write to
1451  *  @data: value to write
1452  *
1453  *  Performs byte write operation to SFP module's EEPROM over I2C interface
1454  *  at a specified device address.
1455  **/
1456 s32 ixgbe_write_i2c_byte(struct ixgbe_hw *hw, u8 byte_offset, u8 dev_addr,
1457                          u8 data)
1458 {
1459         return ixgbe_call_func(hw, hw->phy.ops.write_i2c_byte, (hw, byte_offset,
1460                                dev_addr, data), IXGBE_NOT_IMPLEMENTED);
1461 }
1462
1463 /**
1464  *  ixgbe_write_i2c_byte_unlocked - Writes 8 bit word over I2C
1465  *  @hw: pointer to hardware structure
1466  *  @byte_offset: byte offset to write
1467  *  @dev_addr: I2C bus address to write to
1468  *  @data: value to write
1469  *
1470  *  Performs byte write operation to SFP module's EEPROM over I2C interface
1471  *  at a specified device address.
1472  **/
1473 s32 ixgbe_write_i2c_byte_unlocked(struct ixgbe_hw *hw, u8 byte_offset,
1474                                   u8 dev_addr, u8 data)
1475 {
1476         return ixgbe_call_func(hw, hw->phy.ops.write_i2c_byte_unlocked,
1477                                (hw, byte_offset, dev_addr, data),
1478                                IXGBE_NOT_IMPLEMENTED);
1479 }
1480
1481 /**
1482  * ixgbe_write_i2c_combined - Perform I2C write combined operation
1483  * @hw: pointer to the hardware structure
1484  * @addr: I2C bus address to write to
1485  * @reg: I2C device register to write to
1486  * @val: value to write
1487  *
1488  * Returns an error code on error.
1489  */
1490 s32 ixgbe_write_i2c_combined(struct ixgbe_hw *hw, u8 addr, u16 reg, u16 val)
1491 {
1492         return ixgbe_call_func(hw, hw->phy.ops.write_i2c_combined, (hw, addr,
1493                                reg, val), IXGBE_NOT_IMPLEMENTED);
1494 }
1495
1496 /**
1497  * ixgbe_write_i2c_combined_unlocked - Perform I2C write combined operation
1498  * @hw: pointer to the hardware structure
1499  * @addr: I2C bus address to write to
1500  * @reg: I2C device register to write to
1501  * @val: value to write
1502  *
1503  * Returns an error code on error.
1504  **/
1505 s32 ixgbe_write_i2c_combined_unlocked(struct ixgbe_hw *hw, u8 addr, u16 reg,
1506                                       u16 val)
1507 {
1508         return ixgbe_call_func(hw, hw->phy.ops.write_i2c_combined_unlocked,
1509                                (hw, addr, reg, val), IXGBE_NOT_IMPLEMENTED);
1510 }
1511
1512 /**
1513  *  ixgbe_write_i2c_eeprom - Writes 8 bit EEPROM word over I2C interface
1514  *  @hw: pointer to hardware structure
1515  *  @byte_offset: EEPROM byte offset to write
1516  *  @eeprom_data: value to write
1517  *
1518  *  Performs byte write operation to SFP module's EEPROM over I2C interface.
1519  **/
1520 s32 ixgbe_write_i2c_eeprom(struct ixgbe_hw *hw,
1521                            u8 byte_offset, u8 eeprom_data)
1522 {
1523         return ixgbe_call_func(hw, hw->phy.ops.write_i2c_eeprom,
1524                                (hw, byte_offset, eeprom_data),
1525                                IXGBE_NOT_IMPLEMENTED);
1526 }
1527
1528 /**
1529  *  ixgbe_read_i2c_eeprom - Reads 8 bit EEPROM word over I2C interface
1530  *  @hw: pointer to hardware structure
1531  *  @byte_offset: EEPROM byte offset to read
1532  *  @eeprom_data: value read
1533  *
1534  *  Performs byte read operation to SFP module's EEPROM over I2C interface.
1535  **/
1536 s32 ixgbe_read_i2c_eeprom(struct ixgbe_hw *hw, u8 byte_offset, u8 *eeprom_data)
1537 {
1538         return ixgbe_call_func(hw, hw->phy.ops.read_i2c_eeprom,
1539                               (hw, byte_offset, eeprom_data),
1540                               IXGBE_NOT_IMPLEMENTED);
1541 }
1542
1543 /**
1544  *  ixgbe_get_supported_physical_layer - Returns physical layer type
1545  *  @hw: pointer to hardware structure
1546  *
1547  *  Determines physical layer capabilities of the current configuration.
1548  **/
1549 u32 ixgbe_get_supported_physical_layer(struct ixgbe_hw *hw)
1550 {
1551         return ixgbe_call_func(hw, hw->mac.ops.get_supported_physical_layer,
1552                                (hw), IXGBE_PHYSICAL_LAYER_UNKNOWN);
1553 }
1554
1555 /**
1556  *  ixgbe_enable_rx_dma - Enables Rx DMA unit, dependent on device specifics
1557  *  @hw: pointer to hardware structure
1558  *  @regval: bitfield to write to the Rx DMA register
1559  *
1560  *  Enables the Rx DMA unit of the device.
1561  **/
1562 s32 ixgbe_enable_rx_dma(struct ixgbe_hw *hw, u32 regval)
1563 {
1564         return ixgbe_call_func(hw, hw->mac.ops.enable_rx_dma,
1565                                (hw, regval), IXGBE_NOT_IMPLEMENTED);
1566 }
1567
1568 /**
1569  *  ixgbe_disable_sec_rx_path - Stops the receive data path
1570  *  @hw: pointer to hardware structure
1571  *
1572  *  Stops the receive data path.
1573  **/
1574 s32 ixgbe_disable_sec_rx_path(struct ixgbe_hw *hw)
1575 {
1576         return ixgbe_call_func(hw, hw->mac.ops.disable_sec_rx_path,
1577                                 (hw), IXGBE_NOT_IMPLEMENTED);
1578 }
1579
1580 /**
1581  *  ixgbe_enable_sec_rx_path - Enables the receive data path
1582  *  @hw: pointer to hardware structure
1583  *
1584  *  Enables the receive data path.
1585  **/
1586 s32 ixgbe_enable_sec_rx_path(struct ixgbe_hw *hw)
1587 {
1588         return ixgbe_call_func(hw, hw->mac.ops.enable_sec_rx_path,
1589                                 (hw), IXGBE_NOT_IMPLEMENTED);
1590 }
1591
1592 /**
1593  *  ixgbe_acquire_swfw_semaphore - Acquire SWFW semaphore
1594  *  @hw: pointer to hardware structure
1595  *  @mask: Mask to specify which semaphore to acquire
1596  *
1597  *  Acquires the SWFW semaphore through SW_FW_SYNC register for the specified
1598  *  function (CSR, PHY0, PHY1, EEPROM, Flash)
1599  **/
1600 s32 ixgbe_acquire_swfw_semaphore(struct ixgbe_hw *hw, u32 mask)
1601 {
1602         return ixgbe_call_func(hw, hw->mac.ops.acquire_swfw_sync,
1603                                (hw, mask), IXGBE_NOT_IMPLEMENTED);
1604 }
1605
1606 /**
1607  *  ixgbe_release_swfw_semaphore - Release SWFW semaphore
1608  *  @hw: pointer to hardware structure
1609  *  @mask: Mask to specify which semaphore to release
1610  *
1611  *  Releases the SWFW semaphore through SW_FW_SYNC register for the specified
1612  *  function (CSR, PHY0, PHY1, EEPROM, Flash)
1613  **/
1614 void ixgbe_release_swfw_semaphore(struct ixgbe_hw *hw, u32 mask)
1615 {
1616         if (hw->mac.ops.release_swfw_sync)
1617                 hw->mac.ops.release_swfw_sync(hw, mask);
1618 }
1619
1620
1621 void ixgbe_disable_rx(struct ixgbe_hw *hw)
1622 {
1623         if (hw->mac.ops.disable_rx)
1624                 hw->mac.ops.disable_rx(hw);
1625 }
1626
1627 void ixgbe_enable_rx(struct ixgbe_hw *hw)
1628 {
1629         if (hw->mac.ops.enable_rx)
1630                 hw->mac.ops.enable_rx(hw);
1631 }
1632
1633 /**
1634  *  ixgbe_set_rate_select_speed - Set module link speed
1635  *  @hw: pointer to hardware structure
1636  *  @speed: link speed to set
1637  *
1638  *  Set module link speed via the rate select.
1639  */
1640 void ixgbe_set_rate_select_speed(struct ixgbe_hw *hw, ixgbe_link_speed speed)
1641 {
1642         if (hw->mac.ops.set_rate_select_speed)
1643                 hw->mac.ops.set_rate_select_speed(hw, speed);
1644 }