drivers/net/ixgbe/ixgbe_ethdev.h

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright(c) 2010-2016 Intel Corporation. All rights reserved.
   5  *   All rights reserved.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of Intel Corporation nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #ifndef _IXGBE_ETHDEV_H_
  35 #define _IXGBE_ETHDEV_H_
  36 #include "base/ixgbe_dcb.h"
  37 #include "base/ixgbe_dcb_82599.h"
  38 #include "base/ixgbe_dcb_82598.h"
  39 #include "ixgbe_bypass.h"
  40 #include <rte_time.h>
  41
  42 /* need update link, bit flag */
  43 #define IXGBE_FLAG_NEED_LINK_UPDATE (uint32_t)(1 << 0)
  44 #define IXGBE_FLAG_MAILBOX          (uint32_t)(1 << 1)
  45 #define IXGBE_FLAG_PHY_INTERRUPT    (uint32_t)(1 << 2)
  46 #define IXGBE_FLAG_MACSEC           (uint32_t)(1 << 3)
  47
  48 /*
  49  * Defines that were not part of ixgbe_type.h as they are not used by the
  50  * FreeBSD driver.
  51  */
  52 #define IXGBE_ADVTXD_MAC_1588       0x00080000 /* IEEE1588 Timestamp packet */
  53 #define IXGBE_RXD_STAT_TMST         0x10000    /* Timestamped Packet indication */
  54 #define IXGBE_ADVTXD_TUCMD_L4T_RSV  0x00001800 /* L4 Packet TYPE, resvd  */
  55 #define IXGBE_RXDADV_ERR_CKSUM_BIT  30
  56 #define IXGBE_RXDADV_ERR_CKSUM_MSK  3
  57 #define IXGBE_ADVTXD_MACLEN_SHIFT   9          /* Bit shift for l2_len */
  58 #define IXGBE_NB_STAT_MAPPING_REGS  32
  59 #define IXGBE_EXTENDED_VLAN       (uint32_t)(1 << 26) /* EXTENDED VLAN ENABLE */
  60 #define IXGBE_VFTA_SIZE 128
  61 #define IXGBE_VLAN_TAG_SIZE 4
  62 #define IXGBE_MAX_RX_QUEUE_NUM  128
  63 #define IXGBE_MAX_INTR_QUEUE_NUM        15
  64 #define IXGBE_VMDQ_DCB_NB_QUEUES     IXGBE_MAX_RX_QUEUE_NUM
  65 #define IXGBE_DCB_NB_QUEUES          IXGBE_MAX_RX_QUEUE_NUM
  66 #define IXGBE_NONE_MODE_TX_NB_QUEUES 64
  67
  68 #ifndef NBBY
  69 #define NBBY    8       /* number of bits in a byte */
  70 #endif
  71 #define IXGBE_HWSTRIP_BITMAP_SIZE (IXGBE_MAX_RX_QUEUE_NUM / (sizeof(uint32_t) * NBBY))
  72
  73 /* EITR Inteval is in 2048ns uinits for 1G and 10G link */
  74 #define IXGBE_EITR_INTERVAL_UNIT_NS     2048
  75 #define IXGBE_EITR_ITR_INT_SHIFT       3
  76 #define IXGBE_EITR_INTERVAL_US(us) \
  77         (((us) * 1000 / IXGBE_EITR_INTERVAL_UNIT_NS << IXGBE_EITR_ITR_INT_SHIFT) & \
  78                 IXGBE_EITR_ITR_INT_MASK)
  79
  80
  81 /* Loopback operation modes */
  82 /* 82599 specific loopback operation types */
  83 #define IXGBE_LPBK_82599_NONE   0x0 /* Default value. Loopback is disabled. */
  84 #define IXGBE_LPBK_82599_TX_RX  0x1 /* Tx->Rx loopback operation is enabled. */
  85
  86 #define IXGBE_MAX_JUMBO_FRAME_SIZE      0x2600 /* Maximum Jumbo frame size. */
  87
  88 #define IXGBE_RTTBCNRC_RF_INT_MASK_BASE 0x000003FF
  89 #define IXGBE_RTTBCNRC_RF_INT_MASK_M \
  90         (IXGBE_RTTBCNRC_RF_INT_MASK_BASE << IXGBE_RTTBCNRC_RF_INT_SHIFT)
  91
  92 #define IXGBE_MAX_QUEUE_NUM_PER_VF  8
  93
  94 #define IXGBE_SYN_FILTER_ENABLE         0x00000001 /* syn filter enable field */
  95 #define IXGBE_SYN_FILTER_QUEUE          0x000000FE /* syn filter queue field */
  96 #define IXGBE_SYN_FILTER_QUEUE_SHIFT    1          /* syn filter queue field shift */
  97 #define IXGBE_SYN_FILTER_SYNQFP         0x80000000 /* syn filter SYNQFP */
  98
  99 #define IXGBE_ETQF_UP                   0x00070000 /* ethertype filter priority field */
 100 #define IXGBE_ETQF_SHIFT                16
 101 #define IXGBE_ETQF_UP_EN                0x00080000
 102 #define IXGBE_ETQF_ETHERTYPE            0x0000FFFF /* ethertype filter ethertype field */
 103 #define IXGBE_ETQF_MAX_PRI              7
 104
 105 #define IXGBE_SDPQF_DSTPORT             0xFFFF0000 /* dst port field */
 106 #define IXGBE_SDPQF_DSTPORT_SHIFT       16         /* dst port field shift */
 107 #define IXGBE_SDPQF_SRCPORT             0x0000FFFF /* src port field */
 108
 109 #define IXGBE_L34T_IMIR_SIZE_BP         0x00001000
 110 #define IXGBE_L34T_IMIR_RESERVE         0x00080000 /* bit 13 to 19 must be set to 1000000b. */
 111 #define IXGBE_L34T_IMIR_LLI             0x00100000
 112 #define IXGBE_L34T_IMIR_QUEUE           0x0FE00000
 113 #define IXGBE_L34T_IMIR_QUEUE_SHIFT     21
 114 #define IXGBE_5TUPLE_MAX_PRI            7
 115 #define IXGBE_5TUPLE_MIN_PRI            1
 116
 117 #define IXGBE_RSS_OFFLOAD_ALL ( \
 118         ETH_RSS_IPV4 | \
 119         ETH_RSS_NONFRAG_IPV4_TCP | \
 120         ETH_RSS_NONFRAG_IPV4_UDP | \
 121         ETH_RSS_IPV6 | \
 122         ETH_RSS_NONFRAG_IPV6_TCP | \
 123         ETH_RSS_NONFRAG_IPV6_UDP | \
 124         ETH_RSS_IPV6_EX | \
 125         ETH_RSS_IPV6_TCP_EX | \
 126         ETH_RSS_IPV6_UDP_EX)
 127
 128 #define IXGBE_VF_IRQ_ENABLE_MASK        3          /* vf irq enable mask */
 129 #define IXGBE_VF_MAXMSIVECTOR           1
 130
 131 #define IXGBE_MISC_VEC_ID               RTE_INTR_VEC_ZERO_OFFSET
 132 #define IXGBE_RX_VEC_START              RTE_INTR_VEC_RXTX_OFFSET
 133
 134 #define IXGBE_SECTX_MINSECIFG_MASK      0x0000000F
 135
 136 #define IXGBE_MACSEC_PNTHRSH            0xFFFFFE00
 137
 138 /*
 139  * Information about the fdir mode.
 140  */
 141
 142 struct ixgbe_hw_fdir_mask {
 143         uint16_t vlan_tci_mask;
 144         uint32_t src_ipv4_mask;
 145         uint32_t dst_ipv4_mask;
 146         uint16_t src_ipv6_mask;
 147         uint16_t dst_ipv6_mask;
 148         uint16_t src_port_mask;
 149         uint16_t dst_port_mask;
 150         uint16_t flex_bytes_mask;
 151         uint8_t  mac_addr_byte_mask;
 152         uint32_t tunnel_id_mask;
 153         uint8_t  tunnel_type_mask;
 154 };
 155
 156 struct ixgbe_hw_fdir_info {
 157         struct ixgbe_hw_fdir_mask mask;
 158         uint8_t     flex_bytes_offset;
 159         uint16_t    collision;
 160         uint16_t    free;
 161         uint16_t    maxhash;
 162         uint8_t     maxlen;
 163         uint64_t    add;
 164         uint64_t    remove;
 165         uint64_t    f_add;
 166         uint64_t    f_remove;
 167 };
 168
 169 /* structure for interrupt relative data */
 170 struct ixgbe_interrupt {
 171         uint32_t flags;
 172         uint32_t mask;
 173 };
 174
 175 struct ixgbe_stat_mapping_registers {
 176         uint32_t tqsm[IXGBE_NB_STAT_MAPPING_REGS];
 177         uint32_t rqsmr[IXGBE_NB_STAT_MAPPING_REGS];
 178 };
 179
 180 struct ixgbe_vfta {
 181         uint32_t vfta[IXGBE_VFTA_SIZE];
 182 };
 183
 184 struct ixgbe_hwstrip {
 185         uint32_t bitmap[IXGBE_HWSTRIP_BITMAP_SIZE];
 186 };
 187
 188 /*
 189  * VF data which used by PF host only
 190  */
 191 #define IXGBE_MAX_VF_MC_ENTRIES         30
 192 #define IXGBE_MAX_MR_RULE_ENTRIES       4 /* number of mirroring rules supported */
 193 #define IXGBE_MAX_UTA                   128
 194
 195 struct ixgbe_uta_info {
 196         uint8_t  uc_filter_type;
 197         uint16_t uta_in_use;
 198         uint32_t uta_shadow[IXGBE_MAX_UTA];
 199 };
 200
 201 #define IXGBE_MAX_MIRROR_RULES 4  /* Maximum nb. of mirror rules. */
 202
 203 struct ixgbe_mirror_info {
 204         struct rte_eth_mirror_conf mr_conf[IXGBE_MAX_MIRROR_RULES];
 205         /**< store PF mirror rules configuration*/
 206 };
 207
 208 struct ixgbe_vf_info {
 209         uint8_t vf_mac_addresses[ETHER_ADDR_LEN];
 210         uint16_t vf_mc_hashes[IXGBE_MAX_VF_MC_ENTRIES];
 211         uint16_t num_vf_mc_hashes;
 212         uint16_t default_vf_vlan_id;
 213         uint16_t vlans_enabled;
 214         bool clear_to_send;
 215         uint16_t tx_rate[IXGBE_MAX_QUEUE_NUM_PER_VF];
 216         uint16_t vlan_count;
 217         uint8_t spoofchk_enabled;
 218         uint8_t api_version;
 219 };
 220
 221 /*
 222  *  Possible l4type of 5tuple filters.
 223  */
 224 enum ixgbe_5tuple_protocol {
 225         IXGBE_FILTER_PROTOCOL_TCP = 0,
 226         IXGBE_FILTER_PROTOCOL_UDP,
 227         IXGBE_FILTER_PROTOCOL_SCTP,
 228         IXGBE_FILTER_PROTOCOL_NONE,
 229 };
 230
 231 TAILQ_HEAD(ixgbe_5tuple_filter_list, ixgbe_5tuple_filter);
 232
 233 struct ixgbe_5tuple_filter_info {
 234         uint32_t dst_ip;
 235         uint32_t src_ip;
 236         uint16_t dst_port;
 237         uint16_t src_port;
 238         enum ixgbe_5tuple_protocol proto;        /* l4 protocol. */
 239         uint8_t priority;        /* seven levels (001b-111b), 111b is highest,
 240                                       used when more than one filter matches. */
 241         uint8_t dst_ip_mask:1,   /* if mask is 1b, do not compare dst ip. */
 242                 src_ip_mask:1,   /* if mask is 1b, do not compare src ip. */
 243                 dst_port_mask:1, /* if mask is 1b, do not compare dst port. */
 244                 src_port_mask:1, /* if mask is 1b, do not compare src port. */
 245                 proto_mask:1;    /* if mask is 1b, do not compare protocol. */
 246 };
 247
 248 /* 5tuple filter structure */
 249 struct ixgbe_5tuple_filter {
 250         TAILQ_ENTRY(ixgbe_5tuple_filter) entries;
 251         uint16_t index;       /* the index of 5tuple filter */
 252         struct ixgbe_5tuple_filter_info filter_info;
 253         uint16_t queue;       /* rx queue assigned to */
 254 };
 255
 256 #define IXGBE_5TUPLE_ARRAY_SIZE \
 257         (RTE_ALIGN(IXGBE_MAX_FTQF_FILTERS, (sizeof(uint32_t) * NBBY)) / \
 258          (sizeof(uint32_t) * NBBY))
 259
 260 /*
 261  * Structure to store filters' info.
 262  */
 263 struct ixgbe_filter_info {
 264         uint8_t ethertype_mask;  /* Bit mask for every used ethertype filter */
 265         /* store used ethertype filters*/
 266         uint16_t ethertype_filters[IXGBE_MAX_ETQF_FILTERS];
 267         /* Bit mask for every used 5tuple filter */
 268         uint32_t fivetuple_mask[IXGBE_5TUPLE_ARRAY_SIZE];
 269         struct ixgbe_5tuple_filter_list fivetuple_list;
 270         /* store the SYN filter info */
 271         uint32_t syn_info;
 272 };
 273
 274 /*
 275  * Statistics counters collected by the MACsec
 276  */
 277 struct ixgbe_macsec_stats {
 278         /* TX port statistics */
 279         uint64_t out_pkts_untagged;
 280         uint64_t out_pkts_encrypted;
 281         uint64_t out_pkts_protected;
 282         uint64_t out_octets_encrypted;
 283         uint64_t out_octets_protected;
 284
 285         /* RX port statistics */
 286         uint64_t in_pkts_untagged;
 287         uint64_t in_pkts_badtag;
 288         uint64_t in_pkts_nosci;
 289         uint64_t in_pkts_unknownsci;
 290         uint64_t in_octets_decrypted;
 291         uint64_t in_octets_validated;
 292
 293         /* RX SC statistics */
 294         uint64_t in_pkts_unchecked;
 295         uint64_t in_pkts_delayed;
 296         uint64_t in_pkts_late;
 297
 298         /* RX SA statistics */
 299         uint64_t in_pkts_ok;
 300         uint64_t in_pkts_invalid;
 301         uint64_t in_pkts_notvalid;
 302         uint64_t in_pkts_unusedsa;
 303         uint64_t in_pkts_notusingsa;
 304 };
 305
 306 /*
 307  * Structure to store private data for each driver instance (for each port).
 308  */
 309 struct ixgbe_adapter {
 310         struct ixgbe_hw             hw;
 311         struct ixgbe_hw_stats       stats;
 312         struct ixgbe_macsec_stats   macsec_stats;
 313         struct ixgbe_hw_fdir_info   fdir;
 314         struct ixgbe_interrupt      intr;
 315         struct ixgbe_stat_mapping_registers stat_mappings;
 316         struct ixgbe_vfta           shadow_vfta;
 317         struct ixgbe_hwstrip            hwstrip;
 318         struct ixgbe_dcb_config     dcb_config;
 319         struct ixgbe_mirror_info    mr_data;
 320         struct ixgbe_vf_info        *vfdata;
 321         struct ixgbe_uta_info       uta_info;
 322 #ifdef RTE_NIC_BYPASS
 323         struct ixgbe_bypass_info    bps;
 324 #endif /* RTE_NIC_BYPASS */
 325         struct ixgbe_filter_info    filter;
 326
 327         bool rx_bulk_alloc_allowed;
 328         bool rx_vec_allowed;
 329         struct rte_timecounter      systime_tc;
 330         struct rte_timecounter      rx_tstamp_tc;
 331         struct rte_timecounter      tx_tstamp_tc;
 332 };
 333
 334 #define IXGBE_DEV_TO_PCI(eth_dev) \
 335         RTE_DEV_TO_PCI((eth_dev)->device)
 336
 337 #define IXGBE_DEV_PRIVATE_TO_HW(adapter)\
 338         (&((struct ixgbe_adapter *)adapter)->hw)
 339
 340 #define IXGBE_DEV_PRIVATE_TO_STATS(adapter) \
 341         (&((struct ixgbe_adapter *)adapter)->stats)
 342
 343 #define IXGBE_DEV_PRIVATE_TO_MACSEC_STATS(adapter) \
 344         (&((struct ixgbe_adapter *)adapter)->macsec_stats)
 345
 346 #define IXGBE_DEV_PRIVATE_TO_INTR(adapter) \
 347         (&((struct ixgbe_adapter *)adapter)->intr)
 348
 349 #define IXGBE_DEV_PRIVATE_TO_FDIR_INFO(adapter) \
 350         (&((struct ixgbe_adapter *)adapter)->fdir)
 351
 352 #define IXGBE_DEV_PRIVATE_TO_STAT_MAPPINGS(adapter) \
 353         (&((struct ixgbe_adapter *)adapter)->stat_mappings)
 354
 355 #define IXGBE_DEV_PRIVATE_TO_VFTA(adapter) \
 356         (&((struct ixgbe_adapter *)adapter)->shadow_vfta)
 357
 358 #define IXGBE_DEV_PRIVATE_TO_HWSTRIP_BITMAP(adapter) \
 359         (&((struct ixgbe_adapter *)adapter)->hwstrip)
 360
 361 #define IXGBE_DEV_PRIVATE_TO_DCB_CFG(adapter) \
 362         (&((struct ixgbe_adapter *)adapter)->dcb_config)
 363
 364 #define IXGBE_DEV_PRIVATE_TO_P_VFDATA(adapter) \
 365         (&((struct ixgbe_adapter *)adapter)->vfdata)
 366
 367 #define IXGBE_DEV_PRIVATE_TO_PFDATA(adapter) \
 368         (&((struct ixgbe_adapter *)adapter)->mr_data)
 369
 370 #define IXGBE_DEV_PRIVATE_TO_UTA(adapter) \
 371         (&((struct ixgbe_adapter *)adapter)->uta_info)
 372
 373 #define IXGBE_DEV_PRIVATE_TO_FILTER_INFO(adapter) \
 374         (&((struct ixgbe_adapter *)adapter)->filter)
 375
 376 /*
 377  * RX/TX function prototypes
 378  */
 379 void ixgbe_dev_clear_queues(struct rte_eth_dev *dev);
 380
 381 void ixgbe_dev_free_queues(struct rte_eth_dev *dev);
 382
 383 void ixgbe_dev_rx_queue_release(void *rxq);
 384
 385 void ixgbe_dev_tx_queue_release(void *txq);
 386
 387 int  ixgbe_dev_rx_queue_setup(struct rte_eth_dev *dev, uint16_t rx_queue_id,
 388                 uint16_t nb_rx_desc, unsigned int socket_id,
 389                 const struct rte_eth_rxconf *rx_conf,
 390                 struct rte_mempool *mb_pool);
 391
 392 int  ixgbe_dev_tx_queue_setup(struct rte_eth_dev *dev, uint16_t tx_queue_id,
 393                 uint16_t nb_tx_desc, unsigned int socket_id,
 394                 const struct rte_eth_txconf *tx_conf);
 395
 396 uint32_t ixgbe_dev_rx_queue_count(struct rte_eth_dev *dev,
 397                 uint16_t rx_queue_id);
 398
 399 int ixgbe_dev_rx_descriptor_done(void *rx_queue, uint16_t offset);
 400 int ixgbevf_dev_rx_descriptor_done(void *rx_queue, uint16_t offset);
 401
 402 int ixgbe_dev_rx_init(struct rte_eth_dev *dev);
 403
 404 void ixgbe_dev_tx_init(struct rte_eth_dev *dev);
 405
 406 int ixgbe_dev_rxtx_start(struct rte_eth_dev *dev);
 407
 408 int ixgbe_dev_rx_queue_start(struct rte_eth_dev *dev, uint16_t rx_queue_id);
 409
 410 int ixgbe_dev_rx_queue_stop(struct rte_eth_dev *dev, uint16_t rx_queue_id);
 411
 412 int ixgbe_dev_tx_queue_start(struct rte_eth_dev *dev, uint16_t tx_queue_id);
 413
 414 int ixgbe_dev_tx_queue_stop(struct rte_eth_dev *dev, uint16_t tx_queue_id);
 415
 416 void ixgbe_rxq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
 417         struct rte_eth_rxq_info *qinfo);
 418
 419 void ixgbe_txq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
 420         struct rte_eth_txq_info *qinfo);
 421
 422 int ixgbevf_dev_rx_init(struct rte_eth_dev *dev);
 423
 424 void ixgbevf_dev_tx_init(struct rte_eth_dev *dev);
 425
 426 void ixgbevf_dev_rxtx_start(struct rte_eth_dev *dev);
 427
 428 uint16_t ixgbe_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
 429                 uint16_t nb_pkts);
 430
 431 uint16_t ixgbe_recv_pkts_bulk_alloc(void *rx_queue, struct rte_mbuf **rx_pkts,
 432                                     uint16_t nb_pkts);
 433
 434 uint16_t ixgbe_recv_pkts_lro_single_alloc(void *rx_queue,
 435                 struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
 436 uint16_t ixgbe_recv_pkts_lro_bulk_alloc(void *rx_queue,
 437                 struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
 438
 439 uint16_t ixgbe_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
 440                 uint16_t nb_pkts);
 441
 442 uint16_t ixgbe_xmit_pkts_simple(void *tx_queue, struct rte_mbuf **tx_pkts,
 443                 uint16_t nb_pkts);
 444
 445 uint16_t ixgbe_prep_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
 446                 uint16_t nb_pkts);
 447
 448 int ixgbe_dev_rss_hash_update(struct rte_eth_dev *dev,
 449                               struct rte_eth_rss_conf *rss_conf);
 450
 451 int ixgbe_dev_rss_hash_conf_get(struct rte_eth_dev *dev,
 452                                 struct rte_eth_rss_conf *rss_conf);
 453
 454 uint16_t ixgbe_reta_size_get(enum ixgbe_mac_type mac_type);
 455
 456 uint32_t ixgbe_reta_reg_get(enum ixgbe_mac_type mac_type, uint16_t reta_idx);
 457
 458 uint32_t ixgbe_mrqc_reg_get(enum ixgbe_mac_type mac_type);
 459
 460 uint32_t ixgbe_rssrk_reg_get(enum ixgbe_mac_type mac_type, uint8_t i);
 461
 462 bool ixgbe_rss_update_sp(enum ixgbe_mac_type mac_type);
 463
 464 /*
 465  * Flow director function prototypes
 466  */
 467 int ixgbe_fdir_configure(struct rte_eth_dev *dev);
 468
 469 void ixgbe_configure_dcb(struct rte_eth_dev *dev);
 470
 471 /*
 472  * misc function prototypes
 473  */
 474 void ixgbe_vlan_hw_filter_enable(struct rte_eth_dev *dev);
 475
 476 void ixgbe_vlan_hw_filter_disable(struct rte_eth_dev *dev);
 477
 478 void ixgbe_vlan_hw_strip_enable_all(struct rte_eth_dev *dev);
 479
 480 void ixgbe_vlan_hw_strip_disable_all(struct rte_eth_dev *dev);
 481
 482 void ixgbe_pf_host_init(struct rte_eth_dev *eth_dev);
 483
 484 void ixgbe_pf_host_uninit(struct rte_eth_dev *eth_dev);
 485
 486 void ixgbe_pf_mbx_process(struct rte_eth_dev *eth_dev);
 487
 488 int ixgbe_pf_host_configure(struct rte_eth_dev *eth_dev);
 489
 490 uint32_t ixgbe_convert_vm_rx_mask_to_val(uint16_t rx_mask, uint32_t orig_val);
 491
 492 int ixgbe_fdir_ctrl_func(struct rte_eth_dev *dev,
 493                         enum rte_filter_op filter_op, void *arg);
 494
 495 int ixgbe_disable_sec_tx_path_generic(struct ixgbe_hw *hw);
 496
 497 int ixgbe_enable_sec_tx_path_generic(struct ixgbe_hw *hw);
 498 #endif /* _IXGBE_ETHDEV_H_ */