drivers/net/mlx4/mlx4_rxtx.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2017 6WIND S.A.
   3  * Copyright 2017 Mellanox Technologies, Ltd
   4  */
   5
   6 #ifndef MLX4_RXTX_H_
   7 #define MLX4_RXTX_H_
   8
   9 #include <stdint.h>
  10 #include <sys/queue.h>
  11
  12 /* Verbs headers do not support -pedantic. */
  13 #ifdef PEDANTIC
  14 #pragma GCC diagnostic ignored "-Wpedantic"
  15 #endif
  16 #include <infiniband/mlx4dv.h>
  17 #include <infiniband/verbs.h>
  18 #ifdef PEDANTIC
  19 #pragma GCC diagnostic error "-Wpedantic"
  20 #endif
  21
  22 #include <rte_ethdev_driver.h>
  23 #include <rte_mbuf.h>
  24 #include <rte_mempool.h>
  25
  26 #include "mlx4.h"
  27 #include "mlx4_prm.h"
  28
  29 /** Rx queue counters. */
  30 struct mlx4_rxq_stats {
  31         unsigned int idx; /**< Mapping index. */
  32         uint64_t ipackets; /**< Total of successfully received packets. */
  33         uint64_t ibytes; /**< Total of successfully received bytes. */
  34         uint64_t idropped; /**< Total of packets dropped when Rx ring full. */
  35         uint64_t rx_nombuf; /**< Total of Rx mbuf allocation failures. */
  36 };
  37
  38 /** Rx queue descriptor. */
  39 struct rxq {
  40         struct priv *priv; /**< Back pointer to private data. */
  41         struct rte_mempool *mp; /**< Memory pool for allocations. */
  42         struct ibv_cq *cq; /**< Completion queue. */
  43         struct ibv_wq *wq; /**< Work queue. */
  44         struct ibv_comp_channel *channel; /**< Rx completion channel. */
  45         uint16_t rq_ci; /**< Saved RQ consumer index. */
  46         uint16_t port_id; /**< Port ID for incoming packets. */
  47         uint16_t sges_n; /**< Number of segments per packet (log2 value). */
  48         uint16_t elts_n; /**< Mbuf queue size (log2 value). */
  49         struct rte_mbuf *(*elts)[]; /**< Rx elements. */
  50         volatile struct mlx4_wqe_data_seg (*wqes)[]; /**< HW queue entries. */
  51         volatile uint32_t *rq_db; /**< RQ doorbell record. */
  52         uint32_t csum:1; /**< Enable checksum offloading. */
  53         uint32_t csum_l2tun:1; /**< Same for L2 tunnels. */
  54         uint32_t crc_present:1; /**< CRC must be subtracted. */
  55         uint32_t l2tun_offload:1; /**< L2 tunnel offload is enabled. */
  56         struct mlx4_cq mcq;  /**< Info for directly manipulating the CQ. */
  57         struct mlx4_rxq_stats stats; /**< Rx queue counters. */
  58         unsigned int socket; /**< CPU socket ID for allocations. */
  59         uint32_t usecnt; /**< Number of users relying on queue resources. */
  60         uint8_t data[]; /**< Remaining queue resources. */
  61 };
  62
  63 /** Shared flow target for Rx queues. */
  64 struct mlx4_rss {
  65         LIST_ENTRY(mlx4_rss) next; /**< Next entry in list. */
  66         struct priv *priv; /**< Back pointer to private data. */
  67         uint32_t refcnt; /**< Reference count for this object. */
  68         uint32_t usecnt; /**< Number of users relying on @p qp and @p ind. */
  69         struct ibv_qp *qp; /**< Queue pair. */
  70         struct ibv_rwq_ind_table *ind; /**< Indirection table. */
  71         uint64_t fields; /**< Fields for RSS processing (Verbs format). */
  72         uint8_t key[MLX4_RSS_HASH_KEY_SIZE]; /**< Hash key to use. */
  73         uint16_t queues; /**< Number of target queues. */
  74         uint16_t queue_id[]; /**< Target queues. */
  75 };
  76
  77 /** Tx element. */
  78 struct txq_elt {
  79         struct rte_mbuf *buf; /**< Buffer. */
  80         union {
  81                 volatile struct mlx4_wqe_ctrl_seg *wqe; /**< SQ WQE. */
  82                 volatile uint32_t *eocb; /**< End of completion burst. */
  83         };
  84 };
  85
  86 /** Tx queue counters. */
  87 struct mlx4_txq_stats {
  88         unsigned int idx; /**< Mapping index. */
  89         uint64_t opackets; /**< Total of successfully sent packets. */
  90         uint64_t obytes; /**< Total of successfully sent bytes. */
  91         uint64_t odropped; /**< Total of packets not sent when Tx ring full. */
  92 };
  93
  94 /** Tx queue descriptor. */
  95 struct txq {
  96         struct mlx4_sq msq; /**< Info for directly manipulating the SQ. */
  97         struct mlx4_cq mcq; /**< Info for directly manipulating the CQ. */
  98         unsigned int elts_head; /**< Current index in (*elts)[]. */
  99         unsigned int elts_tail; /**< First element awaiting completion. */
 100         int elts_comp_cd; /**< Countdown for next completion. */
 101         unsigned int elts_comp_cd_init; /**< Initial value for countdown. */
 102         unsigned int elts_n; /**< (*elts)[] length. */
 103         struct txq_elt (*elts)[]; /**< Tx elements. */
 104         struct mlx4_txq_stats stats; /**< Tx queue counters. */
 105         uint32_t max_inline; /**< Max inline send size. */
 106         uint32_t csum:1; /**< Enable checksum offloading. */
 107         uint32_t csum_l2tun:1; /**< Same for L2 tunnels. */
 108         uint32_t lb:1; /**< Whether packets should be looped back by eSwitch. */
 109         uint8_t *bounce_buf;
 110         /**< Memory used for storing the first DWORD of data TXBBs. */
 111         struct priv *priv; /**< Back pointer to private data. */
 112         unsigned int socket; /**< CPU socket ID for allocations. */
 113         struct ibv_cq *cq; /**< Completion queue. */
 114         struct ibv_qp *qp; /**< Queue pair. */
 115         uint8_t data[]; /**< Remaining queue resources. */
 116 };
 117
 118 /* mlx4_rxq.c */
 119
 120 uint8_t mlx4_rss_hash_key_default[MLX4_RSS_HASH_KEY_SIZE];
 121 int mlx4_rss_init(struct priv *priv);
 122 void mlx4_rss_deinit(struct priv *priv);
 123 struct mlx4_rss *mlx4_rss_get(struct priv *priv, uint64_t fields,
 124                               const uint8_t key[MLX4_RSS_HASH_KEY_SIZE],
 125                               uint16_t queues, const uint16_t queue_id[]);
 126 void mlx4_rss_put(struct mlx4_rss *rss);
 127 int mlx4_rss_attach(struct mlx4_rss *rss);
 128 void mlx4_rss_detach(struct mlx4_rss *rss);
 129 int mlx4_rxq_attach(struct rxq *rxq);
 130 void mlx4_rxq_detach(struct rxq *rxq);
 131 uint64_t mlx4_get_rx_port_offloads(struct priv *priv);
 132 uint64_t mlx4_get_rx_queue_offloads(struct priv *priv);
 133 int mlx4_rx_queue_setup(struct rte_eth_dev *dev, uint16_t idx,
 134                         uint16_t desc, unsigned int socket,
 135                         const struct rte_eth_rxconf *conf,
 136                         struct rte_mempool *mp);
 137 void mlx4_rx_queue_release(void *dpdk_rxq);
 138
 139 /* mlx4_rxtx.c */
 140
 141 uint16_t mlx4_tx_burst(void *dpdk_txq, struct rte_mbuf **pkts,
 142                        uint16_t pkts_n);
 143 uint16_t mlx4_rx_burst(void *dpdk_rxq, struct rte_mbuf **pkts,
 144                        uint16_t pkts_n);
 145 uint16_t mlx4_tx_burst_removed(void *dpdk_txq, struct rte_mbuf **pkts,
 146                                uint16_t pkts_n);
 147 uint16_t mlx4_rx_burst_removed(void *dpdk_rxq, struct rte_mbuf **pkts,
 148                                uint16_t pkts_n);
 149
 150 /* mlx4_txq.c */
 151
 152 uint64_t mlx4_get_tx_port_offloads(struct priv *priv);
 153 int mlx4_tx_queue_setup(struct rte_eth_dev *dev, uint16_t idx,
 154                         uint16_t desc, unsigned int socket,
 155                         const struct rte_eth_txconf *conf);
 156 void mlx4_tx_queue_release(void *dpdk_txq);
 157
 158 static inline uint32_t
 159 mlx4_txq_mp2mr(struct txq *txq, struct rte_mempool *mp)
 160 {
 161         (void)txq;
 162         (void)mp;
 163         return UINT32_MAX;
 164 }
 165
 166 #endif /* MLX4_RXTX_H_ */