drivers/net/mlx5/mlx5.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2015 6WIND S.A.
   3  * Copyright 2015 Mellanox Technologies, Ltd
   4  */
   5
   6 #include <stddef.h>
   7 #include <unistd.h>
   8 #include <string.h>
   9 #include <stdint.h>
  10 #include <stdlib.h>
  11 #include <errno.h>
  12
  13 #include <rte_malloc.h>
  14 #include <rte_ethdev_driver.h>
  15 #include <rte_ethdev_pci.h>
  16 #include <rte_pci.h>
  17 #include <rte_bus_pci.h>
  18 #include <rte_common.h>
  19 #include <rte_kvargs.h>
  20 #include <rte_rwlock.h>
  21 #include <rte_spinlock.h>
  22 #include <rte_string_fns.h>
  23 #include <rte_alarm.h>
  24
  25 #include <mlx5_glue.h>
  26 #include <mlx5_devx_cmds.h>
  27 #include <mlx5_common.h>
  28 #include <mlx5_common_os.h>
  29 #include <mlx5_common_mp.h>
  30 #include <mlx5_common_pci.h>
  31 #include <mlx5_malloc.h>
  32
  33 #include "mlx5_defs.h"
  34 #include "mlx5.h"
  35 #include "mlx5_utils.h"
  36 #include "mlx5_rxtx.h"
  37 #include "mlx5_autoconf.h"
  38 #include "mlx5_mr.h"
  39 #include "mlx5_flow.h"
  40 #include "rte_pmd_mlx5.h"
  41
  42 /* Device parameter to enable RX completion queue compression. */
  43 #define MLX5_RXQ_CQE_COMP_EN "rxq_cqe_comp_en"
  44
  45 /* Device parameter to enable RX completion entry padding to 128B. */
  46 #define MLX5_RXQ_CQE_PAD_EN "rxq_cqe_pad_en"
  47
  48 /* Device parameter to enable padding Rx packet to cacheline size. */
  49 #define MLX5_RXQ_PKT_PAD_EN "rxq_pkt_pad_en"
  50
  51 /* Device parameter to enable Multi-Packet Rx queue. */
  52 #define MLX5_RX_MPRQ_EN "mprq_en"
  53
  54 /* Device parameter to configure log 2 of the number of strides for MPRQ. */
  55 #define MLX5_RX_MPRQ_LOG_STRIDE_NUM "mprq_log_stride_num"
  56
  57 /* Device parameter to configure log 2 of the stride size for MPRQ. */
  58 #define MLX5_RX_MPRQ_LOG_STRIDE_SIZE "mprq_log_stride_size"
  59
  60 /* Device parameter to limit the size of memcpy'd packet for MPRQ. */
  61 #define MLX5_RX_MPRQ_MAX_MEMCPY_LEN "mprq_max_memcpy_len"
  62
  63 /* Device parameter to set the minimum number of Rx queues to enable MPRQ. */
  64 #define MLX5_RXQS_MIN_MPRQ "rxqs_min_mprq"
  65
  66 /* Device parameter to configure inline send. Deprecated, ignored.*/
  67 #define MLX5_TXQ_INLINE "txq_inline"
  68
  69 /* Device parameter to limit packet size to inline with ordinary SEND. */
  70 #define MLX5_TXQ_INLINE_MAX "txq_inline_max"
  71
  72 /* Device parameter to configure minimal data size to inline. */
  73 #define MLX5_TXQ_INLINE_MIN "txq_inline_min"
  74
  75 /* Device parameter to limit packet size to inline with Enhanced MPW. */
  76 #define MLX5_TXQ_INLINE_MPW "txq_inline_mpw"
  77
  78 /*
  79  * Device parameter to configure the number of TX queues threshold for
  80  * enabling inline send.
  81  */
  82 #define MLX5_TXQS_MIN_INLINE "txqs_min_inline"
  83
  84 /*
  85  * Device parameter to configure the number of TX queues threshold for
  86  * enabling vectorized Tx, deprecated, ignored (no vectorized Tx routines).
  87  */
  88 #define MLX5_TXQS_MAX_VEC "txqs_max_vec"
  89
  90 /* Device parameter to enable multi-packet send WQEs. */
  91 #define MLX5_TXQ_MPW_EN "txq_mpw_en"
  92
  93 /*
  94  * Device parameter to force doorbell register mapping
  95  * to non-cahed region eliminating the extra write memory barrier.
  96  */
  97 #define MLX5_TX_DB_NC "tx_db_nc"
  98
  99 /*
 100  * Device parameter to include 2 dsegs in the title WQEBB.
 101  * Deprecated, ignored.
 102  */
 103 #define MLX5_TXQ_MPW_HDR_DSEG_EN "txq_mpw_hdr_dseg_en"
 104
 105 /*
 106  * Device parameter to limit the size of inlining packet.
 107  * Deprecated, ignored.
 108  */
 109 #define MLX5_TXQ_MAX_INLINE_LEN "txq_max_inline_len"
 110
 111 /*
 112  * Device parameter to enable Tx scheduling on timestamps
 113  * and specify the packet pacing granularity in nanoseconds.
 114  */
 115 #define MLX5_TX_PP "tx_pp"
 116
 117 /*
 118  * Device parameter to specify skew in nanoseconds on Tx datapath,
 119  * it represents the time between SQ start WQE processing and
 120  * appearing actual packet data on the wire.
 121  */
 122 #define MLX5_TX_SKEW "tx_skew"
 123
 124 /*
 125  * Device parameter to enable hardware Tx vector.
 126  * Deprecated, ignored (no vectorized Tx routines anymore).
 127  */
 128 #define MLX5_TX_VEC_EN "tx_vec_en"
 129
 130 /* Device parameter to enable hardware Rx vector. */
 131 #define MLX5_RX_VEC_EN "rx_vec_en"
 132
 133 /* Allow L3 VXLAN flow creation. */
 134 #define MLX5_L3_VXLAN_EN "l3_vxlan_en"
 135
 136 /* Activate DV E-Switch flow steering. */
 137 #define MLX5_DV_ESW_EN "dv_esw_en"
 138
 139 /* Activate DV flow steering. */
 140 #define MLX5_DV_FLOW_EN "dv_flow_en"
 141
 142 /* Enable extensive flow metadata support. */
 143 #define MLX5_DV_XMETA_EN "dv_xmeta_en"
 144
 145 /* Device parameter to let the user manage the lacp traffic of bonded device */
 146 #define MLX5_LACP_BY_USER "lacp_by_user"
 147
 148 /* Activate Netlink support in VF mode. */
 149 #define MLX5_VF_NL_EN "vf_nl_en"
 150
 151 /* Enable extending memsegs when creating a MR. */
 152 #define MLX5_MR_EXT_MEMSEG_EN "mr_ext_memseg_en"
 153
 154 /* Select port representors to instantiate. */
 155 #define MLX5_REPRESENTOR "representor"
 156
 157 /* Device parameter to configure the maximum number of dump files per queue. */
 158 #define MLX5_MAX_DUMP_FILES_NUM "max_dump_files_num"
 159
 160 /* Configure timeout of LRO session (in microseconds). */
 161 #define MLX5_LRO_TIMEOUT_USEC "lro_timeout_usec"
 162
 163 /*
 164  * Device parameter to configure the total data buffer size for a single
 165  * hairpin queue (logarithm value).
 166  */
 167 #define MLX5_HP_BUF_SIZE "hp_buf_log_sz"
 168
 169 /* Flow memory reclaim mode. */
 170 #define MLX5_RECLAIM_MEM "reclaim_mem_mode"
 171
 172 /* The default memory allocator used in PMD. */
 173 #define MLX5_SYS_MEM_EN "sys_mem_en"
 174 /* Decap will be used or not. */
 175 #define MLX5_DECAP_EN "decap_en"
 176
 177 /* Shared memory between primary and secondary processes. */
 178 struct mlx5_shared_data *mlx5_shared_data;
 179
 180 /** Driver-specific log messages type. */
 181 int mlx5_logtype;
 182
 183 static LIST_HEAD(, mlx5_dev_ctx_shared) mlx5_dev_ctx_list =
 184                                                 LIST_HEAD_INITIALIZER();
 185 static pthread_mutex_t mlx5_dev_ctx_list_mutex = PTHREAD_MUTEX_INITIALIZER;
 186
 187 static const struct mlx5_indexed_pool_config mlx5_ipool_cfg[] = {
 188 #ifdef HAVE_IBV_FLOW_DV_SUPPORT
 189         {
 190                 .size = sizeof(struct mlx5_flow_dv_encap_decap_resource),
 191                 .trunk_size = 64,
 192                 .grow_trunk = 3,
 193                 .grow_shift = 2,
 194                 .need_lock = 0,
 195                 .release_mem_en = 1,
 196                 .malloc = mlx5_malloc,
 197                 .free = mlx5_free,
 198                 .type = "mlx5_encap_decap_ipool",
 199         },
 200         {
 201                 .size = sizeof(struct mlx5_flow_dv_push_vlan_action_resource),
 202                 .trunk_size = 64,
 203                 .grow_trunk = 3,
 204                 .grow_shift = 2,
 205                 .need_lock = 0,
 206                 .release_mem_en = 1,
 207                 .malloc = mlx5_malloc,
 208                 .free = mlx5_free,
 209                 .type = "mlx5_push_vlan_ipool",
 210         },
 211         {
 212                 .size = sizeof(struct mlx5_flow_dv_tag_resource),
 213                 .trunk_size = 64,
 214                 .grow_trunk = 3,
 215                 .grow_shift = 2,
 216                 .need_lock = 0,
 217                 .release_mem_en = 1,
 218                 .malloc = mlx5_malloc,
 219                 .free = mlx5_free,
 220                 .type = "mlx5_tag_ipool",
 221         },
 222         {
 223                 .size = sizeof(struct mlx5_flow_dv_port_id_action_resource),
 224                 .trunk_size = 64,
 225                 .grow_trunk = 3,
 226                 .grow_shift = 2,
 227                 .need_lock = 0,
 228                 .release_mem_en = 1,
 229                 .malloc = mlx5_malloc,
 230                 .free = mlx5_free,
 231                 .type = "mlx5_port_id_ipool",
 232         },
 233         {
 234                 .size = sizeof(struct mlx5_flow_tbl_data_entry),
 235                 .trunk_size = 64,
 236                 .grow_trunk = 3,
 237                 .grow_shift = 2,
 238                 .need_lock = 0,
 239                 .release_mem_en = 1,
 240                 .malloc = mlx5_malloc,
 241                 .free = mlx5_free,
 242                 .type = "mlx5_jump_ipool",
 243         },
 244         {
 245                 .size = sizeof(struct mlx5_flow_dv_sample_resource),
 246                 .trunk_size = 64,
 247                 .grow_trunk = 3,
 248                 .grow_shift = 2,
 249                 .need_lock = 0,
 250                 .release_mem_en = 1,
 251                 .malloc = mlx5_malloc,
 252                 .free = mlx5_free,
 253                 .type = "mlx5_sample_ipool",
 254         },
 255         {
 256                 .size = sizeof(struct mlx5_flow_dv_dest_array_resource),
 257                 .trunk_size = 64,
 258                 .grow_trunk = 3,
 259                 .grow_shift = 2,
 260                 .need_lock = 0,
 261                 .release_mem_en = 1,
 262                 .malloc = mlx5_malloc,
 263                 .free = mlx5_free,
 264                 .type = "mlx5_dest_array_ipool",
 265         },
 266 #endif
 267         {
 268                 .size = sizeof(struct mlx5_flow_meter),
 269                 .trunk_size = 64,
 270                 .grow_trunk = 3,
 271                 .grow_shift = 2,
 272                 .need_lock = 0,
 273                 .release_mem_en = 1,
 274                 .malloc = mlx5_malloc,
 275                 .free = mlx5_free,
 276                 .type = "mlx5_meter_ipool",
 277         },
 278         {
 279                 .size = sizeof(struct mlx5_flow_mreg_copy_resource),
 280                 .trunk_size = 64,
 281                 .grow_trunk = 3,
 282                 .grow_shift = 2,
 283                 .need_lock = 0,
 284                 .release_mem_en = 1,
 285                 .malloc = mlx5_malloc,
 286                 .free = mlx5_free,
 287                 .type = "mlx5_mcp_ipool",
 288         },
 289         {
 290                 .size = (sizeof(struct mlx5_hrxq) + MLX5_RSS_HASH_KEY_LEN),
 291                 .trunk_size = 64,
 292                 .grow_trunk = 3,
 293                 .grow_shift = 2,
 294                 .need_lock = 0,
 295                 .release_mem_en = 1,
 296                 .malloc = mlx5_malloc,
 297                 .free = mlx5_free,
 298                 .type = "mlx5_hrxq_ipool",
 299         },
 300         {
 301                 /*
 302                  * MLX5_IPOOL_MLX5_FLOW size varies for DV and VERBS flows.
 303                  * It set in run time according to PCI function configuration.
 304                  */
 305                 .size = 0,
 306                 .trunk_size = 64,
 307                 .grow_trunk = 3,
 308                 .grow_shift = 2,
 309                 .need_lock = 0,
 310                 .release_mem_en = 1,
 311                 .malloc = mlx5_malloc,
 312                 .free = mlx5_free,
 313                 .type = "mlx5_flow_handle_ipool",
 314         },
 315         {
 316                 .size = sizeof(struct rte_flow),
 317                 .trunk_size = 4096,
 318                 .need_lock = 1,
 319                 .release_mem_en = 1,
 320                 .malloc = mlx5_malloc,
 321                 .free = mlx5_free,
 322                 .type = "rte_flow_ipool",
 323         },
 324 };
 325
 326
 327 #define MLX5_FLOW_MIN_ID_POOL_SIZE 512
 328 #define MLX5_ID_GENERATION_ARRAY_FACTOR 16
 329
 330 #define MLX5_FLOW_TABLE_HLIST_ARRAY_SIZE 4096
 331
 332 /**
 333  * Allocate ID pool structure.
 334  *
 335  * @param[in] max_id
 336  *   The maximum id can be allocated from the pool.
 337  *
 338  * @return
 339  *   Pointer to pool object, NULL value otherwise.
 340  */
 341 struct mlx5_flow_id_pool *
 342 mlx5_flow_id_pool_alloc(uint32_t max_id)
 343 {
 344         struct mlx5_flow_id_pool *pool;
 345         void *mem;
 346
 347         pool = mlx5_malloc(MLX5_MEM_ZERO, sizeof(*pool),
 348                            RTE_CACHE_LINE_SIZE, SOCKET_ID_ANY);
 349         if (!pool) {
 350                 DRV_LOG(ERR, "can't allocate id pool");
 351                 rte_errno  = ENOMEM;
 352                 return NULL;
 353         }
 354         mem = mlx5_malloc(MLX5_MEM_ZERO,
 355                           MLX5_FLOW_MIN_ID_POOL_SIZE * sizeof(uint32_t),
 356                           RTE_CACHE_LINE_SIZE, SOCKET_ID_ANY);
 357         if (!mem) {
 358                 DRV_LOG(ERR, "can't allocate mem for id pool");
 359                 rte_errno  = ENOMEM;
 360                 goto error;
 361         }
 362         pool->free_arr = mem;
 363         pool->curr = pool->free_arr;
 364         pool->last = pool->free_arr + MLX5_FLOW_MIN_ID_POOL_SIZE;
 365         pool->base_index = 0;
 366         pool->max_id = max_id;
 367         return pool;
 368 error:
 369         mlx5_free(pool);
 370         return NULL;
 371 }
 372
 373 /**
 374  * Release ID pool structure.
 375  *
 376  * @param[in] pool
 377  *   Pointer to flow id pool object to free.
 378  */
 379 void
 380 mlx5_flow_id_pool_release(struct mlx5_flow_id_pool *pool)
 381 {
 382         mlx5_free(pool->free_arr);
 383         mlx5_free(pool);
 384 }
 385
 386 /**
 387  * Generate ID.
 388  *
 389  * @param[in] pool
 390  *   Pointer to flow id pool.
 391  * @param[out] id
 392  *   The generated ID.
 393  *
 394  * @return
 395  *   0 on success, error value otherwise.
 396  */
 397 uint32_t
 398 mlx5_flow_id_get(struct mlx5_flow_id_pool *pool, uint32_t *id)
 399 {
 400         if (pool->curr == pool->free_arr) {
 401                 if (pool->base_index == pool->max_id) {
 402                         rte_errno  = ENOMEM;
 403                         DRV_LOG(ERR, "no free id");
 404                         return -rte_errno;
 405                 }
 406                 *id = ++pool->base_index;
 407                 return 0;
 408         }
 409         *id = *(--pool->curr);
 410         return 0;
 411 }
 412
 413 /**
 414  * Release ID.
 415  *
 416  * @param[in] pool
 417  *   Pointer to flow id pool.
 418  * @param[out] id
 419  *   The generated ID.
 420  *
 421  * @return
 422  *   0 on success, error value otherwise.
 423  */
 424 uint32_t
 425 mlx5_flow_id_release(struct mlx5_flow_id_pool *pool, uint32_t id)
 426 {
 427         uint32_t size;
 428         uint32_t size2;
 429         void *mem;
 430
 431         if (pool->curr == pool->last) {
 432                 size = pool->curr - pool->free_arr;
 433                 size2 = size * MLX5_ID_GENERATION_ARRAY_FACTOR;
 434                 MLX5_ASSERT(size2 > size);
 435                 mem = mlx5_malloc(0, size2 * sizeof(uint32_t), 0,
 436                                   SOCKET_ID_ANY);
 437                 if (!mem) {
 438                         DRV_LOG(ERR, "can't allocate mem for id pool");
 439                         rte_errno  = ENOMEM;
 440                         return -rte_errno;
 441                 }
 442                 memcpy(mem, pool->free_arr, size * sizeof(uint32_t));
 443                 mlx5_free(pool->free_arr);
 444                 pool->free_arr = mem;
 445                 pool->curr = pool->free_arr + size;
 446                 pool->last = pool->free_arr + size2;
 447         }
 448         *pool->curr = id;
 449         pool->curr++;
 450         return 0;
 451 }
 452
 453 /**
 454  * Initialize the shared aging list information per port.
 455  *
 456  * @param[in] sh
 457  *   Pointer to mlx5_dev_ctx_shared object.
 458  */
 459 static void
 460 mlx5_flow_aging_init(struct mlx5_dev_ctx_shared *sh)
 461 {
 462         uint32_t i;
 463         struct mlx5_age_info *age_info;
 464
 465         for (i = 0; i < sh->max_port; i++) {
 466                 age_info = &sh->port[i].age_info;
 467                 age_info->flags = 0;
 468                 TAILQ_INIT(&age_info->aged_counters);
 469                 rte_spinlock_init(&age_info->aged_sl);
 470                 MLX5_AGE_SET(age_info, MLX5_AGE_TRIGGER);
 471         }
 472 }
 473
 474 /**
 475  * Initialize the counters management structure.
 476  *
 477  * @param[in] sh
 478  *   Pointer to mlx5_dev_ctx_shared object to free
 479  */
 480 static void
 481 mlx5_flow_counters_mng_init(struct mlx5_dev_ctx_shared *sh)
 482 {
 483         int i, j;
 484
 485         memset(&sh->cmng, 0, sizeof(sh->cmng));
 486         TAILQ_INIT(&sh->cmng.flow_counters);
 487         for (i = 0; i < MLX5_CCONT_TYPE_MAX; ++i) {
 488                 sh->cmng.ccont[i].min_id = MLX5_CNT_BATCH_OFFSET;
 489                 sh->cmng.ccont[i].max_id = -1;
 490                 sh->cmng.ccont[i].last_pool_idx = POOL_IDX_INVALID;
 491                 TAILQ_INIT(&sh->cmng.ccont[i].pool_list);
 492                 rte_spinlock_init(&sh->cmng.ccont[i].resize_sl);
 493                 for (j = 0; j < MLX5_COUNTER_TYPE_MAX; j++)
 494                         TAILQ_INIT(&sh->cmng.ccont[i].counters[j]);
 495                 rte_spinlock_init(&sh->cmng.ccont[i].csl);
 496         }
 497 }
 498
 499 /**
 500  * Destroy all the resources allocated for a counter memory management.
 501  *
 502  * @param[in] mng
 503  *   Pointer to the memory management structure.
 504  */
 505 static void
 506 mlx5_flow_destroy_counter_stat_mem_mng(struct mlx5_counter_stats_mem_mng *mng)
 507 {
 508         uint8_t *mem = (uint8_t *)(uintptr_t)mng->raws[0].data;
 509
 510         LIST_REMOVE(mng, next);
 511         claim_zero(mlx5_devx_cmd_destroy(mng->dm));
 512         claim_zero(mlx5_glue->devx_umem_dereg(mng->umem));
 513         mlx5_free(mem);
 514 }
 515
 516 /**
 517  * Close and release all the resources of the counters management.
 518  *
 519  * @param[in] sh
 520  *   Pointer to mlx5_dev_ctx_shared object to free.
 521  */
 522 static void
 523 mlx5_flow_counters_mng_close(struct mlx5_dev_ctx_shared *sh)
 524 {
 525         struct mlx5_counter_stats_mem_mng *mng;
 526         int i;
 527         int j;
 528         int retries = 1024;
 529
 530         rte_errno = 0;
 531         while (--retries) {
 532                 rte_eal_alarm_cancel(mlx5_flow_query_alarm, sh);
 533                 if (rte_errno != EINPROGRESS)
 534                         break;
 535                 rte_pause();
 536         }
 537         for (i = 0; i < MLX5_CCONT_TYPE_MAX; ++i) {
 538                 struct mlx5_flow_counter_pool *pool;
 539                 uint32_t batch = (i == MLX5_CCONT_TYPE_BATCH);
 540
 541                 if (!sh->cmng.ccont[i].pools)
 542                         continue;
 543                 pool = TAILQ_FIRST(&sh->cmng.ccont[i].pool_list);
 544                 while (pool) {
 545                         if (batch && pool->min_dcs)
 546                                 claim_zero(mlx5_devx_cmd_destroy
 547                                                                (pool->min_dcs));
 548                         for (j = 0; j < MLX5_COUNTERS_PER_POOL; ++j) {
 549                                 if (MLX5_POOL_GET_CNT(pool, j)->action)
 550                                         claim_zero
 551                                          (mlx5_glue->destroy_flow_action
 552                                           (MLX5_POOL_GET_CNT
 553                                           (pool, j)->action));
 554                                 if (!batch && MLX5_GET_POOL_CNT_EXT
 555                                     (pool, j)->dcs)
 556                                         claim_zero(mlx5_devx_cmd_destroy
 557                                                    (MLX5_GET_POOL_CNT_EXT
 558                                                     (pool, j)->dcs));
 559                         }
 560                         TAILQ_REMOVE(&sh->cmng.ccont[i].pool_list, pool, next);
 561                         mlx5_free(pool);
 562                         pool = TAILQ_FIRST(&sh->cmng.ccont[i].pool_list);
 563                 }
 564                 mlx5_free(sh->cmng.ccont[i].pools);
 565         }
 566         mng = LIST_FIRST(&sh->cmng.mem_mngs);
 567         while (mng) {
 568                 mlx5_flow_destroy_counter_stat_mem_mng(mng);
 569                 mng = LIST_FIRST(&sh->cmng.mem_mngs);
 570         }
 571         memset(&sh->cmng, 0, sizeof(sh->cmng));
 572 }
 573
 574 /**
 575  * Initialize the flow resources' indexed mempool.
 576  *
 577  * @param[in] sh
 578  *   Pointer to mlx5_dev_ctx_shared object.
 579  * @param[in] sh
 580  *   Pointer to user dev config.
 581  */
 582 static void
 583 mlx5_flow_ipool_create(struct mlx5_dev_ctx_shared *sh,
 584                        const struct mlx5_dev_config *config)
 585 {
 586         uint8_t i;
 587         struct mlx5_indexed_pool_config cfg;
 588
 589         for (i = 0; i < MLX5_IPOOL_MAX; ++i) {
 590                 cfg = mlx5_ipool_cfg[i];
 591                 switch (i) {
 592                 default:
 593                         break;
 594                 /*
 595                  * Set MLX5_IPOOL_MLX5_FLOW ipool size
 596                  * according to PCI function flow configuration.
 597                  */
 598                 case MLX5_IPOOL_MLX5_FLOW:
 599                         cfg.size = config->dv_flow_en ?
 600                                 sizeof(struct mlx5_flow_handle) :
 601                                 MLX5_FLOW_HANDLE_VERBS_SIZE;
 602                         break;
 603                 }
 604                 if (config->reclaim_mode)
 605                         cfg.release_mem_en = 1;
 606                 sh->ipool[i] = mlx5_ipool_create(&cfg);
 607         }
 608 }
 609
 610 /**
 611  * Release the flow resources' indexed mempool.
 612  *
 613  * @param[in] sh
 614  *   Pointer to mlx5_dev_ctx_shared object.
 615  */
 616 static void
 617 mlx5_flow_ipool_destroy(struct mlx5_dev_ctx_shared *sh)
 618 {
 619         uint8_t i;
 620
 621         for (i = 0; i < MLX5_IPOOL_MAX; ++i)
 622                 mlx5_ipool_destroy(sh->ipool[i]);
 623 }
 624
 625 /*
 626  * Check if dynamic flex parser for eCPRI already exists.
 627  *
 628  * @param dev
 629  *   Pointer to Ethernet device structure.
 630  *
 631  * @return
 632  *   true on exists, false on not.
 633  */
 634 bool
 635 mlx5_flex_parser_ecpri_exist(struct rte_eth_dev *dev)
 636 {
 637         struct mlx5_priv *priv = dev->data->dev_private;
 638         struct mlx5_flex_parser_profiles *prf =
 639                                 &priv->sh->fp[MLX5_FLEX_PARSER_ECPRI_0];
 640
 641         return !!prf->obj;
 642 }
 643
 644 /*
 645  * Allocation of a flex parser for eCPRI. Once created, this parser related
 646  * resources will be held until the device is closed.
 647  *
 648  * @param dev
 649  *   Pointer to Ethernet device structure.
 650  *
 651  * @return
 652  *   0 on success, a negative errno value otherwise and rte_errno is set.
 653  */
 654 int
 655 mlx5_flex_parser_ecpri_alloc(struct rte_eth_dev *dev)
 656 {
 657         struct mlx5_priv *priv = dev->data->dev_private;
 658         struct mlx5_flex_parser_profiles *prf =
 659                                 &priv->sh->fp[MLX5_FLEX_PARSER_ECPRI_0];
 660         struct mlx5_devx_graph_node_attr node = {
 661                 .modify_field_select = 0,
 662         };
 663         uint32_t ids[8];
 664         int ret;
 665
 666         if (!priv->config.hca_attr.parse_graph_flex_node) {
 667                 DRV_LOG(ERR, "Dynamic flex parser is not supported "
 668                         "for device %s.", priv->dev_data->name);
 669                 return -ENOTSUP;
 670         }
 671         node.header_length_mode = MLX5_GRAPH_NODE_LEN_FIXED;
 672         /* 8 bytes now: 4B common header + 4B message body header. */
 673         node.header_length_base_value = 0x8;
 674         /* After MAC layer: Ether / VLAN. */
 675         node.in[0].arc_parse_graph_node = MLX5_GRAPH_ARC_NODE_MAC;
 676         /* Type of compared condition should be 0xAEFE in the L2 layer. */
 677         node.in[0].compare_condition_value = RTE_ETHER_TYPE_ECPRI;
 678         /* Sample #0: type in common header. */
 679         node.sample[0].flow_match_sample_en = 1;
 680         /* Fixed offset. */
 681         node.sample[0].flow_match_sample_offset_mode = 0x0;
 682         /* Only the 2nd byte will be used. */
 683         node.sample[0].flow_match_sample_field_base_offset = 0x0;
 684         /* Sample #1: message payload. */
 685         node.sample[1].flow_match_sample_en = 1;
 686         /* Fixed offset. */
 687         node.sample[1].flow_match_sample_offset_mode = 0x0;
 688         /*
 689          * Only the first two bytes will be used right now, and its offset will
 690          * start after the common header that with the length of a DW(u32).
 691          */
 692         node.sample[1].flow_match_sample_field_base_offset = sizeof(uint32_t);
 693         prf->obj = mlx5_devx_cmd_create_flex_parser(priv->sh->ctx, &node);
 694         if (!prf->obj) {
 695                 DRV_LOG(ERR, "Failed to create flex parser node object.");
 696                 return (rte_errno == 0) ? -ENODEV : -rte_errno;
 697         }
 698         prf->num = 2;
 699         ret = mlx5_devx_cmd_query_parse_samples(prf->obj, ids, prf->num);
 700         if (ret) {
 701                 DRV_LOG(ERR, "Failed to query sample IDs.");
 702                 return (rte_errno == 0) ? -ENODEV : -rte_errno;
 703         }
 704         prf->offset[0] = 0x0;
 705         prf->offset[1] = sizeof(uint32_t);
 706         prf->ids[0] = ids[0];
 707         prf->ids[1] = ids[1];
 708         return 0;
 709 }
 710
 711 /*
 712  * Destroy the flex parser node, including the parser itself, input / output
 713  * arcs and DW samples. Resources could be reused then.
 714  *
 715  * @param dev
 716  *   Pointer to Ethernet device structure.
 717  */
 718 static void
 719 mlx5_flex_parser_ecpri_release(struct rte_eth_dev *dev)
 720 {
 721         struct mlx5_priv *priv = dev->data->dev_private;
 722         struct mlx5_flex_parser_profiles *prf =
 723                                 &priv->sh->fp[MLX5_FLEX_PARSER_ECPRI_0];
 724
 725         if (prf->obj)
 726                 mlx5_devx_cmd_destroy(prf->obj);
 727         prf->obj = NULL;
 728 }
 729
 730 /*
 731  * Allocate Rx and Tx UARs in robust fashion.
 732  * This routine handles the following UAR allocation issues:
 733  *
 734  *  - tries to allocate the UAR with the most appropriate memory
 735  *    mapping type from the ones supported by the host
 736  *
 737  *  - tries to allocate the UAR with non-NULL base address
 738  *    OFED 5.0.x and Upstream rdma_core before v29 returned the NULL as
 739  *    UAR base address if UAR was not the first object in the UAR page.
 740  *    It caused the PMD failure and we should try to get another UAR
 741  *    till we get the first one with non-NULL base address returned.
 742  */
 743 static int
 744 mlx5_alloc_rxtx_uars(struct mlx5_dev_ctx_shared *sh,
 745                      const struct mlx5_dev_config *config)
 746 {
 747         uint32_t uar_mapping, retry;
 748         int err = 0;
 749         void *base_addr;
 750
 751         for (retry = 0; retry < MLX5_ALLOC_UAR_RETRY; ++retry) {
 752 #ifdef MLX5DV_UAR_ALLOC_TYPE_NC
 753                 /* Control the mapping type according to the settings. */
 754                 uar_mapping = (config->dbnc == MLX5_TXDB_NCACHED) ?
 755                               MLX5DV_UAR_ALLOC_TYPE_NC :
 756                               MLX5DV_UAR_ALLOC_TYPE_BF;
 757 #else
 758                 RTE_SET_USED(config);
 759                 /*
 760                  * It seems we have no way to control the memory mapping type
 761                  * for the UAR, the default "Write-Combining" type is supposed.
 762                  * The UAR initialization on queue creation queries the
 763                  * actual mapping type done by Verbs/kernel and setups the
 764                  * PMD datapath accordingly.
 765                  */
 766                 uar_mapping = 0;
 767 #endif
 768                 sh->tx_uar = mlx5_glue->devx_alloc_uar(sh->ctx, uar_mapping);
 769 #ifdef MLX5DV_UAR_ALLOC_TYPE_NC
 770                 if (!sh->tx_uar &&
 771                     uar_mapping == MLX5DV_UAR_ALLOC_TYPE_BF) {
 772                         if (config->dbnc == MLX5_TXDB_CACHED ||
 773                             config->dbnc == MLX5_TXDB_HEURISTIC)
 774                                 DRV_LOG(WARNING, "Devarg tx_db_nc setting "
 775                                                  "is not supported by DevX");
 776                         /*
 777                          * In some environments like virtual machine
 778                          * the Write Combining mapped might be not supported
 779                          * and UAR allocation fails. We try "Non-Cached"
 780                          * mapping for the case. The tx_burst routines take
 781                          * the UAR mapping type into account on UAR setup
 782                          * on queue creation.
 783                          */
 784                         DRV_LOG(WARNING, "Failed to allocate Tx DevX UAR (BF)");
 785                         uar_mapping = MLX5DV_UAR_ALLOC_TYPE_NC;
 786                         sh->tx_uar = mlx5_glue->devx_alloc_uar
 787                                                         (sh->ctx, uar_mapping);
 788                 } else if (!sh->tx_uar &&
 789                            uar_mapping == MLX5DV_UAR_ALLOC_TYPE_NC) {
 790                         if (config->dbnc == MLX5_TXDB_NCACHED)
 791                                 DRV_LOG(WARNING, "Devarg tx_db_nc settings "
 792                                                  "is not supported by DevX");
 793                         /*
 794                          * If Verbs/kernel does not support "Non-Cached"
 795                          * try the "Write-Combining".
 796                          */
 797                         DRV_LOG(WARNING, "Failed to allocate Tx DevX UAR (NC)");
 798                         uar_mapping = MLX5DV_UAR_ALLOC_TYPE_BF;
 799                         sh->tx_uar = mlx5_glue->devx_alloc_uar
 800                                                         (sh->ctx, uar_mapping);
 801                 }
 802 #endif
 803                 if (!sh->tx_uar) {
 804                         DRV_LOG(ERR, "Failed to allocate Tx DevX UAR (BF/NC)");
 805                         err = ENOMEM;
 806                         goto exit;
 807                 }
 808                 base_addr = mlx5_os_get_devx_uar_base_addr(sh->tx_uar);
 809                 if (base_addr)
 810                         break;
 811                 /*
 812                  * The UARs are allocated by rdma_core within the
 813                  * IB device context, on context closure all UARs
 814                  * will be freed, should be no memory/object leakage.
 815                  */
 816                 DRV_LOG(WARNING, "Retrying to allocate Tx DevX UAR");
 817                 sh->tx_uar = NULL;
 818         }
 819         /* Check whether we finally succeeded with valid UAR allocation. */
 820         if (!sh->tx_uar) {
 821                 DRV_LOG(ERR, "Failed to allocate Tx DevX UAR (NULL base)");
 822                 err = ENOMEM;
 823                 goto exit;
 824         }
 825         for (retry = 0; retry < MLX5_ALLOC_UAR_RETRY; ++retry) {
 826                 uar_mapping = 0;
 827                 sh->devx_rx_uar = mlx5_glue->devx_alloc_uar
 828                                                         (sh->ctx, uar_mapping);
 829 #ifdef MLX5DV_UAR_ALLOC_TYPE_NC
 830                 if (!sh->devx_rx_uar &&
 831                     uar_mapping == MLX5DV_UAR_ALLOC_TYPE_BF) {
 832                         /*
 833                          * Rx UAR is used to control interrupts only,
 834                          * should be no datapath noticeable impact,
 835                          * can try "Non-Cached" mapping safely.
 836                          */
 837                         DRV_LOG(WARNING, "Failed to allocate Rx DevX UAR (BF)");
 838                         uar_mapping = MLX5DV_UAR_ALLOC_TYPE_NC;
 839                         sh->devx_rx_uar = mlx5_glue->devx_alloc_uar
 840                                                         (sh->ctx, uar_mapping);
 841                 }
 842 #endif
 843                 if (!sh->devx_rx_uar) {
 844                         DRV_LOG(ERR, "Failed to allocate Rx DevX UAR (BF/NC)");
 845                         err = ENOMEM;
 846                         goto exit;
 847                 }
 848                 base_addr = mlx5_os_get_devx_uar_base_addr(sh->devx_rx_uar);
 849                 if (base_addr)
 850                         break;
 851                 /*
 852                  * The UARs are allocated by rdma_core within the
 853                  * IB device context, on context closure all UARs
 854                  * will be freed, should be no memory/object leakage.
 855                  */
 856                 DRV_LOG(WARNING, "Retrying to allocate Rx DevX UAR");
 857                 sh->devx_rx_uar = NULL;
 858         }
 859         /* Check whether we finally succeeded with valid UAR allocation. */
 860         if (!sh->devx_rx_uar) {
 861                 DRV_LOG(ERR, "Failed to allocate Rx DevX UAR (NULL base)");
 862                 err = ENOMEM;
 863         }
 864 exit:
 865         return err;
 866 }
 867
 868 /**
 869  * Allocate shared device context. If there is multiport device the
 870  * master and representors will share this context, if there is single
 871  * port dedicated device, the context will be used by only given
 872  * port due to unification.
 873  *
 874  * Routine first searches the context for the specified device name,
 875  * if found the shared context assumed and reference counter is incremented.
 876  * If no context found the new one is created and initialized with specified
 877  * device context and parameters.
 878  *
 879  * @param[in] spawn
 880  *   Pointer to the device attributes (name, port, etc).
 881  * @param[in] config
 882  *   Pointer to device configuration structure.
 883  *
 884  * @return
 885  *   Pointer to mlx5_dev_ctx_shared object on success,
 886  *   otherwise NULL and rte_errno is set.
 887  */
 888 struct mlx5_dev_ctx_shared *
 889 mlx5_alloc_shared_dev_ctx(const struct mlx5_dev_spawn_data *spawn,
 890                            const struct mlx5_dev_config *config)
 891 {
 892         struct mlx5_dev_ctx_shared *sh;
 893         int err = 0;
 894         uint32_t i;
 895         struct mlx5_devx_tis_attr tis_attr = { 0 };
 896
 897         MLX5_ASSERT(spawn);
 898         /* Secondary process should not create the shared context. */
 899         MLX5_ASSERT(rte_eal_process_type() == RTE_PROC_PRIMARY);
 900         pthread_mutex_lock(&mlx5_dev_ctx_list_mutex);
 901         /* Search for IB context by device name. */
 902         LIST_FOREACH(sh, &mlx5_dev_ctx_list, next) {
 903                 if (!strcmp(sh->ibdev_name,
 904                         mlx5_os_get_dev_device_name(spawn->phys_dev))) {
 905                         sh->refcnt++;
 906                         goto exit;
 907                 }
 908         }
 909         /* No device found, we have to create new shared context. */
 910         MLX5_ASSERT(spawn->max_port);
 911         sh = mlx5_malloc(MLX5_MEM_ZERO | MLX5_MEM_RTE,
 912                          sizeof(struct mlx5_dev_ctx_shared) +
 913                          spawn->max_port *
 914                          sizeof(struct mlx5_dev_shared_port),
 915                          RTE_CACHE_LINE_SIZE, SOCKET_ID_ANY);
 916         if (!sh) {
 917                 DRV_LOG(ERR, "shared context allocation failure");
 918                 rte_errno  = ENOMEM;
 919                 goto exit;
 920         }
 921         err = mlx5_os_open_device(spawn, config, sh);
 922         if (!sh->ctx)
 923                 goto error;
 924         err = mlx5_os_get_dev_attr(sh->ctx, &sh->device_attr);
 925         if (err) {
 926                 DRV_LOG(DEBUG, "mlx5_os_get_dev_attr() failed");
 927                 goto error;
 928         }
 929         sh->refcnt = 1;
 930         sh->max_port = spawn->max_port;
 931         strncpy(sh->ibdev_name, mlx5_os_get_ctx_device_name(sh->ctx),
 932                 sizeof(sh->ibdev_name) - 1);
 933         strncpy(sh->ibdev_path, mlx5_os_get_ctx_device_path(sh->ctx),
 934                 sizeof(sh->ibdev_path) - 1);
 935         /*
 936          * Setting port_id to max unallowed value means
 937          * there is no interrupt subhandler installed for
 938          * the given port index i.
 939          */
 940         for (i = 0; i < sh->max_port; i++) {
 941                 sh->port[i].ih_port_id = RTE_MAX_ETHPORTS;
 942                 sh->port[i].devx_ih_port_id = RTE_MAX_ETHPORTS;
 943         }
 944         sh->pd = mlx5_glue->alloc_pd(sh->ctx);
 945         if (sh->pd == NULL) {
 946                 DRV_LOG(ERR, "PD allocation failure");
 947                 err = ENOMEM;
 948                 goto error;
 949         }
 950         if (sh->devx) {
 951                 /* Query the EQN for this core. */
 952                 err = mlx5_glue->devx_query_eqn(sh->ctx, 0, &sh->eqn);
 953                 if (err) {
 954                         rte_errno = errno;
 955                         DRV_LOG(ERR, "Failed to query event queue number %d.",
 956                                 rte_errno);
 957                         goto error;
 958                 }
 959                 err = mlx5_os_get_pdn(sh->pd, &sh->pdn);
 960                 if (err) {
 961                         DRV_LOG(ERR, "Fail to extract pdn from PD");
 962                         goto error;
 963                 }
 964                 sh->td = mlx5_devx_cmd_create_td(sh->ctx);
 965                 if (!sh->td) {
 966                         DRV_LOG(ERR, "TD allocation failure");
 967                         err = ENOMEM;
 968                         goto error;
 969                 }
 970                 tis_attr.transport_domain = sh->td->id;
 971                 sh->tis = mlx5_devx_cmd_create_tis(sh->ctx, &tis_attr);
 972                 if (!sh->tis) {
 973                         DRV_LOG(ERR, "TIS allocation failure");
 974                         err = ENOMEM;
 975                         goto error;
 976                 }
 977                 err = mlx5_alloc_rxtx_uars(sh, config);
 978                 if (err)
 979                         goto error;
 980                 MLX5_ASSERT(sh->tx_uar);
 981                 MLX5_ASSERT(mlx5_os_get_devx_uar_base_addr(sh->tx_uar));
 982
 983                 MLX5_ASSERT(sh->devx_rx_uar);
 984                 MLX5_ASSERT(mlx5_os_get_devx_uar_base_addr(sh->devx_rx_uar));
 985         }
 986         sh->flow_id_pool = mlx5_flow_id_pool_alloc
 987                                         ((1 << HAIRPIN_FLOW_ID_BITS) - 1);
 988         if (!sh->flow_id_pool) {
 989                 DRV_LOG(ERR, "can't create flow id pool");
 990                 err = ENOMEM;
 991                 goto error;
 992         }
 993 #ifndef RTE_ARCH_64
 994         /* Initialize UAR access locks for 32bit implementations. */
 995         rte_spinlock_init(&sh->uar_lock_cq);
 996         for (i = 0; i < MLX5_UAR_PAGE_NUM_MAX; i++)
 997                 rte_spinlock_init(&sh->uar_lock[i]);
 998 #endif
 999         /*
1000          * Once the device is added to the list of memory event
1001          * callback, its global MR cache table cannot be expanded
1002          * on the fly because of deadlock. If it overflows, lookup
1003          * should be done by searching MR list linearly, which is slow.
1004          *
1005          * At this point the device is not added to the memory
1006          * event list yet, context is just being created.
1007          */
1008         err = mlx5_mr_btree_init(&sh->share_cache.cache,
1009                                  MLX5_MR_BTREE_CACHE_N * 2,
1010                                  spawn->pci_dev->device.numa_node);
1011         if (err) {
1012                 err = rte_errno;
1013                 goto error;
1014         }
1015         mlx5_os_set_reg_mr_cb(&sh->share_cache.reg_mr_cb,
1016                               &sh->share_cache.dereg_mr_cb);
1017         mlx5_os_dev_shared_handler_install(sh);
1018         sh->cnt_id_tbl = mlx5_l3t_create(MLX5_L3T_TYPE_DWORD);
1019         if (!sh->cnt_id_tbl) {
1020                 err = rte_errno;
1021                 goto error;
1022         }
1023         mlx5_flow_aging_init(sh);
1024         mlx5_flow_counters_mng_init(sh);
1025         mlx5_flow_ipool_create(sh, config);
1026         /* Add device to memory callback list. */
1027         rte_rwlock_write_lock(&mlx5_shared_data->mem_event_rwlock);
1028         LIST_INSERT_HEAD(&mlx5_shared_data->mem_event_cb_list,
1029                          sh, mem_event_cb);
1030         rte_rwlock_write_unlock(&mlx5_shared_data->mem_event_rwlock);
1031         /* Add context to the global device list. */
1032         LIST_INSERT_HEAD(&mlx5_dev_ctx_list, sh, next);
1033 exit:
1034         pthread_mutex_unlock(&mlx5_dev_ctx_list_mutex);
1035         return sh;
1036 error:
1037         pthread_mutex_destroy(&sh->txpp.mutex);
1038         pthread_mutex_unlock(&mlx5_dev_ctx_list_mutex);
1039         MLX5_ASSERT(sh);
1040         if (sh->cnt_id_tbl)
1041                 mlx5_l3t_destroy(sh->cnt_id_tbl);
1042         if (sh->tis)
1043                 claim_zero(mlx5_devx_cmd_destroy(sh->tis));
1044         if (sh->td)
1045                 claim_zero(mlx5_devx_cmd_destroy(sh->td));
1046         if (sh->devx_rx_uar)
1047                 mlx5_glue->devx_free_uar(sh->devx_rx_uar);
1048         if (sh->tx_uar)
1049                 mlx5_glue->devx_free_uar(sh->tx_uar);
1050         if (sh->pd)
1051                 claim_zero(mlx5_glue->dealloc_pd(sh->pd));
1052         if (sh->ctx)
1053                 claim_zero(mlx5_glue->close_device(sh->ctx));
1054         if (sh->flow_id_pool)
1055                 mlx5_flow_id_pool_release(sh->flow_id_pool);
1056         mlx5_free(sh);
1057         MLX5_ASSERT(err > 0);
1058         rte_errno = err;
1059         return NULL;
1060 }
1061
1062 /**
1063  * Free shared IB device context. Decrement counter and if zero free
1064  * all allocated resources and close handles.
1065  *
1066  * @param[in] sh
1067  *   Pointer to mlx5_dev_ctx_shared object to free
1068  */
1069 void
1070 mlx5_free_shared_dev_ctx(struct mlx5_dev_ctx_shared *sh)
1071 {
1072         pthread_mutex_lock(&mlx5_dev_ctx_list_mutex);
1073 #ifdef RTE_LIBRTE_MLX5_DEBUG
1074         /* Check the object presence in the list. */
1075         struct mlx5_dev_ctx_shared *lctx;
1076
1077         LIST_FOREACH(lctx, &mlx5_dev_ctx_list, next)
1078                 if (lctx == sh)
1079                         break;
1080         MLX5_ASSERT(lctx);
1081         if (lctx != sh) {
1082                 DRV_LOG(ERR, "Freeing non-existing shared IB context");
1083                 goto exit;
1084         }
1085 #endif
1086         MLX5_ASSERT(sh);
1087         MLX5_ASSERT(sh->refcnt);
1088         /* Secondary process should not free the shared context. */
1089         MLX5_ASSERT(rte_eal_process_type() == RTE_PROC_PRIMARY);
1090         if (--sh->refcnt)
1091                 goto exit;
1092         /* Remove from memory callback device list. */
1093         rte_rwlock_write_lock(&mlx5_shared_data->mem_event_rwlock);
1094         LIST_REMOVE(sh, mem_event_cb);
1095         rte_rwlock_write_unlock(&mlx5_shared_data->mem_event_rwlock);
1096         /* Release created Memory Regions. */
1097         mlx5_mr_release_cache(&sh->share_cache);
1098         /* Remove context from the global device list. */
1099         LIST_REMOVE(sh, next);
1100         pthread_mutex_unlock(&mlx5_dev_ctx_list_mutex);
1101         /*
1102          *  Ensure there is no async event handler installed.
1103          *  Only primary process handles async device events.
1104          **/
1105         mlx5_flow_counters_mng_close(sh);
1106         mlx5_flow_ipool_destroy(sh);
1107         mlx5_os_dev_shared_handler_uninstall(sh);
1108         if (sh->cnt_id_tbl) {
1109                 mlx5_l3t_destroy(sh->cnt_id_tbl);
1110                 sh->cnt_id_tbl = NULL;
1111         }
1112         if (sh->tx_uar) {
1113                 mlx5_glue->devx_free_uar(sh->tx_uar);
1114                 sh->tx_uar = NULL;
1115         }
1116         if (sh->pd)
1117                 claim_zero(mlx5_glue->dealloc_pd(sh->pd));
1118         if (sh->tis)
1119                 claim_zero(mlx5_devx_cmd_destroy(sh->tis));
1120         if (sh->td)
1121                 claim_zero(mlx5_devx_cmd_destroy(sh->td));
1122         if (sh->devx_rx_uar)
1123                 mlx5_glue->devx_free_uar(sh->devx_rx_uar);
1124         if (sh->ctx)
1125                 claim_zero(mlx5_glue->close_device(sh->ctx));
1126         if (sh->flow_id_pool)
1127                 mlx5_flow_id_pool_release(sh->flow_id_pool);
1128         pthread_mutex_destroy(&sh->txpp.mutex);
1129         mlx5_free(sh);
1130         return;
1131 exit:
1132         pthread_mutex_unlock(&mlx5_dev_ctx_list_mutex);
1133 }
1134
1135 /**
1136  * Destroy table hash list and all the root entries per domain.
1137  *
1138  * @param[in] priv
1139  *   Pointer to the private device data structure.
1140  */
1141 void
1142 mlx5_free_table_hash_list(struct mlx5_priv *priv)
1143 {
1144         struct mlx5_dev_ctx_shared *sh = priv->sh;
1145         struct mlx5_flow_tbl_data_entry *tbl_data;
1146         union mlx5_flow_tbl_key table_key = {
1147                 {
1148                         .table_id = 0,
1149                         .reserved = 0,
1150                         .domain = 0,
1151                         .direction = 0,
1152                 }
1153         };
1154         struct mlx5_hlist_entry *pos;
1155
1156         if (!sh->flow_tbls)
1157                 return;
1158         pos = mlx5_hlist_lookup(sh->flow_tbls, table_key.v64);
1159         if (pos) {
1160                 tbl_data = container_of(pos, struct mlx5_flow_tbl_data_entry,
1161                                         entry);
1162                 MLX5_ASSERT(tbl_data);
1163                 mlx5_hlist_remove(sh->flow_tbls, pos);
1164                 mlx5_free(tbl_data);
1165         }
1166         table_key.direction = 1;
1167         pos = mlx5_hlist_lookup(sh->flow_tbls, table_key.v64);
1168         if (pos) {
1169                 tbl_data = container_of(pos, struct mlx5_flow_tbl_data_entry,
1170                                         entry);
1171                 MLX5_ASSERT(tbl_data);
1172                 mlx5_hlist_remove(sh->flow_tbls, pos);
1173                 mlx5_free(tbl_data);
1174         }
1175         table_key.direction = 0;
1176         table_key.domain = 1;
1177         pos = mlx5_hlist_lookup(sh->flow_tbls, table_key.v64);
1178         if (pos) {
1179                 tbl_data = container_of(pos, struct mlx5_flow_tbl_data_entry,
1180                                         entry);
1181                 MLX5_ASSERT(tbl_data);
1182                 mlx5_hlist_remove(sh->flow_tbls, pos);
1183                 mlx5_free(tbl_data);
1184         }
1185         mlx5_hlist_destroy(sh->flow_tbls, NULL, NULL);
1186 }
1187
1188 /**
1189  * Initialize flow table hash list and create the root tables entry
1190  * for each domain.
1191  *
1192  * @param[in] priv
1193  *   Pointer to the private device data structure.
1194  *
1195  * @return
1196  *   Zero on success, positive error code otherwise.
1197  */
1198 int
1199 mlx5_alloc_table_hash_list(struct mlx5_priv *priv)
1200 {
1201         struct mlx5_dev_ctx_shared *sh = priv->sh;
1202         char s[MLX5_HLIST_NAMESIZE];
1203         int err = 0;
1204
1205         MLX5_ASSERT(sh);
1206         snprintf(s, sizeof(s), "%s_flow_table", priv->sh->ibdev_name);
1207         sh->flow_tbls = mlx5_hlist_create(s, MLX5_FLOW_TABLE_HLIST_ARRAY_SIZE);
1208         if (!sh->flow_tbls) {
1209                 DRV_LOG(ERR, "flow tables with hash creation failed.");
1210                 err = ENOMEM;
1211                 return err;
1212         }
1213 #ifndef HAVE_MLX5DV_DR
1214         /*
1215          * In case we have not DR support, the zero tables should be created
1216          * because DV expect to see them even if they cannot be created by
1217          * RDMA-CORE.
1218          */
1219         union mlx5_flow_tbl_key table_key = {
1220                 {
1221                         .table_id = 0,
1222                         .reserved = 0,
1223                         .domain = 0,
1224                         .direction = 0,
1225                 }
1226         };
1227         struct mlx5_flow_tbl_data_entry *tbl_data = mlx5_malloc(MLX5_MEM_ZERO,
1228                                                           sizeof(*tbl_data), 0,
1229                                                           SOCKET_ID_ANY);
1230
1231         if (!tbl_data) {
1232                 err = ENOMEM;
1233                 goto error;
1234         }
1235         tbl_data->entry.key = table_key.v64;
1236         err = mlx5_hlist_insert(sh->flow_tbls, &tbl_data->entry);
1237         if (err)
1238                 goto error;
1239         rte_atomic32_init(&tbl_data->tbl.refcnt);
1240         rte_atomic32_inc(&tbl_data->tbl.refcnt);
1241         table_key.direction = 1;
1242         tbl_data = mlx5_malloc(MLX5_MEM_ZERO, sizeof(*tbl_data), 0,
1243                                SOCKET_ID_ANY);
1244         if (!tbl_data) {
1245                 err = ENOMEM;
1246                 goto error;
1247         }
1248         tbl_data->entry.key = table_key.v64;
1249         err = mlx5_hlist_insert(sh->flow_tbls, &tbl_data->entry);
1250         if (err)
1251                 goto error;
1252         rte_atomic32_init(&tbl_data->tbl.refcnt);
1253         rte_atomic32_inc(&tbl_data->tbl.refcnt);
1254         table_key.direction = 0;
1255         table_key.domain = 1;
1256         tbl_data = mlx5_malloc(MLX5_MEM_ZERO, sizeof(*tbl_data), 0,
1257                                SOCKET_ID_ANY);
1258         if (!tbl_data) {
1259                 err = ENOMEM;
1260                 goto error;
1261         }
1262         tbl_data->entry.key = table_key.v64;
1263         err = mlx5_hlist_insert(sh->flow_tbls, &tbl_data->entry);
1264         if (err)
1265                 goto error;
1266         rte_atomic32_init(&tbl_data->tbl.refcnt);
1267         rte_atomic32_inc(&tbl_data->tbl.refcnt);
1268         return err;
1269 error:
1270         mlx5_free_table_hash_list(priv);
1271 #endif /* HAVE_MLX5DV_DR */
1272         return err;
1273 }
1274
1275 /**
1276  * Retrieve integer value from environment variable.
1277  *
1278  * @param[in] name
1279  *   Environment variable name.
1280  *
1281  * @return
1282  *   Integer value, 0 if the variable is not set.
1283  */
1284 int
1285 mlx5_getenv_int(const char *name)
1286 {
1287         const char *val = getenv(name);
1288
1289         if (val == NULL)
1290                 return 0;
1291         return atoi(val);
1292 }
1293
1294 /**
1295  * DPDK callback to add udp tunnel port
1296  *
1297  * @param[in] dev
1298  *   A pointer to eth_dev
1299  * @param[in] udp_tunnel
1300  *   A pointer to udp tunnel
1301  *
1302  * @return
1303  *   0 on valid udp ports and tunnels, -ENOTSUP otherwise.
1304  */
1305 int
1306 mlx5_udp_tunnel_port_add(struct rte_eth_dev *dev __rte_unused,
1307                          struct rte_eth_udp_tunnel *udp_tunnel)
1308 {
1309         MLX5_ASSERT(udp_tunnel != NULL);
1310         if (udp_tunnel->prot_type == RTE_TUNNEL_TYPE_VXLAN &&
1311             udp_tunnel->udp_port == 4789)
1312                 return 0;
1313         if (udp_tunnel->prot_type == RTE_TUNNEL_TYPE_VXLAN_GPE &&
1314             udp_tunnel->udp_port == 4790)
1315                 return 0;
1316         return -ENOTSUP;
1317 }
1318
1319 /**
1320  * Initialize process private data structure.
1321  *
1322  * @param dev
1323  *   Pointer to Ethernet device structure.
1324  *
1325  * @return
1326  *   0 on success, a negative errno value otherwise and rte_errno is set.
1327  */
1328 int
1329 mlx5_proc_priv_init(struct rte_eth_dev *dev)
1330 {
1331         struct mlx5_priv *priv = dev->data->dev_private;
1332         struct mlx5_proc_priv *ppriv;
1333         size_t ppriv_size;
1334
1335         /*
1336          * UAR register table follows the process private structure. BlueFlame
1337          * registers for Tx queues are stored in the table.
1338          */
1339         ppriv_size =
1340                 sizeof(struct mlx5_proc_priv) + priv->txqs_n * sizeof(void *);
1341         ppriv = mlx5_malloc(MLX5_MEM_RTE, ppriv_size, RTE_CACHE_LINE_SIZE,
1342                             dev->device->numa_node);
1343         if (!ppriv) {
1344                 rte_errno = ENOMEM;
1345                 return -rte_errno;
1346         }
1347         ppriv->uar_table_sz = ppriv_size;
1348         dev->process_private = ppriv;
1349         return 0;
1350 }
1351
1352 /**
1353  * Un-initialize process private data structure.
1354  *
1355  * @param dev
1356  *   Pointer to Ethernet device structure.
1357  */
1358 static void
1359 mlx5_proc_priv_uninit(struct rte_eth_dev *dev)
1360 {
1361         if (!dev->process_private)
1362                 return;
1363         mlx5_free(dev->process_private);
1364         dev->process_private = NULL;
1365 }
1366
1367 /**
1368  * DPDK callback to close the device.
1369  *
1370  * Destroy all queues and objects, free memory.
1371  *
1372  * @param dev
1373  *   Pointer to Ethernet device structure.
1374  */
1375 int
1376 mlx5_dev_close(struct rte_eth_dev *dev)
1377 {
1378         struct mlx5_priv *priv = dev->data->dev_private;
1379         unsigned int i;
1380         int ret;
1381
1382         if (rte_eal_process_type() == RTE_PROC_SECONDARY) {
1383                 /* Check if process_private released. */
1384                 if (!dev->process_private)
1385                         return 0;
1386                 mlx5_tx_uar_uninit_secondary(dev);
1387                 mlx5_proc_priv_uninit(dev);
1388                 rte_eth_dev_release_port(dev);
1389                 return 0;
1390         }
1391         if (!priv->sh)
1392                 return 0;
1393         DRV_LOG(DEBUG, "port %u closing device \"%s\"",
1394                 dev->data->port_id,
1395                 ((priv->sh->ctx != NULL) ?
1396                 mlx5_os_get_ctx_device_name(priv->sh->ctx) : ""));
1397         /*
1398          * If default mreg copy action is removed at the stop stage,
1399          * the search will return none and nothing will be done anymore.
1400          */
1401         mlx5_flow_stop_default(dev);
1402         mlx5_traffic_disable(dev);
1403         /*
1404          * If all the flows are already flushed in the device stop stage,
1405          * then this will return directly without any action.
1406          */
1407         mlx5_flow_list_flush(dev, &priv->flows, true);
1408         mlx5_flow_meter_flush(dev, NULL);
1409         /* Free the intermediate buffers for flow creation. */
1410         mlx5_flow_free_intermediate(dev);
1411         /* Prevent crashes when queues are still in use. */
1412         dev->rx_pkt_burst = removed_rx_burst;
1413         dev->tx_pkt_burst = removed_tx_burst;
1414         rte_wmb();
1415         /* Disable datapath on secondary process. */
1416         mlx5_mp_os_req_stop_rxtx(dev);
1417         /* Free the eCPRI flex parser resource. */
1418         mlx5_flex_parser_ecpri_release(dev);
1419         if (priv->rxqs != NULL) {
1420                 /* XXX race condition if mlx5_rx_burst() is still running. */
1421                 usleep(1000);
1422                 for (i = 0; (i != priv->rxqs_n); ++i)
1423                         mlx5_rxq_release(dev, i);
1424                 priv->rxqs_n = 0;
1425                 priv->rxqs = NULL;
1426         }
1427         if (priv->txqs != NULL) {
1428                 /* XXX race condition if mlx5_tx_burst() is still running. */
1429                 usleep(1000);
1430                 for (i = 0; (i != priv->txqs_n); ++i)
1431                         mlx5_txq_release(dev, i);
1432                 priv->txqs_n = 0;
1433                 priv->txqs = NULL;
1434         }
1435         mlx5_proc_priv_uninit(dev);
1436         if (priv->mreg_cp_tbl)
1437                 mlx5_hlist_destroy(priv->mreg_cp_tbl, NULL, NULL);
1438         mlx5_mprq_free_mp(dev);
1439         mlx5_os_free_shared_dr(priv);
1440         if (priv->rss_conf.rss_key != NULL)
1441                 mlx5_free(priv->rss_conf.rss_key);
1442         if (priv->reta_idx != NULL)
1443                 mlx5_free(priv->reta_idx);
1444         if (priv->config.vf)
1445                 mlx5_os_mac_addr_flush(dev);
1446         if (priv->nl_socket_route >= 0)
1447                 close(priv->nl_socket_route);
1448         if (priv->nl_socket_rdma >= 0)
1449                 close(priv->nl_socket_rdma);
1450         if (priv->vmwa_context)
1451                 mlx5_vlan_vmwa_exit(priv->vmwa_context);
1452         ret = mlx5_hrxq_verify(dev);
1453         if (ret)
1454                 DRV_LOG(WARNING, "port %u some hash Rx queue still remain",
1455                         dev->data->port_id);
1456         ret = mlx5_ind_table_obj_verify(dev);
1457         if (ret)
1458                 DRV_LOG(WARNING, "port %u some indirection table still remain",
1459                         dev->data->port_id);
1460         ret = mlx5_rxq_obj_verify(dev);
1461         if (ret)
1462                 DRV_LOG(WARNING, "port %u some Rx queue objects still remain",
1463                         dev->data->port_id);
1464         ret = mlx5_rxq_verify(dev);
1465         if (ret)
1466                 DRV_LOG(WARNING, "port %u some Rx queues still remain",
1467                         dev->data->port_id);
1468         ret = mlx5_txq_obj_verify(dev);
1469         if (ret)
1470                 DRV_LOG(WARNING, "port %u some Verbs Tx queue still remain",
1471                         dev->data->port_id);
1472         ret = mlx5_txq_verify(dev);
1473         if (ret)
1474                 DRV_LOG(WARNING, "port %u some Tx queues still remain",
1475                         dev->data->port_id);
1476         ret = mlx5_flow_verify(dev);
1477         if (ret)
1478                 DRV_LOG(WARNING, "port %u some flows still remain",
1479                         dev->data->port_id);
1480         /*
1481          * Free the shared context in last turn, because the cleanup
1482          * routines above may use some shared fields, like
1483          * mlx5_os_mac_addr_flush() uses ibdev_path for retrieveing
1484          * ifindex if Netlink fails.
1485          */
1486         mlx5_free_shared_dev_ctx(priv->sh);
1487         if (priv->domain_id != RTE_ETH_DEV_SWITCH_DOMAIN_ID_INVALID) {
1488                 unsigned int c = 0;
1489                 uint16_t port_id;
1490
1491                 MLX5_ETH_FOREACH_DEV(port_id, priv->pci_dev) {
1492                         struct mlx5_priv *opriv =
1493                                 rte_eth_devices[port_id].data->dev_private;
1494
1495                         if (!opriv ||
1496                             opriv->domain_id != priv->domain_id ||
1497                             &rte_eth_devices[port_id] == dev)
1498                                 continue;
1499                         ++c;
1500                         break;
1501                 }
1502                 if (!c)
1503                         claim_zero(rte_eth_switch_domain_free(priv->domain_id));
1504         }
1505         memset(priv, 0, sizeof(*priv));
1506         priv->domain_id = RTE_ETH_DEV_SWITCH_DOMAIN_ID_INVALID;
1507         /*
1508          * Reset mac_addrs to NULL such that it is not freed as part of
1509          * rte_eth_dev_release_port(). mac_addrs is part of dev_private so
1510          * it is freed when dev_private is freed.
1511          */
1512         dev->data->mac_addrs = NULL;
1513         return 0;
1514 }
1515
1516 /**
1517  * Verify and store value for device argument.
1518  *
1519  * @param[in] key
1520  *   Key argument to verify.
1521  * @param[in] val
1522  *   Value associated with key.
1523  * @param opaque
1524  *   User data.
1525  *
1526  * @return
1527  *   0 on success, a negative errno value otherwise and rte_errno is set.
1528  */
1529 static int
1530 mlx5_args_check(const char *key, const char *val, void *opaque)
1531 {
1532         struct mlx5_dev_config *config = opaque;
1533         unsigned long mod;
1534         signed long tmp;
1535
1536         /* No-op, port representors are processed in mlx5_dev_spawn(). */
1537         if (!strcmp(MLX5_REPRESENTOR, key))
1538                 return 0;
1539         errno = 0;
1540         tmp = strtol(val, NULL, 0);
1541         if (errno) {
1542                 rte_errno = errno;
1543                 DRV_LOG(WARNING, "%s: \"%s\" is not a valid integer", key, val);
1544                 return -rte_errno;
1545         }
1546         if (tmp < 0 && strcmp(MLX5_TX_PP, key) && strcmp(MLX5_TX_SKEW, key)) {
1547                 /* Negative values are acceptable for some keys only. */
1548                 rte_errno = EINVAL;
1549                 DRV_LOG(WARNING, "%s: invalid negative value \"%s\"", key, val);
1550                 return -rte_errno;
1551         }
1552         mod = tmp >= 0 ? tmp : -tmp;
1553         if (strcmp(MLX5_RXQ_CQE_COMP_EN, key) == 0) {
1554                 config->cqe_comp = !!tmp;
1555         } else if (strcmp(MLX5_RXQ_CQE_PAD_EN, key) == 0) {
1556                 config->cqe_pad = !!tmp;
1557         } else if (strcmp(MLX5_RXQ_PKT_PAD_EN, key) == 0) {
1558                 config->hw_padding = !!tmp;
1559         } else if (strcmp(MLX5_RX_MPRQ_EN, key) == 0) {
1560                 config->mprq.enabled = !!tmp;
1561         } else if (strcmp(MLX5_RX_MPRQ_LOG_STRIDE_NUM, key) == 0) {
1562                 config->mprq.stride_num_n = tmp;
1563         } else if (strcmp(MLX5_RX_MPRQ_LOG_STRIDE_SIZE, key) == 0) {
1564                 config->mprq.stride_size_n = tmp;
1565         } else if (strcmp(MLX5_RX_MPRQ_MAX_MEMCPY_LEN, key) == 0) {
1566                 config->mprq.max_memcpy_len = tmp;
1567         } else if (strcmp(MLX5_RXQS_MIN_MPRQ, key) == 0) {
1568                 config->mprq.min_rxqs_num = tmp;
1569         } else if (strcmp(MLX5_TXQ_INLINE, key) == 0) {
1570                 DRV_LOG(WARNING, "%s: deprecated parameter,"
1571                                  " converted to txq_inline_max", key);
1572                 config->txq_inline_max = tmp;
1573         } else if (strcmp(MLX5_TXQ_INLINE_MAX, key) == 0) {
1574                 config->txq_inline_max = tmp;
1575         } else if (strcmp(MLX5_TXQ_INLINE_MIN, key) == 0) {
1576                 config->txq_inline_min = tmp;
1577         } else if (strcmp(MLX5_TXQ_INLINE_MPW, key) == 0) {
1578                 config->txq_inline_mpw = tmp;
1579         } else if (strcmp(MLX5_TXQS_MIN_INLINE, key) == 0) {
1580                 config->txqs_inline = tmp;
1581         } else if (strcmp(MLX5_TXQS_MAX_VEC, key) == 0) {
1582                 DRV_LOG(WARNING, "%s: deprecated parameter, ignored", key);
1583         } else if (strcmp(MLX5_TXQ_MPW_EN, key) == 0) {
1584                 config->mps = !!tmp;
1585         } else if (strcmp(MLX5_TX_DB_NC, key) == 0) {
1586                 if (tmp != MLX5_TXDB_CACHED &&
1587                     tmp != MLX5_TXDB_NCACHED &&
1588                     tmp != MLX5_TXDB_HEURISTIC) {
1589                         DRV_LOG(ERR, "invalid Tx doorbell "
1590                                      "mapping parameter");
1591                         rte_errno = EINVAL;
1592                         return -rte_errno;
1593                 }
1594                 config->dbnc = tmp;
1595         } else if (strcmp(MLX5_TXQ_MPW_HDR_DSEG_EN, key) == 0) {
1596                 DRV_LOG(WARNING, "%s: deprecated parameter, ignored", key);
1597         } else if (strcmp(MLX5_TXQ_MAX_INLINE_LEN, key) == 0) {
1598                 DRV_LOG(WARNING, "%s: deprecated parameter,"
1599                                  " converted to txq_inline_mpw", key);
1600                 config->txq_inline_mpw = tmp;
1601         } else if (strcmp(MLX5_TX_VEC_EN, key) == 0) {
1602                 DRV_LOG(WARNING, "%s: deprecated parameter, ignored", key);
1603         } else if (strcmp(MLX5_TX_PP, key) == 0) {
1604                 if (!mod) {
1605                         DRV_LOG(ERR, "Zero Tx packet pacing parameter");
1606                         rte_errno = EINVAL;
1607                         return -rte_errno;
1608                 }
1609                 config->tx_pp = tmp;
1610         } else if (strcmp(MLX5_TX_SKEW, key) == 0) {
1611                 config->tx_skew = tmp;
1612         } else if (strcmp(MLX5_RX_VEC_EN, key) == 0) {
1613                 config->rx_vec_en = !!tmp;
1614         } else if (strcmp(MLX5_L3_VXLAN_EN, key) == 0) {
1615                 config->l3_vxlan_en = !!tmp;
1616         } else if (strcmp(MLX5_VF_NL_EN, key) == 0) {
1617                 config->vf_nl_en = !!tmp;
1618         } else if (strcmp(MLX5_DV_ESW_EN, key) == 0) {
1619                 config->dv_esw_en = !!tmp;
1620         } else if (strcmp(MLX5_DV_FLOW_EN, key) == 0) {
1621                 config->dv_flow_en = !!tmp;
1622         } else if (strcmp(MLX5_DV_XMETA_EN, key) == 0) {
1623                 if (tmp != MLX5_XMETA_MODE_LEGACY &&
1624                     tmp != MLX5_XMETA_MODE_META16 &&
1625                     tmp != MLX5_XMETA_MODE_META32) {
1626                         DRV_LOG(ERR, "invalid extensive "
1627                                      "metadata parameter");
1628                         rte_errno = EINVAL;
1629                         return -rte_errno;
1630                 }
1631                 config->dv_xmeta_en = tmp;
1632         } else if (strcmp(MLX5_LACP_BY_USER, key) == 0) {
1633                 config->lacp_by_user = !!tmp;
1634         } else if (strcmp(MLX5_MR_EXT_MEMSEG_EN, key) == 0) {
1635                 config->mr_ext_memseg_en = !!tmp;
1636         } else if (strcmp(MLX5_MAX_DUMP_FILES_NUM, key) == 0) {
1637                 config->max_dump_files_num = tmp;
1638         } else if (strcmp(MLX5_LRO_TIMEOUT_USEC, key) == 0) {
1639                 config->lro.timeout = tmp;
1640         } else if (strcmp(MLX5_CLASS_ARG_NAME, key) == 0) {
1641                 DRV_LOG(DEBUG, "class argument is %s.", val);
1642         } else if (strcmp(MLX5_HP_BUF_SIZE, key) == 0) {
1643                 config->log_hp_size = tmp;
1644         } else if (strcmp(MLX5_RECLAIM_MEM, key) == 0) {
1645                 if (tmp != MLX5_RCM_NONE &&
1646                     tmp != MLX5_RCM_LIGHT &&
1647                     tmp != MLX5_RCM_AGGR) {
1648                         DRV_LOG(ERR, "Unrecognize %s: \"%s\"", key, val);
1649                         rte_errno = EINVAL;
1650                         return -rte_errno;
1651                 }
1652                 config->reclaim_mode = tmp;
1653         } else if (strcmp(MLX5_SYS_MEM_EN, key) == 0) {
1654                 config->sys_mem_en = !!tmp;
1655         } else if (strcmp(MLX5_DECAP_EN, key) == 0) {
1656                 config->decap_en = !!tmp;
1657         } else {
1658                 DRV_LOG(WARNING, "%s: unknown parameter", key);
1659                 rte_errno = EINVAL;
1660                 return -rte_errno;
1661         }
1662         return 0;
1663 }
1664
1665 /**
1666  * Parse device parameters.
1667  *
1668  * @param config
1669  *   Pointer to device configuration structure.
1670  * @param devargs
1671  *   Device arguments structure.
1672  *
1673  * @return
1674  *   0 on success, a negative errno value otherwise and rte_errno is set.
1675  */
1676 int
1677 mlx5_args(struct mlx5_dev_config *config, struct rte_devargs *devargs)
1678 {
1679         const char **params = (const char *[]){
1680                 MLX5_RXQ_CQE_COMP_EN,
1681                 MLX5_RXQ_CQE_PAD_EN,
1682                 MLX5_RXQ_PKT_PAD_EN,
1683                 MLX5_RX_MPRQ_EN,
1684                 MLX5_RX_MPRQ_LOG_STRIDE_NUM,
1685                 MLX5_RX_MPRQ_LOG_STRIDE_SIZE,
1686                 MLX5_RX_MPRQ_MAX_MEMCPY_LEN,
1687                 MLX5_RXQS_MIN_MPRQ,
1688                 MLX5_TXQ_INLINE,
1689                 MLX5_TXQ_INLINE_MIN,
1690                 MLX5_TXQ_INLINE_MAX,
1691                 MLX5_TXQ_INLINE_MPW,
1692                 MLX5_TXQS_MIN_INLINE,
1693                 MLX5_TXQS_MAX_VEC,
1694                 MLX5_TXQ_MPW_EN,
1695                 MLX5_TXQ_MPW_HDR_DSEG_EN,
1696                 MLX5_TXQ_MAX_INLINE_LEN,
1697                 MLX5_TX_DB_NC,
1698                 MLX5_TX_PP,
1699                 MLX5_TX_SKEW,
1700                 MLX5_TX_VEC_EN,
1701                 MLX5_RX_VEC_EN,
1702                 MLX5_L3_VXLAN_EN,
1703                 MLX5_VF_NL_EN,
1704                 MLX5_DV_ESW_EN,
1705                 MLX5_DV_FLOW_EN,
1706                 MLX5_DV_XMETA_EN,
1707                 MLX5_LACP_BY_USER,
1708                 MLX5_MR_EXT_MEMSEG_EN,
1709                 MLX5_REPRESENTOR,
1710                 MLX5_MAX_DUMP_FILES_NUM,
1711                 MLX5_LRO_TIMEOUT_USEC,
1712                 MLX5_CLASS_ARG_NAME,
1713                 MLX5_HP_BUF_SIZE,
1714                 MLX5_RECLAIM_MEM,
1715                 MLX5_SYS_MEM_EN,
1716                 MLX5_DECAP_EN,
1717                 NULL,
1718         };
1719         struct rte_kvargs *kvlist;
1720         int ret = 0;
1721         int i;
1722
1723         if (devargs == NULL)
1724                 return 0;
1725         /* Following UGLY cast is done to pass checkpatch. */
1726         kvlist = rte_kvargs_parse(devargs->args, params);
1727         if (kvlist == NULL) {
1728                 rte_errno = EINVAL;
1729                 return -rte_errno;
1730         }
1731         /* Process parameters. */
1732         for (i = 0; (params[i] != NULL); ++i) {
1733                 if (rte_kvargs_count(kvlist, params[i])) {
1734                         ret = rte_kvargs_process(kvlist, params[i],
1735                                                  mlx5_args_check, config);
1736                         if (ret) {
1737                                 rte_errno = EINVAL;
1738                                 rte_kvargs_free(kvlist);
1739                                 return -rte_errno;
1740                         }
1741                 }
1742         }
1743         rte_kvargs_free(kvlist);
1744         return 0;
1745 }
1746
1747 /**
1748  * Configures the minimal amount of data to inline into WQE
1749  * while sending packets.
1750  *
1751  * - the txq_inline_min has the maximal priority, if this
1752  *   key is specified in devargs
1753  * - if DevX is enabled the inline mode is queried from the
1754  *   device (HCA attributes and NIC vport context if needed).
1755  * - otherwise L2 mode (18 bytes) is assumed for ConnectX-4/4 Lx
1756  *   and none (0 bytes) for other NICs
1757  *
1758  * @param spawn
1759  *   Verbs device parameters (name, port, switch_info) to spawn.
1760  * @param config
1761  *   Device configuration parameters.
1762  */
1763 void
1764 mlx5_set_min_inline(struct mlx5_dev_spawn_data *spawn,
1765                     struct mlx5_dev_config *config)
1766 {
1767         if (config->txq_inline_min != MLX5_ARG_UNSET) {
1768                 /* Application defines size of inlined data explicitly. */
1769                 switch (spawn->pci_dev->id.device_id) {
1770                 case PCI_DEVICE_ID_MELLANOX_CONNECTX4:
1771                 case PCI_DEVICE_ID_MELLANOX_CONNECTX4VF:
1772                         if (config->txq_inline_min <
1773                                        (int)MLX5_INLINE_HSIZE_L2) {
1774                                 DRV_LOG(DEBUG,
1775                                         "txq_inline_mix aligned to minimal"
1776                                         " ConnectX-4 required value %d",
1777                                         (int)MLX5_INLINE_HSIZE_L2);
1778                                 config->txq_inline_min = MLX5_INLINE_HSIZE_L2;
1779                         }
1780                         break;
1781                 }
1782                 goto exit;
1783         }
1784         if (config->hca_attr.eth_net_offloads) {
1785                 /* We have DevX enabled, inline mode queried successfully. */
1786                 switch (config->hca_attr.wqe_inline_mode) {
1787                 case MLX5_CAP_INLINE_MODE_L2:
1788                         /* outer L2 header must be inlined. */
1789                         config->txq_inline_min = MLX5_INLINE_HSIZE_L2;
1790                         goto exit;
1791                 case MLX5_CAP_INLINE_MODE_NOT_REQUIRED:
1792                         /* No inline data are required by NIC. */
1793                         config->txq_inline_min = MLX5_INLINE_HSIZE_NONE;
1794                         config->hw_vlan_insert =
1795                                 config->hca_attr.wqe_vlan_insert;
1796                         DRV_LOG(DEBUG, "Tx VLAN insertion is supported");
1797                         goto exit;
1798                 case MLX5_CAP_INLINE_MODE_VPORT_CONTEXT:
1799                         /* inline mode is defined by NIC vport context. */
1800                         if (!config->hca_attr.eth_virt)
1801                                 break;
1802                         switch (config->hca_attr.vport_inline_mode) {
1803                         case MLX5_INLINE_MODE_NONE:
1804                                 config->txq_inline_min =
1805                                         MLX5_INLINE_HSIZE_NONE;
1806                                 goto exit;
1807                         case MLX5_INLINE_MODE_L2:
1808                                 config->txq_inline_min =
1809                                         MLX5_INLINE_HSIZE_L2;
1810                                 goto exit;
1811                         case MLX5_INLINE_MODE_IP:
1812                                 config->txq_inline_min =
1813                                         MLX5_INLINE_HSIZE_L3;
1814                                 goto exit;
1815                         case MLX5_INLINE_MODE_TCP_UDP:
1816                                 config->txq_inline_min =
1817                                         MLX5_INLINE_HSIZE_L4;
1818                                 goto exit;
1819                         case MLX5_INLINE_MODE_INNER_L2:
1820                                 config->txq_inline_min =
1821                                         MLX5_INLINE_HSIZE_INNER_L2;
1822                                 goto exit;
1823                         case MLX5_INLINE_MODE_INNER_IP:
1824                                 config->txq_inline_min =
1825                                         MLX5_INLINE_HSIZE_INNER_L3;
1826                                 goto exit;
1827                         case MLX5_INLINE_MODE_INNER_TCP_UDP:
1828                                 config->txq_inline_min =
1829                                         MLX5_INLINE_HSIZE_INNER_L4;
1830                                 goto exit;
1831                         }
1832                 }
1833         }
1834         /*
1835          * We get here if we are unable to deduce
1836          * inline data size with DevX. Try PCI ID
1837          * to determine old NICs.
1838          */
1839         switch (spawn->pci_dev->id.device_id) {
1840         case PCI_DEVICE_ID_MELLANOX_CONNECTX4:
1841         case PCI_DEVICE_ID_MELLANOX_CONNECTX4VF:
1842         case PCI_DEVICE_ID_MELLANOX_CONNECTX4LX:
1843         case PCI_DEVICE_ID_MELLANOX_CONNECTX4LXVF:
1844                 config->txq_inline_min = MLX5_INLINE_HSIZE_L2;
1845                 config->hw_vlan_insert = 0;
1846                 break;
1847         case PCI_DEVICE_ID_MELLANOX_CONNECTX5:
1848         case PCI_DEVICE_ID_MELLANOX_CONNECTX5VF:
1849         case PCI_DEVICE_ID_MELLANOX_CONNECTX5EX:
1850         case PCI_DEVICE_ID_MELLANOX_CONNECTX5EXVF:
1851                 /*
1852                  * These NICs support VLAN insertion from WQE and
1853                  * report the wqe_vlan_insert flag. But there is the bug
1854                  * and PFC control may be broken, so disable feature.
1855                  */
1856                 config->hw_vlan_insert = 0;
1857                 config->txq_inline_min = MLX5_INLINE_HSIZE_NONE;
1858                 break;
1859         default:
1860                 config->txq_inline_min = MLX5_INLINE_HSIZE_NONE;
1861                 break;
1862         }
1863 exit:
1864         DRV_LOG(DEBUG, "min tx inline configured: %d", config->txq_inline_min);
1865 }
1866
1867 /**
1868  * Configures the metadata mask fields in the shared context.
1869  *
1870  * @param [in] dev
1871  *   Pointer to Ethernet device.
1872  */
1873 void
1874 mlx5_set_metadata_mask(struct rte_eth_dev *dev)
1875 {
1876         struct mlx5_priv *priv = dev->data->dev_private;
1877         struct mlx5_dev_ctx_shared *sh = priv->sh;
1878         uint32_t meta, mark, reg_c0;
1879
1880         reg_c0 = ~priv->vport_meta_mask;
1881         switch (priv->config.dv_xmeta_en) {
1882         case MLX5_XMETA_MODE_LEGACY:
1883                 meta = UINT32_MAX;
1884                 mark = MLX5_FLOW_MARK_MASK;
1885                 break;
1886         case MLX5_XMETA_MODE_META16:
1887                 meta = reg_c0 >> rte_bsf32(reg_c0);
1888                 mark = MLX5_FLOW_MARK_MASK;
1889                 break;
1890         case MLX5_XMETA_MODE_META32:
1891                 meta = UINT32_MAX;
1892                 mark = (reg_c0 >> rte_bsf32(reg_c0)) & MLX5_FLOW_MARK_MASK;
1893                 break;
1894         default:
1895                 meta = 0;
1896                 mark = 0;
1897                 MLX5_ASSERT(false);
1898                 break;
1899         }
1900         if (sh->dv_mark_mask && sh->dv_mark_mask != mark)
1901                 DRV_LOG(WARNING, "metadata MARK mask mismatche %08X:%08X",
1902                                  sh->dv_mark_mask, mark);
1903         else
1904                 sh->dv_mark_mask = mark;
1905         if (sh->dv_meta_mask && sh->dv_meta_mask != meta)
1906                 DRV_LOG(WARNING, "metadata META mask mismatche %08X:%08X",
1907                                  sh->dv_meta_mask, meta);
1908         else
1909                 sh->dv_meta_mask = meta;
1910         if (sh->dv_regc0_mask && sh->dv_regc0_mask != reg_c0)
1911                 DRV_LOG(WARNING, "metadata reg_c0 mask mismatche %08X:%08X",
1912                                  sh->dv_meta_mask, reg_c0);
1913         else
1914                 sh->dv_regc0_mask = reg_c0;
1915         DRV_LOG(DEBUG, "metadata mode %u", priv->config.dv_xmeta_en);
1916         DRV_LOG(DEBUG, "metadata MARK mask %08X", sh->dv_mark_mask);
1917         DRV_LOG(DEBUG, "metadata META mask %08X", sh->dv_meta_mask);
1918         DRV_LOG(DEBUG, "metadata reg_c0 mask %08X", sh->dv_regc0_mask);
1919 }
1920
1921 int
1922 rte_pmd_mlx5_get_dyn_flag_names(char *names[], unsigned int n)
1923 {
1924         static const char *const dynf_names[] = {
1925                 RTE_PMD_MLX5_FINE_GRANULARITY_INLINE,
1926                 RTE_MBUF_DYNFLAG_METADATA_NAME,
1927                 RTE_MBUF_DYNFLAG_TX_TIMESTAMP_NAME
1928         };
1929         unsigned int i;
1930
1931         if (n < RTE_DIM(dynf_names))
1932                 return -ENOMEM;
1933         for (i = 0; i < RTE_DIM(dynf_names); i++) {
1934                 if (names[i] == NULL)
1935                         return -EINVAL;
1936                 strcpy(names[i], dynf_names[i]);
1937         }
1938         return RTE_DIM(dynf_names);
1939 }
1940
1941 /**
1942  * Comparison callback to sort device data.
1943  *
1944  * This is meant to be used with qsort().
1945  *
1946  * @param a[in]
1947  *   Pointer to pointer to first data object.
1948  * @param b[in]
1949  *   Pointer to pointer to second data object.
1950  *
1951  * @return
1952  *   0 if both objects are equal, less than 0 if the first argument is less
1953  *   than the second, greater than 0 otherwise.
1954  */
1955 int
1956 mlx5_dev_check_sibling_config(struct mlx5_priv *priv,
1957                               struct mlx5_dev_config *config)
1958 {
1959         struct mlx5_dev_ctx_shared *sh = priv->sh;
1960         struct mlx5_dev_config *sh_conf = NULL;
1961         uint16_t port_id;
1962
1963         MLX5_ASSERT(sh);
1964         /* Nothing to compare for the single/first device. */
1965         if (sh->refcnt == 1)
1966                 return 0;
1967         /* Find the device with shared context. */
1968         MLX5_ETH_FOREACH_DEV(port_id, priv->pci_dev) {
1969                 struct mlx5_priv *opriv =
1970                         rte_eth_devices[port_id].data->dev_private;
1971
1972                 if (opriv && opriv != priv && opriv->sh == sh) {
1973                         sh_conf = &opriv->config;
1974                         break;
1975                 }
1976         }
1977         if (!sh_conf)
1978                 return 0;
1979         if (sh_conf->dv_flow_en ^ config->dv_flow_en) {
1980                 DRV_LOG(ERR, "\"dv_flow_en\" configuration mismatch"
1981                              " for shared %s context", sh->ibdev_name);
1982                 rte_errno = EINVAL;
1983                 return rte_errno;
1984         }
1985         if (sh_conf->dv_xmeta_en ^ config->dv_xmeta_en) {
1986                 DRV_LOG(ERR, "\"dv_xmeta_en\" configuration mismatch"
1987                              " for shared %s context", sh->ibdev_name);
1988                 rte_errno = EINVAL;
1989                 return rte_errno;
1990         }
1991         return 0;
1992 }
1993
1994 /**
1995  * Look for the ethernet device belonging to mlx5 driver.
1996  *
1997  * @param[in] port_id
1998  *   port_id to start looking for device.
1999  * @param[in] pci_dev
2000  *   Pointer to the hint PCI device. When device is being probed
2001  *   the its siblings (master and preceding representors might
2002  *   not have assigned driver yet (because the mlx5_os_pci_probe()
2003  *   is not completed yet, for this case match on hint PCI
2004  *   device may be used to detect sibling device.
2005  *
2006  * @return
2007  *   port_id of found device, RTE_MAX_ETHPORT if not found.
2008  */
2009 uint16_t
2010 mlx5_eth_find_next(uint16_t port_id, struct rte_pci_device *pci_dev)
2011 {
2012         while (port_id < RTE_MAX_ETHPORTS) {
2013                 struct rte_eth_dev *dev = &rte_eth_devices[port_id];
2014
2015                 if (dev->state != RTE_ETH_DEV_UNUSED &&
2016                     dev->device &&
2017                     (dev->device == &pci_dev->device ||
2018                      (dev->device->driver &&
2019                      dev->device->driver->name &&
2020                      !strcmp(dev->device->driver->name, MLX5_DRIVER_NAME))))
2021                         break;
2022                 port_id++;
2023         }
2024         if (port_id >= RTE_MAX_ETHPORTS)
2025                 return RTE_MAX_ETHPORTS;
2026         return port_id;
2027 }
2028
2029 /**
2030  * DPDK callback to remove a PCI device.
2031  *
2032  * This function removes all Ethernet devices belong to a given PCI device.
2033  *
2034  * @param[in] pci_dev
2035  *   Pointer to the PCI device.
2036  *
2037  * @return
2038  *   0 on success, the function cannot fail.
2039  */
2040 static int
2041 mlx5_pci_remove(struct rte_pci_device *pci_dev)
2042 {
2043         uint16_t port_id;
2044         int ret = 0;
2045
2046         RTE_ETH_FOREACH_DEV_OF(port_id, &pci_dev->device) {
2047                 /*
2048                  * mlx5_dev_close() is not registered to secondary process,
2049                  * call the close function explicitly for secondary process.
2050                  */
2051                 if (rte_eal_process_type() == RTE_PROC_SECONDARY)
2052                         ret |= mlx5_dev_close(&rte_eth_devices[port_id]);
2053                 else
2054                         ret |= rte_eth_dev_close(port_id);
2055         }
2056         return ret == 0 ? 0 : -EIO;
2057 }
2058
2059 static const struct rte_pci_id mlx5_pci_id_map[] = {
2060         {
2061                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
2062                                PCI_DEVICE_ID_MELLANOX_CONNECTX4)
2063         },
2064         {
2065                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
2066                                PCI_DEVICE_ID_MELLANOX_CONNECTX4VF)
2067         },
2068         {
2069                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
2070                                PCI_DEVICE_ID_MELLANOX_CONNECTX4LX)
2071         },
2072         {
2073                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
2074                                PCI_DEVICE_ID_MELLANOX_CONNECTX4LXVF)
2075         },
2076         {
2077                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
2078                                PCI_DEVICE_ID_MELLANOX_CONNECTX5)
2079         },
2080         {
2081                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
2082                                PCI_DEVICE_ID_MELLANOX_CONNECTX5VF)
2083         },
2084         {
2085                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
2086                                PCI_DEVICE_ID_MELLANOX_CONNECTX5EX)
2087         },
2088         {
2089                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
2090                                PCI_DEVICE_ID_MELLANOX_CONNECTX5EXVF)
2091         },
2092         {
2093                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
2094                                PCI_DEVICE_ID_MELLANOX_CONNECTX5BF)
2095         },
2096         {
2097                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
2098                                PCI_DEVICE_ID_MELLANOX_CONNECTX5BFVF)
2099         },
2100         {
2101                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
2102                                 PCI_DEVICE_ID_MELLANOX_CONNECTX6)
2103         },
2104         {
2105                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
2106                                 PCI_DEVICE_ID_MELLANOX_CONNECTX6VF)
2107         },
2108         {
2109                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
2110                                 PCI_DEVICE_ID_MELLANOX_CONNECTX6DX)
2111         },
2112         {
2113                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
2114                                 PCI_DEVICE_ID_MELLANOX_CONNECTX6DXVF)
2115         },
2116         {
2117                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
2118                                 PCI_DEVICE_ID_MELLANOX_CONNECTX6DXBF)
2119         },
2120         {
2121                 RTE_PCI_DEVICE(PCI_VENDOR_ID_MELLANOX,
2122                                 PCI_DEVICE_ID_MELLANOX_CONNECTX6LX)
2123         },
2124         {
2125                 .vendor_id = 0
2126         }
2127 };
2128
2129 static struct mlx5_pci_driver mlx5_driver = {
2130         .driver_class = MLX5_CLASS_NET,
2131         .pci_driver = {
2132                 .driver = {
2133                         .name = MLX5_DRIVER_NAME,
2134                 },
2135                 .id_table = mlx5_pci_id_map,
2136                 .probe = mlx5_os_pci_probe,
2137                 .remove = mlx5_pci_remove,
2138                 .dma_map = mlx5_dma_map,
2139                 .dma_unmap = mlx5_dma_unmap,
2140                 .drv_flags = PCI_DRV_FLAGS,
2141         },
2142 };
2143
2144 /* Initialize driver log type. */
2145 RTE_LOG_REGISTER(mlx5_logtype, pmd.net.mlx5, NOTICE)
2146
2147 /**
2148  * Driver initialization routine.
2149  */
2150 RTE_INIT(rte_mlx5_pmd_init)
2151 {
2152         mlx5_common_init();
2153         /* Build the static tables for Verbs conversion. */
2154         mlx5_set_ptype_table();
2155         mlx5_set_cksum_table();
2156         mlx5_set_swp_types_table();
2157         if (mlx5_glue)
2158                 mlx5_pci_driver_register(&mlx5_driver);
2159 }
2160
2161 RTE_PMD_EXPORT_NAME(net_mlx5, __COUNTER__);
2162 RTE_PMD_REGISTER_PCI_TABLE(net_mlx5, mlx5_pci_id_map);
2163 RTE_PMD_REGISTER_KMOD_DEP(net_mlx5, "* ib_uverbs & mlx5_core & mlx5_ib");