net/mlx5: remove completion object dependency on DV
[dpdk.git] / drivers / net / mlx5 / mlx5.h
1 /* SPDX-License-Identifier: BSD-3-Clause
2  * Copyright 2015 6WIND S.A.
3  * Copyright 2015 Mellanox Technologies, Ltd
4  */
5
6 #ifndef RTE_PMD_MLX5_H_
7 #define RTE_PMD_MLX5_H_
8
9 #include <stddef.h>
10 #include <stdbool.h>
11 #include <stdint.h>
12 #include <limits.h>
13 #include <net/if.h>
14 #include <netinet/in.h>
15 #include <sys/queue.h>
16
17 /* Verbs header. */
18 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
19 #ifdef PEDANTIC
20 #pragma GCC diagnostic ignored "-Wpedantic"
21 #endif
22 #include <infiniband/verbs.h>
23 #ifdef PEDANTIC
24 #pragma GCC diagnostic error "-Wpedantic"
25 #endif
26
27 #include <rte_pci.h>
28 #include <rte_ether.h>
29 #include <rte_ethdev_driver.h>
30 #include <rte_rwlock.h>
31 #include <rte_interrupts.h>
32 #include <rte_errno.h>
33 #include <rte_flow.h>
34
35 #include <mlx5_glue.h>
36 #include <mlx5_devx_cmds.h>
37 #include <mlx5_prm.h>
38 #include <mlx5_nl.h>
39 #include <mlx5_common_mp.h>
40 #include <mlx5_common_mr.h>
41
42 #include "mlx5_defs.h"
43 #include "mlx5_utils.h"
44 #include "mlx5_os.h"
45 #include "mlx5_autoconf.h"
46
47 enum mlx5_ipool_index {
48 #ifdef HAVE_IBV_FLOW_DV_SUPPORT
49         MLX5_IPOOL_DECAP_ENCAP = 0, /* Pool for encap/decap resource. */
50         MLX5_IPOOL_PUSH_VLAN, /* Pool for push vlan resource. */
51         MLX5_IPOOL_TAG, /* Pool for tag resource. */
52         MLX5_IPOOL_PORT_ID, /* Pool for port id resource. */
53         MLX5_IPOOL_JUMP, /* Pool for jump resource. */
54 #endif
55         MLX5_IPOOL_MTR, /* Pool for meter resource. */
56         MLX5_IPOOL_MCP, /* Pool for metadata resource. */
57         MLX5_IPOOL_HRXQ, /* Pool for hrxq resource. */
58         MLX5_IPOOL_MLX5_FLOW, /* Pool for mlx5 flow handle. */
59         MLX5_IPOOL_RTE_FLOW, /* Pool for rte_flow. */
60         MLX5_IPOOL_MAX,
61 };
62
63 /*
64  * There are three reclaim memory mode supported.
65  * 0(none) means no memory reclaim.
66  * 1(light) means only PMD level reclaim.
67  * 2(aggressive) means both PMD and rdma-core level reclaim.
68  */
69 enum mlx5_reclaim_mem_mode {
70         MLX5_RCM_NONE, /* Don't reclaim memory. */
71         MLX5_RCM_LIGHT, /* Reclaim PMD level. */
72         MLX5_RCM_AGGR, /* Reclaim PMD and rdma-core level. */
73 };
74
75 /* Device attributes used in mlx5 PMD */
76 struct mlx5_dev_attr {
77         uint64_t        device_cap_flags_ex;
78         int             max_qp_wr;
79         int             max_sge;
80         int             max_cq;
81         int             max_qp;
82         uint32_t        raw_packet_caps;
83         uint32_t        max_rwq_indirection_table_size;
84         uint32_t        max_tso;
85         uint32_t        tso_supported_qpts;
86         uint64_t        flags;
87         uint64_t        comp_mask;
88         uint32_t        sw_parsing_offloads;
89         uint32_t        min_single_stride_log_num_of_bytes;
90         uint32_t        max_single_stride_log_num_of_bytes;
91         uint32_t        min_single_wqe_log_num_of_strides;
92         uint32_t        max_single_wqe_log_num_of_strides;
93         uint32_t        stride_supported_qpts;
94         uint32_t        tunnel_offloads_caps;
95         char            fw_ver[64];
96 };
97
98 /** Data associated with devices to spawn. */
99 struct mlx5_dev_spawn_data {
100         uint32_t ifindex; /**< Network interface index. */
101         uint32_t max_port; /**< Device maximal port index. */
102         uint32_t phys_port; /**< Device physical port index. */
103         int pf_bond; /**< bonding device PF index. < 0 - no bonding */
104         struct mlx5_switch_info info; /**< Switch information. */
105         void *phys_dev; /**< Associated physical device. */
106         struct rte_eth_dev *eth_dev; /**< Associated Ethernet device. */
107         struct rte_pci_device *pci_dev; /**< Backend PCI device. */
108 };
109
110 /** Key string for IPC. */
111 #define MLX5_MP_NAME "net_mlx5_mp"
112
113
114 LIST_HEAD(mlx5_dev_list, mlx5_dev_ctx_shared);
115
116 /* Shared data between primary and secondary processes. */
117 struct mlx5_shared_data {
118         rte_spinlock_t lock;
119         /* Global spinlock for primary and secondary processes. */
120         int init_done; /* Whether primary has done initialization. */
121         unsigned int secondary_cnt; /* Number of secondary processes init'd. */
122         struct mlx5_dev_list mem_event_cb_list;
123         rte_rwlock_t mem_event_rwlock;
124 };
125
126 /* Per-process data structure, not visible to other processes. */
127 struct mlx5_local_data {
128         int init_done; /* Whether a secondary has done initialization. */
129 };
130
131 extern struct mlx5_shared_data *mlx5_shared_data;
132 extern struct rte_pci_driver mlx5_driver;
133
134 /* Dev ops structs */
135 extern const struct eth_dev_ops mlx5_dev_sec_ops;
136 extern const struct eth_dev_ops mlx5_dev_ops;
137
138 struct mlx5_counter_ctrl {
139         /* Name of the counter. */
140         char dpdk_name[RTE_ETH_XSTATS_NAME_SIZE];
141         /* Name of the counter on the device table. */
142         char ctr_name[RTE_ETH_XSTATS_NAME_SIZE];
143         uint32_t ib:1; /**< Nonzero for IB counters. */
144 };
145
146 struct mlx5_xstats_ctrl {
147         /* Number of device stats. */
148         uint16_t stats_n;
149         /* Number of device stats identified by PMD. */
150         uint16_t  mlx5_stats_n;
151         /* Index in the device counters table. */
152         uint16_t dev_table_idx[MLX5_MAX_XSTATS];
153         uint64_t base[MLX5_MAX_XSTATS];
154         uint64_t xstats[MLX5_MAX_XSTATS];
155         uint64_t hw_stats[MLX5_MAX_XSTATS];
156         struct mlx5_counter_ctrl info[MLX5_MAX_XSTATS];
157 };
158
159 struct mlx5_stats_ctrl {
160         /* Base for imissed counter. */
161         uint64_t imissed_base;
162         uint64_t imissed;
163 };
164
165 /* Default PMD specific parameter value. */
166 #define MLX5_ARG_UNSET (-1)
167
168 #define MLX5_LRO_SUPPORTED(dev) \
169         (((struct mlx5_priv *)((dev)->data->dev_private))->config.lro.supported)
170
171 /* Maximal size of coalesced segment for LRO is set in chunks of 256 Bytes. */
172 #define MLX5_LRO_SEG_CHUNK_SIZE 256u
173
174 /* Maximal size of aggregated LRO packet. */
175 #define MLX5_MAX_LRO_SIZE (UINT8_MAX * MLX5_LRO_SEG_CHUNK_SIZE)
176
177 /* LRO configurations structure. */
178 struct mlx5_lro_config {
179         uint32_t supported:1; /* Whether LRO is supported. */
180         uint32_t timeout; /* User configuration. */
181 };
182
183 /*
184  * Device configuration structure.
185  *
186  * Merged configuration from:
187  *
188  *  - Device capabilities,
189  *  - User device parameters disabled features.
190  */
191 struct mlx5_dev_config {
192         unsigned int hw_csum:1; /* Checksum offload is supported. */
193         unsigned int hw_vlan_strip:1; /* VLAN stripping is supported. */
194         unsigned int hw_vlan_insert:1; /* VLAN insertion in WQE is supported. */
195         unsigned int hw_fcs_strip:1; /* FCS stripping is supported. */
196         unsigned int hw_padding:1; /* End alignment padding is supported. */
197         unsigned int vf:1; /* This is a VF. */
198         unsigned int tunnel_en:1;
199         /* Whether tunnel stateless offloads are supported. */
200         unsigned int mpls_en:1; /* MPLS over GRE/UDP is enabled. */
201         unsigned int cqe_comp:1; /* CQE compression is enabled. */
202         unsigned int cqe_pad:1; /* CQE padding is enabled. */
203         unsigned int tso:1; /* Whether TSO is supported. */
204         unsigned int rx_vec_en:1; /* Rx vector is enabled. */
205         unsigned int mr_ext_memseg_en:1;
206         /* Whether memseg should be extended for MR creation. */
207         unsigned int l3_vxlan_en:1; /* Enable L3 VXLAN flow creation. */
208         unsigned int vf_nl_en:1; /* Enable Netlink requests in VF mode. */
209         unsigned int dv_esw_en:1; /* Enable E-Switch DV flow. */
210         unsigned int dv_flow_en:1; /* Enable DV flow. */
211         unsigned int dv_xmeta_en:2; /* Enable extensive flow metadata. */
212         unsigned int swp:1; /* Tx generic tunnel checksum and TSO offload. */
213         unsigned int devx:1; /* Whether devx interface is available or not. */
214         unsigned int dest_tir:1; /* Whether advanced DR API is available. */
215         unsigned int reclaim_mode:2; /* Memory reclaim mode. */
216         struct {
217                 unsigned int enabled:1; /* Whether MPRQ is enabled. */
218                 unsigned int stride_num_n; /* Number of strides. */
219                 unsigned int stride_size_n; /* Size of a stride. */
220                 unsigned int min_stride_size_n; /* Min size of a stride. */
221                 unsigned int max_stride_size_n; /* Max size of a stride. */
222                 unsigned int max_memcpy_len;
223                 /* Maximum packet size to memcpy Rx packets. */
224                 unsigned int min_rxqs_num;
225                 /* Rx queue count threshold to enable MPRQ. */
226         } mprq; /* Configurations for Multi-Packet RQ. */
227         int mps; /* Multi-packet send supported mode. */
228         int dbnc; /* Skip doorbell register write barrier. */
229         unsigned int flow_prio; /* Number of flow priorities. */
230         enum modify_reg flow_mreg_c[MLX5_MREG_C_NUM];
231         /* Availibility of mreg_c's. */
232         unsigned int tso_max_payload_sz; /* Maximum TCP payload for TSO. */
233         unsigned int ind_table_max_size; /* Maximum indirection table size. */
234         unsigned int max_dump_files_num; /* Maximum dump files per queue. */
235         unsigned int log_hp_size; /* Single hairpin queue data size in total. */
236         int txqs_inline; /* Queue number threshold for inlining. */
237         int txq_inline_min; /* Minimal amount of data bytes to inline. */
238         int txq_inline_max; /* Max packet size for inlining with SEND. */
239         int txq_inline_mpw; /* Max packet size for inlining with eMPW. */
240         struct mlx5_hca_attr hca_attr; /* HCA attributes. */
241         struct mlx5_lro_config lro; /* LRO configuration. */
242 };
243
244
245 /**
246  * Type of object being allocated.
247  */
248 enum mlx5_verbs_alloc_type {
249         MLX5_VERBS_ALLOC_TYPE_NONE,
250         MLX5_VERBS_ALLOC_TYPE_TX_QUEUE,
251         MLX5_VERBS_ALLOC_TYPE_RX_QUEUE,
252 };
253
254 /* Structure for VF VLAN workaround. */
255 struct mlx5_vf_vlan {
256         uint32_t tag:12;
257         uint32_t created:1;
258 };
259
260 /**
261  * Verbs allocator needs a context to know in the callback which kind of
262  * resources it is allocating.
263  */
264 struct mlx5_verbs_alloc_ctx {
265         enum mlx5_verbs_alloc_type type; /* Kind of object being allocated. */
266         const void *obj; /* Pointer to the DPDK object. */
267 };
268
269 /* Flow drop context necessary due to Verbs API. */
270 struct mlx5_drop {
271         struct mlx5_hrxq *hrxq; /* Hash Rx queue queue. */
272         struct mlx5_rxq_obj *rxq; /* Rx queue object. */
273 };
274
275 #define MLX5_COUNTERS_PER_POOL 512
276 #define MLX5_MAX_PENDING_QUERIES 4
277 #define MLX5_CNT_CONTAINER_RESIZE 64
278 #define MLX5_CNT_AGE_OFFSET 0x80000000
279 #define CNT_SIZE (sizeof(struct mlx5_flow_counter))
280 #define CNTEXT_SIZE (sizeof(struct mlx5_flow_counter_ext))
281 #define AGE_SIZE (sizeof(struct mlx5_age_param))
282 #define MLX5_AGING_TIME_DELAY   7
283 #define CNT_POOL_TYPE_EXT       (1 << 0)
284 #define CNT_POOL_TYPE_AGE       (1 << 1)
285 #define IS_EXT_POOL(pool) (((pool)->type) & CNT_POOL_TYPE_EXT)
286 #define IS_AGE_POOL(pool) (((pool)->type) & CNT_POOL_TYPE_AGE)
287 #define MLX_CNT_IS_AGE(counter) ((counter) & MLX5_CNT_AGE_OFFSET ? 1 : 0)
288 #define MLX5_CNT_LEN(pool) \
289         (CNT_SIZE + \
290         (IS_AGE_POOL(pool) ? AGE_SIZE : 0) + \
291         (IS_EXT_POOL(pool) ? CNTEXT_SIZE : 0))
292 #define MLX5_POOL_GET_CNT(pool, index) \
293         ((struct mlx5_flow_counter *) \
294         ((uint8_t *)((pool) + 1) + (index) * (MLX5_CNT_LEN(pool))))
295 #define MLX5_CNT_ARRAY_IDX(pool, cnt) \
296         ((int)(((uint8_t *)(cnt) - (uint8_t *)((pool) + 1)) / \
297         MLX5_CNT_LEN(pool)))
298 /*
299  * The pool index and offset of counter in the pool array makes up the
300  * counter index. In case the counter is from pool 0 and offset 0, it
301  * should plus 1 to avoid index 0, since 0 means invalid counter index
302  * currently.
303  */
304 #define MLX5_MAKE_CNT_IDX(pi, offset) \
305         ((pi) * MLX5_COUNTERS_PER_POOL + (offset) + 1)
306 #define MLX5_CNT_TO_CNT_EXT(pool, cnt) \
307         ((struct mlx5_flow_counter_ext *)\
308         ((uint8_t *)((cnt) + 1) + \
309         (IS_AGE_POOL(pool) ? AGE_SIZE : 0)))
310 #define MLX5_GET_POOL_CNT_EXT(pool, offset) \
311         MLX5_CNT_TO_CNT_EXT(pool, MLX5_POOL_GET_CNT((pool), (offset)))
312 #define MLX5_CNT_TO_AGE(cnt) \
313         ((struct mlx5_age_param *)((cnt) + 1))
314
315 struct mlx5_flow_counter_pool;
316
317 /*age status*/
318 enum {
319         AGE_FREE, /* Initialized state. */
320         AGE_CANDIDATE, /* Counter assigned to flows. */
321         AGE_TMOUT, /* Timeout, wait for rte_flow_get_aged_flows and destroy. */
322 };
323
324 #define MLX5_CNT_CONTAINER(sh, batch, age) (&(sh)->cmng.ccont \
325                                             [(batch) * 2 + (age)])
326
327 enum {
328         MLX5_CCONT_TYPE_SINGLE,
329         MLX5_CCONT_TYPE_SINGLE_FOR_AGE,
330         MLX5_CCONT_TYPE_BATCH,
331         MLX5_CCONT_TYPE_BATCH_FOR_AGE,
332         MLX5_CCONT_TYPE_MAX,
333 };
334
335 /* Counter age parameter. */
336 struct mlx5_age_param {
337         rte_atomic16_t state; /**< Age state. */
338         uint16_t port_id; /**< Port id of the counter. */
339         uint32_t timeout:15; /**< Age timeout in unit of 0.1sec. */
340         uint32_t expire:16; /**< Expire time(0.1sec) in the future. */
341         void *context; /**< Flow counter age context. */
342 };
343
344 struct flow_counter_stats {
345         uint64_t hits;
346         uint64_t bytes;
347 };
348
349 /* Generic counters information. */
350 struct mlx5_flow_counter {
351         TAILQ_ENTRY(mlx5_flow_counter) next;
352         /**< Pointer to the next flow counter structure. */
353         union {
354                 uint64_t hits; /**< Reset value of hits packets. */
355                 int64_t query_gen; /**< Generation of the last release. */
356         };
357         uint64_t bytes; /**< Reset value of bytes. */
358         void *action; /**< Pointer to the dv action. */
359 };
360
361 /* Extend counters information for none batch counters. */
362 struct mlx5_flow_counter_ext {
363         uint32_t shared:1; /**< Share counter ID with other flow rules. */
364         uint32_t batch: 1;
365         /**< Whether the counter was allocated by batch command. */
366         uint32_t ref_cnt:30; /**< Reference counter. */
367         uint32_t id; /**< User counter ID. */
368         union {  /**< Holds the counters for the rule. */
369 #if defined(HAVE_IBV_DEVICE_COUNTERS_SET_V42)
370                 struct ibv_counter_set *cs;
371 #elif defined(HAVE_IBV_DEVICE_COUNTERS_SET_V45)
372                 struct ibv_counters *cs;
373 #endif
374                 struct mlx5_devx_obj *dcs; /**< Counter Devx object. */
375         };
376 };
377
378 TAILQ_HEAD(mlx5_counters, mlx5_flow_counter);
379
380 /* Generic counter pool structure - query is in pool resolution. */
381 struct mlx5_flow_counter_pool {
382         TAILQ_ENTRY(mlx5_flow_counter_pool) next;
383         struct mlx5_counters counters; /* Free counter list. */
384         union {
385                 struct mlx5_devx_obj *min_dcs;
386                 rte_atomic64_t a64_dcs;
387         };
388         /* The devx object of the minimum counter ID. */
389         rte_atomic64_t start_query_gen; /* Query start round. */
390         rte_atomic64_t end_query_gen; /* Query end round. */
391         uint32_t index; /* Pool index in container. */
392         uint8_t type; /* Memory type behind the counter array. */
393         rte_spinlock_t sl; /* The pool lock. */
394         struct mlx5_counter_stats_raw *raw;
395         struct mlx5_counter_stats_raw *raw_hw; /* The raw on HW working. */
396 };
397
398 struct mlx5_counter_stats_raw;
399
400 /* Memory management structure for group of counter statistics raws. */
401 struct mlx5_counter_stats_mem_mng {
402         LIST_ENTRY(mlx5_counter_stats_mem_mng) next;
403         struct mlx5_counter_stats_raw *raws;
404         struct mlx5_devx_obj *dm;
405         void *umem;
406 };
407
408 /* Raw memory structure for the counter statistics values of a pool. */
409 struct mlx5_counter_stats_raw {
410         LIST_ENTRY(mlx5_counter_stats_raw) next;
411         int min_dcs_id;
412         struct mlx5_counter_stats_mem_mng *mem_mng;
413         volatile struct flow_counter_stats *data;
414 };
415
416 TAILQ_HEAD(mlx5_counter_pools, mlx5_flow_counter_pool);
417
418 /* Container structure for counter pools. */
419 struct mlx5_pools_container {
420         rte_atomic16_t n_valid; /* Number of valid pools. */
421         uint16_t n; /* Number of pools. */
422         rte_spinlock_t resize_sl; /* The resize lock. */
423         struct mlx5_counter_pools pool_list; /* Counter pool list. */
424         struct mlx5_flow_counter_pool **pools; /* Counter pool array. */
425         struct mlx5_counter_stats_mem_mng *mem_mng;
426         /* Hold the memory management for the next allocated pools raws. */
427 };
428
429 /* Counter global management structure. */
430 struct mlx5_flow_counter_mng {
431         struct mlx5_pools_container ccont[MLX5_CCONT_TYPE_MAX];
432         struct mlx5_counters flow_counters; /* Legacy flow counter list. */
433         uint8_t pending_queries;
434         uint8_t batch;
435         uint16_t pool_index;
436         uint8_t age;
437         uint8_t query_thread_on;
438         LIST_HEAD(mem_mngs, mlx5_counter_stats_mem_mng) mem_mngs;
439         LIST_HEAD(stat_raws, mlx5_counter_stats_raw) free_stat_raws;
440 };
441
442 #define MLX5_AGE_EVENT_NEW              1
443 #define MLX5_AGE_TRIGGER                2
444 #define MLX5_AGE_SET(age_info, BIT) \
445         ((age_info)->flags |= (1 << (BIT)))
446 #define MLX5_AGE_GET(age_info, BIT) \
447         ((age_info)->flags & (1 << (BIT)))
448 #define GET_PORT_AGE_INFO(priv) \
449         (&((priv)->sh->port[(priv)->ibv_port - 1].age_info))
450
451 /* Aging information for per port. */
452 struct mlx5_age_info {
453         uint8_t flags; /*Indicate if is new event or need be trigered*/
454         struct mlx5_counters aged_counters; /* Aged flow counter list. */
455         rte_spinlock_t aged_sl; /* Aged flow counter list lock. */
456 };
457
458 /* Per port data of shared IB device. */
459 struct mlx5_ibv_shared_port {
460         uint32_t ih_port_id;
461         uint32_t devx_ih_port_id;
462         /*
463          * Interrupt handler port_id. Used by shared interrupt
464          * handler to find the corresponding rte_eth device
465          * by IB port index. If value is equal or greater
466          * RTE_MAX_ETHPORTS it means there is no subhandler
467          * installed for specified IB port index.
468          */
469         struct mlx5_age_info age_info;
470         /* Aging information for per port. */
471 };
472
473 /* Table key of the hash organization. */
474 union mlx5_flow_tbl_key {
475         struct {
476                 /* Table ID should be at the lowest address. */
477                 uint32_t table_id;      /**< ID of the table. */
478                 uint16_t reserved;      /**< must be zero for comparison. */
479                 uint8_t domain;         /**< 1 - FDB, 0 - NIC TX/RX. */
480                 uint8_t direction;      /**< 1 - egress, 0 - ingress. */
481         };
482         uint64_t v64;                   /**< full 64bits value of key */
483 };
484
485 /* Table structure. */
486 struct mlx5_flow_tbl_resource {
487         void *obj; /**< Pointer to DR table object. */
488         rte_atomic32_t refcnt; /**< Reference counter. */
489 };
490
491 #define MLX5_MAX_TABLES UINT16_MAX
492 #define MLX5_FLOW_TABLE_LEVEL_METER (UINT16_MAX - 3)
493 #define MLX5_FLOW_TABLE_LEVEL_SUFFIX (UINT16_MAX - 2)
494 #define MLX5_HAIRPIN_TX_TABLE (UINT16_MAX - 1)
495 /* Reserve the last two tables for metadata register copy. */
496 #define MLX5_FLOW_MREG_ACT_TABLE_GROUP (MLX5_MAX_TABLES - 1)
497 #define MLX5_FLOW_MREG_CP_TABLE_GROUP (MLX5_MAX_TABLES - 2)
498 /* Tables for metering splits should be added here. */
499 #define MLX5_MAX_TABLES_EXTERNAL (MLX5_MAX_TABLES - 3)
500 #define MLX5_MAX_TABLES_FDB UINT16_MAX
501
502 #define MLX5_DBR_PAGE_SIZE 4096 /* Must be >= 512. */
503 #define MLX5_DBR_SIZE 8
504 #define MLX5_DBR_PER_PAGE (MLX5_DBR_PAGE_SIZE / MLX5_DBR_SIZE)
505 #define MLX5_DBR_BITMAP_SIZE (MLX5_DBR_PER_PAGE / 64)
506
507 struct mlx5_devx_dbr_page {
508         /* Door-bell records, must be first member in structure. */
509         uint8_t dbrs[MLX5_DBR_PAGE_SIZE];
510         LIST_ENTRY(mlx5_devx_dbr_page) next; /* Pointer to the next element. */
511         void *umem;
512         uint32_t dbr_count; /* Number of door-bell records in use. */
513         /* 1 bit marks matching door-bell is in use. */
514         uint64_t dbr_bitmap[MLX5_DBR_BITMAP_SIZE];
515 };
516
517 /* ID generation structure. */
518 struct mlx5_flow_id_pool {
519         uint32_t *free_arr; /**< Pointer to the a array of free values. */
520         uint32_t base_index;
521         /**< The next index that can be used without any free elements. */
522         uint32_t *curr; /**< Pointer to the index to pop. */
523         uint32_t *last; /**< Pointer to the last element in the empty arrray. */
524         uint32_t max_id; /**< Maximum id can be allocated from the pool. */
525 };
526
527 /*
528  * Shared Infiniband device context for Master/Representors
529  * which belong to same IB device with multiple IB ports.
530  **/
531 struct mlx5_dev_ctx_shared {
532         LIST_ENTRY(mlx5_dev_ctx_shared) next;
533         uint32_t refcnt;
534         uint32_t devx:1; /* Opened with DV. */
535         uint32_t max_port; /* Maximal IB device port index. */
536         void *ctx; /* Verbs/DV/DevX context. */
537         void *pd; /* Protection Domain. */
538         uint32_t pdn; /* Protection Domain number. */
539         uint32_t tdn; /* Transport Domain number. */
540         char ibdev_name[DEV_SYSFS_NAME_MAX]; /* SYSFS dev name. */
541         char ibdev_path[DEV_SYSFS_PATH_MAX]; /* SYSFS dev path for secondary */
542         struct mlx5_dev_attr device_attr; /* Device properties. */
543         LIST_ENTRY(mlx5_dev_ctx_shared) mem_event_cb;
544         /**< Called by memory event callback. */
545         struct mlx5_mr_share_cache share_cache;
546         /* Shared DV/DR flow data section. */
547         pthread_mutex_t dv_mutex; /* DV context mutex. */
548         uint32_t dv_meta_mask; /* flow META metadata supported mask. */
549         uint32_t dv_mark_mask; /* flow MARK metadata supported mask. */
550         uint32_t dv_regc0_mask; /* available bits of metatada reg_c[0]. */
551         uint32_t dv_refcnt; /* DV/DR data reference counter. */
552         void *fdb_domain; /* FDB Direct Rules name space handle. */
553         void *rx_domain; /* RX Direct Rules name space handle. */
554         void *tx_domain; /* TX Direct Rules name space handle. */
555         struct mlx5_hlist *flow_tbls;
556         /* Direct Rules tables for FDB, NIC TX+RX */
557         void *esw_drop_action; /* Pointer to DR E-Switch drop action. */
558         void *pop_vlan_action; /* Pointer to DR pop VLAN action. */
559         uint32_t encaps_decaps; /* Encap/decap action indexed memory list. */
560         LIST_HEAD(modify_cmd, mlx5_flow_dv_modify_hdr_resource) modify_cmds;
561         struct mlx5_hlist *tag_table;
562         uint32_t port_id_action_list; /* List of port ID actions. */
563         uint32_t push_vlan_action_list; /* List of push VLAN actions. */
564         struct mlx5_flow_counter_mng cmng; /* Counters management structure. */
565         struct mlx5_indexed_pool *ipool[MLX5_IPOOL_MAX];
566         /* Memory Pool for mlx5 flow resources. */
567         /* Shared interrupt handler section. */
568         struct rte_intr_handle intr_handle; /* Interrupt handler for device. */
569         struct rte_intr_handle intr_handle_devx; /* DEVX interrupt handler. */
570         void *devx_comp; /* DEVX async comp obj. */
571         struct mlx5_devx_obj *tis; /* TIS object. */
572         struct mlx5_devx_obj *td; /* Transport domain. */
573         struct mlx5_flow_id_pool *flow_id_pool; /* Flow ID pool. */
574         struct mlx5_ibv_shared_port port[]; /* per device port data array. */
575 };
576
577 /* Per-process private structure. */
578 struct mlx5_proc_priv {
579         size_t uar_table_sz;
580         /* Size of UAR register table. */
581         void *uar_table[];
582         /* Table of UAR registers for each process. */
583 };
584
585 /* MTR profile list. */
586 TAILQ_HEAD(mlx5_mtr_profiles, mlx5_flow_meter_profile);
587 /* MTR list. */
588 TAILQ_HEAD(mlx5_flow_meters, mlx5_flow_meter);
589
590 #define MLX5_PROC_PRIV(port_id) \
591         ((struct mlx5_proc_priv *)rte_eth_devices[port_id].process_private)
592
593 struct mlx5_priv {
594         struct rte_eth_dev_data *dev_data;  /* Pointer to device data. */
595         struct mlx5_dev_ctx_shared *sh; /* Shared device context. */
596         uint32_t ibv_port; /* IB device port number. */
597         struct rte_pci_device *pci_dev; /* Backend PCI device. */
598         struct rte_ether_addr mac[MLX5_MAX_MAC_ADDRESSES]; /* MAC addresses. */
599         BITFIELD_DECLARE(mac_own, uint64_t, MLX5_MAX_MAC_ADDRESSES);
600         /* Bit-field of MAC addresses owned by the PMD. */
601         uint16_t vlan_filter[MLX5_MAX_VLAN_IDS]; /* VLAN filters table. */
602         unsigned int vlan_filter_n; /* Number of configured VLAN filters. */
603         /* Device properties. */
604         uint16_t mtu; /* Configured MTU. */
605         unsigned int isolated:1; /* Whether isolated mode is enabled. */
606         unsigned int representor:1; /* Device is a port representor. */
607         unsigned int master:1; /* Device is a E-Switch master. */
608         unsigned int dr_shared:1; /* DV/DR data is shared. */
609         unsigned int counter_fallback:1; /* Use counter fallback management. */
610         unsigned int mtr_en:1; /* Whether support meter. */
611         unsigned int mtr_reg_share:1; /* Whether support meter REG_C share. */
612         uint16_t domain_id; /* Switch domain identifier. */
613         uint16_t vport_id; /* Associated VF vport index (if any). */
614         uint32_t vport_meta_tag; /* Used for vport index match ove VF LAG. */
615         uint32_t vport_meta_mask; /* Used for vport index field match mask. */
616         int32_t representor_id; /* Port representor identifier. */
617         int32_t pf_bond; /* >=0 means PF index in bonding configuration. */
618         unsigned int if_index; /* Associated kernel network device index. */
619         /* RX/TX queues. */
620         unsigned int rxqs_n; /* RX queues array size. */
621         unsigned int txqs_n; /* TX queues array size. */
622         struct mlx5_rxq_data *(*rxqs)[]; /* RX queues. */
623         struct mlx5_txq_data *(*txqs)[]; /* TX queues. */
624         struct rte_mempool *mprq_mp; /* Mempool for Multi-Packet RQ. */
625         struct rte_eth_rss_conf rss_conf; /* RSS configuration. */
626         unsigned int (*reta_idx)[]; /* RETA index table. */
627         unsigned int reta_idx_n; /* RETA index size. */
628         struct mlx5_drop drop_queue; /* Flow drop queues. */
629         uint32_t flows; /* RTE Flow rules. */
630         uint32_t ctrl_flows; /* Control flow rules. */
631         void *inter_flows; /* Intermediate resources for flow creation. */
632         void *rss_desc; /* Intermediate rss description resources. */
633         int flow_idx; /* Intermediate device flow index. */
634         int flow_nested_idx; /* Intermediate device flow index, nested. */
635         LIST_HEAD(rxq, mlx5_rxq_ctrl) rxqsctrl; /* DPDK Rx queues. */
636         LIST_HEAD(rxqobj, mlx5_rxq_obj) rxqsobj; /* Verbs/DevX Rx queues. */
637         uint32_t hrxqs; /* Verbs Hash Rx queues. */
638         LIST_HEAD(txq, mlx5_txq_ctrl) txqsctrl; /* DPDK Tx queues. */
639         LIST_HEAD(txqobj, mlx5_txq_obj) txqsobj; /* Verbs/DevX Tx queues. */
640         /* Indirection tables. */
641         LIST_HEAD(ind_tables, mlx5_ind_table_obj) ind_tbls;
642         /* Pointer to next element. */
643         rte_atomic32_t refcnt; /**< Reference counter. */
644         struct ibv_flow_action *verbs_action;
645         /**< Verbs modify header action object. */
646         uint8_t ft_type; /**< Flow table type, Rx or Tx. */
647         uint8_t max_lro_msg_size;
648         /* Tags resources cache. */
649         uint32_t link_speed_capa; /* Link speed capabilities. */
650         struct mlx5_xstats_ctrl xstats_ctrl; /* Extended stats control. */
651         struct mlx5_stats_ctrl stats_ctrl; /* Stats control. */
652         struct mlx5_dev_config config; /* Device configuration. */
653         struct mlx5_verbs_alloc_ctx verbs_alloc_ctx;
654         /* Context for Verbs allocator. */
655         int nl_socket_rdma; /* Netlink socket (NETLINK_RDMA). */
656         int nl_socket_route; /* Netlink socket (NETLINK_ROUTE). */
657         LIST_HEAD(dbrpage, mlx5_devx_dbr_page) dbrpgs; /* Door-bell pages. */
658         struct mlx5_nl_vlan_vmwa_context *vmwa_context; /* VLAN WA context. */
659         struct mlx5_flow_id_pool *qrss_id_pool;
660         struct mlx5_hlist *mreg_cp_tbl;
661         /* Hash table of Rx metadata register copy table. */
662         uint8_t mtr_sfx_reg; /* Meter prefix-suffix flow match REG_C. */
663         uint8_t mtr_color_reg; /* Meter color match REG_C. */
664         struct mlx5_mtr_profiles flow_meter_profiles; /* MTR profile list. */
665         struct mlx5_flow_meters flow_meters; /* MTR list. */
666 #ifndef RTE_ARCH_64
667         rte_spinlock_t uar_lock_cq; /* CQs share a common distinct UAR */
668         rte_spinlock_t uar_lock[MLX5_UAR_PAGE_NUM_MAX];
669         /* UAR same-page access control required in 32bit implementations. */
670 #endif
671         uint8_t skip_default_rss_reta; /* Skip configuration of default reta. */
672         uint8_t fdb_def_rule; /* Whether fdb jump to table 1 is configured. */
673         struct mlx5_mp_id mp_id; /* ID of a multi-process process */
674         LIST_HEAD(fdir, mlx5_fdir_flow) fdir_flows; /* fdir flows. */
675 };
676
677 #define PORT_ID(priv) ((priv)->dev_data->port_id)
678 #define ETH_DEV(priv) (&rte_eth_devices[PORT_ID(priv)])
679
680 /* mlx5.c */
681
682 int mlx5_getenv_int(const char *);
683 int mlx5_proc_priv_init(struct rte_eth_dev *dev);
684 int64_t mlx5_get_dbr(struct rte_eth_dev *dev,
685                      struct mlx5_devx_dbr_page **dbr_page);
686 int32_t mlx5_release_dbr(struct rte_eth_dev *dev, uint32_t umem_id,
687                          uint64_t offset);
688 int mlx5_udp_tunnel_port_add(struct rte_eth_dev *dev,
689                               struct rte_eth_udp_tunnel *udp_tunnel);
690 uint16_t mlx5_eth_find_next(uint16_t port_id, struct rte_pci_device *pci_dev);
691 void mlx5_dev_close(struct rte_eth_dev *dev);
692
693 /* Macro to iterate over all valid ports for mlx5 driver. */
694 #define MLX5_ETH_FOREACH_DEV(port_id, pci_dev) \
695         for (port_id = mlx5_eth_find_next(0, pci_dev); \
696              port_id < RTE_MAX_ETHPORTS; \
697              port_id = mlx5_eth_find_next(port_id + 1, pci_dev))
698 int mlx5_args(struct mlx5_dev_config *config, struct rte_devargs *devargs);
699 struct mlx5_dev_ctx_shared *
700 mlx5_alloc_shared_ibctx(const struct mlx5_dev_spawn_data *spawn,
701                         const struct mlx5_dev_config *config);
702 void mlx5_free_shared_ibctx(struct mlx5_dev_ctx_shared *sh);
703 void mlx5_free_table_hash_list(struct mlx5_priv *priv);
704 int mlx5_alloc_table_hash_list(struct mlx5_priv *priv);
705 void mlx5_set_min_inline(struct mlx5_dev_spawn_data *spawn,
706                          struct mlx5_dev_config *config);
707 void mlx5_set_metadata_mask(struct rte_eth_dev *dev);
708 int mlx5_dev_check_sibling_config(struct mlx5_priv *priv,
709                                   struct mlx5_dev_config *config);
710 int mlx5_init_once(void);
711
712 /* mlx5_ethdev.c */
713
714 int mlx5_get_ifname(const struct rte_eth_dev *dev, char (*ifname)[IF_NAMESIZE]);
715 int mlx5_get_master_ifname(const char *ibdev_path, char (*ifname)[IF_NAMESIZE]);
716 unsigned int mlx5_ifindex(const struct rte_eth_dev *dev);
717 int mlx5_ifreq(const struct rte_eth_dev *dev, int req, struct ifreq *ifr);
718 int mlx5_get_mtu(struct rte_eth_dev *dev, uint16_t *mtu);
719 int mlx5_set_flags(struct rte_eth_dev *dev, unsigned int keep,
720                    unsigned int flags);
721 int mlx5_dev_configure(struct rte_eth_dev *dev);
722 int mlx5_dev_infos_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *info);
723 int mlx5_read_clock(struct rte_eth_dev *dev, uint64_t *clock);
724 int mlx5_fw_version_get(struct rte_eth_dev *dev, char *fw_ver, size_t fw_size);
725 const uint32_t *mlx5_dev_supported_ptypes_get(struct rte_eth_dev *dev);
726 int mlx5_link_update(struct rte_eth_dev *dev, int wait_to_complete);
727 int mlx5_force_link_status_change(struct rte_eth_dev *dev, int status);
728 int mlx5_dev_set_mtu(struct rte_eth_dev *dev, uint16_t mtu);
729 int mlx5_dev_get_flow_ctrl(struct rte_eth_dev *dev,
730                            struct rte_eth_fc_conf *fc_conf);
731 int mlx5_dev_set_flow_ctrl(struct rte_eth_dev *dev,
732                            struct rte_eth_fc_conf *fc_conf);
733 void mlx5_dev_link_status_handler(void *arg);
734 void mlx5_dev_interrupt_handler(void *arg);
735 void mlx5_dev_interrupt_handler_devx(void *arg);
736 void mlx5_dev_interrupt_handler_uninstall(struct rte_eth_dev *dev);
737 void mlx5_dev_interrupt_handler_install(struct rte_eth_dev *dev);
738 int mlx5_set_link_down(struct rte_eth_dev *dev);
739 int mlx5_set_link_up(struct rte_eth_dev *dev);
740 int mlx5_is_removed(struct rte_eth_dev *dev);
741 eth_tx_burst_t mlx5_select_tx_function(struct rte_eth_dev *dev);
742 eth_rx_burst_t mlx5_select_rx_function(struct rte_eth_dev *dev);
743 struct mlx5_priv *mlx5_port_to_eswitch_info(uint16_t port, bool valid);
744 struct mlx5_priv *mlx5_dev_to_eswitch_info(struct rte_eth_dev *dev);
745 int mlx5_sysfs_switch_info(unsigned int ifindex,
746                            struct mlx5_switch_info *info);
747 void mlx5_sysfs_check_switch_info(bool device_dir,
748                                   struct mlx5_switch_info *switch_info);
749 void mlx5_translate_port_name(const char *port_name_in,
750                               struct mlx5_switch_info *port_info_out);
751 void mlx5_intr_callback_unregister(const struct rte_intr_handle *handle,
752                                    rte_intr_callback_fn cb_fn, void *cb_arg);
753 int mlx5_get_module_info(struct rte_eth_dev *dev,
754                          struct rte_eth_dev_module_info *modinfo);
755 int mlx5_get_module_eeprom(struct rte_eth_dev *dev,
756                            struct rte_dev_eeprom_info *info);
757 int mlx5_hairpin_cap_get(struct rte_eth_dev *dev,
758                          struct rte_eth_hairpin_cap *cap);
759 int mlx5_dev_configure_rss_reta(struct rte_eth_dev *dev);
760
761 /* mlx5_mac.c */
762
763 int mlx5_get_mac(struct rte_eth_dev *dev, uint8_t (*mac)[RTE_ETHER_ADDR_LEN]);
764 void mlx5_mac_addr_remove(struct rte_eth_dev *dev, uint32_t index);
765 int mlx5_mac_addr_add(struct rte_eth_dev *dev, struct rte_ether_addr *mac,
766                       uint32_t index, uint32_t vmdq);
767 struct mlx5_nl_vlan_vmwa_context *mlx5_vlan_vmwa_init
768                                     (struct rte_eth_dev *dev, uint32_t ifindex);
769 int mlx5_mac_addr_set(struct rte_eth_dev *dev, struct rte_ether_addr *mac_addr);
770 int mlx5_set_mc_addr_list(struct rte_eth_dev *dev,
771                         struct rte_ether_addr *mc_addr_set,
772                         uint32_t nb_mc_addr);
773
774 /* mlx5_rss.c */
775
776 int mlx5_rss_hash_update(struct rte_eth_dev *dev,
777                          struct rte_eth_rss_conf *rss_conf);
778 int mlx5_rss_hash_conf_get(struct rte_eth_dev *dev,
779                            struct rte_eth_rss_conf *rss_conf);
780 int mlx5_rss_reta_index_resize(struct rte_eth_dev *dev, unsigned int reta_size);
781 int mlx5_dev_rss_reta_query(struct rte_eth_dev *dev,
782                             struct rte_eth_rss_reta_entry64 *reta_conf,
783                             uint16_t reta_size);
784 int mlx5_dev_rss_reta_update(struct rte_eth_dev *dev,
785                              struct rte_eth_rss_reta_entry64 *reta_conf,
786                              uint16_t reta_size);
787
788 /* mlx5_rxmode.c */
789
790 int mlx5_promiscuous_enable(struct rte_eth_dev *dev);
791 int mlx5_promiscuous_disable(struct rte_eth_dev *dev);
792 int mlx5_allmulticast_enable(struct rte_eth_dev *dev);
793 int mlx5_allmulticast_disable(struct rte_eth_dev *dev);
794
795 /* mlx5_stats.c */
796
797 void mlx5_stats_init(struct rte_eth_dev *dev);
798 int mlx5_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats);
799 int mlx5_stats_reset(struct rte_eth_dev *dev);
800 int mlx5_xstats_get(struct rte_eth_dev *dev, struct rte_eth_xstat *stats,
801                     unsigned int n);
802 int mlx5_xstats_reset(struct rte_eth_dev *dev);
803 int mlx5_xstats_get_names(struct rte_eth_dev *dev __rte_unused,
804                           struct rte_eth_xstat_name *xstats_names,
805                           unsigned int n);
806
807 /* mlx5_vlan.c */
808
809 int mlx5_vlan_filter_set(struct rte_eth_dev *dev, uint16_t vlan_id, int on);
810 void mlx5_vlan_strip_queue_set(struct rte_eth_dev *dev, uint16_t queue, int on);
811 int mlx5_vlan_offload_set(struct rte_eth_dev *dev, int mask);
812 void mlx5_vlan_vmwa_exit(struct mlx5_nl_vlan_vmwa_context *ctx);
813 void mlx5_vlan_vmwa_release(struct rte_eth_dev *dev,
814                             struct mlx5_vf_vlan *vf_vlan);
815 void mlx5_vlan_vmwa_acquire(struct rte_eth_dev *dev,
816                             struct mlx5_vf_vlan *vf_vlan);
817
818 /* mlx5_trigger.c */
819
820 int mlx5_dev_start(struct rte_eth_dev *dev);
821 void mlx5_dev_stop(struct rte_eth_dev *dev);
822 int mlx5_traffic_enable(struct rte_eth_dev *dev);
823 void mlx5_traffic_disable(struct rte_eth_dev *dev);
824 int mlx5_traffic_restart(struct rte_eth_dev *dev);
825
826 /* mlx5_flow.c */
827
828 int mlx5_flow_discover_mreg_c(struct rte_eth_dev *eth_dev);
829 bool mlx5_flow_ext_mreg_supported(struct rte_eth_dev *dev);
830 int mlx5_flow_discover_priorities(struct rte_eth_dev *dev);
831 void mlx5_flow_print(struct rte_flow *flow);
832 int mlx5_flow_validate(struct rte_eth_dev *dev,
833                        const struct rte_flow_attr *attr,
834                        const struct rte_flow_item items[],
835                        const struct rte_flow_action actions[],
836                        struct rte_flow_error *error);
837 struct rte_flow *mlx5_flow_create(struct rte_eth_dev *dev,
838                                   const struct rte_flow_attr *attr,
839                                   const struct rte_flow_item items[],
840                                   const struct rte_flow_action actions[],
841                                   struct rte_flow_error *error);
842 int mlx5_flow_destroy(struct rte_eth_dev *dev, struct rte_flow *flow,
843                       struct rte_flow_error *error);
844 void mlx5_flow_list_flush(struct rte_eth_dev *dev, uint32_t *list, bool active);
845 int mlx5_flow_flush(struct rte_eth_dev *dev, struct rte_flow_error *error);
846 int mlx5_flow_query(struct rte_eth_dev *dev, struct rte_flow *flow,
847                     const struct rte_flow_action *action, void *data,
848                     struct rte_flow_error *error);
849 int mlx5_flow_isolate(struct rte_eth_dev *dev, int enable,
850                       struct rte_flow_error *error);
851 int mlx5_dev_filter_ctrl(struct rte_eth_dev *dev,
852                          enum rte_filter_type filter_type,
853                          enum rte_filter_op filter_op,
854                          void *arg);
855 int mlx5_flow_start(struct rte_eth_dev *dev, uint32_t *list);
856 void mlx5_flow_stop(struct rte_eth_dev *dev, uint32_t *list);
857 int mlx5_flow_start_default(struct rte_eth_dev *dev);
858 void mlx5_flow_stop_default(struct rte_eth_dev *dev);
859 void mlx5_flow_alloc_intermediate(struct rte_eth_dev *dev);
860 void mlx5_flow_free_intermediate(struct rte_eth_dev *dev);
861 int mlx5_flow_verify(struct rte_eth_dev *dev);
862 int mlx5_ctrl_flow_source_queue(struct rte_eth_dev *dev, uint32_t queue);
863 int mlx5_ctrl_flow_vlan(struct rte_eth_dev *dev,
864                         struct rte_flow_item_eth *eth_spec,
865                         struct rte_flow_item_eth *eth_mask,
866                         struct rte_flow_item_vlan *vlan_spec,
867                         struct rte_flow_item_vlan *vlan_mask);
868 int mlx5_ctrl_flow(struct rte_eth_dev *dev,
869                    struct rte_flow_item_eth *eth_spec,
870                    struct rte_flow_item_eth *eth_mask);
871 struct rte_flow *mlx5_flow_create_esw_table_zero_flow(struct rte_eth_dev *dev);
872 int mlx5_flow_create_drop_queue(struct rte_eth_dev *dev);
873 void mlx5_flow_delete_drop_queue(struct rte_eth_dev *dev);
874 void mlx5_flow_async_pool_query_handle(struct mlx5_dev_ctx_shared *sh,
875                                        uint64_t async_id, int status);
876 void mlx5_set_query_alarm(struct mlx5_dev_ctx_shared *sh);
877 void mlx5_flow_query_alarm(void *arg);
878 uint32_t mlx5_counter_alloc(struct rte_eth_dev *dev);
879 void mlx5_counter_free(struct rte_eth_dev *dev, uint32_t cnt);
880 int mlx5_counter_query(struct rte_eth_dev *dev, uint32_t cnt,
881                        bool clear, uint64_t *pkts, uint64_t *bytes);
882 int mlx5_flow_dev_dump(struct rte_eth_dev *dev, FILE *file,
883                        struct rte_flow_error *error);
884 void mlx5_flow_rxq_dynf_metadata_set(struct rte_eth_dev *dev);
885 int mlx5_flow_get_aged_flows(struct rte_eth_dev *dev, void **contexts,
886                         uint32_t nb_contexts, struct rte_flow_error *error);
887
888 /* mlx5_mp.c */
889 int mlx5_mp_primary_handle(const struct rte_mp_msg *mp_msg, const void *peer);
890 int mlx5_mp_secondary_handle(const struct rte_mp_msg *mp_msg, const void *peer);
891 void mlx5_mp_req_start_rxtx(struct rte_eth_dev *dev);
892 void mlx5_mp_req_stop_rxtx(struct rte_eth_dev *dev);
893
894 /* mlx5_socket.c */
895
896 int mlx5_pmd_socket_init(void);
897
898 /* mlx5_flow_meter.c */
899
900 int mlx5_flow_meter_ops_get(struct rte_eth_dev *dev, void *arg);
901 struct mlx5_flow_meter *mlx5_flow_meter_find(struct mlx5_priv *priv,
902                                              uint32_t meter_id);
903 struct mlx5_flow_meter *mlx5_flow_meter_attach
904                                         (struct mlx5_priv *priv,
905                                          uint32_t meter_id,
906                                          const struct rte_flow_attr *attr,
907                                          struct rte_flow_error *error);
908 void mlx5_flow_meter_detach(struct mlx5_flow_meter *fm);
909
910 /* mlx5_os.c */
911 struct rte_pci_driver;
912 const char *mlx5_os_get_ctx_device_name(void *ctx);
913 const char *mlx5_os_get_ctx_device_path(void *ctx);
914 const char *mlx5_os_get_dev_device_name(void *dev);
915 uint32_t mlx5_os_get_umem_id(void *umem);
916 int mlx5_os_get_dev_attr(void *ctx, struct mlx5_dev_attr *dev_attr);
917 void mlx5_os_free_shared_dr(struct mlx5_priv *priv);
918 int mlx5_os_open_device(const struct mlx5_dev_spawn_data *spawn,
919                          const struct mlx5_dev_config *config,
920                          struct mlx5_dev_ctx_shared *sh);
921 int mlx5_os_get_pdn(void *pd, uint32_t *pdn);
922 int mlx5_os_pci_probe(struct rte_pci_driver *pci_drv __rte_unused,
923                        struct rte_pci_device *pci_dev);
924 void mlx5_os_dev_shared_handler_install(struct mlx5_dev_ctx_shared *sh);
925 void mlx5_os_dev_shared_handler_uninstall(struct mlx5_dev_ctx_shared *sh);
926 #endif /* RTE_PMD_MLX5_H_ */