drivers/net/mlx5/mlx5.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2015 6WIND S.A.
   3  * Copyright 2015 Mellanox Technologies, Ltd
   4  */
   5
   6 #ifndef RTE_PMD_MLX5_H_
   7 #define RTE_PMD_MLX5_H_
   8
   9 #include <stddef.h>
  10 #include <stdint.h>
  11 #include <limits.h>
  12 #include <net/if.h>
  13 #include <netinet/in.h>
  14 #include <sys/queue.h>
  15
  16 /* Verbs header. */
  17 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
  18 #ifdef PEDANTIC
  19 #pragma GCC diagnostic ignored "-Wpedantic"
  20 #endif
  21 #include <infiniband/verbs.h>
  22 #ifdef PEDANTIC
  23 #pragma GCC diagnostic error "-Wpedantic"
  24 #endif
  25
  26 #include <rte_pci.h>
  27 #include <rte_ether.h>
  28 #include <rte_ethdev_driver.h>
  29 #include <rte_rwlock.h>
  30 #include <rte_interrupts.h>
  31 #include <rte_errno.h>
  32 #include <rte_flow.h>
  33
  34 #include "mlx5_utils.h"
  35 #include "mlx5_mr.h"
  36 #include "mlx5_rxtx.h"
  37 #include "mlx5_autoconf.h"
  38 #include "mlx5_defs.h"
  39
  40 enum {
  41         PCI_VENDOR_ID_MELLANOX = 0x15b3,
  42 };
  43
  44 enum {
  45         PCI_DEVICE_ID_MELLANOX_CONNECTX4 = 0x1013,
  46         PCI_DEVICE_ID_MELLANOX_CONNECTX4VF = 0x1014,
  47         PCI_DEVICE_ID_MELLANOX_CONNECTX4LX = 0x1015,
  48         PCI_DEVICE_ID_MELLANOX_CONNECTX4LXVF = 0x1016,
  49         PCI_DEVICE_ID_MELLANOX_CONNECTX5 = 0x1017,
  50         PCI_DEVICE_ID_MELLANOX_CONNECTX5VF = 0x1018,
  51         PCI_DEVICE_ID_MELLANOX_CONNECTX5EX = 0x1019,
  52         PCI_DEVICE_ID_MELLANOX_CONNECTX5EXVF = 0x101a,
  53         PCI_DEVICE_ID_MELLANOX_CONNECTX5BF = 0xa2d2,
  54         PCI_DEVICE_ID_MELLANOX_CONNECTX5BFVF = 0xa2d3,
  55         PCI_DEVICE_ID_MELLANOX_CONNECTX6 = 0x101b,
  56         PCI_DEVICE_ID_MELLANOX_CONNECTX6VF = 0x101c,
  57 };
  58
  59 /* Request types for IPC. */
  60 enum mlx5_mp_req_type {
  61         MLX5_MP_REQ_VERBS_CMD_FD = 1,
  62         MLX5_MP_REQ_CREATE_MR,
  63         MLX5_MP_REQ_START_RXTX,
  64         MLX5_MP_REQ_STOP_RXTX,
  65 };
  66
  67 /* Pameters for IPC. */
  68 struct mlx5_mp_param {
  69         enum mlx5_mp_req_type type;
  70         int port_id;
  71         int result;
  72         RTE_STD_C11
  73         union {
  74                 uintptr_t addr; /* MLX5_MP_REQ_CREATE_MR */
  75         } args;
  76 };
  77
  78 /** Request timeout for IPC. */
  79 #define MLX5_MP_REQ_TIMEOUT_SEC 5
  80
  81 /** Key string for IPC. */
  82 #define MLX5_MP_NAME "net_mlx5_mp"
  83
  84 /** Switch information returned by mlx5_nl_switch_info(). */
  85 struct mlx5_switch_info {
  86         uint32_t master:1; /**< Master device. */
  87         uint32_t representor:1; /**< Representor device. */
  88         uint32_t port_name_new:1; /**< Rep. port name is in new format. */
  89         int32_t port_name; /**< Representor port name. */
  90         uint64_t switch_id; /**< Switch identifier. */
  91 };
  92
  93 LIST_HEAD(mlx5_dev_list, mlx5_priv);
  94
  95 /* Shared data between primary and secondary processes. */
  96 struct mlx5_shared_data {
  97         rte_spinlock_t lock;
  98         /* Global spinlock for primary and secondary processes. */
  99         int init_done; /* Whether primary has done initialization. */
 100         unsigned int secondary_cnt; /* Number of secondary processes init'd. */
 101         void *uar_base;
 102         /* Reserved UAR address space for TXQ UAR(hw doorbell) mapping. */
 103         struct mlx5_dev_list mem_event_cb_list;
 104         rte_rwlock_t mem_event_rwlock;
 105 };
 106
 107 /* Per-process data structure, not visible to other processes. */
 108 struct mlx5_local_data {
 109         int init_done; /* Whether a secondary has done initialization. */
 110         void *uar_base;
 111         /* Reserved UAR address space for TXQ UAR(hw doorbell) mapping. */
 112 };
 113
 114 extern struct mlx5_shared_data *mlx5_shared_data;
 115
 116 struct mlx5_counter_ctrl {
 117         /* Name of the counter. */
 118         char dpdk_name[RTE_ETH_XSTATS_NAME_SIZE];
 119         /* Name of the counter on the device table. */
 120         char ctr_name[RTE_ETH_XSTATS_NAME_SIZE];
 121         uint32_t ib:1; /**< Nonzero for IB counters. */
 122 };
 123
 124 struct mlx5_xstats_ctrl {
 125         /* Number of device stats. */
 126         uint16_t stats_n;
 127         /* Number of device stats identified by PMD. */
 128         uint16_t  mlx5_stats_n;
 129         /* Index in the device counters table. */
 130         uint16_t dev_table_idx[MLX5_MAX_XSTATS];
 131         uint64_t base[MLX5_MAX_XSTATS];
 132         struct mlx5_counter_ctrl info[MLX5_MAX_XSTATS];
 133 };
 134
 135 struct mlx5_stats_ctrl {
 136         /* Base for imissed counter. */
 137         uint64_t imissed_base;
 138 };
 139
 140 /* devx counter object */
 141 struct mlx5_devx_counter_set {
 142         struct mlx5dv_devx_obj *obj;
 143         int id; /* Flow counter ID */
 144 };
 145
 146 /* Flow list . */
 147 TAILQ_HEAD(mlx5_flows, rte_flow);
 148
 149 /* Default PMD specific parameter value. */
 150 #define MLX5_ARG_UNSET (-1)
 151
 152 /*
 153  * Device configuration structure.
 154  *
 155  * Merged configuration from:
 156  *
 157  *  - Device capabilities,
 158  *  - User device parameters disabled features.
 159  */
 160 struct mlx5_dev_config {
 161         unsigned int hw_csum:1; /* Checksum offload is supported. */
 162         unsigned int hw_vlan_strip:1; /* VLAN stripping is supported. */
 163         unsigned int hw_fcs_strip:1; /* FCS stripping is supported. */
 164         unsigned int hw_padding:1; /* End alignment padding is supported. */
 165         unsigned int vf:1; /* This is a VF. */
 166         unsigned int tunnel_en:1;
 167         /* Whether tunnel stateless offloads are supported. */
 168         unsigned int mpls_en:1; /* MPLS over GRE/UDP is enabled. */
 169         unsigned int cqe_comp:1; /* CQE compression is enabled. */
 170         unsigned int cqe_pad:1; /* CQE padding is enabled. */
 171         unsigned int tso:1; /* Whether TSO is supported. */
 172         unsigned int tx_vec_en:1; /* Tx vector is enabled. */
 173         unsigned int rx_vec_en:1; /* Rx vector is enabled. */
 174         unsigned int mpw_hdr_dseg:1; /* Enable DSEGs in the title WQEBB. */
 175         unsigned int mr_ext_memseg_en:1;
 176         /* Whether memseg should be extended for MR creation. */
 177         unsigned int l3_vxlan_en:1; /* Enable L3 VXLAN flow creation. */
 178         unsigned int vf_nl_en:1; /* Enable Netlink requests in VF mode. */
 179         unsigned int dv_flow_en:1; /* Enable DV flow. */
 180         unsigned int swp:1; /* Tx generic tunnel checksum and TSO offload. */
 181         unsigned int devx:1; /* Whether devx interface is available or not. */
 182         struct {
 183                 unsigned int enabled:1; /* Whether MPRQ is enabled. */
 184                 unsigned int stride_num_n; /* Number of strides. */
 185                 unsigned int min_stride_size_n; /* Min size of a stride. */
 186                 unsigned int max_stride_size_n; /* Max size of a stride. */
 187                 unsigned int max_memcpy_len;
 188                 /* Maximum packet size to memcpy Rx packets. */
 189                 unsigned int min_rxqs_num;
 190                 /* Rx queue count threshold to enable MPRQ. */
 191         } mprq; /* Configurations for Multi-Packet RQ. */
 192         int mps; /* Multi-packet send supported mode. */
 193         unsigned int flow_prio; /* Number of flow priorities. */
 194         unsigned int tso_max_payload_sz; /* Maximum TCP payload for TSO. */
 195         unsigned int ind_table_max_size; /* Maximum indirection table size. */
 196         int txq_inline; /* Maximum packet size for inlining. */
 197         int txqs_inline; /* Queue number threshold for inlining. */
 198         int txqs_vec; /* Queue number threshold for vectorized Tx. */
 199         int inline_max_packet_sz; /* Max packet size for inlining. */
 200 };
 201
 202 /**
 203  * Type of objet being allocated.
 204  */
 205 enum mlx5_verbs_alloc_type {
 206         MLX5_VERBS_ALLOC_TYPE_NONE,
 207         MLX5_VERBS_ALLOC_TYPE_TX_QUEUE,
 208         MLX5_VERBS_ALLOC_TYPE_RX_QUEUE,
 209 };
 210
 211 /**
 212  * Verbs allocator needs a context to know in the callback which kind of
 213  * resources it is allocating.
 214  */
 215 struct mlx5_verbs_alloc_ctx {
 216         enum mlx5_verbs_alloc_type type; /* Kind of object being allocated. */
 217         const void *obj; /* Pointer to the DPDK object. */
 218 };
 219
 220 LIST_HEAD(mlx5_mr_list, mlx5_mr);
 221
 222 /* Flow drop context necessary due to Verbs API. */
 223 struct mlx5_drop {
 224         struct mlx5_hrxq *hrxq; /* Hash Rx queue queue. */
 225         struct mlx5_rxq_ibv *rxq; /* Verbs Rx queue. */
 226 };
 227
 228 struct mlx5_flow_tcf_context;
 229
 230 /* Per port data of shared IB device. */
 231 struct mlx5_ibv_shared_port {
 232         uint32_t ih_port_id;
 233         /*
 234          * Interrupt handler port_id. Used by shared interrupt
 235          * handler to find the corresponding rte_eth device
 236          * by IB port index. If value is equal or greater
 237          * RTE_MAX_ETHPORTS it means there is no subhandler
 238          * installed for specified IB port index.
 239          */
 240 };
 241
 242 /* Table structure. */
 243 struct mlx5_flow_tbl_resource {
 244         void *obj; /**< Pointer to DR table object. */
 245         rte_atomic32_t refcnt; /**< Reference counter. */
 246 };
 247
 248 #define MLX5_MAX_TABLES 1024
 249 #define MLX5_GROUP_FACTOR 1
 250
 251 /*
 252  * Shared Infiniband device context for Master/Representors
 253  * which belong to same IB device with multiple IB ports.
 254  **/
 255 struct mlx5_ibv_shared {
 256         LIST_ENTRY(mlx5_ibv_shared) next;
 257         uint32_t refcnt;
 258         uint32_t devx:1; /* Opened with DV. */
 259         uint32_t max_port; /* Maximal IB device port index. */
 260         struct ibv_context *ctx; /* Verbs/DV context. */
 261         struct ibv_pd *pd; /* Protection Domain. */
 262         char ibdev_name[IBV_SYSFS_NAME_MAX]; /* IB device name. */
 263         char ibdev_path[IBV_SYSFS_PATH_MAX]; /* IB device path for secondary */
 264         struct ibv_device_attr_ex device_attr; /* Device properties. */
 265         /* Shared DV/DR flow data section. */
 266         pthread_mutex_t dv_mutex; /* DV context mutex. */
 267         uint32_t dv_refcnt; /* DV/DR data reference counter. */
 268         void *rx_ns; /* RX Direct Rules name space handle. */
 269         struct mlx5_flow_tbl_resource rx_tbl[MLX5_MAX_TABLES];
 270         /* RX Direct Rules tables. */
 271         void *tx_ns; /* TX Direct Rules name space handle. */
 272         struct mlx5_flow_tbl_resource tx_tbl[MLX5_MAX_TABLES];
 273         /* TX Direct Rules tables/ */
 274         LIST_HEAD(matchers, mlx5_flow_dv_matcher) matchers;
 275         LIST_HEAD(encap_decap, mlx5_flow_dv_encap_decap_resource) encaps_decaps;
 276         LIST_HEAD(modify_cmd, mlx5_flow_dv_modify_hdr_resource) modify_cmds;
 277         LIST_HEAD(tag, mlx5_flow_dv_tag_resource) tags;
 278         LIST_HEAD(jump, mlx5_flow_dv_jump_tbl_resource) jump_tbl;
 279         /* Shared interrupt handler section. */
 280         pthread_mutex_t intr_mutex; /* Interrupt config mutex. */
 281         uint32_t intr_cnt; /* Interrupt handler reference counter. */
 282         struct rte_intr_handle intr_handle; /* Interrupt handler for device. */
 283         struct mlx5_ibv_shared_port port[]; /* per device port data array. */
 284 };
 285
 286 struct mlx5_priv {
 287         LIST_ENTRY(mlx5_priv) mem_event_cb;
 288         /**< Called by memory event callback. */
 289         struct rte_eth_dev_data *dev_data;  /* Pointer to device data. */
 290         struct mlx5_ibv_shared *sh; /* Shared IB device context. */
 291         uint32_t ibv_port; /* IB device port number. */
 292         struct ether_addr mac[MLX5_MAX_MAC_ADDRESSES]; /* MAC addresses. */
 293         BITFIELD_DECLARE(mac_own, uint64_t, MLX5_MAX_MAC_ADDRESSES);
 294         /* Bit-field of MAC addresses owned by the PMD. */
 295         uint16_t vlan_filter[MLX5_MAX_VLAN_IDS]; /* VLAN filters table. */
 296         unsigned int vlan_filter_n; /* Number of configured VLAN filters. */
 297         /* Device properties. */
 298         uint16_t mtu; /* Configured MTU. */
 299         unsigned int isolated:1; /* Whether isolated mode is enabled. */
 300         unsigned int representor:1; /* Device is a port representor. */
 301         unsigned int master:1; /* Device is a E-Switch master. */
 302         unsigned int dr_shared:1; /* DV/DR data is shared. */
 303         uint16_t domain_id; /* Switch domain identifier. */
 304         uint16_t vport_id; /* Associated VF vport index (if any). */
 305         int32_t representor_id; /* Port representor identifier. */
 306         /* RX/TX queues. */
 307         unsigned int rxqs_n; /* RX queues array size. */
 308         unsigned int txqs_n; /* TX queues array size. */
 309         struct mlx5_rxq_data *(*rxqs)[]; /* RX queues. */
 310         struct mlx5_txq_data *(*txqs)[]; /* TX queues. */
 311         struct rte_mempool *mprq_mp; /* Mempool for Multi-Packet RQ. */
 312         struct rte_eth_rss_conf rss_conf; /* RSS configuration. */
 313         unsigned int (*reta_idx)[]; /* RETA index table. */
 314         unsigned int reta_idx_n; /* RETA index size. */
 315         struct mlx5_drop drop_queue; /* Flow drop queues. */
 316         struct mlx5_flows flows; /* RTE Flow rules. */
 317         struct mlx5_flows ctrl_flows; /* Control flow rules. */
 318         LIST_HEAD(counters, mlx5_flow_counter) flow_counters;
 319         /* Flow counters. */
 320         struct {
 321                 uint32_t dev_gen; /* Generation number to flush local caches. */
 322                 rte_rwlock_t rwlock; /* MR Lock. */
 323                 struct mlx5_mr_btree cache; /* Global MR cache table. */
 324                 struct mlx5_mr_list mr_list; /* Registered MR list. */
 325                 struct mlx5_mr_list mr_free_list; /* Freed MR list. */
 326         } mr;
 327         LIST_HEAD(rxq, mlx5_rxq_ctrl) rxqsctrl; /* DPDK Rx queues. */
 328         LIST_HEAD(rxqibv, mlx5_rxq_ibv) rxqsibv; /* Verbs Rx queues. */
 329         LIST_HEAD(hrxq, mlx5_hrxq) hrxqs; /* Verbs Hash Rx queues. */
 330         LIST_HEAD(txq, mlx5_txq_ctrl) txqsctrl; /* DPDK Tx queues. */
 331         LIST_HEAD(txqibv, mlx5_txq_ibv) txqsibv; /* Verbs Tx queues. */
 332         /* Verbs Indirection tables. */
 333         LIST_HEAD(ind_tables, mlx5_ind_table_ibv) ind_tbls;
 334         /* Pointer to next element. */
 335         rte_atomic32_t refcnt; /**< Reference counter. */
 336         struct ibv_flow_action *verbs_action;
 337         /**< Verbs modify header action object. */
 338         uint8_t ft_type; /**< Flow table type, Rx or Tx. */
 339         /* Tags resources cache. */
 340         uint32_t link_speed_capa; /* Link speed capabilities. */
 341         struct mlx5_xstats_ctrl xstats_ctrl; /* Extended stats control. */
 342         struct mlx5_stats_ctrl stats_ctrl; /* Stats control. */
 343         struct mlx5_dev_config config; /* Device configuration. */
 344         struct mlx5_verbs_alloc_ctx verbs_alloc_ctx;
 345         /* Context for Verbs allocator. */
 346         int nl_socket_rdma; /* Netlink socket (NETLINK_RDMA). */
 347         int nl_socket_route; /* Netlink socket (NETLINK_ROUTE). */
 348         uint32_t nl_sn; /* Netlink message sequence number. */
 349 #ifndef RTE_ARCH_64
 350         rte_spinlock_t uar_lock_cq; /* CQs share a common distinct UAR */
 351         rte_spinlock_t uar_lock[MLX5_UAR_PAGE_NUM_MAX];
 352         /* UAR same-page access control required in 32bit implementations. */
 353 #endif
 354         struct mlx5_flow_tcf_context *tcf_context; /* TC flower context. */
 355 };
 356
 357 #define PORT_ID(priv) ((priv)->dev_data->port_id)
 358 #define ETH_DEV(priv) (&rte_eth_devices[PORT_ID(priv)])
 359
 360 /* mlx5.c */
 361
 362 int mlx5_getenv_int(const char *);
 363
 364 /* mlx5_ethdev.c */
 365
 366 int mlx5_get_ifname(const struct rte_eth_dev *dev, char (*ifname)[IF_NAMESIZE]);
 367 int mlx5_get_master_ifname(const char *ibdev_path, char (*ifname)[IF_NAMESIZE]);
 368 unsigned int mlx5_ifindex(const struct rte_eth_dev *dev);
 369 int mlx5_ifreq(const struct rte_eth_dev *dev, int req, struct ifreq *ifr);
 370 int mlx5_get_mtu(struct rte_eth_dev *dev, uint16_t *mtu);
 371 int mlx5_set_flags(struct rte_eth_dev *dev, unsigned int keep,
 372                    unsigned int flags);
 373 int mlx5_dev_configure(struct rte_eth_dev *dev);
 374 void mlx5_dev_infos_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *info);
 375 int mlx5_fw_version_get(struct rte_eth_dev *dev, char *fw_ver, size_t fw_size);
 376 const uint32_t *mlx5_dev_supported_ptypes_get(struct rte_eth_dev *dev);
 377 int mlx5_link_update(struct rte_eth_dev *dev, int wait_to_complete);
 378 int mlx5_force_link_status_change(struct rte_eth_dev *dev, int status);
 379 int mlx5_dev_set_mtu(struct rte_eth_dev *dev, uint16_t mtu);
 380 int mlx5_dev_get_flow_ctrl(struct rte_eth_dev *dev,
 381                            struct rte_eth_fc_conf *fc_conf);
 382 int mlx5_dev_set_flow_ctrl(struct rte_eth_dev *dev,
 383                            struct rte_eth_fc_conf *fc_conf);
 384 int mlx5_ibv_device_to_pci_addr(const struct ibv_device *device,
 385                                 struct rte_pci_addr *pci_addr);
 386 void mlx5_dev_link_status_handler(void *arg);
 387 void mlx5_dev_interrupt_handler(void *arg);
 388 void mlx5_dev_interrupt_handler_uninstall(struct rte_eth_dev *dev);
 389 void mlx5_dev_interrupt_handler_install(struct rte_eth_dev *dev);
 390 int mlx5_set_link_down(struct rte_eth_dev *dev);
 391 int mlx5_set_link_up(struct rte_eth_dev *dev);
 392 int mlx5_is_removed(struct rte_eth_dev *dev);
 393 eth_tx_burst_t mlx5_select_tx_function(struct rte_eth_dev *dev);
 394 eth_rx_burst_t mlx5_select_rx_function(struct rte_eth_dev *dev);
 395 unsigned int mlx5_dev_to_port_id(const struct rte_device *dev,
 396                                  uint16_t *port_list,
 397                                  unsigned int port_list_n);
 398 int mlx5_sysfs_switch_info(unsigned int ifindex,
 399                            struct mlx5_switch_info *info);
 400 bool mlx5_translate_port_name(const char *port_name_in,
 401                               struct mlx5_switch_info *port_info_out);
 402
 403 /* mlx5_mac.c */
 404
 405 int mlx5_get_mac(struct rte_eth_dev *dev, uint8_t (*mac)[ETHER_ADDR_LEN]);
 406 void mlx5_mac_addr_remove(struct rte_eth_dev *dev, uint32_t index);
 407 int mlx5_mac_addr_add(struct rte_eth_dev *dev, struct ether_addr *mac,
 408                       uint32_t index, uint32_t vmdq);
 409 int mlx5_mac_addr_set(struct rte_eth_dev *dev, struct ether_addr *mac_addr);
 410 int mlx5_set_mc_addr_list(struct rte_eth_dev *dev,
 411                           struct ether_addr *mc_addr_set, uint32_t nb_mc_addr);
 412
 413 /* mlx5_rss.c */
 414
 415 int mlx5_rss_hash_update(struct rte_eth_dev *dev,
 416                          struct rte_eth_rss_conf *rss_conf);
 417 int mlx5_rss_hash_conf_get(struct rte_eth_dev *dev,
 418                            struct rte_eth_rss_conf *rss_conf);
 419 int mlx5_rss_reta_index_resize(struct rte_eth_dev *dev, unsigned int reta_size);
 420 int mlx5_dev_rss_reta_query(struct rte_eth_dev *dev,
 421                             struct rte_eth_rss_reta_entry64 *reta_conf,
 422                             uint16_t reta_size);
 423 int mlx5_dev_rss_reta_update(struct rte_eth_dev *dev,
 424                              struct rte_eth_rss_reta_entry64 *reta_conf,
 425                              uint16_t reta_size);
 426
 427 /* mlx5_rxmode.c */
 428
 429 void mlx5_promiscuous_enable(struct rte_eth_dev *dev);
 430 void mlx5_promiscuous_disable(struct rte_eth_dev *dev);
 431 void mlx5_allmulticast_enable(struct rte_eth_dev *dev);
 432 void mlx5_allmulticast_disable(struct rte_eth_dev *dev);
 433
 434 /* mlx5_stats.c */
 435
 436 void mlx5_stats_init(struct rte_eth_dev *dev);
 437 int mlx5_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats);
 438 void mlx5_stats_reset(struct rte_eth_dev *dev);
 439 int mlx5_xstats_get(struct rte_eth_dev *dev, struct rte_eth_xstat *stats,
 440                     unsigned int n);
 441 void mlx5_xstats_reset(struct rte_eth_dev *dev);
 442 int mlx5_xstats_get_names(struct rte_eth_dev *dev __rte_unused,
 443                           struct rte_eth_xstat_name *xstats_names,
 444                           unsigned int n);
 445
 446 /* mlx5_vlan.c */
 447
 448 int mlx5_vlan_filter_set(struct rte_eth_dev *dev, uint16_t vlan_id, int on);
 449 void mlx5_vlan_strip_queue_set(struct rte_eth_dev *dev, uint16_t queue, int on);
 450 int mlx5_vlan_offload_set(struct rte_eth_dev *dev, int mask);
 451
 452 /* mlx5_trigger.c */
 453
 454 int mlx5_dev_start(struct rte_eth_dev *dev);
 455 void mlx5_dev_stop(struct rte_eth_dev *dev);
 456 int mlx5_traffic_enable(struct rte_eth_dev *dev);
 457 void mlx5_traffic_disable(struct rte_eth_dev *dev);
 458 int mlx5_traffic_restart(struct rte_eth_dev *dev);
 459
 460 /* mlx5_flow.c */
 461
 462 int mlx5_flow_discover_priorities(struct rte_eth_dev *dev);
 463 void mlx5_flow_print(struct rte_flow *flow);
 464 int mlx5_flow_validate(struct rte_eth_dev *dev,
 465                        const struct rte_flow_attr *attr,
 466                        const struct rte_flow_item items[],
 467                        const struct rte_flow_action actions[],
 468                        struct rte_flow_error *error);
 469 struct rte_flow *mlx5_flow_create(struct rte_eth_dev *dev,
 470                                   const struct rte_flow_attr *attr,
 471                                   const struct rte_flow_item items[],
 472                                   const struct rte_flow_action actions[],
 473                                   struct rte_flow_error *error);
 474 int mlx5_flow_destroy(struct rte_eth_dev *dev, struct rte_flow *flow,
 475                       struct rte_flow_error *error);
 476 void mlx5_flow_list_flush(struct rte_eth_dev *dev, struct mlx5_flows *list);
 477 int mlx5_flow_flush(struct rte_eth_dev *dev, struct rte_flow_error *error);
 478 int mlx5_flow_query(struct rte_eth_dev *dev, struct rte_flow *flow,
 479                     const struct rte_flow_action *action, void *data,
 480                     struct rte_flow_error *error);
 481 int mlx5_flow_isolate(struct rte_eth_dev *dev, int enable,
 482                       struct rte_flow_error *error);
 483 int mlx5_dev_filter_ctrl(struct rte_eth_dev *dev,
 484                          enum rte_filter_type filter_type,
 485                          enum rte_filter_op filter_op,
 486                          void *arg);
 487 int mlx5_flow_start(struct rte_eth_dev *dev, struct mlx5_flows *list);
 488 void mlx5_flow_stop(struct rte_eth_dev *dev, struct mlx5_flows *list);
 489 int mlx5_flow_verify(struct rte_eth_dev *dev);
 490 int mlx5_ctrl_flow_vlan(struct rte_eth_dev *dev,
 491                         struct rte_flow_item_eth *eth_spec,
 492                         struct rte_flow_item_eth *eth_mask,
 493                         struct rte_flow_item_vlan *vlan_spec,
 494                         struct rte_flow_item_vlan *vlan_mask);
 495 int mlx5_ctrl_flow(struct rte_eth_dev *dev,
 496                    struct rte_flow_item_eth *eth_spec,
 497                    struct rte_flow_item_eth *eth_mask);
 498 int mlx5_flow_create_drop_queue(struct rte_eth_dev *dev);
 499 void mlx5_flow_delete_drop_queue(struct rte_eth_dev *dev);
 500
 501 /* mlx5_mp.c */
 502 void mlx5_mp_req_start_rxtx(struct rte_eth_dev *dev);
 503 void mlx5_mp_req_stop_rxtx(struct rte_eth_dev *dev);
 504 int mlx5_mp_req_mr_create(struct rte_eth_dev *dev, uintptr_t addr);
 505 int mlx5_mp_req_verbs_cmd_fd(struct rte_eth_dev *dev);
 506 void mlx5_mp_init_primary(void);
 507 void mlx5_mp_uninit_primary(void);
 508 void mlx5_mp_init_secondary(void);
 509 void mlx5_mp_uninit_secondary(void);
 510
 511 /* mlx5_nl.c */
 512
 513 int mlx5_nl_init(int protocol);
 514 int mlx5_nl_mac_addr_add(struct rte_eth_dev *dev, struct ether_addr *mac,
 515                          uint32_t index);
 516 int mlx5_nl_mac_addr_remove(struct rte_eth_dev *dev, struct ether_addr *mac,
 517                             uint32_t index);
 518 void mlx5_nl_mac_addr_sync(struct rte_eth_dev *dev);
 519 void mlx5_nl_mac_addr_flush(struct rte_eth_dev *dev);
 520 int mlx5_nl_promisc(struct rte_eth_dev *dev, int enable);
 521 int mlx5_nl_allmulti(struct rte_eth_dev *dev, int enable);
 522 unsigned int mlx5_nl_portnum(int nl, const char *name);
 523 unsigned int mlx5_nl_ifindex(int nl, const char *name, uint32_t pindex);
 524 int mlx5_nl_switch_info(int nl, unsigned int ifindex,
 525                         struct mlx5_switch_info *info);
 526
 527 /* mlx5_devx_cmds.c */
 528
 529 int mlx5_devx_cmd_flow_counter_alloc(struct ibv_context *ctx,
 530                                      struct mlx5_devx_counter_set *dcx);
 531 int mlx5_devx_cmd_flow_counter_free(struct mlx5dv_devx_obj *obj);
 532 int mlx5_devx_cmd_flow_counter_query(struct mlx5_devx_counter_set *dcx,
 533                                      int clear,
 534                                      uint64_t *pkts, uint64_t *bytes);
 535 #endif /* RTE_PMD_MLX5_H_ */