net/mlx5: change verbs counter allocator to indexed
[dpdk.git] / drivers / net / mlx5 / mlx5.h
1 /* SPDX-License-Identifier: BSD-3-Clause
2  * Copyright 2015 6WIND S.A.
3  * Copyright 2015 Mellanox Technologies, Ltd
4  */
5
6 #ifndef RTE_PMD_MLX5_H_
7 #define RTE_PMD_MLX5_H_
8
9 #include <stddef.h>
10 #include <stdbool.h>
11 #include <stdint.h>
12 #include <limits.h>
13 #include <net/if.h>
14 #include <netinet/in.h>
15 #include <sys/queue.h>
16
17 /* Verbs header. */
18 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
19 #ifdef PEDANTIC
20 #pragma GCC diagnostic ignored "-Wpedantic"
21 #endif
22 #include <infiniband/verbs.h>
23 #ifdef PEDANTIC
24 #pragma GCC diagnostic error "-Wpedantic"
25 #endif
26
27 #include <rte_pci.h>
28 #include <rte_ether.h>
29 #include <rte_ethdev_driver.h>
30 #include <rte_rwlock.h>
31 #include <rte_interrupts.h>
32 #include <rte_errno.h>
33 #include <rte_flow.h>
34
35 #include <mlx5_glue.h>
36 #include <mlx5_devx_cmds.h>
37 #include <mlx5_prm.h>
38 #include <mlx5_nl.h>
39
40 #include "mlx5_defs.h"
41 #include "mlx5_utils.h"
42 #include "mlx5_mr.h"
43 #include "mlx5_autoconf.h"
44
45 /* Request types for IPC. */
46 enum mlx5_mp_req_type {
47         MLX5_MP_REQ_VERBS_CMD_FD = 1,
48         MLX5_MP_REQ_CREATE_MR,
49         MLX5_MP_REQ_START_RXTX,
50         MLX5_MP_REQ_STOP_RXTX,
51         MLX5_MP_REQ_QUEUE_STATE_MODIFY,
52 };
53
54 struct mlx5_mp_arg_queue_state_modify {
55         uint8_t is_wq; /* Set if WQ. */
56         uint16_t queue_id; /* DPDK queue ID. */
57         enum ibv_wq_state state; /* WQ requested state. */
58 };
59
60 /* Pameters for IPC. */
61 struct mlx5_mp_param {
62         enum mlx5_mp_req_type type;
63         int port_id;
64         int result;
65         RTE_STD_C11
66         union {
67                 uintptr_t addr; /* MLX5_MP_REQ_CREATE_MR */
68                 struct mlx5_mp_arg_queue_state_modify state_modify;
69                 /* MLX5_MP_REQ_QUEUE_STATE_MODIFY */
70         } args;
71 };
72
73 /** Request timeout for IPC. */
74 #define MLX5_MP_REQ_TIMEOUT_SEC 5
75
76 /** Key string for IPC. */
77 #define MLX5_MP_NAME "net_mlx5_mp"
78
79
80 LIST_HEAD(mlx5_dev_list, mlx5_ibv_shared);
81
82 /* Shared data between primary and secondary processes. */
83 struct mlx5_shared_data {
84         rte_spinlock_t lock;
85         /* Global spinlock for primary and secondary processes. */
86         int init_done; /* Whether primary has done initialization. */
87         unsigned int secondary_cnt; /* Number of secondary processes init'd. */
88         struct mlx5_dev_list mem_event_cb_list;
89         rte_rwlock_t mem_event_rwlock;
90 };
91
92 /* Per-process data structure, not visible to other processes. */
93 struct mlx5_local_data {
94         int init_done; /* Whether a secondary has done initialization. */
95 };
96
97 extern struct mlx5_shared_data *mlx5_shared_data;
98
99 struct mlx5_counter_ctrl {
100         /* Name of the counter. */
101         char dpdk_name[RTE_ETH_XSTATS_NAME_SIZE];
102         /* Name of the counter on the device table. */
103         char ctr_name[RTE_ETH_XSTATS_NAME_SIZE];
104         uint32_t ib:1; /**< Nonzero for IB counters. */
105 };
106
107 struct mlx5_xstats_ctrl {
108         /* Number of device stats. */
109         uint16_t stats_n;
110         /* Number of device stats identified by PMD. */
111         uint16_t  mlx5_stats_n;
112         /* Index in the device counters table. */
113         uint16_t dev_table_idx[MLX5_MAX_XSTATS];
114         uint64_t base[MLX5_MAX_XSTATS];
115         uint64_t xstats[MLX5_MAX_XSTATS];
116         uint64_t hw_stats[MLX5_MAX_XSTATS];
117         struct mlx5_counter_ctrl info[MLX5_MAX_XSTATS];
118 };
119
120 struct mlx5_stats_ctrl {
121         /* Base for imissed counter. */
122         uint64_t imissed_base;
123         uint64_t imissed;
124 };
125
126 /* Flow list . */
127 TAILQ_HEAD(mlx5_flows, rte_flow);
128
129 /* Default PMD specific parameter value. */
130 #define MLX5_ARG_UNSET (-1)
131
132 #define MLX5_LRO_SUPPORTED(dev) \
133         (((struct mlx5_priv *)((dev)->data->dev_private))->config.lro.supported)
134
135 /* Maximal size of coalesced segment for LRO is set in chunks of 256 Bytes. */
136 #define MLX5_LRO_SEG_CHUNK_SIZE 256u
137
138 /* Maximal size of aggregated LRO packet. */
139 #define MLX5_MAX_LRO_SIZE (UINT8_MAX * MLX5_LRO_SEG_CHUNK_SIZE)
140
141 /* LRO configurations structure. */
142 struct mlx5_lro_config {
143         uint32_t supported:1; /* Whether LRO is supported. */
144         uint32_t timeout; /* User configuration. */
145 };
146
147 /*
148  * Device configuration structure.
149  *
150  * Merged configuration from:
151  *
152  *  - Device capabilities,
153  *  - User device parameters disabled features.
154  */
155 struct mlx5_dev_config {
156         unsigned int hw_csum:1; /* Checksum offload is supported. */
157         unsigned int hw_vlan_strip:1; /* VLAN stripping is supported. */
158         unsigned int hw_vlan_insert:1; /* VLAN insertion in WQE is supported. */
159         unsigned int hw_fcs_strip:1; /* FCS stripping is supported. */
160         unsigned int hw_padding:1; /* End alignment padding is supported. */
161         unsigned int vf:1; /* This is a VF. */
162         unsigned int tunnel_en:1;
163         /* Whether tunnel stateless offloads are supported. */
164         unsigned int mpls_en:1; /* MPLS over GRE/UDP is enabled. */
165         unsigned int cqe_comp:1; /* CQE compression is enabled. */
166         unsigned int cqe_pad:1; /* CQE padding is enabled. */
167         unsigned int tso:1; /* Whether TSO is supported. */
168         unsigned int rx_vec_en:1; /* Rx vector is enabled. */
169         unsigned int mr_ext_memseg_en:1;
170         /* Whether memseg should be extended for MR creation. */
171         unsigned int l3_vxlan_en:1; /* Enable L3 VXLAN flow creation. */
172         unsigned int vf_nl_en:1; /* Enable Netlink requests in VF mode. */
173         unsigned int dv_esw_en:1; /* Enable E-Switch DV flow. */
174         unsigned int dv_flow_en:1; /* Enable DV flow. */
175         unsigned int dv_xmeta_en:2; /* Enable extensive flow metadata. */
176         unsigned int swp:1; /* Tx generic tunnel checksum and TSO offload. */
177         unsigned int devx:1; /* Whether devx interface is available or not. */
178         unsigned int dest_tir:1; /* Whether advanced DR API is available. */
179         struct {
180                 unsigned int enabled:1; /* Whether MPRQ is enabled. */
181                 unsigned int stride_num_n; /* Number of strides. */
182                 unsigned int min_stride_size_n; /* Min size of a stride. */
183                 unsigned int max_stride_size_n; /* Max size of a stride. */
184                 unsigned int max_memcpy_len;
185                 /* Maximum packet size to memcpy Rx packets. */
186                 unsigned int min_rxqs_num;
187                 /* Rx queue count threshold to enable MPRQ. */
188         } mprq; /* Configurations for Multi-Packet RQ. */
189         int mps; /* Multi-packet send supported mode. */
190         int dbnc; /* Skip doorbell register write barrier. */
191         unsigned int flow_prio; /* Number of flow priorities. */
192         enum modify_reg flow_mreg_c[MLX5_MREG_C_NUM];
193         /* Availibility of mreg_c's. */
194         unsigned int tso_max_payload_sz; /* Maximum TCP payload for TSO. */
195         unsigned int ind_table_max_size; /* Maximum indirection table size. */
196         unsigned int max_dump_files_num; /* Maximum dump files per queue. */
197         unsigned int log_hp_size; /* Single hairpin queue data size in total. */
198         int txqs_inline; /* Queue number threshold for inlining. */
199         int txq_inline_min; /* Minimal amount of data bytes to inline. */
200         int txq_inline_max; /* Max packet size for inlining with SEND. */
201         int txq_inline_mpw; /* Max packet size for inlining with eMPW. */
202         struct mlx5_hca_attr hca_attr; /* HCA attributes. */
203         struct mlx5_lro_config lro; /* LRO configuration. */
204 };
205
206
207 /**
208  * Type of object being allocated.
209  */
210 enum mlx5_verbs_alloc_type {
211         MLX5_VERBS_ALLOC_TYPE_NONE,
212         MLX5_VERBS_ALLOC_TYPE_TX_QUEUE,
213         MLX5_VERBS_ALLOC_TYPE_RX_QUEUE,
214 };
215
216 /* Structure for VF VLAN workaround. */
217 struct mlx5_vf_vlan {
218         uint32_t tag:12;
219         uint32_t created:1;
220 };
221
222 /**
223  * Verbs allocator needs a context to know in the callback which kind of
224  * resources it is allocating.
225  */
226 struct mlx5_verbs_alloc_ctx {
227         enum mlx5_verbs_alloc_type type; /* Kind of object being allocated. */
228         const void *obj; /* Pointer to the DPDK object. */
229 };
230
231 LIST_HEAD(mlx5_mr_list, mlx5_mr);
232
233 /* Flow drop context necessary due to Verbs API. */
234 struct mlx5_drop {
235         struct mlx5_hrxq *hrxq; /* Hash Rx queue queue. */
236         struct mlx5_rxq_obj *rxq; /* Rx queue object. */
237 };
238
239 #define MLX5_COUNTERS_PER_POOL 512
240 #define MLX5_MAX_PENDING_QUERIES 4
241 #define MLX5_CNT_CONTAINER_RESIZE 64
242 /*
243  * The pool index and offset of counter in the pool array makes up the
244  * counter index. In case the counter is from pool 0 and offset 0, it
245  * should plus 1 to avoid index 0, since 0 means invalid counter index
246  * currently.
247  */
248 #define MLX5_MAKE_CNT_IDX(pi, offset) \
249         ((pi) * MLX5_COUNTERS_PER_POOL + (offset) + 1)
250
251 struct mlx5_flow_counter_pool;
252
253 struct flow_counter_stats {
254         uint64_t hits;
255         uint64_t bytes;
256 };
257
258 /* Counters information. */
259 struct mlx5_flow_counter {
260         TAILQ_ENTRY(mlx5_flow_counter) next;
261         /**< Pointer to the next flow counter structure. */
262         uint32_t shared:1; /**< Share counter ID with other flow rules. */
263         uint32_t batch: 1;
264         /**< Whether the counter was allocated by batch command. */
265         uint32_t ref_cnt:30; /**< Reference counter. */
266         uint32_t id; /**< Counter ID. */
267         union {  /**< Holds the counters for the rule. */
268 #if defined(HAVE_IBV_DEVICE_COUNTERS_SET_V42)
269                 struct ibv_counter_set *cs;
270 #elif defined(HAVE_IBV_DEVICE_COUNTERS_SET_V45)
271                 struct ibv_counters *cs;
272 #endif
273                 struct mlx5_devx_obj *dcs; /**< Counter Devx object. */
274                 struct mlx5_flow_counter_pool *pool; /**< The counter pool. */
275         };
276         union {
277                 uint64_t hits; /**< Reset value of hits packets. */
278                 int64_t query_gen; /**< Generation of the last release. */
279         };
280         uint64_t bytes; /**< Reset value of bytes. */
281         void *action; /**< Pointer to the dv action. */
282 };
283
284 TAILQ_HEAD(mlx5_counters, mlx5_flow_counter);
285
286 /* Counter pool structure - query is in pool resolution. */
287 struct mlx5_flow_counter_pool {
288         TAILQ_ENTRY(mlx5_flow_counter_pool) next;
289         struct mlx5_counters counters; /* Free counter list. */
290         union {
291                 struct mlx5_devx_obj *min_dcs;
292                 rte_atomic64_t a64_dcs;
293         };
294         /* The devx object of the minimum counter ID. */
295         rte_atomic64_t start_query_gen; /* Query start round. */
296         rte_atomic64_t end_query_gen; /* Query end round. */
297         uint32_t n_counters: 16; /* Number of devx allocated counters. */
298         rte_spinlock_t sl; /* The pool lock. */
299         struct mlx5_counter_stats_raw *raw;
300         struct mlx5_counter_stats_raw *raw_hw; /* The raw on HW working. */
301         struct mlx5_flow_counter counters_raw[]; /* The pool counters memory. */
302 };
303
304 struct mlx5_counter_stats_raw;
305
306 /* Memory management structure for group of counter statistics raws. */
307 struct mlx5_counter_stats_mem_mng {
308         LIST_ENTRY(mlx5_counter_stats_mem_mng) next;
309         struct mlx5_counter_stats_raw *raws;
310         struct mlx5_devx_obj *dm;
311         struct mlx5dv_devx_umem *umem;
312 };
313
314 /* Raw memory structure for the counter statistics values of a pool. */
315 struct mlx5_counter_stats_raw {
316         LIST_ENTRY(mlx5_counter_stats_raw) next;
317         int min_dcs_id;
318         struct mlx5_counter_stats_mem_mng *mem_mng;
319         volatile struct flow_counter_stats *data;
320 };
321
322 TAILQ_HEAD(mlx5_counter_pools, mlx5_flow_counter_pool);
323
324 /* Container structure for counter pools. */
325 struct mlx5_pools_container {
326         rte_atomic16_t n_valid; /* Number of valid pools. */
327         uint16_t n; /* Number of pools. */
328         struct mlx5_counter_pools pool_list; /* Counter pool list. */
329         struct mlx5_flow_counter_pool **pools; /* Counter pool array. */
330         struct mlx5_counter_stats_mem_mng *init_mem_mng;
331         /* Hold the memory management for the next allocated pools raws. */
332 };
333
334 /* Counter global management structure. */
335 struct mlx5_flow_counter_mng {
336         uint8_t mhi[2]; /* master \ host container index. */
337         struct mlx5_pools_container ccont[2 * 2];
338         /* 2 containers for single and for batch for double-buffer. */
339         struct mlx5_counters flow_counters; /* Legacy flow counter list. */
340         uint8_t pending_queries;
341         uint8_t batch;
342         uint16_t pool_index;
343         uint8_t query_thread_on;
344         LIST_HEAD(mem_mngs, mlx5_counter_stats_mem_mng) mem_mngs;
345         LIST_HEAD(stat_raws, mlx5_counter_stats_raw) free_stat_raws;
346 };
347
348 /* Per port data of shared IB device. */
349 struct mlx5_ibv_shared_port {
350         uint32_t ih_port_id;
351         uint32_t devx_ih_port_id;
352         /*
353          * Interrupt handler port_id. Used by shared interrupt
354          * handler to find the corresponding rte_eth device
355          * by IB port index. If value is equal or greater
356          * RTE_MAX_ETHPORTS it means there is no subhandler
357          * installed for specified IB port index.
358          */
359 };
360
361 /* Table key of the hash organization. */
362 union mlx5_flow_tbl_key {
363         struct {
364                 /* Table ID should be at the lowest address. */
365                 uint32_t table_id;      /**< ID of the table. */
366                 uint16_t reserved;      /**< must be zero for comparison. */
367                 uint8_t domain;         /**< 1 - FDB, 0 - NIC TX/RX. */
368                 uint8_t direction;      /**< 1 - egress, 0 - ingress. */
369         };
370         uint64_t v64;                   /**< full 64bits value of key */
371 };
372
373 /* Table structure. */
374 struct mlx5_flow_tbl_resource {
375         void *obj; /**< Pointer to DR table object. */
376         rte_atomic32_t refcnt; /**< Reference counter. */
377 };
378
379 #define MLX5_MAX_TABLES UINT16_MAX
380 #define MLX5_FLOW_TABLE_LEVEL_METER (UINT16_MAX - 3)
381 #define MLX5_FLOW_TABLE_LEVEL_SUFFIX (UINT16_MAX - 2)
382 #define MLX5_HAIRPIN_TX_TABLE (UINT16_MAX - 1)
383 /* Reserve the last two tables for metadata register copy. */
384 #define MLX5_FLOW_MREG_ACT_TABLE_GROUP (MLX5_MAX_TABLES - 1)
385 #define MLX5_FLOW_MREG_CP_TABLE_GROUP (MLX5_MAX_TABLES - 2)
386 /* Tables for metering splits should be added here. */
387 #define MLX5_MAX_TABLES_EXTERNAL (MLX5_MAX_TABLES - 3)
388 #define MLX5_MAX_TABLES_FDB UINT16_MAX
389
390 #define MLX5_DBR_PAGE_SIZE 4096 /* Must be >= 512. */
391 #define MLX5_DBR_SIZE 8
392 #define MLX5_DBR_PER_PAGE (MLX5_DBR_PAGE_SIZE / MLX5_DBR_SIZE)
393 #define MLX5_DBR_BITMAP_SIZE (MLX5_DBR_PER_PAGE / 64)
394
395 struct mlx5_devx_dbr_page {
396         /* Door-bell records, must be first member in structure. */
397         uint8_t dbrs[MLX5_DBR_PAGE_SIZE];
398         LIST_ENTRY(mlx5_devx_dbr_page) next; /* Pointer to the next element. */
399         struct mlx5dv_devx_umem *umem;
400         uint32_t dbr_count; /* Number of door-bell records in use. */
401         /* 1 bit marks matching door-bell is in use. */
402         uint64_t dbr_bitmap[MLX5_DBR_BITMAP_SIZE];
403 };
404
405 /* ID generation structure. */
406 struct mlx5_flow_id_pool {
407         uint32_t *free_arr; /**< Pointer to the a array of free values. */
408         uint32_t base_index;
409         /**< The next index that can be used without any free elements. */
410         uint32_t *curr; /**< Pointer to the index to pop. */
411         uint32_t *last; /**< Pointer to the last element in the empty arrray. */
412         uint32_t max_id; /**< Maximum id can be allocated from the pool. */
413 };
414
415 /*
416  * Shared Infiniband device context for Master/Representors
417  * which belong to same IB device with multiple IB ports.
418  **/
419 struct mlx5_ibv_shared {
420         LIST_ENTRY(mlx5_ibv_shared) next;
421         uint32_t refcnt;
422         uint32_t devx:1; /* Opened with DV. */
423         uint32_t max_port; /* Maximal IB device port index. */
424         struct ibv_context *ctx; /* Verbs/DV context. */
425         struct ibv_pd *pd; /* Protection Domain. */
426         uint32_t pdn; /* Protection Domain number. */
427         uint32_t tdn; /* Transport Domain number. */
428         char ibdev_name[IBV_SYSFS_NAME_MAX]; /* IB device name. */
429         char ibdev_path[IBV_SYSFS_PATH_MAX]; /* IB device path for secondary */
430         struct ibv_device_attr_ex device_attr; /* Device properties. */
431         LIST_ENTRY(mlx5_ibv_shared) mem_event_cb;
432         /**< Called by memory event callback. */
433         struct {
434                 uint32_t dev_gen; /* Generation number to flush local caches. */
435                 rte_rwlock_t rwlock; /* MR Lock. */
436                 struct mlx5_mr_btree cache; /* Global MR cache table. */
437                 struct mlx5_mr_list mr_list; /* Registered MR list. */
438                 struct mlx5_mr_list mr_free_list; /* Freed MR list. */
439         } mr;
440         /* Shared DV/DR flow data section. */
441         pthread_mutex_t dv_mutex; /* DV context mutex. */
442         uint32_t dv_meta_mask; /* flow META metadata supported mask. */
443         uint32_t dv_mark_mask; /* flow MARK metadata supported mask. */
444         uint32_t dv_regc0_mask; /* available bits of metatada reg_c[0]. */
445         uint32_t dv_refcnt; /* DV/DR data reference counter. */
446         void *fdb_domain; /* FDB Direct Rules name space handle. */
447         struct mlx5_flow_tbl_resource *fdb_mtr_sfx_tbl;
448         /* FDB meter suffix rules table. */
449         void *rx_domain; /* RX Direct Rules name space handle. */
450         struct mlx5_flow_tbl_resource *rx_mtr_sfx_tbl;
451         /* RX meter suffix rules table. */
452         void *tx_domain; /* TX Direct Rules name space handle. */
453         struct mlx5_flow_tbl_resource *tx_mtr_sfx_tbl;
454         /* TX meter suffix rules table. */
455         struct mlx5_hlist *flow_tbls;
456         /* Direct Rules tables for FDB, NIC TX+RX */
457         void *esw_drop_action; /* Pointer to DR E-Switch drop action. */
458         void *pop_vlan_action; /* Pointer to DR pop VLAN action. */
459         LIST_HEAD(encap_decap, mlx5_flow_dv_encap_decap_resource) encaps_decaps;
460         LIST_HEAD(modify_cmd, mlx5_flow_dv_modify_hdr_resource) modify_cmds;
461         struct mlx5_hlist *tag_table;
462         LIST_HEAD(port_id_action_list, mlx5_flow_dv_port_id_action_resource)
463                 port_id_action_list; /* List of port ID actions. */
464         LIST_HEAD(push_vlan_action_list, mlx5_flow_dv_push_vlan_action_resource)
465                 push_vlan_action_list; /* List of push VLAN actions. */
466         struct mlx5_flow_counter_mng cmng; /* Counters management structure. */
467         /* Shared interrupt handler section. */
468         pthread_mutex_t intr_mutex; /* Interrupt config mutex. */
469         uint32_t intr_cnt; /* Interrupt handler reference counter. */
470         struct rte_intr_handle intr_handle; /* Interrupt handler for device. */
471         uint32_t devx_intr_cnt; /* Devx interrupt handler reference counter. */
472         struct rte_intr_handle intr_handle_devx; /* DEVX interrupt handler. */
473         struct mlx5dv_devx_cmd_comp *devx_comp; /* DEVX async comp obj. */
474         struct mlx5_devx_obj *tis; /* TIS object. */
475         struct mlx5_devx_obj *td; /* Transport domain. */
476         struct mlx5_flow_id_pool *flow_id_pool; /* Flow ID pool. */
477         struct mlx5_ibv_shared_port port[]; /* per device port data array. */
478 };
479
480 /* Per-process private structure. */
481 struct mlx5_proc_priv {
482         size_t uar_table_sz;
483         /* Size of UAR register table. */
484         void *uar_table[];
485         /* Table of UAR registers for each process. */
486 };
487
488 /* MTR profile list. */
489 TAILQ_HEAD(mlx5_mtr_profiles, mlx5_flow_meter_profile);
490 /* MTR list. */
491 TAILQ_HEAD(mlx5_flow_meters, mlx5_flow_meter);
492
493 #define MLX5_PROC_PRIV(port_id) \
494         ((struct mlx5_proc_priv *)rte_eth_devices[port_id].process_private)
495
496 struct mlx5_priv {
497         struct rte_eth_dev_data *dev_data;  /* Pointer to device data. */
498         struct mlx5_ibv_shared *sh; /* Shared IB device context. */
499         uint32_t ibv_port; /* IB device port number. */
500         struct rte_pci_device *pci_dev; /* Backend PCI device. */
501         struct rte_ether_addr mac[MLX5_MAX_MAC_ADDRESSES]; /* MAC addresses. */
502         BITFIELD_DECLARE(mac_own, uint64_t, MLX5_MAX_MAC_ADDRESSES);
503         /* Bit-field of MAC addresses owned by the PMD. */
504         uint16_t vlan_filter[MLX5_MAX_VLAN_IDS]; /* VLAN filters table. */
505         unsigned int vlan_filter_n; /* Number of configured VLAN filters. */
506         /* Device properties. */
507         uint16_t mtu; /* Configured MTU. */
508         unsigned int isolated:1; /* Whether isolated mode is enabled. */
509         unsigned int representor:1; /* Device is a port representor. */
510         unsigned int master:1; /* Device is a E-Switch master. */
511         unsigned int dr_shared:1; /* DV/DR data is shared. */
512         unsigned int counter_fallback:1; /* Use counter fallback management. */
513         unsigned int mtr_en:1; /* Whether support meter. */
514         unsigned int mtr_reg_share:1; /* Whether support meter REG_C share. */
515         uint16_t domain_id; /* Switch domain identifier. */
516         uint16_t vport_id; /* Associated VF vport index (if any). */
517         uint32_t vport_meta_tag; /* Used for vport index match ove VF LAG. */
518         uint32_t vport_meta_mask; /* Used for vport index field match mask. */
519         int32_t representor_id; /* Port representor identifier. */
520         int32_t pf_bond; /* >=0 means PF index in bonding configuration. */
521         unsigned int if_index; /* Associated kernel network device index. */
522         /* RX/TX queues. */
523         unsigned int rxqs_n; /* RX queues array size. */
524         unsigned int txqs_n; /* TX queues array size. */
525         struct mlx5_rxq_data *(*rxqs)[]; /* RX queues. */
526         struct mlx5_txq_data *(*txqs)[]; /* TX queues. */
527         struct rte_mempool *mprq_mp; /* Mempool for Multi-Packet RQ. */
528         struct rte_eth_rss_conf rss_conf; /* RSS configuration. */
529         unsigned int (*reta_idx)[]; /* RETA index table. */
530         unsigned int reta_idx_n; /* RETA index size. */
531         struct mlx5_drop drop_queue; /* Flow drop queues. */
532         struct mlx5_flows flows; /* RTE Flow rules. */
533         struct mlx5_flows ctrl_flows; /* Control flow rules. */
534         void *inter_flows; /* Intermediate resources for flow creation. */
535         int flow_idx; /* Intermediate device flow index. */
536         LIST_HEAD(rxq, mlx5_rxq_ctrl) rxqsctrl; /* DPDK Rx queues. */
537         LIST_HEAD(rxqobj, mlx5_rxq_obj) rxqsobj; /* Verbs/DevX Rx queues. */
538         LIST_HEAD(hrxq, mlx5_hrxq) hrxqs; /* Verbs Hash Rx queues. */
539         LIST_HEAD(txq, mlx5_txq_ctrl) txqsctrl; /* DPDK Tx queues. */
540         LIST_HEAD(txqobj, mlx5_txq_obj) txqsobj; /* Verbs/DevX Tx queues. */
541         /* Indirection tables. */
542         LIST_HEAD(ind_tables, mlx5_ind_table_obj) ind_tbls;
543         /* Pointer to next element. */
544         rte_atomic32_t refcnt; /**< Reference counter. */
545         struct ibv_flow_action *verbs_action;
546         /**< Verbs modify header action object. */
547         uint8_t ft_type; /**< Flow table type, Rx or Tx. */
548         uint8_t max_lro_msg_size;
549         /* Tags resources cache. */
550         uint32_t link_speed_capa; /* Link speed capabilities. */
551         struct mlx5_xstats_ctrl xstats_ctrl; /* Extended stats control. */
552         struct mlx5_stats_ctrl stats_ctrl; /* Stats control. */
553         struct mlx5_dev_config config; /* Device configuration. */
554         struct mlx5_verbs_alloc_ctx verbs_alloc_ctx;
555         /* Context for Verbs allocator. */
556         int nl_socket_rdma; /* Netlink socket (NETLINK_RDMA). */
557         int nl_socket_route; /* Netlink socket (NETLINK_ROUTE). */
558         LIST_HEAD(dbrpage, mlx5_devx_dbr_page) dbrpgs; /* Door-bell pages. */
559         struct mlx5_nl_vlan_vmwa_context *vmwa_context; /* VLAN WA context. */
560         struct mlx5_flow_id_pool *qrss_id_pool;
561         struct mlx5_hlist *mreg_cp_tbl;
562         /* Hash table of Rx metadata register copy table. */
563         uint8_t mtr_sfx_reg; /* Meter prefix-suffix flow match REG_C. */
564         uint8_t mtr_color_reg; /* Meter color match REG_C. */
565         struct mlx5_mtr_profiles flow_meter_profiles; /* MTR profile list. */
566         struct mlx5_flow_meters flow_meters; /* MTR list. */
567 #ifndef RTE_ARCH_64
568         rte_spinlock_t uar_lock_cq; /* CQs share a common distinct UAR */
569         rte_spinlock_t uar_lock[MLX5_UAR_PAGE_NUM_MAX];
570         /* UAR same-page access control required in 32bit implementations. */
571 #endif
572         uint8_t skip_default_rss_reta; /* Skip configuration of default reta. */
573         uint8_t fdb_def_rule; /* Whether fdb jump to table 1 is configured. */
574 };
575
576 #define PORT_ID(priv) ((priv)->dev_data->port_id)
577 #define ETH_DEV(priv) (&rte_eth_devices[PORT_ID(priv)])
578
579 /* mlx5.c */
580
581 int mlx5_getenv_int(const char *);
582 int mlx5_proc_priv_init(struct rte_eth_dev *dev);
583 int64_t mlx5_get_dbr(struct rte_eth_dev *dev,
584                      struct mlx5_devx_dbr_page **dbr_page);
585 int32_t mlx5_release_dbr(struct rte_eth_dev *dev, uint32_t umem_id,
586                          uint64_t offset);
587 int mlx5_udp_tunnel_port_add(struct rte_eth_dev *dev,
588                               struct rte_eth_udp_tunnel *udp_tunnel);
589 uint16_t mlx5_eth_find_next(uint16_t port_id, struct rte_pci_device *pci_dev);
590
591 /* Macro to iterate over all valid ports for mlx5 driver. */
592 #define MLX5_ETH_FOREACH_DEV(port_id, pci_dev) \
593         for (port_id = mlx5_eth_find_next(0, pci_dev); \
594              port_id < RTE_MAX_ETHPORTS; \
595              port_id = mlx5_eth_find_next(port_id + 1, pci_dev))
596
597 /* mlx5_ethdev.c */
598
599 int mlx5_get_ifname(const struct rte_eth_dev *dev, char (*ifname)[IF_NAMESIZE]);
600 int mlx5_get_master_ifname(const char *ibdev_path, char (*ifname)[IF_NAMESIZE]);
601 unsigned int mlx5_ifindex(const struct rte_eth_dev *dev);
602 int mlx5_ifreq(const struct rte_eth_dev *dev, int req, struct ifreq *ifr);
603 int mlx5_get_mtu(struct rte_eth_dev *dev, uint16_t *mtu);
604 int mlx5_set_flags(struct rte_eth_dev *dev, unsigned int keep,
605                    unsigned int flags);
606 int mlx5_dev_configure(struct rte_eth_dev *dev);
607 int mlx5_dev_infos_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *info);
608 int mlx5_read_clock(struct rte_eth_dev *dev, uint64_t *clock);
609 int mlx5_fw_version_get(struct rte_eth_dev *dev, char *fw_ver, size_t fw_size);
610 const uint32_t *mlx5_dev_supported_ptypes_get(struct rte_eth_dev *dev);
611 int mlx5_link_update(struct rte_eth_dev *dev, int wait_to_complete);
612 int mlx5_force_link_status_change(struct rte_eth_dev *dev, int status);
613 int mlx5_dev_set_mtu(struct rte_eth_dev *dev, uint16_t mtu);
614 int mlx5_dev_get_flow_ctrl(struct rte_eth_dev *dev,
615                            struct rte_eth_fc_conf *fc_conf);
616 int mlx5_dev_set_flow_ctrl(struct rte_eth_dev *dev,
617                            struct rte_eth_fc_conf *fc_conf);
618 void mlx5_dev_link_status_handler(void *arg);
619 void mlx5_dev_interrupt_handler(void *arg);
620 void mlx5_dev_interrupt_handler_devx(void *arg);
621 void mlx5_dev_interrupt_handler_uninstall(struct rte_eth_dev *dev);
622 void mlx5_dev_interrupt_handler_install(struct rte_eth_dev *dev);
623 void mlx5_dev_interrupt_handler_devx_uninstall(struct rte_eth_dev *dev);
624 void mlx5_dev_interrupt_handler_devx_install(struct rte_eth_dev *dev);
625 int mlx5_set_link_down(struct rte_eth_dev *dev);
626 int mlx5_set_link_up(struct rte_eth_dev *dev);
627 int mlx5_is_removed(struct rte_eth_dev *dev);
628 eth_tx_burst_t mlx5_select_tx_function(struct rte_eth_dev *dev);
629 eth_rx_burst_t mlx5_select_rx_function(struct rte_eth_dev *dev);
630 struct mlx5_priv *mlx5_port_to_eswitch_info(uint16_t port, bool valid);
631 struct mlx5_priv *mlx5_dev_to_eswitch_info(struct rte_eth_dev *dev);
632 int mlx5_sysfs_switch_info(unsigned int ifindex,
633                            struct mlx5_switch_info *info);
634 void mlx5_sysfs_check_switch_info(bool device_dir,
635                                   struct mlx5_switch_info *switch_info);
636 void mlx5_translate_port_name(const char *port_name_in,
637                               struct mlx5_switch_info *port_info_out);
638 void mlx5_intr_callback_unregister(const struct rte_intr_handle *handle,
639                                    rte_intr_callback_fn cb_fn, void *cb_arg);
640 int mlx5_get_module_info(struct rte_eth_dev *dev,
641                          struct rte_eth_dev_module_info *modinfo);
642 int mlx5_get_module_eeprom(struct rte_eth_dev *dev,
643                            struct rte_dev_eeprom_info *info);
644 int mlx5_hairpin_cap_get(struct rte_eth_dev *dev,
645                          struct rte_eth_hairpin_cap *cap);
646 int mlx5_dev_configure_rss_reta(struct rte_eth_dev *dev);
647
648 /* mlx5_mac.c */
649
650 int mlx5_get_mac(struct rte_eth_dev *dev, uint8_t (*mac)[RTE_ETHER_ADDR_LEN]);
651 void mlx5_mac_addr_remove(struct rte_eth_dev *dev, uint32_t index);
652 int mlx5_mac_addr_add(struct rte_eth_dev *dev, struct rte_ether_addr *mac,
653                       uint32_t index, uint32_t vmdq);
654 struct mlx5_nl_vlan_vmwa_context *mlx5_vlan_vmwa_init
655                                     (struct rte_eth_dev *dev, uint32_t ifindex);
656 int mlx5_mac_addr_set(struct rte_eth_dev *dev, struct rte_ether_addr *mac_addr);
657 int mlx5_set_mc_addr_list(struct rte_eth_dev *dev,
658                         struct rte_ether_addr *mc_addr_set,
659                         uint32_t nb_mc_addr);
660
661 /* mlx5_rss.c */
662
663 int mlx5_rss_hash_update(struct rte_eth_dev *dev,
664                          struct rte_eth_rss_conf *rss_conf);
665 int mlx5_rss_hash_conf_get(struct rte_eth_dev *dev,
666                            struct rte_eth_rss_conf *rss_conf);
667 int mlx5_rss_reta_index_resize(struct rte_eth_dev *dev, unsigned int reta_size);
668 int mlx5_dev_rss_reta_query(struct rte_eth_dev *dev,
669                             struct rte_eth_rss_reta_entry64 *reta_conf,
670                             uint16_t reta_size);
671 int mlx5_dev_rss_reta_update(struct rte_eth_dev *dev,
672                              struct rte_eth_rss_reta_entry64 *reta_conf,
673                              uint16_t reta_size);
674
675 /* mlx5_rxmode.c */
676
677 int mlx5_promiscuous_enable(struct rte_eth_dev *dev);
678 int mlx5_promiscuous_disable(struct rte_eth_dev *dev);
679 int mlx5_allmulticast_enable(struct rte_eth_dev *dev);
680 int mlx5_allmulticast_disable(struct rte_eth_dev *dev);
681
682 /* mlx5_stats.c */
683
684 void mlx5_stats_init(struct rte_eth_dev *dev);
685 int mlx5_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats);
686 int mlx5_stats_reset(struct rte_eth_dev *dev);
687 int mlx5_xstats_get(struct rte_eth_dev *dev, struct rte_eth_xstat *stats,
688                     unsigned int n);
689 int mlx5_xstats_reset(struct rte_eth_dev *dev);
690 int mlx5_xstats_get_names(struct rte_eth_dev *dev __rte_unused,
691                           struct rte_eth_xstat_name *xstats_names,
692                           unsigned int n);
693
694 /* mlx5_vlan.c */
695
696 int mlx5_vlan_filter_set(struct rte_eth_dev *dev, uint16_t vlan_id, int on);
697 void mlx5_vlan_strip_queue_set(struct rte_eth_dev *dev, uint16_t queue, int on);
698 int mlx5_vlan_offload_set(struct rte_eth_dev *dev, int mask);
699 void mlx5_vlan_vmwa_exit(struct mlx5_nl_vlan_vmwa_context *ctx);
700 void mlx5_vlan_vmwa_release(struct rte_eth_dev *dev,
701                             struct mlx5_vf_vlan *vf_vlan);
702 void mlx5_vlan_vmwa_acquire(struct rte_eth_dev *dev,
703                             struct mlx5_vf_vlan *vf_vlan);
704
705 /* mlx5_trigger.c */
706
707 int mlx5_dev_start(struct rte_eth_dev *dev);
708 void mlx5_dev_stop(struct rte_eth_dev *dev);
709 int mlx5_traffic_enable(struct rte_eth_dev *dev);
710 void mlx5_traffic_disable(struct rte_eth_dev *dev);
711 int mlx5_traffic_restart(struct rte_eth_dev *dev);
712
713 /* mlx5_flow.c */
714
715 int mlx5_flow_discover_mreg_c(struct rte_eth_dev *eth_dev);
716 bool mlx5_flow_ext_mreg_supported(struct rte_eth_dev *dev);
717 int mlx5_flow_discover_priorities(struct rte_eth_dev *dev);
718 void mlx5_flow_print(struct rte_flow *flow);
719 int mlx5_flow_validate(struct rte_eth_dev *dev,
720                        const struct rte_flow_attr *attr,
721                        const struct rte_flow_item items[],
722                        const struct rte_flow_action actions[],
723                        struct rte_flow_error *error);
724 struct rte_flow *mlx5_flow_create(struct rte_eth_dev *dev,
725                                   const struct rte_flow_attr *attr,
726                                   const struct rte_flow_item items[],
727                                   const struct rte_flow_action actions[],
728                                   struct rte_flow_error *error);
729 int mlx5_flow_destroy(struct rte_eth_dev *dev, struct rte_flow *flow,
730                       struct rte_flow_error *error);
731 void mlx5_flow_list_flush(struct rte_eth_dev *dev, struct mlx5_flows *list,
732                           bool active);
733 int mlx5_flow_flush(struct rte_eth_dev *dev, struct rte_flow_error *error);
734 int mlx5_flow_query(struct rte_eth_dev *dev, struct rte_flow *flow,
735                     const struct rte_flow_action *action, void *data,
736                     struct rte_flow_error *error);
737 int mlx5_flow_isolate(struct rte_eth_dev *dev, int enable,
738                       struct rte_flow_error *error);
739 int mlx5_dev_filter_ctrl(struct rte_eth_dev *dev,
740                          enum rte_filter_type filter_type,
741                          enum rte_filter_op filter_op,
742                          void *arg);
743 int mlx5_flow_start(struct rte_eth_dev *dev, struct mlx5_flows *list);
744 void mlx5_flow_stop(struct rte_eth_dev *dev, struct mlx5_flows *list);
745 int mlx5_flow_start_default(struct rte_eth_dev *dev);
746 void mlx5_flow_stop_default(struct rte_eth_dev *dev);
747 void mlx5_flow_alloc_intermediate(struct rte_eth_dev *dev);
748 void mlx5_flow_free_intermediate(struct rte_eth_dev *dev);
749 int mlx5_flow_verify(struct rte_eth_dev *dev);
750 int mlx5_ctrl_flow_source_queue(struct rte_eth_dev *dev, uint32_t queue);
751 int mlx5_ctrl_flow_vlan(struct rte_eth_dev *dev,
752                         struct rte_flow_item_eth *eth_spec,
753                         struct rte_flow_item_eth *eth_mask,
754                         struct rte_flow_item_vlan *vlan_spec,
755                         struct rte_flow_item_vlan *vlan_mask);
756 int mlx5_ctrl_flow(struct rte_eth_dev *dev,
757                    struct rte_flow_item_eth *eth_spec,
758                    struct rte_flow_item_eth *eth_mask);
759 struct rte_flow *mlx5_flow_create_esw_table_zero_flow(struct rte_eth_dev *dev);
760 int mlx5_flow_create_drop_queue(struct rte_eth_dev *dev);
761 void mlx5_flow_delete_drop_queue(struct rte_eth_dev *dev);
762 void mlx5_flow_async_pool_query_handle(struct mlx5_ibv_shared *sh,
763                                        uint64_t async_id, int status);
764 void mlx5_set_query_alarm(struct mlx5_ibv_shared *sh);
765 void mlx5_flow_query_alarm(void *arg);
766 struct mlx5_flow_counter *mlx5_counter_alloc(struct rte_eth_dev *dev);
767 void mlx5_counter_free(struct rte_eth_dev *dev, struct mlx5_flow_counter *cnt);
768 int mlx5_counter_query(struct rte_eth_dev *dev, struct mlx5_flow_counter *cnt,
769                        bool clear, uint64_t *pkts, uint64_t *bytes);
770 int mlx5_flow_dev_dump(struct rte_eth_dev *dev, FILE *file,
771                        struct rte_flow_error *error);
772
773 /* mlx5_mp.c */
774 void mlx5_mp_req_start_rxtx(struct rte_eth_dev *dev);
775 void mlx5_mp_req_stop_rxtx(struct rte_eth_dev *dev);
776 int mlx5_mp_req_mr_create(struct rte_eth_dev *dev, uintptr_t addr);
777 int mlx5_mp_req_verbs_cmd_fd(struct rte_eth_dev *dev);
778 int mlx5_mp_req_queue_state_modify(struct rte_eth_dev *dev,
779                                    struct mlx5_mp_arg_queue_state_modify *sm);
780 int mlx5_mp_init_primary(void);
781 void mlx5_mp_uninit_primary(void);
782 int mlx5_mp_init_secondary(void);
783 void mlx5_mp_uninit_secondary(void);
784
785 /* mlx5_socket.c */
786
787 int mlx5_pmd_socket_init(void);
788
789 /* mlx5_flow_meter.c */
790
791 int mlx5_flow_meter_ops_get(struct rte_eth_dev *dev, void *arg);
792 struct mlx5_flow_meter *mlx5_flow_meter_find(struct mlx5_priv *priv,
793                                              uint32_t meter_id);
794 struct mlx5_flow_meter *mlx5_flow_meter_attach
795                                         (struct mlx5_priv *priv,
796                                          uint32_t meter_id,
797                                          const struct rte_flow_attr *attr,
798                                          struct rte_flow_error *error);
799 void mlx5_flow_meter_detach(struct mlx5_flow_meter *fm);
800
801 #endif /* RTE_PMD_MLX5_H_ */