drivers/net/mlx5/mlx5.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2015 6WIND S.A.
   3  * Copyright 2015 Mellanox Technologies, Ltd
   4  */
   5
   6 #ifndef RTE_PMD_MLX5_H_
   7 #define RTE_PMD_MLX5_H_
   8
   9 #include <stddef.h>
  10 #include <stdint.h>
  11 #include <limits.h>
  12 #include <net/if.h>
  13 #include <netinet/in.h>
  14 #include <sys/queue.h>
  15
  16 /* Verbs header. */
  17 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
  18 #ifdef PEDANTIC
  19 #pragma GCC diagnostic ignored "-Wpedantic"
  20 #endif
  21 #include <infiniband/verbs.h>
  22 #ifdef PEDANTIC
  23 #pragma GCC diagnostic error "-Wpedantic"
  24 #endif
  25
  26 #include <rte_pci.h>
  27 #include <rte_ether.h>
  28 #include <rte_ethdev_driver.h>
  29 #include <rte_rwlock.h>
  30 #include <rte_interrupts.h>
  31 #include <rte_errno.h>
  32 #include <rte_flow.h>
  33
  34 #include "mlx5_utils.h"
  35 #include "mlx5_mr.h"
  36 #include "mlx5_autoconf.h"
  37 #include "mlx5_defs.h"
  38
  39 enum {
  40         PCI_VENDOR_ID_MELLANOX = 0x15b3,
  41 };
  42
  43 enum {
  44         PCI_DEVICE_ID_MELLANOX_CONNECTX4 = 0x1013,
  45         PCI_DEVICE_ID_MELLANOX_CONNECTX4VF = 0x1014,
  46         PCI_DEVICE_ID_MELLANOX_CONNECTX4LX = 0x1015,
  47         PCI_DEVICE_ID_MELLANOX_CONNECTX4LXVF = 0x1016,
  48         PCI_DEVICE_ID_MELLANOX_CONNECTX5 = 0x1017,
  49         PCI_DEVICE_ID_MELLANOX_CONNECTX5VF = 0x1018,
  50         PCI_DEVICE_ID_MELLANOX_CONNECTX5EX = 0x1019,
  51         PCI_DEVICE_ID_MELLANOX_CONNECTX5EXVF = 0x101a,
  52         PCI_DEVICE_ID_MELLANOX_CONNECTX5BF = 0xa2d2,
  53         PCI_DEVICE_ID_MELLANOX_CONNECTX5BFVF = 0xa2d3,
  54         PCI_DEVICE_ID_MELLANOX_CONNECTX6 = 0x101b,
  55         PCI_DEVICE_ID_MELLANOX_CONNECTX6VF = 0x101c,
  56 };
  57
  58 /* Request types for IPC. */
  59 enum mlx5_mp_req_type {
  60         MLX5_MP_REQ_VERBS_CMD_FD = 1,
  61         MLX5_MP_REQ_CREATE_MR,
  62         MLX5_MP_REQ_START_RXTX,
  63         MLX5_MP_REQ_STOP_RXTX,
  64         MLX5_MP_REQ_QUEUE_STATE_MODIFY,
  65 };
  66
  67 struct mlx5_mp_arg_queue_state_modify {
  68         uint8_t is_wq; /* Set if WQ. */
  69         uint16_t queue_id; /* DPDK queue ID. */
  70         enum ibv_wq_state state; /* WQ requested state. */
  71 };
  72
  73 /* Pameters for IPC. */
  74 struct mlx5_mp_param {
  75         enum mlx5_mp_req_type type;
  76         int port_id;
  77         int result;
  78         RTE_STD_C11
  79         union {
  80                 uintptr_t addr; /* MLX5_MP_REQ_CREATE_MR */
  81                 struct mlx5_mp_arg_queue_state_modify state_modify;
  82                 /* MLX5_MP_REQ_QUEUE_STATE_MODIFY */
  83         } args;
  84 };
  85
  86 /** Request timeout for IPC. */
  87 #define MLX5_MP_REQ_TIMEOUT_SEC 5
  88
  89 /** Key string for IPC. */
  90 #define MLX5_MP_NAME "net_mlx5_mp"
  91
  92 /* Recognized Infiniband device physical port name types. */
  93 enum mlx5_phys_port_name_type {
  94         MLX5_PHYS_PORT_NAME_TYPE_NOTSET = 0, /* Not set. */
  95         MLX5_PHYS_PORT_NAME_TYPE_LEGACY, /* before kernel ver < 5.0 */
  96         MLX5_PHYS_PORT_NAME_TYPE_UPLINK, /* p0, kernel ver >= 5.0 */
  97         MLX5_PHYS_PORT_NAME_TYPE_PFVF, /* pf0vf0, kernel ver >= 5.0 */
  98         MLX5_PHYS_PORT_NAME_TYPE_UNKNOWN, /* Unrecognized. */
  99 };
 100
 101 /** Switch information returned by mlx5_nl_switch_info(). */
 102 struct mlx5_switch_info {
 103         uint32_t master:1; /**< Master device. */
 104         uint32_t representor:1; /**< Representor device. */
 105         enum mlx5_phys_port_name_type name_type; /** < Port name type. */
 106         int32_t pf_num; /**< PF number (valid for pfxvfx format only). */
 107         int32_t port_name; /**< Representor port name. */
 108         uint64_t switch_id; /**< Switch identifier. */
 109 };
 110
 111 LIST_HEAD(mlx5_dev_list, mlx5_ibv_shared);
 112
 113 /* Shared data between primary and secondary processes. */
 114 struct mlx5_shared_data {
 115         rte_spinlock_t lock;
 116         /* Global spinlock for primary and secondary processes. */
 117         int init_done; /* Whether primary has done initialization. */
 118         unsigned int secondary_cnt; /* Number of secondary processes init'd. */
 119         struct mlx5_dev_list mem_event_cb_list;
 120         rte_rwlock_t mem_event_rwlock;
 121 };
 122
 123 /* Per-process data structure, not visible to other processes. */
 124 struct mlx5_local_data {
 125         int init_done; /* Whether a secondary has done initialization. */
 126 };
 127
 128 extern struct mlx5_shared_data *mlx5_shared_data;
 129
 130 struct mlx5_counter_ctrl {
 131         /* Name of the counter. */
 132         char dpdk_name[RTE_ETH_XSTATS_NAME_SIZE];
 133         /* Name of the counter on the device table. */
 134         char ctr_name[RTE_ETH_XSTATS_NAME_SIZE];
 135         uint32_t ib:1; /**< Nonzero for IB counters. */
 136 };
 137
 138 struct mlx5_xstats_ctrl {
 139         /* Number of device stats. */
 140         uint16_t stats_n;
 141         /* Number of device stats identified by PMD. */
 142         uint16_t  mlx5_stats_n;
 143         /* Index in the device counters table. */
 144         uint16_t dev_table_idx[MLX5_MAX_XSTATS];
 145         uint64_t base[MLX5_MAX_XSTATS];
 146         struct mlx5_counter_ctrl info[MLX5_MAX_XSTATS];
 147 };
 148
 149 struct mlx5_stats_ctrl {
 150         /* Base for imissed counter. */
 151         uint64_t imissed_base;
 152 };
 153
 154 /* devx counter object */
 155 struct mlx5_devx_counter_set {
 156         struct mlx5dv_devx_obj *obj;
 157         int id; /* Flow counter ID */
 158 };
 159
 160 /* HCA attributes. */
 161 struct mlx5_hca_attr {
 162         uint32_t eswitch_manager:1;
 163 };
 164
 165 /* Flow list . */
 166 TAILQ_HEAD(mlx5_flows, rte_flow);
 167
 168 /* Default PMD specific parameter value. */
 169 #define MLX5_ARG_UNSET (-1)
 170
 171 /*
 172  * Device configuration structure.
 173  *
 174  * Merged configuration from:
 175  *
 176  *  - Device capabilities,
 177  *  - User device parameters disabled features.
 178  */
 179 struct mlx5_dev_config {
 180         unsigned int hw_csum:1; /* Checksum offload is supported. */
 181         unsigned int hw_vlan_strip:1; /* VLAN stripping is supported. */
 182         unsigned int hw_fcs_strip:1; /* FCS stripping is supported. */
 183         unsigned int hw_padding:1; /* End alignment padding is supported. */
 184         unsigned int vf:1; /* This is a VF. */
 185         unsigned int tunnel_en:1;
 186         /* Whether tunnel stateless offloads are supported. */
 187         unsigned int mpls_en:1; /* MPLS over GRE/UDP is enabled. */
 188         unsigned int cqe_comp:1; /* CQE compression is enabled. */
 189         unsigned int cqe_pad:1; /* CQE padding is enabled. */
 190         unsigned int tso:1; /* Whether TSO is supported. */
 191         unsigned int tx_vec_en:1; /* Tx vector is enabled. */
 192         unsigned int rx_vec_en:1; /* Rx vector is enabled. */
 193         unsigned int mpw_hdr_dseg:1; /* Enable DSEGs in the title WQEBB. */
 194         unsigned int mr_ext_memseg_en:1;
 195         /* Whether memseg should be extended for MR creation. */
 196         unsigned int l3_vxlan_en:1; /* Enable L3 VXLAN flow creation. */
 197         unsigned int vf_nl_en:1; /* Enable Netlink requests in VF mode. */
 198         unsigned int dv_esw_en:1; /* Enable E-Switch DV flow. */
 199         unsigned int dv_flow_en:1; /* Enable DV flow. */
 200         unsigned int swp:1; /* Tx generic tunnel checksum and TSO offload. */
 201         unsigned int devx:1; /* Whether devx interface is available or not. */
 202         struct {
 203                 unsigned int enabled:1; /* Whether MPRQ is enabled. */
 204                 unsigned int stride_num_n; /* Number of strides. */
 205                 unsigned int min_stride_size_n; /* Min size of a stride. */
 206                 unsigned int max_stride_size_n; /* Max size of a stride. */
 207                 unsigned int max_memcpy_len;
 208                 /* Maximum packet size to memcpy Rx packets. */
 209                 unsigned int min_rxqs_num;
 210                 /* Rx queue count threshold to enable MPRQ. */
 211         } mprq; /* Configurations for Multi-Packet RQ. */
 212         int mps; /* Multi-packet send supported mode. */
 213         unsigned int flow_prio; /* Number of flow priorities. */
 214         unsigned int tso_max_payload_sz; /* Maximum TCP payload for TSO. */
 215         unsigned int ind_table_max_size; /* Maximum indirection table size. */
 216         unsigned int max_dump_files_num; /* Maximum dump files per queue. */
 217         int txq_inline; /* Maximum packet size for inlining. */
 218         int txqs_inline; /* Queue number threshold for inlining. */
 219         int txqs_vec; /* Queue number threshold for vectorized Tx. */
 220         int inline_max_packet_sz; /* Max packet size for inlining. */
 221         struct mlx5_hca_attr hca_attr; /* HCA attributes. */
 222 };
 223
 224 /**
 225  * Type of objet being allocated.
 226  */
 227 enum mlx5_verbs_alloc_type {
 228         MLX5_VERBS_ALLOC_TYPE_NONE,
 229         MLX5_VERBS_ALLOC_TYPE_TX_QUEUE,
 230         MLX5_VERBS_ALLOC_TYPE_RX_QUEUE,
 231 };
 232
 233 /**
 234  * Verbs allocator needs a context to know in the callback which kind of
 235  * resources it is allocating.
 236  */
 237 struct mlx5_verbs_alloc_ctx {
 238         enum mlx5_verbs_alloc_type type; /* Kind of object being allocated. */
 239         const void *obj; /* Pointer to the DPDK object. */
 240 };
 241
 242 LIST_HEAD(mlx5_mr_list, mlx5_mr);
 243
 244 /* Flow drop context necessary due to Verbs API. */
 245 struct mlx5_drop {
 246         struct mlx5_hrxq *hrxq; /* Hash Rx queue queue. */
 247         struct mlx5_rxq_ibv *rxq; /* Verbs Rx queue. */
 248 };
 249
 250 struct mlx5_flow_tcf_context;
 251
 252 /* Per port data of shared IB device. */
 253 struct mlx5_ibv_shared_port {
 254         uint32_t ih_port_id;
 255         /*
 256          * Interrupt handler port_id. Used by shared interrupt
 257          * handler to find the corresponding rte_eth device
 258          * by IB port index. If value is equal or greater
 259          * RTE_MAX_ETHPORTS it means there is no subhandler
 260          * installed for specified IB port index.
 261          */
 262 };
 263
 264 /* Table structure. */
 265 struct mlx5_flow_tbl_resource {
 266         void *obj; /**< Pointer to DR table object. */
 267         rte_atomic32_t refcnt; /**< Reference counter. */
 268 };
 269
 270 #define MLX5_MAX_TABLES 1024
 271 #define MLX5_MAX_TABLES_FDB 32
 272 #define MLX5_GROUP_FACTOR 1
 273
 274 /*
 275  * Shared Infiniband device context for Master/Representors
 276  * which belong to same IB device with multiple IB ports.
 277  **/
 278 struct mlx5_ibv_shared {
 279         LIST_ENTRY(mlx5_ibv_shared) next;
 280         uint32_t refcnt;
 281         uint32_t devx:1; /* Opened with DV. */
 282         uint32_t max_port; /* Maximal IB device port index. */
 283         struct ibv_context *ctx; /* Verbs/DV context. */
 284         struct ibv_pd *pd; /* Protection Domain. */
 285         char ibdev_name[IBV_SYSFS_NAME_MAX]; /* IB device name. */
 286         char ibdev_path[IBV_SYSFS_PATH_MAX]; /* IB device path for secondary */
 287         struct ibv_device_attr_ex device_attr; /* Device properties. */
 288         struct rte_pci_device *pci_dev; /* Backend PCI device. */
 289         LIST_ENTRY(mlx5_ibv_shared) mem_event_cb;
 290         /**< Called by memory event callback. */
 291         struct {
 292                 uint32_t dev_gen; /* Generation number to flush local caches. */
 293                 rte_rwlock_t rwlock; /* MR Lock. */
 294                 struct mlx5_mr_btree cache; /* Global MR cache table. */
 295                 struct mlx5_mr_list mr_list; /* Registered MR list. */
 296                 struct mlx5_mr_list mr_free_list; /* Freed MR list. */
 297         } mr;
 298         /* Shared DV/DR flow data section. */
 299         pthread_mutex_t dv_mutex; /* DV context mutex. */
 300         uint32_t dv_refcnt; /* DV/DR data reference counter. */
 301         void *fdb_domain; /* FDB Direct Rules name space handle. */
 302         struct mlx5_flow_tbl_resource fdb_tbl[MLX5_MAX_TABLES_FDB];
 303         /* FDB Direct Rules tables. */
 304         void *rx_domain; /* RX Direct Rules name space handle. */
 305         struct mlx5_flow_tbl_resource rx_tbl[MLX5_MAX_TABLES];
 306         /* RX Direct Rules tables. */
 307         void *tx_domain; /* TX Direct Rules name space handle. */
 308         struct mlx5_flow_tbl_resource tx_tbl[MLX5_MAX_TABLES];
 309         void *esw_drop_action; /* Pointer to DR E-Switch drop action. */
 310         /* TX Direct Rules tables/ */
 311         LIST_HEAD(matchers, mlx5_flow_dv_matcher) matchers;
 312         LIST_HEAD(encap_decap, mlx5_flow_dv_encap_decap_resource) encaps_decaps;
 313         LIST_HEAD(modify_cmd, mlx5_flow_dv_modify_hdr_resource) modify_cmds;
 314         LIST_HEAD(tag, mlx5_flow_dv_tag_resource) tags;
 315         LIST_HEAD(jump, mlx5_flow_dv_jump_tbl_resource) jump_tbl;
 316         LIST_HEAD(port_id_action_list, mlx5_flow_dv_port_id_action_resource)
 317                 port_id_action_list; /* List of port ID actions. */
 318         /* Shared interrupt handler section. */
 319         pthread_mutex_t intr_mutex; /* Interrupt config mutex. */
 320         uint32_t intr_cnt; /* Interrupt handler reference counter. */
 321         struct rte_intr_handle intr_handle; /* Interrupt handler for device. */
 322         struct mlx5_ibv_shared_port port[]; /* per device port data array. */
 323 };
 324
 325 /* Per-process private structure. */
 326 struct mlx5_proc_priv {
 327         size_t uar_table_sz;
 328         /* Size of UAR register table. */
 329         void *uar_table[];
 330         /* Table of UAR registers for each process. */
 331 };
 332
 333 #define MLX5_PROC_PRIV(port_id) \
 334         ((struct mlx5_proc_priv *)rte_eth_devices[port_id].process_private)
 335
 336 struct mlx5_priv {
 337         struct rte_eth_dev_data *dev_data;  /* Pointer to device data. */
 338         struct mlx5_ibv_shared *sh; /* Shared IB device context. */
 339         uint32_t ibv_port; /* IB device port number. */
 340         struct rte_ether_addr mac[MLX5_MAX_MAC_ADDRESSES]; /* MAC addresses. */
 341         BITFIELD_DECLARE(mac_own, uint64_t, MLX5_MAX_MAC_ADDRESSES);
 342         /* Bit-field of MAC addresses owned by the PMD. */
 343         uint16_t vlan_filter[MLX5_MAX_VLAN_IDS]; /* VLAN filters table. */
 344         unsigned int vlan_filter_n; /* Number of configured VLAN filters. */
 345         /* Device properties. */
 346         uint16_t mtu; /* Configured MTU. */
 347         unsigned int isolated:1; /* Whether isolated mode is enabled. */
 348         unsigned int representor:1; /* Device is a port representor. */
 349         unsigned int master:1; /* Device is a E-Switch master. */
 350         unsigned int dr_shared:1; /* DV/DR data is shared. */
 351         uint16_t domain_id; /* Switch domain identifier. */
 352         uint16_t vport_id; /* Associated VF vport index (if any). */
 353         int32_t representor_id; /* Port representor identifier. */
 354         /* RX/TX queues. */
 355         unsigned int rxqs_n; /* RX queues array size. */
 356         unsigned int txqs_n; /* TX queues array size. */
 357         struct mlx5_rxq_data *(*rxqs)[]; /* RX queues. */
 358         struct mlx5_txq_data *(*txqs)[]; /* TX queues. */
 359         struct rte_mempool *mprq_mp; /* Mempool for Multi-Packet RQ. */
 360         struct rte_eth_rss_conf rss_conf; /* RSS configuration. */
 361         unsigned int (*reta_idx)[]; /* RETA index table. */
 362         unsigned int reta_idx_n; /* RETA index size. */
 363         struct mlx5_drop drop_queue; /* Flow drop queues. */
 364         struct mlx5_flows flows; /* RTE Flow rules. */
 365         struct mlx5_flows ctrl_flows; /* Control flow rules. */
 366         LIST_HEAD(counters, mlx5_flow_counter) flow_counters;
 367         /* Flow counters. */
 368         LIST_HEAD(rxq, mlx5_rxq_ctrl) rxqsctrl; /* DPDK Rx queues. */
 369         LIST_HEAD(rxqibv, mlx5_rxq_ibv) rxqsibv; /* Verbs Rx queues. */
 370         LIST_HEAD(hrxq, mlx5_hrxq) hrxqs; /* Verbs Hash Rx queues. */
 371         LIST_HEAD(txq, mlx5_txq_ctrl) txqsctrl; /* DPDK Tx queues. */
 372         LIST_HEAD(txqibv, mlx5_txq_ibv) txqsibv; /* Verbs Tx queues. */
 373         /* Verbs Indirection tables. */
 374         LIST_HEAD(ind_tables, mlx5_ind_table_ibv) ind_tbls;
 375         /* Pointer to next element. */
 376         rte_atomic32_t refcnt; /**< Reference counter. */
 377         struct ibv_flow_action *verbs_action;
 378         /**< Verbs modify header action object. */
 379         uint8_t ft_type; /**< Flow table type, Rx or Tx. */
 380         /* Tags resources cache. */
 381         uint32_t link_speed_capa; /* Link speed capabilities. */
 382         struct mlx5_xstats_ctrl xstats_ctrl; /* Extended stats control. */
 383         struct mlx5_stats_ctrl stats_ctrl; /* Stats control. */
 384         struct mlx5_dev_config config; /* Device configuration. */
 385         struct mlx5_verbs_alloc_ctx verbs_alloc_ctx;
 386         /* Context for Verbs allocator. */
 387         int nl_socket_rdma; /* Netlink socket (NETLINK_RDMA). */
 388         int nl_socket_route; /* Netlink socket (NETLINK_ROUTE). */
 389         uint32_t nl_sn; /* Netlink message sequence number. */
 390 #ifndef RTE_ARCH_64
 391         rte_spinlock_t uar_lock_cq; /* CQs share a common distinct UAR */
 392         rte_spinlock_t uar_lock[MLX5_UAR_PAGE_NUM_MAX];
 393         /* UAR same-page access control required in 32bit implementations. */
 394 #endif
 395         struct mlx5_flow_tcf_context *tcf_context; /* TC flower context. */
 396 };
 397
 398 #define PORT_ID(priv) ((priv)->dev_data->port_id)
 399 #define ETH_DEV(priv) (&rte_eth_devices[PORT_ID(priv)])
 400
 401 /* mlx5.c */
 402
 403 int mlx5_getenv_int(const char *);
 404 int mlx5_proc_priv_init(struct rte_eth_dev *dev);
 405
 406 /* mlx5_ethdev.c */
 407
 408 int mlx5_get_ifname(const struct rte_eth_dev *dev, char (*ifname)[IF_NAMESIZE]);
 409 int mlx5_get_ifname_base(const struct rte_eth_dev *base,
 410                          const struct rte_eth_dev *dev,
 411                          char (*ifname)[IF_NAMESIZE]);
 412 int mlx5_get_master_ifname(const char *ibdev_path, char (*ifname)[IF_NAMESIZE]);
 413 unsigned int mlx5_ifindex(const struct rte_eth_dev *dev);
 414 int mlx5_ifreq(const struct rte_eth_dev *dev, int req, struct ifreq *ifr);
 415 int mlx5_ifreq_base(const struct rte_eth_dev *base,
 416                     const struct rte_eth_dev *dev,
 417                     int req, struct ifreq *ifr);
 418 int mlx5_get_mtu(struct rte_eth_dev *dev, uint16_t *mtu);
 419 int mlx5_set_flags(struct rte_eth_dev *dev, unsigned int keep,
 420                    unsigned int flags);
 421 int mlx5_dev_configure(struct rte_eth_dev *dev);
 422 void mlx5_dev_infos_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *info);
 423 int mlx5_read_clock(struct rte_eth_dev *dev, uint64_t *clock);
 424 int mlx5_fw_version_get(struct rte_eth_dev *dev, char *fw_ver, size_t fw_size);
 425 const uint32_t *mlx5_dev_supported_ptypes_get(struct rte_eth_dev *dev);
 426 int mlx5_link_update(struct rte_eth_dev *dev, int wait_to_complete);
 427 int mlx5_force_link_status_change(struct rte_eth_dev *dev, int status);
 428 int mlx5_dev_set_mtu(struct rte_eth_dev *dev, uint16_t mtu);
 429 int mlx5_dev_get_flow_ctrl(struct rte_eth_dev *dev,
 430                            struct rte_eth_fc_conf *fc_conf);
 431 int mlx5_dev_set_flow_ctrl(struct rte_eth_dev *dev,
 432                            struct rte_eth_fc_conf *fc_conf);
 433 int mlx5_ibv_device_to_pci_addr(const struct ibv_device *device,
 434                                 struct rte_pci_addr *pci_addr);
 435 void mlx5_dev_link_status_handler(void *arg);
 436 void mlx5_dev_interrupt_handler(void *arg);
 437 void mlx5_dev_interrupt_handler_uninstall(struct rte_eth_dev *dev);
 438 void mlx5_dev_interrupt_handler_install(struct rte_eth_dev *dev);
 439 int mlx5_set_link_down(struct rte_eth_dev *dev);
 440 int mlx5_set_link_up(struct rte_eth_dev *dev);
 441 int mlx5_is_removed(struct rte_eth_dev *dev);
 442 eth_tx_burst_t mlx5_select_tx_function(struct rte_eth_dev *dev);
 443 eth_rx_burst_t mlx5_select_rx_function(struct rte_eth_dev *dev);
 444 unsigned int mlx5_dev_to_port_id(const struct rte_device *dev,
 445                                  uint16_t *port_list,
 446                                  unsigned int port_list_n);
 447 int mlx5_port_to_eswitch_info(uint16_t port, uint16_t *es_domain_id,
 448                               uint16_t *es_port_id);
 449 int mlx5_sysfs_switch_info(unsigned int ifindex,
 450                            struct mlx5_switch_info *info);
 451 void mlx5_sysfs_check_switch_info(bool device_dir,
 452                                   struct mlx5_switch_info *switch_info);
 453 void mlx5_nl_check_switch_info(bool nun_vf_set,
 454                                struct mlx5_switch_info *switch_info);
 455 void mlx5_translate_port_name(const char *port_name_in,
 456                               struct mlx5_switch_info *port_info_out);
 457 void mlx5_intr_callback_unregister(const struct rte_intr_handle *handle,
 458                                    rte_intr_callback_fn cb_fn, void *cb_arg);
 459
 460 /* mlx5_mac.c */
 461
 462 int mlx5_get_mac(struct rte_eth_dev *dev, uint8_t (*mac)[RTE_ETHER_ADDR_LEN]);
 463 void mlx5_mac_addr_remove(struct rte_eth_dev *dev, uint32_t index);
 464 int mlx5_mac_addr_add(struct rte_eth_dev *dev, struct rte_ether_addr *mac,
 465                       uint32_t index, uint32_t vmdq);
 466 int mlx5_mac_addr_set(struct rte_eth_dev *dev, struct rte_ether_addr *mac_addr);
 467 int mlx5_set_mc_addr_list(struct rte_eth_dev *dev,
 468                         struct rte_ether_addr *mc_addr_set,
 469                         uint32_t nb_mc_addr);
 470
 471 /* mlx5_rss.c */
 472
 473 int mlx5_rss_hash_update(struct rte_eth_dev *dev,
 474                          struct rte_eth_rss_conf *rss_conf);
 475 int mlx5_rss_hash_conf_get(struct rte_eth_dev *dev,
 476                            struct rte_eth_rss_conf *rss_conf);
 477 int mlx5_rss_reta_index_resize(struct rte_eth_dev *dev, unsigned int reta_size);
 478 int mlx5_dev_rss_reta_query(struct rte_eth_dev *dev,
 479                             struct rte_eth_rss_reta_entry64 *reta_conf,
 480                             uint16_t reta_size);
 481 int mlx5_dev_rss_reta_update(struct rte_eth_dev *dev,
 482                              struct rte_eth_rss_reta_entry64 *reta_conf,
 483                              uint16_t reta_size);
 484
 485 /* mlx5_rxmode.c */
 486
 487 void mlx5_promiscuous_enable(struct rte_eth_dev *dev);
 488 void mlx5_promiscuous_disable(struct rte_eth_dev *dev);
 489 void mlx5_allmulticast_enable(struct rte_eth_dev *dev);
 490 void mlx5_allmulticast_disable(struct rte_eth_dev *dev);
 491
 492 /* mlx5_stats.c */
 493
 494 void mlx5_stats_init(struct rte_eth_dev *dev);
 495 int mlx5_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats);
 496 void mlx5_stats_reset(struct rte_eth_dev *dev);
 497 int mlx5_xstats_get(struct rte_eth_dev *dev, struct rte_eth_xstat *stats,
 498                     unsigned int n);
 499 void mlx5_xstats_reset(struct rte_eth_dev *dev);
 500 int mlx5_xstats_get_names(struct rte_eth_dev *dev __rte_unused,
 501                           struct rte_eth_xstat_name *xstats_names,
 502                           unsigned int n);
 503
 504 /* mlx5_vlan.c */
 505
 506 int mlx5_vlan_filter_set(struct rte_eth_dev *dev, uint16_t vlan_id, int on);
 507 void mlx5_vlan_strip_queue_set(struct rte_eth_dev *dev, uint16_t queue, int on);
 508 int mlx5_vlan_offload_set(struct rte_eth_dev *dev, int mask);
 509
 510 /* mlx5_trigger.c */
 511
 512 int mlx5_dev_start(struct rte_eth_dev *dev);
 513 void mlx5_dev_stop(struct rte_eth_dev *dev);
 514 int mlx5_traffic_enable(struct rte_eth_dev *dev);
 515 void mlx5_traffic_disable(struct rte_eth_dev *dev);
 516 int mlx5_traffic_restart(struct rte_eth_dev *dev);
 517
 518 /* mlx5_flow.c */
 519
 520 int mlx5_flow_discover_priorities(struct rte_eth_dev *dev);
 521 void mlx5_flow_print(struct rte_flow *flow);
 522 int mlx5_flow_validate(struct rte_eth_dev *dev,
 523                        const struct rte_flow_attr *attr,
 524                        const struct rte_flow_item items[],
 525                        const struct rte_flow_action actions[],
 526                        struct rte_flow_error *error);
 527 struct rte_flow *mlx5_flow_create(struct rte_eth_dev *dev,
 528                                   const struct rte_flow_attr *attr,
 529                                   const struct rte_flow_item items[],
 530                                   const struct rte_flow_action actions[],
 531                                   struct rte_flow_error *error);
 532 int mlx5_flow_destroy(struct rte_eth_dev *dev, struct rte_flow *flow,
 533                       struct rte_flow_error *error);
 534 void mlx5_flow_list_flush(struct rte_eth_dev *dev, struct mlx5_flows *list);
 535 int mlx5_flow_flush(struct rte_eth_dev *dev, struct rte_flow_error *error);
 536 int mlx5_flow_query(struct rte_eth_dev *dev, struct rte_flow *flow,
 537                     const struct rte_flow_action *action, void *data,
 538                     struct rte_flow_error *error);
 539 int mlx5_flow_isolate(struct rte_eth_dev *dev, int enable,
 540                       struct rte_flow_error *error);
 541 int mlx5_dev_filter_ctrl(struct rte_eth_dev *dev,
 542                          enum rte_filter_type filter_type,
 543                          enum rte_filter_op filter_op,
 544                          void *arg);
 545 int mlx5_flow_start(struct rte_eth_dev *dev, struct mlx5_flows *list);
 546 void mlx5_flow_stop(struct rte_eth_dev *dev, struct mlx5_flows *list);
 547 int mlx5_flow_verify(struct rte_eth_dev *dev);
 548 int mlx5_ctrl_flow_vlan(struct rte_eth_dev *dev,
 549                         struct rte_flow_item_eth *eth_spec,
 550                         struct rte_flow_item_eth *eth_mask,
 551                         struct rte_flow_item_vlan *vlan_spec,
 552                         struct rte_flow_item_vlan *vlan_mask);
 553 int mlx5_ctrl_flow(struct rte_eth_dev *dev,
 554                    struct rte_flow_item_eth *eth_spec,
 555                    struct rte_flow_item_eth *eth_mask);
 556 int mlx5_flow_create_drop_queue(struct rte_eth_dev *dev);
 557 void mlx5_flow_delete_drop_queue(struct rte_eth_dev *dev);
 558
 559 /* mlx5_mp.c */
 560 void mlx5_mp_req_start_rxtx(struct rte_eth_dev *dev);
 561 void mlx5_mp_req_stop_rxtx(struct rte_eth_dev *dev);
 562 int mlx5_mp_req_mr_create(struct rte_eth_dev *dev, uintptr_t addr);
 563 int mlx5_mp_req_verbs_cmd_fd(struct rte_eth_dev *dev);
 564 int mlx5_mp_req_queue_state_modify(struct rte_eth_dev *dev,
 565                                    struct mlx5_mp_arg_queue_state_modify *sm);
 566 int mlx5_mp_init_primary(void);
 567 void mlx5_mp_uninit_primary(void);
 568 int mlx5_mp_init_secondary(void);
 569 void mlx5_mp_uninit_secondary(void);
 570
 571 /* mlx5_nl.c */
 572
 573 int mlx5_nl_init(int protocol);
 574 int mlx5_nl_mac_addr_add(struct rte_eth_dev *dev, struct rte_ether_addr *mac,
 575                          uint32_t index);
 576 int mlx5_nl_mac_addr_remove(struct rte_eth_dev *dev, struct rte_ether_addr *mac,
 577                             uint32_t index);
 578 void mlx5_nl_mac_addr_sync(struct rte_eth_dev *dev);
 579 void mlx5_nl_mac_addr_flush(struct rte_eth_dev *dev);
 580 int mlx5_nl_promisc(struct rte_eth_dev *dev, int enable);
 581 int mlx5_nl_allmulti(struct rte_eth_dev *dev, int enable);
 582 unsigned int mlx5_nl_portnum(int nl, const char *name);
 583 unsigned int mlx5_nl_ifindex(int nl, const char *name, uint32_t pindex);
 584 int mlx5_nl_switch_info(int nl, unsigned int ifindex,
 585                         struct mlx5_switch_info *info);
 586
 587 /* mlx5_devx_cmds.c */
 588
 589 int mlx5_devx_cmd_flow_counter_alloc(struct ibv_context *ctx,
 590                                      struct mlx5_devx_counter_set *dcx);
 591 int mlx5_devx_cmd_flow_counter_free(struct mlx5dv_devx_obj *obj);
 592 int mlx5_devx_cmd_flow_counter_query(struct mlx5_devx_counter_set *dcx,
 593                                      int clear,
 594                                      uint64_t *pkts, uint64_t *bytes);
 595 int mlx5_devx_cmd_query_hca_attr(struct ibv_context *ctx,
 596                                  struct mlx5_hca_attr *attr);
 597 #endif /* RTE_PMD_MLX5_H_ */