2178a04e3a6aa45aaefda6cddbf29b9638f176fb
[dpdk.git] / drivers / net / mlx5 / mlx5_flow.h
1 /* SPDX-License-Identifier: BSD-3-Clause
2  * Copyright 2018 Mellanox Technologies, Ltd
3  */
4
5 #ifndef RTE_PMD_MLX5_FLOW_H_
6 #define RTE_PMD_MLX5_FLOW_H_
7
8 #include <netinet/in.h>
9 #include <sys/queue.h>
10 #include <stdalign.h>
11 #include <stdint.h>
12 #include <string.h>
13
14 #include <rte_alarm.h>
15 #include <rte_mtr.h>
16
17 #include <mlx5_glue.h>
18 #include <mlx5_prm.h>
19
20 #include "mlx5.h"
21
22 /* Private rte flow items. */
23 enum mlx5_rte_flow_item_type {
24         MLX5_RTE_FLOW_ITEM_TYPE_END = INT_MIN,
25         MLX5_RTE_FLOW_ITEM_TYPE_TAG,
26         MLX5_RTE_FLOW_ITEM_TYPE_TX_QUEUE,
27         MLX5_RTE_FLOW_ITEM_TYPE_VLAN,
28         MLX5_RTE_FLOW_ITEM_TYPE_TUNNEL,
29 };
30
31 /* Private (internal) rte flow actions. */
32 enum mlx5_rte_flow_action_type {
33         MLX5_RTE_FLOW_ACTION_TYPE_END = INT_MIN,
34         MLX5_RTE_FLOW_ACTION_TYPE_TAG,
35         MLX5_RTE_FLOW_ACTION_TYPE_MARK,
36         MLX5_RTE_FLOW_ACTION_TYPE_COPY_MREG,
37         MLX5_RTE_FLOW_ACTION_TYPE_DEFAULT_MISS,
38         MLX5_RTE_FLOW_ACTION_TYPE_TUNNEL_SET,
39         MLX5_RTE_FLOW_ACTION_TYPE_AGE,
40 };
41
42 #define MLX5_SHARED_ACTION_TYPE_OFFSET 30
43
44 enum {
45         MLX5_SHARED_ACTION_TYPE_RSS,
46         MLX5_SHARED_ACTION_TYPE_AGE,
47 };
48
49 /* Matches on selected register. */
50 struct mlx5_rte_flow_item_tag {
51         enum modify_reg id;
52         uint32_t data;
53 };
54
55 /* Modify selected register. */
56 struct mlx5_rte_flow_action_set_tag {
57         enum modify_reg id;
58         uint32_t data;
59 };
60
61 struct mlx5_flow_action_copy_mreg {
62         enum modify_reg dst;
63         enum modify_reg src;
64 };
65
66 /* Matches on source queue. */
67 struct mlx5_rte_flow_item_tx_queue {
68         uint32_t queue;
69 };
70
71 /* Feature name to allocate metadata register. */
72 enum mlx5_feature_name {
73         MLX5_HAIRPIN_RX,
74         MLX5_HAIRPIN_TX,
75         MLX5_METADATA_RX,
76         MLX5_METADATA_TX,
77         MLX5_METADATA_FDB,
78         MLX5_FLOW_MARK,
79         MLX5_APP_TAG,
80         MLX5_COPY_MARK,
81         MLX5_MTR_COLOR,
82         MLX5_MTR_SFX,
83         MLX5_ASO_FLOW_HIT,
84 };
85
86 /* Default queue number. */
87 #define MLX5_RSSQ_DEFAULT_NUM 16
88
89 #define MLX5_FLOW_LAYER_OUTER_L2 (1u << 0)
90 #define MLX5_FLOW_LAYER_OUTER_L3_IPV4 (1u << 1)
91 #define MLX5_FLOW_LAYER_OUTER_L3_IPV6 (1u << 2)
92 #define MLX5_FLOW_LAYER_OUTER_L4_UDP (1u << 3)
93 #define MLX5_FLOW_LAYER_OUTER_L4_TCP (1u << 4)
94 #define MLX5_FLOW_LAYER_OUTER_VLAN (1u << 5)
95
96 /* Pattern inner Layer bits. */
97 #define MLX5_FLOW_LAYER_INNER_L2 (1u << 6)
98 #define MLX5_FLOW_LAYER_INNER_L3_IPV4 (1u << 7)
99 #define MLX5_FLOW_LAYER_INNER_L3_IPV6 (1u << 8)
100 #define MLX5_FLOW_LAYER_INNER_L4_UDP (1u << 9)
101 #define MLX5_FLOW_LAYER_INNER_L4_TCP (1u << 10)
102 #define MLX5_FLOW_LAYER_INNER_VLAN (1u << 11)
103
104 /* Pattern tunnel Layer bits. */
105 #define MLX5_FLOW_LAYER_VXLAN (1u << 12)
106 #define MLX5_FLOW_LAYER_VXLAN_GPE (1u << 13)
107 #define MLX5_FLOW_LAYER_GRE (1u << 14)
108 #define MLX5_FLOW_LAYER_MPLS (1u << 15)
109 /* List of tunnel Layer bits continued below. */
110
111 /* General pattern items bits. */
112 #define MLX5_FLOW_ITEM_METADATA (1u << 16)
113 #define MLX5_FLOW_ITEM_PORT_ID (1u << 17)
114 #define MLX5_FLOW_ITEM_TAG (1u << 18)
115 #define MLX5_FLOW_ITEM_MARK (1u << 19)
116
117 /* Pattern MISC bits. */
118 #define MLX5_FLOW_LAYER_ICMP (1u << 20)
119 #define MLX5_FLOW_LAYER_ICMP6 (1u << 21)
120 #define MLX5_FLOW_LAYER_GRE_KEY (1u << 22)
121
122 /* Pattern tunnel Layer bits (continued). */
123 #define MLX5_FLOW_LAYER_IPIP (1u << 23)
124 #define MLX5_FLOW_LAYER_IPV6_ENCAP (1u << 24)
125 #define MLX5_FLOW_LAYER_NVGRE (1u << 25)
126 #define MLX5_FLOW_LAYER_GENEVE (1u << 26)
127
128 /* Queue items. */
129 #define MLX5_FLOW_ITEM_TX_QUEUE (1u << 27)
130
131 /* Pattern tunnel Layer bits (continued). */
132 #define MLX5_FLOW_LAYER_GTP (1u << 28)
133
134 /* Pattern eCPRI Layer bit. */
135 #define MLX5_FLOW_LAYER_ECPRI (UINT64_C(1) << 29)
136
137 /* IPv6 Fragment Extension Header bit. */
138 #define MLX5_FLOW_LAYER_OUTER_L3_IPV6_FRAG_EXT (1u << 30)
139 #define MLX5_FLOW_LAYER_INNER_L3_IPV6_FRAG_EXT (1u << 31)
140
141 /* Pattern tunnel Layer bits (continued). */
142 #define MLX5_FLOW_LAYER_GENEVE_OPT (UINT64_C(1) << 32)
143 #define MLX5_FLOW_LAYER_GTP_PSC (UINT64_C(1) << 33)
144
145 /* Outer Masks. */
146 #define MLX5_FLOW_LAYER_OUTER_L3 \
147         (MLX5_FLOW_LAYER_OUTER_L3_IPV4 | MLX5_FLOW_LAYER_OUTER_L3_IPV6)
148 #define MLX5_FLOW_LAYER_OUTER_L4 \
149         (MLX5_FLOW_LAYER_OUTER_L4_UDP | MLX5_FLOW_LAYER_OUTER_L4_TCP)
150 #define MLX5_FLOW_LAYER_OUTER \
151         (MLX5_FLOW_LAYER_OUTER_L2 | MLX5_FLOW_LAYER_OUTER_L3 | \
152          MLX5_FLOW_LAYER_OUTER_L4)
153
154 /* Tunnel Masks. */
155 #define MLX5_FLOW_LAYER_TUNNEL \
156         (MLX5_FLOW_LAYER_VXLAN | MLX5_FLOW_LAYER_VXLAN_GPE | \
157          MLX5_FLOW_LAYER_GRE | MLX5_FLOW_LAYER_NVGRE | MLX5_FLOW_LAYER_MPLS | \
158          MLX5_FLOW_LAYER_IPIP | MLX5_FLOW_LAYER_IPV6_ENCAP | \
159          MLX5_FLOW_LAYER_GENEVE | MLX5_FLOW_LAYER_GTP)
160
161 /* Inner Masks. */
162 #define MLX5_FLOW_LAYER_INNER_L3 \
163         (MLX5_FLOW_LAYER_INNER_L3_IPV4 | MLX5_FLOW_LAYER_INNER_L3_IPV6)
164 #define MLX5_FLOW_LAYER_INNER_L4 \
165         (MLX5_FLOW_LAYER_INNER_L4_UDP | MLX5_FLOW_LAYER_INNER_L4_TCP)
166 #define MLX5_FLOW_LAYER_INNER \
167         (MLX5_FLOW_LAYER_INNER_L2 | MLX5_FLOW_LAYER_INNER_L3 | \
168          MLX5_FLOW_LAYER_INNER_L4)
169
170 /* Layer Masks. */
171 #define MLX5_FLOW_LAYER_L2 \
172         (MLX5_FLOW_LAYER_OUTER_L2 | MLX5_FLOW_LAYER_INNER_L2)
173 #define MLX5_FLOW_LAYER_L3_IPV4 \
174         (MLX5_FLOW_LAYER_OUTER_L3_IPV4 | MLX5_FLOW_LAYER_INNER_L3_IPV4)
175 #define MLX5_FLOW_LAYER_L3_IPV6 \
176         (MLX5_FLOW_LAYER_OUTER_L3_IPV6 | MLX5_FLOW_LAYER_INNER_L3_IPV6)
177 #define MLX5_FLOW_LAYER_L3 \
178         (MLX5_FLOW_LAYER_L3_IPV4 | MLX5_FLOW_LAYER_L3_IPV6)
179 #define MLX5_FLOW_LAYER_L4 \
180         (MLX5_FLOW_LAYER_OUTER_L4 | MLX5_FLOW_LAYER_INNER_L4)
181
182 /* Actions */
183 #define MLX5_FLOW_ACTION_DROP (1u << 0)
184 #define MLX5_FLOW_ACTION_QUEUE (1u << 1)
185 #define MLX5_FLOW_ACTION_RSS (1u << 2)
186 #define MLX5_FLOW_ACTION_FLAG (1u << 3)
187 #define MLX5_FLOW_ACTION_MARK (1u << 4)
188 #define MLX5_FLOW_ACTION_COUNT (1u << 5)
189 #define MLX5_FLOW_ACTION_PORT_ID (1u << 6)
190 #define MLX5_FLOW_ACTION_OF_POP_VLAN (1u << 7)
191 #define MLX5_FLOW_ACTION_OF_PUSH_VLAN (1u << 8)
192 #define MLX5_FLOW_ACTION_OF_SET_VLAN_VID (1u << 9)
193 #define MLX5_FLOW_ACTION_OF_SET_VLAN_PCP (1u << 10)
194 #define MLX5_FLOW_ACTION_SET_IPV4_SRC (1u << 11)
195 #define MLX5_FLOW_ACTION_SET_IPV4_DST (1u << 12)
196 #define MLX5_FLOW_ACTION_SET_IPV6_SRC (1u << 13)
197 #define MLX5_FLOW_ACTION_SET_IPV6_DST (1u << 14)
198 #define MLX5_FLOW_ACTION_SET_TP_SRC (1u << 15)
199 #define MLX5_FLOW_ACTION_SET_TP_DST (1u << 16)
200 #define MLX5_FLOW_ACTION_JUMP (1u << 17)
201 #define MLX5_FLOW_ACTION_SET_TTL (1u << 18)
202 #define MLX5_FLOW_ACTION_DEC_TTL (1u << 19)
203 #define MLX5_FLOW_ACTION_SET_MAC_SRC (1u << 20)
204 #define MLX5_FLOW_ACTION_SET_MAC_DST (1u << 21)
205 #define MLX5_FLOW_ACTION_ENCAP (1u << 22)
206 #define MLX5_FLOW_ACTION_DECAP (1u << 23)
207 #define MLX5_FLOW_ACTION_INC_TCP_SEQ (1u << 24)
208 #define MLX5_FLOW_ACTION_DEC_TCP_SEQ (1u << 25)
209 #define MLX5_FLOW_ACTION_INC_TCP_ACK (1u << 26)
210 #define MLX5_FLOW_ACTION_DEC_TCP_ACK (1u << 27)
211 #define MLX5_FLOW_ACTION_SET_TAG (1ull << 28)
212 #define MLX5_FLOW_ACTION_MARK_EXT (1ull << 29)
213 #define MLX5_FLOW_ACTION_SET_META (1ull << 30)
214 #define MLX5_FLOW_ACTION_METER (1ull << 31)
215 #define MLX5_FLOW_ACTION_SET_IPV4_DSCP (1ull << 32)
216 #define MLX5_FLOW_ACTION_SET_IPV6_DSCP (1ull << 33)
217 #define MLX5_FLOW_ACTION_AGE (1ull << 34)
218 #define MLX5_FLOW_ACTION_DEFAULT_MISS (1ull << 35)
219 #define MLX5_FLOW_ACTION_SAMPLE (1ull << 36)
220 #define MLX5_FLOW_ACTION_TUNNEL_SET (1ull << 37)
221 #define MLX5_FLOW_ACTION_TUNNEL_MATCH (1ull << 38)
222
223 #define MLX5_FLOW_FATE_ACTIONS \
224         (MLX5_FLOW_ACTION_DROP | MLX5_FLOW_ACTION_QUEUE | \
225          MLX5_FLOW_ACTION_RSS | MLX5_FLOW_ACTION_JUMP | \
226          MLX5_FLOW_ACTION_DEFAULT_MISS)
227
228 #define MLX5_FLOW_FATE_ESWITCH_ACTIONS \
229         (MLX5_FLOW_ACTION_DROP | MLX5_FLOW_ACTION_PORT_ID | \
230          MLX5_FLOW_ACTION_JUMP)
231
232
233 #define MLX5_FLOW_MODIFY_HDR_ACTIONS (MLX5_FLOW_ACTION_SET_IPV4_SRC | \
234                                       MLX5_FLOW_ACTION_SET_IPV4_DST | \
235                                       MLX5_FLOW_ACTION_SET_IPV6_SRC | \
236                                       MLX5_FLOW_ACTION_SET_IPV6_DST | \
237                                       MLX5_FLOW_ACTION_SET_TP_SRC | \
238                                       MLX5_FLOW_ACTION_SET_TP_DST | \
239                                       MLX5_FLOW_ACTION_SET_TTL | \
240                                       MLX5_FLOW_ACTION_DEC_TTL | \
241                                       MLX5_FLOW_ACTION_SET_MAC_SRC | \
242                                       MLX5_FLOW_ACTION_SET_MAC_DST | \
243                                       MLX5_FLOW_ACTION_INC_TCP_SEQ | \
244                                       MLX5_FLOW_ACTION_DEC_TCP_SEQ | \
245                                       MLX5_FLOW_ACTION_INC_TCP_ACK | \
246                                       MLX5_FLOW_ACTION_DEC_TCP_ACK | \
247                                       MLX5_FLOW_ACTION_OF_SET_VLAN_VID | \
248                                       MLX5_FLOW_ACTION_SET_TAG | \
249                                       MLX5_FLOW_ACTION_MARK_EXT | \
250                                       MLX5_FLOW_ACTION_SET_META | \
251                                       MLX5_FLOW_ACTION_SET_IPV4_DSCP | \
252                                       MLX5_FLOW_ACTION_SET_IPV6_DSCP)
253
254 #define MLX5_FLOW_VLAN_ACTIONS (MLX5_FLOW_ACTION_OF_POP_VLAN | \
255                                 MLX5_FLOW_ACTION_OF_PUSH_VLAN)
256
257 #define MLX5_FLOW_XCAP_ACTIONS (MLX5_FLOW_ACTION_ENCAP | MLX5_FLOW_ACTION_DECAP)
258
259 #ifndef IPPROTO_MPLS
260 #define IPPROTO_MPLS 137
261 #endif
262
263 /* UDP port number for MPLS */
264 #define MLX5_UDP_PORT_MPLS 6635
265
266 /* UDP port numbers for VxLAN. */
267 #define MLX5_UDP_PORT_VXLAN 4789
268 #define MLX5_UDP_PORT_VXLAN_GPE 4790
269
270 /* UDP port numbers for GENEVE. */
271 #define MLX5_UDP_PORT_GENEVE 6081
272
273 /* Lowest priority indicator. */
274 #define MLX5_FLOW_LOWEST_PRIO_INDICATOR ((uint32_t)-1)
275
276 /*
277  * Max priority for ingress\egress flow groups
278  * greater than 0 and for any transfer flow group.
279  * From user configation: 0 - 21843.
280  */
281 #define MLX5_NON_ROOT_FLOW_MAX_PRIO     (21843 + 1)
282
283 /*
284  * Number of sub priorities.
285  * For each kind of pattern matching i.e. L2, L3, L4 to have a correct
286  * matching on the NIC (firmware dependent) L4 most have the higher priority
287  * followed by L3 and ending with L2.
288  */
289 #define MLX5_PRIORITY_MAP_L2 2
290 #define MLX5_PRIORITY_MAP_L3 1
291 #define MLX5_PRIORITY_MAP_L4 0
292 #define MLX5_PRIORITY_MAP_MAX 3
293
294 /* Valid layer type for IPV4 RSS. */
295 #define MLX5_IPV4_LAYER_TYPES \
296         (ETH_RSS_IPV4 | ETH_RSS_FRAG_IPV4 | \
297          ETH_RSS_NONFRAG_IPV4_TCP | ETH_RSS_NONFRAG_IPV4_UDP | \
298          ETH_RSS_NONFRAG_IPV4_OTHER)
299
300 /* IBV hash source bits  for IPV4. */
301 #define MLX5_IPV4_IBV_RX_HASH (IBV_RX_HASH_SRC_IPV4 | IBV_RX_HASH_DST_IPV4)
302
303 /* Valid layer type for IPV6 RSS. */
304 #define MLX5_IPV6_LAYER_TYPES \
305         (ETH_RSS_IPV6 | ETH_RSS_FRAG_IPV6 | ETH_RSS_NONFRAG_IPV6_TCP | \
306          ETH_RSS_NONFRAG_IPV6_UDP | ETH_RSS_IPV6_EX  | ETH_RSS_IPV6_TCP_EX | \
307          ETH_RSS_IPV6_UDP_EX | ETH_RSS_NONFRAG_IPV6_OTHER)
308
309 /* IBV hash source bits  for IPV6. */
310 #define MLX5_IPV6_IBV_RX_HASH (IBV_RX_HASH_SRC_IPV6 | IBV_RX_HASH_DST_IPV6)
311
312 /* IBV hash bits for L3 SRC. */
313 #define MLX5_L3_SRC_IBV_RX_HASH (IBV_RX_HASH_SRC_IPV4 | IBV_RX_HASH_SRC_IPV6)
314
315 /* IBV hash bits for L3 DST. */
316 #define MLX5_L3_DST_IBV_RX_HASH (IBV_RX_HASH_DST_IPV4 | IBV_RX_HASH_DST_IPV6)
317
318 /* IBV hash bits for TCP. */
319 #define MLX5_TCP_IBV_RX_HASH (IBV_RX_HASH_SRC_PORT_TCP | \
320                               IBV_RX_HASH_DST_PORT_TCP)
321
322 /* IBV hash bits for UDP. */
323 #define MLX5_UDP_IBV_RX_HASH (IBV_RX_HASH_SRC_PORT_UDP | \
324                               IBV_RX_HASH_DST_PORT_UDP)
325
326 /* IBV hash bits for L4 SRC. */
327 #define MLX5_L4_SRC_IBV_RX_HASH (IBV_RX_HASH_SRC_PORT_TCP | \
328                                  IBV_RX_HASH_SRC_PORT_UDP)
329
330 /* IBV hash bits for L4 DST. */
331 #define MLX5_L4_DST_IBV_RX_HASH (IBV_RX_HASH_DST_PORT_TCP | \
332                                  IBV_RX_HASH_DST_PORT_UDP)
333
334 /* Geneve header first 16Bit */
335 #define MLX5_GENEVE_VER_MASK 0x3
336 #define MLX5_GENEVE_VER_SHIFT 14
337 #define MLX5_GENEVE_VER_VAL(a) \
338                 (((a) >> (MLX5_GENEVE_VER_SHIFT)) & (MLX5_GENEVE_VER_MASK))
339 #define MLX5_GENEVE_OPTLEN_MASK 0x3F
340 #define MLX5_GENEVE_OPTLEN_SHIFT 8
341 #define MLX5_GENEVE_OPTLEN_VAL(a) \
342             (((a) >> (MLX5_GENEVE_OPTLEN_SHIFT)) & (MLX5_GENEVE_OPTLEN_MASK))
343 #define MLX5_GENEVE_OAMF_MASK 0x1
344 #define MLX5_GENEVE_OAMF_SHIFT 7
345 #define MLX5_GENEVE_OAMF_VAL(a) \
346                 (((a) >> (MLX5_GENEVE_OAMF_SHIFT)) & (MLX5_GENEVE_OAMF_MASK))
347 #define MLX5_GENEVE_CRITO_MASK 0x1
348 #define MLX5_GENEVE_CRITO_SHIFT 6
349 #define MLX5_GENEVE_CRITO_VAL(a) \
350                 (((a) >> (MLX5_GENEVE_CRITO_SHIFT)) & (MLX5_GENEVE_CRITO_MASK))
351 #define MLX5_GENEVE_RSVD_MASK 0x3F
352 #define MLX5_GENEVE_RSVD_VAL(a) ((a) & (MLX5_GENEVE_RSVD_MASK))
353 /*
354  * The length of the Geneve options fields, expressed in four byte multiples,
355  * not including the eight byte fixed tunnel.
356  */
357 #define MLX5_GENEVE_OPT_LEN_0 14
358 #define MLX5_GENEVE_OPT_LEN_1 63
359
360 #define MLX5_ENCAPSULATION_DECISION_SIZE (sizeof(struct rte_ether_hdr) + \
361                                           sizeof(struct rte_ipv4_hdr))
362 /* GTP extension header flag. */
363 #define MLX5_GTP_EXT_HEADER_FLAG 4
364
365 /* GTP extension header max PDU type value. */
366 #define MLX5_GTP_EXT_MAX_PDU_TYPE 15
367
368 /* GTP extension header PDU type shift. */
369 #define MLX5_GTP_PDU_TYPE_SHIFT(a) ((a) << 4)
370
371 /* IPv4 fragment_offset field contains relevant data in bits 2 to 15. */
372 #define MLX5_IPV4_FRAG_OFFSET_MASK \
373                 (RTE_IPV4_HDR_OFFSET_MASK | RTE_IPV4_HDR_MF_FLAG)
374
375 /* Specific item's fields can accept a range of values (using spec and last). */
376 #define MLX5_ITEM_RANGE_NOT_ACCEPTED    false
377 #define MLX5_ITEM_RANGE_ACCEPTED        true
378
379 /* Software header modify action numbers of a flow. */
380 #define MLX5_ACT_NUM_MDF_IPV4           1
381 #define MLX5_ACT_NUM_MDF_IPV6           4
382 #define MLX5_ACT_NUM_MDF_MAC            2
383 #define MLX5_ACT_NUM_MDF_VID            1
384 #define MLX5_ACT_NUM_MDF_PORT           2
385 #define MLX5_ACT_NUM_MDF_TTL            1
386 #define MLX5_ACT_NUM_DEC_TTL            MLX5_ACT_NUM_MDF_TTL
387 #define MLX5_ACT_NUM_MDF_TCPSEQ         1
388 #define MLX5_ACT_NUM_MDF_TCPACK         1
389 #define MLX5_ACT_NUM_SET_REG            1
390 #define MLX5_ACT_NUM_SET_TAG            1
391 #define MLX5_ACT_NUM_CPY_MREG           MLX5_ACT_NUM_SET_TAG
392 #define MLX5_ACT_NUM_SET_MARK           MLX5_ACT_NUM_SET_TAG
393 #define MLX5_ACT_NUM_SET_META           MLX5_ACT_NUM_SET_TAG
394 #define MLX5_ACT_NUM_SET_DSCP           1
395
396 enum mlx5_flow_drv_type {
397         MLX5_FLOW_TYPE_MIN,
398         MLX5_FLOW_TYPE_DV,
399         MLX5_FLOW_TYPE_VERBS,
400         MLX5_FLOW_TYPE_MAX,
401 };
402
403 /* Fate action type. */
404 enum mlx5_flow_fate_type {
405         MLX5_FLOW_FATE_NONE, /* Egress flow. */
406         MLX5_FLOW_FATE_QUEUE,
407         MLX5_FLOW_FATE_JUMP,
408         MLX5_FLOW_FATE_PORT_ID,
409         MLX5_FLOW_FATE_DROP,
410         MLX5_FLOW_FATE_DEFAULT_MISS,
411         MLX5_FLOW_FATE_SHARED_RSS,
412         MLX5_FLOW_FATE_MAX,
413 };
414
415 /* Matcher PRM representation */
416 struct mlx5_flow_dv_match_params {
417         size_t size;
418         /**< Size of match value. Do NOT split size and key! */
419         uint32_t buf[MLX5_ST_SZ_DW(fte_match_param)];
420         /**< Matcher value. This value is used as the mask or as a key. */
421 };
422
423 /* Matcher structure. */
424 struct mlx5_flow_dv_matcher {
425         struct mlx5_cache_entry entry; /**< Pointer to the next element. */
426         struct mlx5_flow_tbl_resource *tbl;
427         /**< Pointer to the table(group) the matcher associated with. */
428         void *matcher_object; /**< Pointer to DV matcher */
429         uint16_t crc; /**< CRC of key. */
430         uint16_t priority; /**< Priority of matcher. */
431         struct mlx5_flow_dv_match_params mask; /**< Matcher mask. */
432 };
433
434 #define MLX5_ENCAP_MAX_LEN 132
435
436 /* Encap/decap resource structure. */
437 struct mlx5_flow_dv_encap_decap_resource {
438         struct mlx5_hlist_entry entry;
439         /* Pointer to next element. */
440         uint32_t refcnt; /**< Reference counter. */
441         void *action;
442         /**< Encap/decap action object. */
443         uint8_t buf[MLX5_ENCAP_MAX_LEN];
444         size_t size;
445         uint8_t reformat_type;
446         uint8_t ft_type;
447         uint64_t flags; /**< Flags for RDMA API. */
448         uint32_t idx; /**< Index for the index memory pool. */
449 };
450
451 /* Tag resource structure. */
452 struct mlx5_flow_dv_tag_resource {
453         struct mlx5_hlist_entry entry;
454         /**< hash list entry for tag resource, tag value as the key. */
455         void *action;
456         /**< Tag action object. */
457         uint32_t refcnt; /**< Reference counter. */
458         uint32_t idx; /**< Index for the index memory pool. */
459         uint32_t tag_id; /**< Tag ID. */
460 };
461
462 /*
463  * Number of modification commands.
464  * The maximal actions amount in FW is some constant, and it is 16 in the
465  * latest releases. In some old releases, it will be limited to 8.
466  * Since there is no interface to query the capacity, the maximal value should
467  * be used to allow PMD to create the flow. The validation will be done in the
468  * lower driver layer or FW. A failure will be returned if exceeds the maximal
469  * supported actions number on the root table.
470  * On non-root tables, there is no limitation, but 32 is enough right now.
471  */
472 #define MLX5_MAX_MODIFY_NUM                     32
473 #define MLX5_ROOT_TBL_MODIFY_NUM                16
474
475 /* Modify resource structure */
476 struct mlx5_flow_dv_modify_hdr_resource {
477         struct mlx5_hlist_entry entry;
478         void *action; /**< Modify header action object. */
479         /* Key area for hash list matching: */
480         uint8_t ft_type; /**< Flow table type, Rx or Tx. */
481         uint32_t actions_num; /**< Number of modification actions. */
482         uint64_t flags; /**< Flags for RDMA API. */
483         struct mlx5_modification_cmd actions[];
484         /**< Modification actions. */
485 };
486
487 /* Modify resource key of the hash organization. */
488 union mlx5_flow_modify_hdr_key {
489         struct {
490                 uint32_t ft_type:8;     /**< Flow table type, Rx or Tx. */
491                 uint32_t actions_num:5; /**< Number of modification actions. */
492                 uint32_t group:19;      /**< Flow group id. */
493                 uint32_t cksum;         /**< Actions check sum. */
494         };
495         uint64_t v64;                   /**< full 64bits value of key */
496 };
497
498 /* Jump action resource structure. */
499 struct mlx5_flow_dv_jump_tbl_resource {
500         void *action; /**< Pointer to the rdma core action. */
501 };
502
503 /* Port ID resource structure. */
504 struct mlx5_flow_dv_port_id_action_resource {
505         struct mlx5_cache_entry entry;
506         void *action; /**< Action object. */
507         uint32_t port_id; /**< Port ID value. */
508         uint32_t idx; /**< Indexed pool memory index. */
509 };
510
511 /* Push VLAN action resource structure */
512 struct mlx5_flow_dv_push_vlan_action_resource {
513         struct mlx5_cache_entry entry; /* Cache entry. */
514         void *action; /**< Action object. */
515         uint8_t ft_type; /**< Flow table type, Rx, Tx or FDB. */
516         rte_be32_t vlan_tag; /**< VLAN tag value. */
517         uint32_t idx; /**< Indexed pool memory index. */
518 };
519
520 /* Metadata register copy table entry. */
521 struct mlx5_flow_mreg_copy_resource {
522         /*
523          * Hash list entry for copy table.
524          *  - Key is 32/64-bit MARK action ID.
525          *  - MUST be the first entry.
526          */
527         struct mlx5_hlist_entry hlist_ent;
528         LIST_ENTRY(mlx5_flow_mreg_copy_resource) next;
529         /* List entry for device flows. */
530         uint32_t idx;
531         uint32_t rix_flow; /* Built flow for copy. */
532         uint32_t mark_id;
533 };
534
535 /* Table tunnel parameter. */
536 struct mlx5_flow_tbl_tunnel_prm {
537         const struct mlx5_flow_tunnel *tunnel;
538         uint32_t group_id;
539         bool external;
540 };
541
542 /* Table data structure of the hash organization. */
543 struct mlx5_flow_tbl_data_entry {
544         struct mlx5_hlist_entry entry;
545         /**< hash list entry, 64-bits key inside. */
546         struct mlx5_flow_tbl_resource tbl;
547         /**< flow table resource. */
548         struct mlx5_cache_list matchers;
549         /**< matchers' header associated with the flow table. */
550         struct mlx5_flow_dv_jump_tbl_resource jump;
551         /**< jump resource, at most one for each table created. */
552         uint32_t idx; /**< index for the indexed mempool. */
553         /**< tunnel offload */
554         const struct mlx5_flow_tunnel *tunnel;
555         uint32_t group_id;
556         uint32_t external:1;
557         uint32_t tunnel_offload:1; /* Tunnel offlod table or not. */
558         uint32_t is_egress:1; /**< Egress table. */
559         uint32_t is_transfer:1; /**< Transfer table. */
560         uint32_t dummy:1; /**<  DR table. */
561         uint32_t reserve:27; /**< Reserved to future using. */
562         uint32_t table_id; /**< Table ID. */
563 };
564
565 /* Sub rdma-core actions list. */
566 struct mlx5_flow_sub_actions_list {
567         uint32_t actions_num; /**< Number of sample actions. */
568         uint64_t action_flags;
569         void *dr_queue_action;
570         void *dr_tag_action;
571         void *dr_cnt_action;
572         void *dr_port_id_action;
573         void *dr_encap_action;
574         void *dr_jump_action;
575 };
576
577 /* Sample sub-actions resource list. */
578 struct mlx5_flow_sub_actions_idx {
579         uint32_t rix_hrxq; /**< Hash Rx queue object index. */
580         uint32_t rix_tag; /**< Index to the tag action. */
581         uint32_t cnt;
582         uint32_t rix_port_id_action; /**< Index to port ID action resource. */
583         uint32_t rix_encap_decap; /**< Index to encap/decap resource. */
584         uint32_t rix_jump; /**< Index to the jump action resource. */
585 };
586
587 /* Sample action resource structure. */
588 struct mlx5_flow_dv_sample_resource {
589         struct mlx5_cache_entry entry; /**< Cache entry. */
590         union {
591                 void *verbs_action; /**< Verbs sample action object. */
592                 void **sub_actions; /**< Sample sub-action array. */
593         };
594         struct rte_eth_dev *dev; /**< Device registers the action. */
595         uint32_t idx; /** Sample object index. */
596         uint8_t ft_type; /** Flow Table Type */
597         uint32_t ft_id; /** Flow Table Level */
598         uint32_t ratio;   /** Sample Ratio */
599         uint64_t set_action; /** Restore reg_c0 value */
600         void *normal_path_tbl; /** Flow Table pointer */
601         void *default_miss; /** default_miss dr_action. */
602         struct mlx5_flow_sub_actions_idx sample_idx;
603         /**< Action index resources. */
604         struct mlx5_flow_sub_actions_list sample_act;
605         /**< Action resources. */
606 };
607
608 #define MLX5_MAX_DEST_NUM       2
609
610 /* Destination array action resource structure. */
611 struct mlx5_flow_dv_dest_array_resource {
612         struct mlx5_cache_entry entry; /**< Cache entry. */
613         uint32_t idx; /** Destination array action object index. */
614         uint8_t ft_type; /** Flow Table Type */
615         uint8_t num_of_dest; /**< Number of destination actions. */
616         struct rte_eth_dev *dev; /**< Device registers the action. */
617         void *action; /**< Pointer to the rdma core action. */
618         struct mlx5_flow_sub_actions_idx sample_idx[MLX5_MAX_DEST_NUM];
619         /**< Action index resources. */
620         struct mlx5_flow_sub_actions_list sample_act[MLX5_MAX_DEST_NUM];
621         /**< Action resources. */
622 };
623
624 /* PMD flow priority for tunnel */
625 #define MLX5_TUNNEL_PRIO_GET(rss_desc) \
626         ((rss_desc)->level >= 2 ? MLX5_PRIORITY_MAP_L2 : MLX5_PRIORITY_MAP_L4)
627
628
629 /** Device flow handle structure for DV mode only. */
630 struct mlx5_flow_handle_dv {
631         /* Flow DV api: */
632         struct mlx5_flow_dv_matcher *matcher; /**< Cache to matcher. */
633         struct mlx5_flow_dv_modify_hdr_resource *modify_hdr;
634         /**< Pointer to modify header resource in cache. */
635         uint32_t rix_encap_decap;
636         /**< Index to encap/decap resource in cache. */
637         uint32_t rix_push_vlan;
638         /**< Index to push VLAN action resource in cache. */
639         uint32_t rix_tag;
640         /**< Index to the tag action. */
641         uint32_t rix_sample;
642         /**< Index to sample action resource in cache. */
643         uint32_t rix_dest_array;
644         /**< Index to destination array resource in cache. */
645 } __rte_packed;
646
647 /** Device flow handle structure: used both for creating & destroying. */
648 struct mlx5_flow_handle {
649         SILIST_ENTRY(uint32_t)next;
650         struct mlx5_vf_vlan vf_vlan; /**< Structure for VF VLAN workaround. */
651         /**< Index to next device flow handle. */
652         uint64_t layers;
653         /**< Bit-fields of present layers, see MLX5_FLOW_LAYER_*. */
654         void *drv_flow; /**< pointer to driver flow object. */
655         uint32_t split_flow_id:28; /**< Sub flow unique match flow id. */
656         uint32_t mark:1; /**< Metadate rxq mark flag. */
657         uint32_t fate_action:3; /**< Fate action type. */
658         union {
659                 uint32_t rix_hrxq; /**< Hash Rx queue object index. */
660                 uint32_t rix_jump; /**< Index to the jump action resource. */
661                 uint32_t rix_port_id_action;
662                 /**< Index to port ID action resource. */
663                 uint32_t rix_fate;
664                 /**< Generic value indicates the fate action. */
665                 uint32_t rix_default_fate;
666                 /**< Indicates default miss fate action. */
667                 uint32_t rix_srss;
668                 /**< Indicates shared RSS fate action. */
669         };
670 #if defined(HAVE_IBV_FLOW_DV_SUPPORT) || !defined(HAVE_INFINIBAND_VERBS_H)
671         struct mlx5_flow_handle_dv dvh;
672 #endif
673 } __rte_packed;
674
675 /*
676  * Size for Verbs device flow handle structure only. Do not use the DV only
677  * structure in Verbs. No DV flows attributes will be accessed.
678  * Macro offsetof() could also be used here.
679  */
680 #if defined(HAVE_IBV_FLOW_DV_SUPPORT) || !defined(HAVE_INFINIBAND_VERBS_H)
681 #define MLX5_FLOW_HANDLE_VERBS_SIZE \
682         (sizeof(struct mlx5_flow_handle) - sizeof(struct mlx5_flow_handle_dv))
683 #else
684 #define MLX5_FLOW_HANDLE_VERBS_SIZE (sizeof(struct mlx5_flow_handle))
685 #endif
686
687 /*
688  * Max number of actions per DV flow.
689  * See CREATE_FLOW_MAX_FLOW_ACTIONS_SUPPORTED
690  * in rdma-core file providers/mlx5/verbs.c.
691  */
692 #define MLX5_DV_MAX_NUMBER_OF_ACTIONS 8
693
694 /** Device flow structure only for DV flow creation. */
695 struct mlx5_flow_dv_workspace {
696         uint32_t group; /**< The group index. */
697         uint8_t transfer; /**< 1 if the flow is E-Switch flow. */
698         int actions_n; /**< number of actions. */
699         void *actions[MLX5_DV_MAX_NUMBER_OF_ACTIONS]; /**< Action list. */
700         struct mlx5_flow_dv_encap_decap_resource *encap_decap;
701         /**< Pointer to encap/decap resource in cache. */
702         struct mlx5_flow_dv_push_vlan_action_resource *push_vlan_res;
703         /**< Pointer to push VLAN action resource in cache. */
704         struct mlx5_flow_dv_tag_resource *tag_resource;
705         /**< pointer to the tag action. */
706         struct mlx5_flow_dv_port_id_action_resource *port_id_action;
707         /**< Pointer to port ID action resource. */
708         struct mlx5_flow_dv_jump_tbl_resource *jump;
709         /**< Pointer to the jump action resource. */
710         struct mlx5_flow_dv_match_params value;
711         /**< Holds the value that the packet is compared to. */
712         struct mlx5_flow_dv_sample_resource *sample_res;
713         /**< Pointer to the sample action resource. */
714         struct mlx5_flow_dv_dest_array_resource *dest_array_res;
715         /**< Pointer to the destination array resource. */
716 };
717
718 #ifdef HAVE_INFINIBAND_VERBS_H
719 /*
720  * Maximal Verbs flow specifications & actions size.
721  * Some elements are mutually exclusive, but enough space should be allocated.
722  * Tunnel cases: 1. Max 2 Ethernet + IP(v6 len > v4 len) + TCP/UDP headers.
723  *               2. One tunnel header (exception: GRE + MPLS),
724  *                  SPEC length: GRE == tunnel.
725  * Actions: 1. 1 Mark OR Flag.
726  *          2. 1 Drop (if any).
727  *          3. No limitation for counters, but it makes no sense to support too
728  *             many counters in a single device flow.
729  */
730 #ifdef HAVE_IBV_DEVICE_MPLS_SUPPORT
731 #define MLX5_VERBS_MAX_SPEC_SIZE \
732                 ( \
733                         (2 * (sizeof(struct ibv_flow_spec_eth) + \
734                               sizeof(struct ibv_flow_spec_ipv6) + \
735                               sizeof(struct ibv_flow_spec_tcp_udp)) + \
736                         sizeof(struct ibv_flow_spec_gre) + \
737                         sizeof(struct ibv_flow_spec_mpls)) \
738                 )
739 #else
740 #define MLX5_VERBS_MAX_SPEC_SIZE \
741                 ( \
742                         (2 * (sizeof(struct ibv_flow_spec_eth) + \
743                               sizeof(struct ibv_flow_spec_ipv6) + \
744                               sizeof(struct ibv_flow_spec_tcp_udp)) + \
745                         sizeof(struct ibv_flow_spec_tunnel)) \
746                 )
747 #endif
748
749 #if defined(HAVE_IBV_DEVICE_COUNTERS_SET_V42) || \
750         defined(HAVE_IBV_DEVICE_COUNTERS_SET_V45)
751 #define MLX5_VERBS_MAX_ACT_SIZE \
752                 ( \
753                         sizeof(struct ibv_flow_spec_action_tag) + \
754                         sizeof(struct ibv_flow_spec_action_drop) + \
755                         sizeof(struct ibv_flow_spec_counter_action) * 4 \
756                 )
757 #else
758 #define MLX5_VERBS_MAX_ACT_SIZE \
759                 ( \
760                         sizeof(struct ibv_flow_spec_action_tag) + \
761                         sizeof(struct ibv_flow_spec_action_drop) \
762                 )
763 #endif
764
765 #define MLX5_VERBS_MAX_SPEC_ACT_SIZE \
766                 (MLX5_VERBS_MAX_SPEC_SIZE + MLX5_VERBS_MAX_ACT_SIZE)
767
768 /** Device flow structure only for Verbs flow creation. */
769 struct mlx5_flow_verbs_workspace {
770         unsigned int size; /**< Size of the attribute. */
771         struct ibv_flow_attr attr; /**< Verbs flow attribute buffer. */
772         uint8_t specs[MLX5_VERBS_MAX_SPEC_ACT_SIZE];
773         /**< Specifications & actions buffer of verbs flow. */
774 };
775 #endif /* HAVE_INFINIBAND_VERBS_H */
776
777 #define MLX5_SCALE_FLOW_GROUP_BIT 0
778 #define MLX5_SCALE_JUMP_FLOW_GROUP_BIT 1
779
780 /** Maximal number of device sub-flows supported. */
781 #define MLX5_NUM_MAX_DEV_FLOWS 32
782
783 /** Device flow structure. */
784 __extension__
785 struct mlx5_flow {
786         struct rte_flow *flow; /**< Pointer to the main flow. */
787         uint32_t flow_idx; /**< The memory pool index to the main flow. */
788         uint64_t hash_fields; /**< Hash Rx queue hash fields. */
789         uint64_t act_flags;
790         /**< Bit-fields of detected actions, see MLX5_FLOW_ACTION_*. */
791         bool external; /**< true if the flow is created external to PMD. */
792         uint8_t ingress:1; /**< 1 if the flow is ingress. */
793         uint8_t skip_scale:2;
794         /**
795          * Each Bit be set to 1 if Skip the scale the flow group with factor.
796          * If bit0 be set to 1, then skip the scale the original flow group;
797          * If bit1 be set to 1, then skip the scale the jump flow group if
798          * having jump action.
799          * 00: Enable scale in a flow, default value.
800          * 01: Skip scale the flow group with factor, enable scale the group
801          * of jump action.
802          * 10: Enable scale the group with factor, skip scale the group of
803          * jump action.
804          * 11: Skip scale the table with factor both for flow group and jump
805          * group.
806          */
807         union {
808 #if defined(HAVE_IBV_FLOW_DV_SUPPORT) || !defined(HAVE_INFINIBAND_VERBS_H)
809                 struct mlx5_flow_dv_workspace dv;
810 #endif
811 #ifdef HAVE_INFINIBAND_VERBS_H
812                 struct mlx5_flow_verbs_workspace verbs;
813 #endif
814         };
815         struct mlx5_flow_handle *handle;
816         uint32_t handle_idx; /* Index of the mlx5 flow handle memory. */
817         const struct mlx5_flow_tunnel *tunnel;
818 };
819
820 /* Flow meter state. */
821 #define MLX5_FLOW_METER_DISABLE 0
822 #define MLX5_FLOW_METER_ENABLE 1
823
824 #define MLX5_MAN_WIDTH 8
825 /* Modify this value if enum rte_mtr_color changes. */
826 #define RTE_MTR_DROPPED RTE_COLORS
827
828 /* Meter policer statistics */
829 struct mlx5_flow_policer_stats {
830         uint32_t cnt[RTE_COLORS + 1];
831         /**< Color counter, extra for drop. */
832         uint64_t stats_mask;
833         /**< Statistics mask for the colors. */
834 };
835
836 /* Meter table structure. */
837 struct mlx5_meter_domain_info {
838         struct mlx5_flow_tbl_resource *tbl;
839         /**< Meter table. */
840         struct mlx5_flow_tbl_resource *sfx_tbl;
841         /**< Meter suffix table. */
842         void *any_matcher;
843         /**< Meter color not match default criteria. */
844         void *color_matcher;
845         /**< Meter color match criteria. */
846         void *jump_actn;
847         /**< Meter match action. */
848         void *policer_rules[RTE_MTR_DROPPED + 1];
849         /**< Meter policer for the match. */
850 };
851
852 /* Meter table set for TX RX FDB. */
853 struct mlx5_meter_domains_infos {
854         uint32_t ref_cnt;
855         /**< Table user count. */
856         struct mlx5_meter_domain_info egress;
857         /**< TX meter table. */
858         struct mlx5_meter_domain_info ingress;
859         /**< RX meter table. */
860         struct mlx5_meter_domain_info transfer;
861         /**< FDB meter table. */
862         void *drop_actn;
863         /**< Drop action as not matched. */
864         void *count_actns[RTE_MTR_DROPPED + 1];
865         /**< Counters for match and unmatched statistics. */
866         uint32_t fmp[MLX5_ST_SZ_DW(flow_meter_parameters)];
867         /**< Flow meter parameter. */
868         size_t fmp_size;
869         /**< Flow meter parameter size. */
870         void *meter_action;
871         /**< Flow meter action. */
872 };
873
874 /* Meter parameter structure. */
875 struct mlx5_flow_meter {
876         TAILQ_ENTRY(mlx5_flow_meter) next;
877         /**< Pointer to the next flow meter structure. */
878         uint32_t idx; /* Index to meter object. */
879         uint32_t meter_id;
880         /**< Meter id. */
881         struct mlx5_flow_meter_profile *profile;
882         /**< Meter profile parameters. */
883
884         rte_spinlock_t sl; /**< Meter action spinlock. */
885
886         /** Policer actions (per meter output color). */
887         enum rte_mtr_policer_action action[RTE_COLORS];
888
889         /** Set of stats counters to be enabled.
890          * @see enum rte_mtr_stats_type
891          */
892         uint64_t stats_mask;
893
894         /**< Rule applies to ingress traffic. */
895         uint32_t ingress:1;
896
897         /**< Rule applies to egress traffic. */
898         uint32_t egress:1;
899         /**
900          * Instead of simply matching the properties of traffic as it would
901          * appear on a given DPDK port ID, enabling this attribute transfers
902          * a flow rule to the lowest possible level of any device endpoints
903          * found in the pattern.
904          *
905          * When supported, this effectively enables an application to
906          * re-route traffic not necessarily intended for it (e.g. coming
907          * from or addressed to different physical ports, VFs or
908          * applications) at the device level.
909          *
910          * It complements the behavior of some pattern items such as
911          * RTE_FLOW_ITEM_TYPE_PHY_PORT and is meaningless without them.
912          *
913          * When transferring flow rules, ingress and egress attributes keep
914          * their original meaning, as if processing traffic emitted or
915          * received by the application.
916          */
917         uint32_t transfer:1;
918         struct mlx5_meter_domains_infos *mfts;
919         /**< Flow table created for this meter. */
920         struct mlx5_flow_policer_stats policer_stats;
921         /**< Meter policer statistics. */
922         uint32_t ref_cnt;
923         /**< Use count. */
924         uint32_t active_state:1;
925         /**< Meter state. */
926         uint32_t shared:1;
927         /**< Meter shared or not. */
928 };
929
930 /* RFC2697 parameter structure. */
931 struct mlx5_flow_meter_srtcm_rfc2697_prm {
932         /* green_saturation_value = cbs_mantissa * 2^cbs_exponent */
933         uint32_t cbs_exponent:5;
934         uint32_t cbs_mantissa:8;
935         /* cir = 8G * cir_mantissa * 1/(2^cir_exponent) Bytes/Sec */
936         uint32_t cir_exponent:5;
937         uint32_t cir_mantissa:8;
938         /* yellow _saturation_value = ebs_mantissa * 2^ebs_exponent */
939         uint32_t ebs_exponent:5;
940         uint32_t ebs_mantissa:8;
941 };
942
943 /* Flow meter profile structure. */
944 struct mlx5_flow_meter_profile {
945         TAILQ_ENTRY(mlx5_flow_meter_profile) next;
946         /**< Pointer to the next flow meter structure. */
947         uint32_t meter_profile_id; /**< Profile id. */
948         struct rte_mtr_meter_profile profile; /**< Profile detail. */
949         union {
950                 struct mlx5_flow_meter_srtcm_rfc2697_prm srtcm_prm;
951                 /**< srtcm_rfc2697 struct. */
952         };
953         uint32_t ref_cnt; /**< Use count. */
954 };
955
956 #define MLX5_MAX_TUNNELS 256
957 #define MLX5_TNL_MISS_RULE_PRIORITY 3
958 #define MLX5_TNL_MISS_FDB_JUMP_GRP  0x1234faac
959
960 /*
961  * When tunnel offload is active, all JUMP group ids are converted
962  * using the same method. That conversion is applied both to tunnel and
963  * regular rule types.
964  * Group ids used in tunnel rules are relative to it's tunnel (!).
965  * Application can create number of steer rules, using the same
966  * tunnel, with different group id in each rule.
967  * Each tunnel stores its groups internally in PMD tunnel object.
968  * Groups used in regular rules do not belong to any tunnel and are stored
969  * in tunnel hub.
970  */
971
972 struct mlx5_flow_tunnel {
973         LIST_ENTRY(mlx5_flow_tunnel) chain;
974         struct rte_flow_tunnel app_tunnel;      /** app tunnel copy */
975         uint32_t tunnel_id;                     /** unique tunnel ID */
976         uint32_t refctn;
977         struct rte_flow_action action;
978         struct rte_flow_item item;
979         struct mlx5_hlist *groups;              /** tunnel groups */
980 };
981
982 /** PMD tunnel related context */
983 struct mlx5_flow_tunnel_hub {
984         /* Tunnels list
985          * Access to the list MUST be MT protected
986          */
987         LIST_HEAD(, mlx5_flow_tunnel) tunnels;
988          /* protect access to the tunnels list */
989         rte_spinlock_t sl;
990         struct mlx5_hlist *groups;              /** non tunnel groups */
991 };
992
993 /* convert jump group to flow table ID in tunnel rules */
994 struct tunnel_tbl_entry {
995         struct mlx5_hlist_entry hash;
996         uint32_t flow_table;
997         uint32_t tunnel_id;
998         uint32_t group;
999 };
1000
1001 static inline uint32_t
1002 tunnel_id_to_flow_tbl(uint32_t id)
1003 {
1004         return id | (1u << 16);
1005 }
1006
1007 static inline uint32_t
1008 tunnel_flow_tbl_to_id(uint32_t flow_tbl)
1009 {
1010         return flow_tbl & ~(1u << 16);
1011 }
1012
1013 union tunnel_tbl_key {
1014         uint64_t val;
1015         struct {
1016                 uint32_t tunnel_id;
1017                 uint32_t group;
1018         };
1019 };
1020
1021 static inline struct mlx5_flow_tunnel_hub *
1022 mlx5_tunnel_hub(struct rte_eth_dev *dev)
1023 {
1024         struct mlx5_priv *priv = dev->data->dev_private;
1025         return priv->sh->tunnel_hub;
1026 }
1027
1028 static inline bool
1029 is_tunnel_offload_active(struct rte_eth_dev *dev)
1030 {
1031 #ifdef HAVE_IBV_FLOW_DV_SUPPORT
1032         struct mlx5_priv *priv = dev->data->dev_private;
1033         return !!priv->config.dv_miss_info;
1034 #else
1035         RTE_SET_USED(dev);
1036         return false;
1037 #endif
1038 }
1039
1040 static inline bool
1041 is_flow_tunnel_match_rule(__rte_unused struct rte_eth_dev *dev,
1042                           __rte_unused const struct rte_flow_attr *attr,
1043                           __rte_unused const struct rte_flow_item items[],
1044                           __rte_unused const struct rte_flow_action actions[])
1045 {
1046         return (items[0].type == (typeof(items[0].type))
1047                                  MLX5_RTE_FLOW_ITEM_TYPE_TUNNEL);
1048 }
1049
1050 static inline bool
1051 is_flow_tunnel_steer_rule(__rte_unused struct rte_eth_dev *dev,
1052                           __rte_unused const struct rte_flow_attr *attr,
1053                           __rte_unused const struct rte_flow_item items[],
1054                           __rte_unused const struct rte_flow_action actions[])
1055 {
1056         return (actions[0].type == (typeof(actions[0].type))
1057                                    MLX5_RTE_FLOW_ACTION_TYPE_TUNNEL_SET);
1058 }
1059
1060 static inline const struct mlx5_flow_tunnel *
1061 flow_actions_to_tunnel(const struct rte_flow_action actions[])
1062 {
1063         return actions[0].conf;
1064 }
1065
1066 static inline const struct mlx5_flow_tunnel *
1067 flow_items_to_tunnel(const struct rte_flow_item items[])
1068 {
1069         return items[0].spec;
1070 }
1071
1072 /* Flow structure. */
1073 struct rte_flow {
1074         ILIST_ENTRY(uint32_t)next; /**< Index to the next flow structure. */
1075         uint32_t dev_handles;
1076         /**< Device flow handles that are part of the flow. */
1077         uint32_t drv_type:2; /**< Driver type. */
1078         uint32_t tunnel:1;
1079         uint32_t meter:16; /**< Holds flow meter id. */
1080         uint32_t rix_mreg_copy;
1081         /**< Index to metadata register copy table resource. */
1082         uint32_t counter; /**< Holds flow counter. */
1083         uint32_t tunnel_id;  /**< Tunnel id */
1084         uint32_t age; /**< Holds ASO age bit index. */
1085         uint32_t geneve_tlv_option; /**< Holds Geneve TLV option id. > */
1086 } __rte_packed;
1087
1088 /*
1089  * Define list of valid combinations of RX Hash fields
1090  * (see enum ibv_rx_hash_fields).
1091  */
1092 #define MLX5_RSS_HASH_IPV4 (IBV_RX_HASH_SRC_IPV4 | IBV_RX_HASH_DST_IPV4)
1093 #define MLX5_RSS_HASH_IPV4_TCP \
1094         (MLX5_RSS_HASH_IPV4 | \
1095          IBV_RX_HASH_SRC_PORT_TCP | IBV_RX_HASH_SRC_PORT_TCP)
1096 #define MLX5_RSS_HASH_IPV4_UDP \
1097         (MLX5_RSS_HASH_IPV4 | \
1098          IBV_RX_HASH_SRC_PORT_UDP | IBV_RX_HASH_SRC_PORT_UDP)
1099 #define MLX5_RSS_HASH_IPV6 (IBV_RX_HASH_SRC_IPV6 | IBV_RX_HASH_DST_IPV6)
1100 #define MLX5_RSS_HASH_IPV6_TCP \
1101         (MLX5_RSS_HASH_IPV6 | \
1102          IBV_RX_HASH_SRC_PORT_TCP | IBV_RX_HASH_SRC_PORT_TCP)
1103 #define MLX5_RSS_HASH_IPV6_UDP \
1104         (MLX5_RSS_HASH_IPV6 | \
1105          IBV_RX_HASH_SRC_PORT_UDP | IBV_RX_HASH_SRC_PORT_UDP)
1106 #define MLX5_RSS_HASH_NONE 0ULL
1107
1108 /* array of valid combinations of RX Hash fields for RSS */
1109 static const uint64_t mlx5_rss_hash_fields[] = {
1110         MLX5_RSS_HASH_IPV4,
1111         MLX5_RSS_HASH_IPV4_TCP,
1112         MLX5_RSS_HASH_IPV4_UDP,
1113         MLX5_RSS_HASH_IPV6,
1114         MLX5_RSS_HASH_IPV6_TCP,
1115         MLX5_RSS_HASH_IPV6_UDP,
1116         MLX5_RSS_HASH_NONE,
1117 };
1118
1119 /* Shared RSS action structure */
1120 struct mlx5_shared_action_rss {
1121         ILIST_ENTRY(uint32_t)next; /**< Index to the next RSS structure. */
1122         uint32_t refcnt; /**< Atomically accessed refcnt. */
1123         struct rte_flow_action_rss origin; /**< Original rte RSS action. */
1124         uint8_t key[MLX5_RSS_HASH_KEY_LEN]; /**< RSS hash key. */
1125         struct mlx5_ind_table_obj *ind_tbl;
1126         /**< Hash RX queues (hrxq, hrxq_tunnel fields) indirection table. */
1127         uint32_t hrxq[MLX5_RSS_HASH_FIELDS_LEN];
1128         /**< Hash RX queue indexes mapped to mlx5_rss_hash_fields */
1129         uint32_t hrxq_tunnel[MLX5_RSS_HASH_FIELDS_LEN];
1130         /**< Hash RX queue indexes for tunneled RSS */
1131         rte_spinlock_t action_rss_sl; /**< Shared RSS action spinlock. */
1132 };
1133
1134 struct rte_flow_shared_action {
1135         uint32_t id;
1136 };
1137
1138 /* Thread specific flow workspace intermediate data. */
1139 struct mlx5_flow_workspace {
1140         /* If creating another flow in same thread, push new as stack. */
1141         struct mlx5_flow_workspace *prev;
1142         struct mlx5_flow_workspace *next;
1143         uint32_t inuse; /* can't create new flow with current. */
1144         struct mlx5_flow flows[MLX5_NUM_MAX_DEV_FLOWS];
1145         struct mlx5_flow_rss_desc rss_desc;
1146         uint32_t rssq_num; /* Allocated queue num in rss_desc. */
1147         uint32_t flow_idx; /* Intermediate device flow index. */
1148 };
1149
1150 struct mlx5_flow_split_info {
1151         bool external;
1152         /**< True if flow is created by request external to PMD. */
1153         uint8_t skip_scale; /**< Skip the scale the table with factor. */
1154         uint32_t flow_idx; /**< This memory pool index to the flow. */
1155         uint32_t prefix_mark; /**< Prefix subflow mark flag. */
1156         uint64_t prefix_layers; /**< Prefix subflow layers. */
1157 };
1158
1159 typedef int (*mlx5_flow_validate_t)(struct rte_eth_dev *dev,
1160                                     const struct rte_flow_attr *attr,
1161                                     const struct rte_flow_item items[],
1162                                     const struct rte_flow_action actions[],
1163                                     bool external,
1164                                     int hairpin,
1165                                     struct rte_flow_error *error);
1166 typedef struct mlx5_flow *(*mlx5_flow_prepare_t)
1167         (struct rte_eth_dev *dev, const struct rte_flow_attr *attr,
1168          const struct rte_flow_item items[],
1169          const struct rte_flow_action actions[], struct rte_flow_error *error);
1170 typedef int (*mlx5_flow_translate_t)(struct rte_eth_dev *dev,
1171                                      struct mlx5_flow *dev_flow,
1172                                      const struct rte_flow_attr *attr,
1173                                      const struct rte_flow_item items[],
1174                                      const struct rte_flow_action actions[],
1175                                      struct rte_flow_error *error);
1176 typedef int (*mlx5_flow_apply_t)(struct rte_eth_dev *dev, struct rte_flow *flow,
1177                                  struct rte_flow_error *error);
1178 typedef void (*mlx5_flow_remove_t)(struct rte_eth_dev *dev,
1179                                    struct rte_flow *flow);
1180 typedef void (*mlx5_flow_destroy_t)(struct rte_eth_dev *dev,
1181                                     struct rte_flow *flow);
1182 typedef int (*mlx5_flow_query_t)(struct rte_eth_dev *dev,
1183                                  struct rte_flow *flow,
1184                                  const struct rte_flow_action *actions,
1185                                  void *data,
1186                                  struct rte_flow_error *error);
1187 typedef struct mlx5_meter_domains_infos *(*mlx5_flow_create_mtr_tbls_t)
1188                                             (struct rte_eth_dev *dev,
1189                                              const struct mlx5_flow_meter *fm);
1190 typedef int (*mlx5_flow_destroy_mtr_tbls_t)(struct rte_eth_dev *dev,
1191                                         struct mlx5_meter_domains_infos *tbls);
1192 typedef int (*mlx5_flow_create_policer_rules_t)
1193                                         (struct rte_eth_dev *dev,
1194                                          struct mlx5_flow_meter *fm,
1195                                          const struct rte_flow_attr *attr);
1196 typedef int (*mlx5_flow_destroy_policer_rules_t)
1197                                         (struct rte_eth_dev *dev,
1198                                          const struct mlx5_flow_meter *fm,
1199                                          const struct rte_flow_attr *attr);
1200 typedef uint32_t (*mlx5_flow_counter_alloc_t)
1201                                    (struct rte_eth_dev *dev);
1202 typedef void (*mlx5_flow_counter_free_t)(struct rte_eth_dev *dev,
1203                                          uint32_t cnt);
1204 typedef int (*mlx5_flow_counter_query_t)(struct rte_eth_dev *dev,
1205                                          uint32_t cnt,
1206                                          bool clear, uint64_t *pkts,
1207                                          uint64_t *bytes);
1208 typedef int (*mlx5_flow_get_aged_flows_t)
1209                                         (struct rte_eth_dev *dev,
1210                                          void **context,
1211                                          uint32_t nb_contexts,
1212                                          struct rte_flow_error *error);
1213 typedef int (*mlx5_flow_action_validate_t)
1214                                 (struct rte_eth_dev *dev,
1215                                  const struct rte_flow_shared_action_conf *conf,
1216                                  const struct rte_flow_action *action,
1217                                  struct rte_flow_error *error);
1218 typedef struct rte_flow_shared_action *(*mlx5_flow_action_create_t)
1219                                 (struct rte_eth_dev *dev,
1220                                  const struct rte_flow_shared_action_conf *conf,
1221                                  const struct rte_flow_action *action,
1222                                  struct rte_flow_error *error);
1223 typedef int (*mlx5_flow_action_destroy_t)
1224                                 (struct rte_eth_dev *dev,
1225                                  struct rte_flow_shared_action *action,
1226                                  struct rte_flow_error *error);
1227 typedef int (*mlx5_flow_action_update_t)
1228                         (struct rte_eth_dev *dev,
1229                          struct rte_flow_shared_action *action,
1230                          const void *action_conf,
1231                          struct rte_flow_error *error);
1232 typedef int (*mlx5_flow_action_query_t)
1233                         (struct rte_eth_dev *dev,
1234                          const struct rte_flow_shared_action *action,
1235                          void *data,
1236                          struct rte_flow_error *error);
1237 typedef int (*mlx5_flow_sync_domain_t)
1238                         (struct rte_eth_dev *dev,
1239                          uint32_t domains,
1240                          uint32_t flags);
1241
1242 struct mlx5_flow_driver_ops {
1243         mlx5_flow_validate_t validate;
1244         mlx5_flow_prepare_t prepare;
1245         mlx5_flow_translate_t translate;
1246         mlx5_flow_apply_t apply;
1247         mlx5_flow_remove_t remove;
1248         mlx5_flow_destroy_t destroy;
1249         mlx5_flow_query_t query;
1250         mlx5_flow_create_mtr_tbls_t create_mtr_tbls;
1251         mlx5_flow_destroy_mtr_tbls_t destroy_mtr_tbls;
1252         mlx5_flow_create_policer_rules_t create_policer_rules;
1253         mlx5_flow_destroy_policer_rules_t destroy_policer_rules;
1254         mlx5_flow_counter_alloc_t counter_alloc;
1255         mlx5_flow_counter_free_t counter_free;
1256         mlx5_flow_counter_query_t counter_query;
1257         mlx5_flow_get_aged_flows_t get_aged_flows;
1258         mlx5_flow_action_validate_t action_validate;
1259         mlx5_flow_action_create_t action_create;
1260         mlx5_flow_action_destroy_t action_destroy;
1261         mlx5_flow_action_update_t action_update;
1262         mlx5_flow_action_query_t action_query;
1263         mlx5_flow_sync_domain_t sync_domain;
1264 };
1265
1266 /* mlx5_flow.c */
1267
1268 struct mlx5_flow_workspace *mlx5_flow_get_thread_workspace(void);
1269 __extension__
1270 struct flow_grp_info {
1271         uint64_t external:1;
1272         uint64_t transfer:1;
1273         uint64_t fdb_def_rule:1;
1274         /* force standard group translation */
1275         uint64_t std_tbl_fix:1;
1276         uint64_t skip_scale:2;
1277 };
1278
1279 static inline bool
1280 tunnel_use_standard_attr_group_translate
1281                     (struct rte_eth_dev *dev,
1282                      const struct mlx5_flow_tunnel *tunnel,
1283                      const struct rte_flow_attr *attr,
1284                      const struct rte_flow_item items[],
1285                      const struct rte_flow_action actions[])
1286 {
1287         bool verdict;
1288
1289         if (!is_tunnel_offload_active(dev))
1290                 /* no tunnel offload API */
1291                 verdict = true;
1292         else if (tunnel) {
1293                 /*
1294                  * OvS will use jump to group 0 in tunnel steer rule.
1295                  * If tunnel steer rule starts from group 0 (attr.group == 0)
1296                  * that 0 group must be translated with standard method.
1297                  * attr.group == 0 in tunnel match rule translated with tunnel
1298                  * method
1299                  */
1300                 verdict = !attr->group &&
1301                           is_flow_tunnel_steer_rule(dev, attr, items, actions);
1302         } else {
1303                 /*
1304                  * non-tunnel group translation uses standard method for
1305                  * root group only: attr.group == 0
1306                  */
1307                 verdict = !attr->group;
1308         }
1309
1310         return verdict;
1311 }
1312
1313 int mlx5_flow_group_to_table(struct rte_eth_dev *dev,
1314                              const struct mlx5_flow_tunnel *tunnel,
1315                              uint32_t group, uint32_t *table,
1316                              const struct flow_grp_info *flags,
1317                              struct rte_flow_error *error);
1318 uint64_t mlx5_flow_hashfields_adjust(struct mlx5_flow_rss_desc *rss_desc,
1319                                      int tunnel, uint64_t layer_types,
1320                                      uint64_t hash_fields);
1321 int mlx5_flow_discover_priorities(struct rte_eth_dev *dev);
1322 uint32_t mlx5_flow_adjust_priority(struct rte_eth_dev *dev, int32_t priority,
1323                                    uint32_t subpriority);
1324 uint32_t mlx5_get_lowest_priority(struct rte_eth_dev *dev,
1325                                         const struct rte_flow_attr *attr);
1326 uint16_t mlx5_get_matcher_priority(struct rte_eth_dev *dev,
1327                                      const struct rte_flow_attr *attr,
1328                                      uint32_t subpriority);
1329 int mlx5_flow_get_reg_id(struct rte_eth_dev *dev,
1330                                      enum mlx5_feature_name feature,
1331                                      uint32_t id,
1332                                      struct rte_flow_error *error);
1333 const struct rte_flow_action *mlx5_flow_find_action
1334                                         (const struct rte_flow_action *actions,
1335                                          enum rte_flow_action_type action);
1336 int mlx5_validate_action_rss(struct rte_eth_dev *dev,
1337                              const struct rte_flow_action *action,
1338                              struct rte_flow_error *error);
1339 int mlx5_flow_validate_action_count(struct rte_eth_dev *dev,
1340                                     const struct rte_flow_attr *attr,
1341                                     struct rte_flow_error *error);
1342 int mlx5_flow_validate_action_drop(uint64_t action_flags,
1343                                    const struct rte_flow_attr *attr,
1344                                    struct rte_flow_error *error);
1345 int mlx5_flow_validate_action_flag(uint64_t action_flags,
1346                                    const struct rte_flow_attr *attr,
1347                                    struct rte_flow_error *error);
1348 int mlx5_flow_validate_action_mark(const struct rte_flow_action *action,
1349                                    uint64_t action_flags,
1350                                    const struct rte_flow_attr *attr,
1351                                    struct rte_flow_error *error);
1352 int mlx5_flow_validate_action_queue(const struct rte_flow_action *action,
1353                                     uint64_t action_flags,
1354                                     struct rte_eth_dev *dev,
1355                                     const struct rte_flow_attr *attr,
1356                                     struct rte_flow_error *error);
1357 int mlx5_flow_validate_action_rss(const struct rte_flow_action *action,
1358                                   uint64_t action_flags,
1359                                   struct rte_eth_dev *dev,
1360                                   const struct rte_flow_attr *attr,
1361                                   uint64_t item_flags,
1362                                   struct rte_flow_error *error);
1363 int mlx5_flow_validate_action_default_miss(uint64_t action_flags,
1364                                 const struct rte_flow_attr *attr,
1365                                 struct rte_flow_error *error);
1366 int mlx5_flow_validate_attributes(struct rte_eth_dev *dev,
1367                                   const struct rte_flow_attr *attributes,
1368                                   struct rte_flow_error *error);
1369 int mlx5_flow_item_acceptable(const struct rte_flow_item *item,
1370                               const uint8_t *mask,
1371                               const uint8_t *nic_mask,
1372                               unsigned int size,
1373                               bool range_accepted,
1374                               struct rte_flow_error *error);
1375 int mlx5_flow_validate_item_eth(const struct rte_flow_item *item,
1376                                 uint64_t item_flags, bool ext_vlan_sup,
1377                                 struct rte_flow_error *error);
1378 int mlx5_flow_validate_item_gre(const struct rte_flow_item *item,
1379                                 uint64_t item_flags,
1380                                 uint8_t target_protocol,
1381                                 struct rte_flow_error *error);
1382 int mlx5_flow_validate_item_gre_key(const struct rte_flow_item *item,
1383                                     uint64_t item_flags,
1384                                     const struct rte_flow_item *gre_item,
1385                                     struct rte_flow_error *error);
1386 int mlx5_flow_validate_item_ipv4(const struct rte_flow_item *item,
1387                                  uint64_t item_flags,
1388                                  uint64_t last_item,
1389                                  uint16_t ether_type,
1390                                  const struct rte_flow_item_ipv4 *acc_mask,
1391                                  bool range_accepted,
1392                                  struct rte_flow_error *error);
1393 int mlx5_flow_validate_item_ipv6(const struct rte_flow_item *item,
1394                                  uint64_t item_flags,
1395                                  uint64_t last_item,
1396                                  uint16_t ether_type,
1397                                  const struct rte_flow_item_ipv6 *acc_mask,
1398                                  struct rte_flow_error *error);
1399 int mlx5_flow_validate_item_mpls(struct rte_eth_dev *dev,
1400                                  const struct rte_flow_item *item,
1401                                  uint64_t item_flags,
1402                                  uint64_t prev_layer,
1403                                  struct rte_flow_error *error);
1404 int mlx5_flow_validate_item_tcp(const struct rte_flow_item *item,
1405                                 uint64_t item_flags,
1406                                 uint8_t target_protocol,
1407                                 const struct rte_flow_item_tcp *flow_mask,
1408                                 struct rte_flow_error *error);
1409 int mlx5_flow_validate_item_udp(const struct rte_flow_item *item,
1410                                 uint64_t item_flags,
1411                                 uint8_t target_protocol,
1412                                 struct rte_flow_error *error);
1413 int mlx5_flow_validate_item_vlan(const struct rte_flow_item *item,
1414                                  uint64_t item_flags,
1415                                  struct rte_eth_dev *dev,
1416                                  struct rte_flow_error *error);
1417 int mlx5_flow_validate_item_vxlan(const struct rte_flow_item *item,
1418                                   uint64_t item_flags,
1419                                   struct rte_flow_error *error);
1420 int mlx5_flow_validate_item_vxlan_gpe(const struct rte_flow_item *item,
1421                                       uint64_t item_flags,
1422                                       struct rte_eth_dev *dev,
1423                                       struct rte_flow_error *error);
1424 int mlx5_flow_validate_item_icmp(const struct rte_flow_item *item,
1425                                  uint64_t item_flags,
1426                                  uint8_t target_protocol,
1427                                  struct rte_flow_error *error);
1428 int mlx5_flow_validate_item_icmp6(const struct rte_flow_item *item,
1429                                    uint64_t item_flags,
1430                                    uint8_t target_protocol,
1431                                    struct rte_flow_error *error);
1432 int mlx5_flow_validate_item_nvgre(const struct rte_flow_item *item,
1433                                   uint64_t item_flags,
1434                                   uint8_t target_protocol,
1435                                   struct rte_flow_error *error);
1436 int mlx5_flow_validate_item_geneve(const struct rte_flow_item *item,
1437                                    uint64_t item_flags,
1438                                    struct rte_eth_dev *dev,
1439                                    struct rte_flow_error *error);
1440 int mlx5_flow_validate_item_geneve_opt(const struct rte_flow_item *item,
1441                                    uint64_t last_item,
1442                                    const struct rte_flow_item *geneve_item,
1443                                    struct rte_eth_dev *dev,
1444                                    struct rte_flow_error *error);
1445 int mlx5_flow_validate_item_ecpri(const struct rte_flow_item *item,
1446                                   uint64_t item_flags,
1447                                   uint64_t last_item,
1448                                   uint16_t ether_type,
1449                                   const struct rte_flow_item_ecpri *acc_mask,
1450                                   struct rte_flow_error *error);
1451 struct mlx5_meter_domains_infos *mlx5_flow_create_mtr_tbls
1452                                         (struct rte_eth_dev *dev,
1453                                          const struct mlx5_flow_meter *fm);
1454 int mlx5_flow_destroy_mtr_tbls(struct rte_eth_dev *dev,
1455                                struct mlx5_meter_domains_infos *tbl);
1456 int mlx5_flow_create_policer_rules(struct rte_eth_dev *dev,
1457                                    struct mlx5_flow_meter *fm,
1458                                    const struct rte_flow_attr *attr);
1459 int mlx5_flow_destroy_policer_rules(struct rte_eth_dev *dev,
1460                                     struct mlx5_flow_meter *fm,
1461                                     const struct rte_flow_attr *attr);
1462 int mlx5_flow_meter_flush(struct rte_eth_dev *dev,
1463                           struct rte_mtr_error *error);
1464 int mlx5_flow_dv_discover_counter_offset_support(struct rte_eth_dev *dev);
1465 int mlx5_shared_action_flush(struct rte_eth_dev *dev);
1466 void mlx5_release_tunnel_hub(struct mlx5_dev_ctx_shared *sh, uint16_t port_id);
1467 int mlx5_alloc_tunnel_hub(struct mlx5_dev_ctx_shared *sh);
1468
1469 /* Hash list callbacks for flow tables: */
1470 struct mlx5_hlist_entry *flow_dv_tbl_create_cb(struct mlx5_hlist *list,
1471                                                uint64_t key, void *entry_ctx);
1472 int flow_dv_tbl_match_cb(struct mlx5_hlist *list,
1473                          struct mlx5_hlist_entry *entry, uint64_t key,
1474                          void *cb_ctx);
1475 void flow_dv_tbl_remove_cb(struct mlx5_hlist *list,
1476                            struct mlx5_hlist_entry *entry);
1477 struct mlx5_flow_tbl_resource *flow_dv_tbl_resource_get(struct rte_eth_dev *dev,
1478                 uint32_t table_id, uint8_t egress, uint8_t transfer,
1479                 bool external, const struct mlx5_flow_tunnel *tunnel,
1480                 uint32_t group_id, uint8_t dummy, struct rte_flow_error *error);
1481
1482 struct mlx5_hlist_entry *flow_dv_tag_create_cb(struct mlx5_hlist *list,
1483                                                uint64_t key, void *cb_ctx);
1484 int flow_dv_tag_match_cb(struct mlx5_hlist *list,
1485                          struct mlx5_hlist_entry *entry, uint64_t key,
1486                          void *cb_ctx);
1487 void flow_dv_tag_remove_cb(struct mlx5_hlist *list,
1488                            struct mlx5_hlist_entry *entry);
1489
1490 int flow_dv_modify_match_cb(struct mlx5_hlist *list,
1491                             struct mlx5_hlist_entry *entry,
1492                             uint64_t key, void *cb_ctx);
1493 struct mlx5_hlist_entry *flow_dv_modify_create_cb(struct mlx5_hlist *list,
1494                                                   uint64_t key, void *ctx);
1495 void flow_dv_modify_remove_cb(struct mlx5_hlist *list,
1496                               struct mlx5_hlist_entry *entry);
1497
1498 struct mlx5_hlist_entry *flow_dv_mreg_create_cb(struct mlx5_hlist *list,
1499                                                 uint64_t key, void *ctx);
1500 int flow_dv_mreg_match_cb(struct mlx5_hlist *list,
1501                           struct mlx5_hlist_entry *entry, uint64_t key,
1502                           void *cb_ctx);
1503 void flow_dv_mreg_remove_cb(struct mlx5_hlist *list,
1504                             struct mlx5_hlist_entry *entry);
1505
1506 int flow_dv_encap_decap_match_cb(struct mlx5_hlist *list,
1507                                  struct mlx5_hlist_entry *entry,
1508                                  uint64_t key, void *cb_ctx);
1509 struct mlx5_hlist_entry *flow_dv_encap_decap_create_cb(struct mlx5_hlist *list,
1510                                 uint64_t key, void *cb_ctx);
1511 void flow_dv_encap_decap_remove_cb(struct mlx5_hlist *list,
1512                                    struct mlx5_hlist_entry *entry);
1513
1514 int flow_dv_matcher_match_cb(struct mlx5_cache_list *list,
1515                              struct mlx5_cache_entry *entry, void *ctx);
1516 struct mlx5_cache_entry *flow_dv_matcher_create_cb(struct mlx5_cache_list *list,
1517                 struct mlx5_cache_entry *entry, void *ctx);
1518 void flow_dv_matcher_remove_cb(struct mlx5_cache_list *list,
1519                                struct mlx5_cache_entry *entry);
1520
1521 int flow_dv_port_id_match_cb(struct mlx5_cache_list *list,
1522                              struct mlx5_cache_entry *entry, void *cb_ctx);
1523 struct mlx5_cache_entry *flow_dv_port_id_create_cb(struct mlx5_cache_list *list,
1524                 struct mlx5_cache_entry *entry, void *cb_ctx);
1525 void flow_dv_port_id_remove_cb(struct mlx5_cache_list *list,
1526                                struct mlx5_cache_entry *entry);
1527
1528 int flow_dv_push_vlan_match_cb(struct mlx5_cache_list *list,
1529                                struct mlx5_cache_entry *entry, void *cb_ctx);
1530 struct mlx5_cache_entry *flow_dv_push_vlan_create_cb
1531                                 (struct mlx5_cache_list *list,
1532                                  struct mlx5_cache_entry *entry, void *cb_ctx);
1533 void flow_dv_push_vlan_remove_cb(struct mlx5_cache_list *list,
1534                                  struct mlx5_cache_entry *entry);
1535
1536 int flow_dv_sample_match_cb(struct mlx5_cache_list *list,
1537                             struct mlx5_cache_entry *entry, void *cb_ctx);
1538 struct mlx5_cache_entry *flow_dv_sample_create_cb
1539                                 (struct mlx5_cache_list *list,
1540                                  struct mlx5_cache_entry *entry, void *cb_ctx);
1541 void flow_dv_sample_remove_cb(struct mlx5_cache_list *list,
1542                               struct mlx5_cache_entry *entry);
1543
1544 int flow_dv_dest_array_match_cb(struct mlx5_cache_list *list,
1545                                 struct mlx5_cache_entry *entry, void *cb_ctx);
1546 struct mlx5_cache_entry *flow_dv_dest_array_create_cb
1547                                 (struct mlx5_cache_list *list,
1548                                  struct mlx5_cache_entry *entry, void *cb_ctx);
1549 void flow_dv_dest_array_remove_cb(struct mlx5_cache_list *list,
1550                                   struct mlx5_cache_entry *entry);
1551 struct mlx5_aso_age_action *flow_aso_age_get_by_idx(struct rte_eth_dev *dev,
1552                                                     uint32_t age_idx);
1553 int flow_dev_geneve_tlv_option_resource_register(struct rte_eth_dev *dev,
1554                                              const struct rte_flow_item *item,
1555                                              struct rte_flow_error *error);
1556
1557 void flow_release_workspace(void *data);
1558 int mlx5_flow_os_init_workspace_once(void);
1559 void *mlx5_flow_os_get_specific_workspace(void);
1560 int mlx5_flow_os_set_specific_workspace(struct mlx5_flow_workspace *data);
1561 void mlx5_flow_os_release_workspace(void);
1562
1563
1564 #endif /* RTE_PMD_MLX5_FLOW_H_ */