common/mlx5: share protection domain object
[dpdk.git] / drivers / net / mlx5 / mlx5_rxq.c
1 /* SPDX-License-Identifier: BSD-3-Clause
2  * Copyright 2015 6WIND S.A.
3  * Copyright 2015 Mellanox Technologies, Ltd
4  */
5
6 #include <stddef.h>
7 #include <errno.h>
8 #include <string.h>
9 #include <stdint.h>
10 #include <fcntl.h>
11 #include <sys/queue.h>
12
13 #include <rte_mbuf.h>
14 #include <rte_malloc.h>
15 #include <ethdev_driver.h>
16 #include <rte_common.h>
17 #include <rte_interrupts.h>
18 #include <rte_debug.h>
19 #include <rte_io.h>
20 #include <rte_eal_paging.h>
21
22 #include <mlx5_glue.h>
23 #include <mlx5_malloc.h>
24
25 #include "mlx5_defs.h"
26 #include "mlx5.h"
27 #include "mlx5_tx.h"
28 #include "mlx5_rx.h"
29 #include "mlx5_utils.h"
30 #include "mlx5_autoconf.h"
31
32
33 /* Default RSS hash key also used for ConnectX-3. */
34 uint8_t rss_hash_default_key[] = {
35         0x2c, 0xc6, 0x81, 0xd1,
36         0x5b, 0xdb, 0xf4, 0xf7,
37         0xfc, 0xa2, 0x83, 0x19,
38         0xdb, 0x1a, 0x3e, 0x94,
39         0x6b, 0x9e, 0x38, 0xd9,
40         0x2c, 0x9c, 0x03, 0xd1,
41         0xad, 0x99, 0x44, 0xa7,
42         0xd9, 0x56, 0x3d, 0x59,
43         0x06, 0x3c, 0x25, 0xf3,
44         0xfc, 0x1f, 0xdc, 0x2a,
45 };
46
47 /* Length of the default RSS hash key. */
48 static_assert(MLX5_RSS_HASH_KEY_LEN ==
49               (unsigned int)sizeof(rss_hash_default_key),
50               "wrong RSS default key size.");
51
52 /**
53  * Calculate the number of CQEs in CQ for the Rx queue.
54  *
55  *  @param rxq_data
56  *     Pointer to receive queue structure.
57  *
58  * @return
59  *   Number of CQEs in CQ.
60  */
61 unsigned int
62 mlx5_rxq_cqe_num(struct mlx5_rxq_data *rxq_data)
63 {
64         unsigned int cqe_n;
65         unsigned int wqe_n = 1 << rxq_data->elts_n;
66
67         if (mlx5_rxq_mprq_enabled(rxq_data))
68                 cqe_n = wqe_n * (1 << rxq_data->strd_num_n) - 1;
69         else
70                 cqe_n = wqe_n - 1;
71         return cqe_n;
72 }
73
74 /**
75  * Allocate RX queue elements for Multi-Packet RQ.
76  *
77  * @param rxq_ctrl
78  *   Pointer to RX queue structure.
79  *
80  * @return
81  *   0 on success, a negative errno value otherwise and rte_errno is set.
82  */
83 static int
84 rxq_alloc_elts_mprq(struct mlx5_rxq_ctrl *rxq_ctrl)
85 {
86         struct mlx5_rxq_data *rxq = &rxq_ctrl->rxq;
87         unsigned int wqe_n = 1 << rxq->elts_n;
88         unsigned int i;
89         int err;
90
91         /* Iterate on segments. */
92         for (i = 0; i <= wqe_n; ++i) {
93                 struct mlx5_mprq_buf *buf;
94
95                 if (rte_mempool_get(rxq->mprq_mp, (void **)&buf) < 0) {
96                         DRV_LOG(ERR, "port %u empty mbuf pool", rxq->port_id);
97                         rte_errno = ENOMEM;
98                         goto error;
99                 }
100                 if (i < wqe_n)
101                         (*rxq->mprq_bufs)[i] = buf;
102                 else
103                         rxq->mprq_repl = buf;
104         }
105         DRV_LOG(DEBUG,
106                 "port %u MPRQ queue %u allocated and configured %u segments",
107                 rxq->port_id, rxq->idx, wqe_n);
108         return 0;
109 error:
110         err = rte_errno; /* Save rte_errno before cleanup. */
111         wqe_n = i;
112         for (i = 0; (i != wqe_n); ++i) {
113                 if ((*rxq->mprq_bufs)[i] != NULL)
114                         rte_mempool_put(rxq->mprq_mp,
115                                         (*rxq->mprq_bufs)[i]);
116                 (*rxq->mprq_bufs)[i] = NULL;
117         }
118         DRV_LOG(DEBUG, "port %u MPRQ queue %u failed, freed everything",
119                 rxq->port_id, rxq->idx);
120         rte_errno = err; /* Restore rte_errno. */
121         return -rte_errno;
122 }
123
124 /**
125  * Allocate RX queue elements for Single-Packet RQ.
126  *
127  * @param rxq_ctrl
128  *   Pointer to RX queue structure.
129  *
130  * @return
131  *   0 on success, errno value on failure.
132  */
133 static int
134 rxq_alloc_elts_sprq(struct mlx5_rxq_ctrl *rxq_ctrl)
135 {
136         const unsigned int sges_n = 1 << rxq_ctrl->rxq.sges_n;
137         unsigned int elts_n = mlx5_rxq_mprq_enabled(&rxq_ctrl->rxq) ?
138                 (1 << rxq_ctrl->rxq.elts_n) * (1 << rxq_ctrl->rxq.strd_num_n) :
139                 (1 << rxq_ctrl->rxq.elts_n);
140         unsigned int i;
141         int err;
142
143         /* Iterate on segments. */
144         for (i = 0; (i != elts_n); ++i) {
145                 struct mlx5_eth_rxseg *seg = &rxq_ctrl->rxq.rxseg[i % sges_n];
146                 struct rte_mbuf *buf;
147
148                 buf = rte_pktmbuf_alloc(seg->mp);
149                 if (buf == NULL) {
150                         DRV_LOG(ERR, "port %u empty mbuf pool",
151                                 PORT_ID(rxq_ctrl->priv));
152                         rte_errno = ENOMEM;
153                         goto error;
154                 }
155                 /* Headroom is reserved by rte_pktmbuf_alloc(). */
156                 MLX5_ASSERT(DATA_OFF(buf) == RTE_PKTMBUF_HEADROOM);
157                 /* Buffer is supposed to be empty. */
158                 MLX5_ASSERT(rte_pktmbuf_data_len(buf) == 0);
159                 MLX5_ASSERT(rte_pktmbuf_pkt_len(buf) == 0);
160                 MLX5_ASSERT(!buf->next);
161                 SET_DATA_OFF(buf, seg->offset);
162                 PORT(buf) = rxq_ctrl->rxq.port_id;
163                 DATA_LEN(buf) = seg->length;
164                 PKT_LEN(buf) = seg->length;
165                 NB_SEGS(buf) = 1;
166                 (*rxq_ctrl->rxq.elts)[i] = buf;
167         }
168         /* If Rx vector is activated. */
169         if (mlx5_rxq_check_vec_support(&rxq_ctrl->rxq) > 0) {
170                 struct mlx5_rxq_data *rxq = &rxq_ctrl->rxq;
171                 struct rte_mbuf *mbuf_init = &rxq->fake_mbuf;
172                 struct rte_pktmbuf_pool_private *priv =
173                         (struct rte_pktmbuf_pool_private *)
174                                 rte_mempool_get_priv(rxq_ctrl->rxq.mp);
175                 int j;
176
177                 /* Initialize default rearm_data for vPMD. */
178                 mbuf_init->data_off = RTE_PKTMBUF_HEADROOM;
179                 rte_mbuf_refcnt_set(mbuf_init, 1);
180                 mbuf_init->nb_segs = 1;
181                 mbuf_init->port = rxq->port_id;
182                 if (priv->flags & RTE_PKTMBUF_POOL_F_PINNED_EXT_BUF)
183                         mbuf_init->ol_flags = EXT_ATTACHED_MBUF;
184                 /*
185                  * prevent compiler reordering:
186                  * rearm_data covers previous fields.
187                  */
188                 rte_compiler_barrier();
189                 rxq->mbuf_initializer =
190                         *(rte_xmm_t *)&mbuf_init->rearm_data;
191                 /* Padding with a fake mbuf for vectorized Rx. */
192                 for (j = 0; j < MLX5_VPMD_DESCS_PER_LOOP; ++j)
193                         (*rxq->elts)[elts_n + j] = &rxq->fake_mbuf;
194         }
195         DRV_LOG(DEBUG,
196                 "port %u SPRQ queue %u allocated and configured %u segments"
197                 " (max %u packets)",
198                 PORT_ID(rxq_ctrl->priv), rxq_ctrl->rxq.idx, elts_n,
199                 elts_n / (1 << rxq_ctrl->rxq.sges_n));
200         return 0;
201 error:
202         err = rte_errno; /* Save rte_errno before cleanup. */
203         elts_n = i;
204         for (i = 0; (i != elts_n); ++i) {
205                 if ((*rxq_ctrl->rxq.elts)[i] != NULL)
206                         rte_pktmbuf_free_seg((*rxq_ctrl->rxq.elts)[i]);
207                 (*rxq_ctrl->rxq.elts)[i] = NULL;
208         }
209         DRV_LOG(DEBUG, "port %u SPRQ queue %u failed, freed everything",
210                 PORT_ID(rxq_ctrl->priv), rxq_ctrl->rxq.idx);
211         rte_errno = err; /* Restore rte_errno. */
212         return -rte_errno;
213 }
214
215 /**
216  * Allocate RX queue elements.
217  *
218  * @param rxq_ctrl
219  *   Pointer to RX queue structure.
220  *
221  * @return
222  *   0 on success, errno value on failure.
223  */
224 int
225 rxq_alloc_elts(struct mlx5_rxq_ctrl *rxq_ctrl)
226 {
227         int ret = 0;
228
229         /**
230          * For MPRQ we need to allocate both MPRQ buffers
231          * for WQEs and simple mbufs for vector processing.
232          */
233         if (mlx5_rxq_mprq_enabled(&rxq_ctrl->rxq))
234                 ret = rxq_alloc_elts_mprq(rxq_ctrl);
235         return (ret || rxq_alloc_elts_sprq(rxq_ctrl));
236 }
237
238 /**
239  * Free RX queue elements for Multi-Packet RQ.
240  *
241  * @param rxq_ctrl
242  *   Pointer to RX queue structure.
243  */
244 static void
245 rxq_free_elts_mprq(struct mlx5_rxq_ctrl *rxq_ctrl)
246 {
247         struct mlx5_rxq_data *rxq = &rxq_ctrl->rxq;
248         uint16_t i;
249
250         DRV_LOG(DEBUG, "port %u Multi-Packet Rx queue %u freeing %d WRs",
251                 rxq->port_id, rxq->idx, (1u << rxq->elts_n));
252         if (rxq->mprq_bufs == NULL)
253                 return;
254         for (i = 0; (i != (1u << rxq->elts_n)); ++i) {
255                 if ((*rxq->mprq_bufs)[i] != NULL)
256                         mlx5_mprq_buf_free((*rxq->mprq_bufs)[i]);
257                 (*rxq->mprq_bufs)[i] = NULL;
258         }
259         if (rxq->mprq_repl != NULL) {
260                 mlx5_mprq_buf_free(rxq->mprq_repl);
261                 rxq->mprq_repl = NULL;
262         }
263 }
264
265 /**
266  * Free RX queue elements for Single-Packet RQ.
267  *
268  * @param rxq_ctrl
269  *   Pointer to RX queue structure.
270  */
271 static void
272 rxq_free_elts_sprq(struct mlx5_rxq_ctrl *rxq_ctrl)
273 {
274         struct mlx5_rxq_data *rxq = &rxq_ctrl->rxq;
275         const uint16_t q_n = mlx5_rxq_mprq_enabled(&rxq_ctrl->rxq) ?
276                 (1 << rxq->elts_n) * (1 << rxq->strd_num_n) :
277                 (1 << rxq->elts_n);
278         const uint16_t q_mask = q_n - 1;
279         uint16_t elts_ci = mlx5_rxq_mprq_enabled(&rxq_ctrl->rxq) ?
280                 rxq->elts_ci : rxq->rq_ci;
281         uint16_t used = q_n - (elts_ci - rxq->rq_pi);
282         uint16_t i;
283
284         DRV_LOG(DEBUG, "port %u Rx queue %u freeing %d WRs",
285                 PORT_ID(rxq_ctrl->priv), rxq->idx, q_n);
286         if (rxq->elts == NULL)
287                 return;
288         /**
289          * Some mbuf in the Ring belongs to the application.
290          * They cannot be freed.
291          */
292         if (mlx5_rxq_check_vec_support(rxq) > 0) {
293                 for (i = 0; i < used; ++i)
294                         (*rxq->elts)[(elts_ci + i) & q_mask] = NULL;
295                 rxq->rq_pi = elts_ci;
296         }
297         for (i = 0; i != q_n; ++i) {
298                 if ((*rxq->elts)[i] != NULL)
299                         rte_pktmbuf_free_seg((*rxq->elts)[i]);
300                 (*rxq->elts)[i] = NULL;
301         }
302 }
303
304 /**
305  * Free RX queue elements.
306  *
307  * @param rxq_ctrl
308  *   Pointer to RX queue structure.
309  */
310 static void
311 rxq_free_elts(struct mlx5_rxq_ctrl *rxq_ctrl)
312 {
313         /*
314          * For MPRQ we need to allocate both MPRQ buffers
315          * for WQEs and simple mbufs for vector processing.
316          */
317         if (mlx5_rxq_mprq_enabled(&rxq_ctrl->rxq))
318                 rxq_free_elts_mprq(rxq_ctrl);
319         rxq_free_elts_sprq(rxq_ctrl);
320 }
321
322 /**
323  * Returns the per-queue supported offloads.
324  *
325  * @param dev
326  *   Pointer to Ethernet device.
327  *
328  * @return
329  *   Supported Rx offloads.
330  */
331 uint64_t
332 mlx5_get_rx_queue_offloads(struct rte_eth_dev *dev)
333 {
334         struct mlx5_priv *priv = dev->data->dev_private;
335         struct mlx5_dev_config *config = &priv->config;
336         uint64_t offloads = (DEV_RX_OFFLOAD_SCATTER |
337                              DEV_RX_OFFLOAD_TIMESTAMP |
338                              DEV_RX_OFFLOAD_RSS_HASH);
339
340         if (!config->mprq.enabled)
341                 offloads |= RTE_ETH_RX_OFFLOAD_BUFFER_SPLIT;
342         if (config->hw_fcs_strip)
343                 offloads |= DEV_RX_OFFLOAD_KEEP_CRC;
344         if (config->hw_csum)
345                 offloads |= (DEV_RX_OFFLOAD_IPV4_CKSUM |
346                              DEV_RX_OFFLOAD_UDP_CKSUM |
347                              DEV_RX_OFFLOAD_TCP_CKSUM);
348         if (config->hw_vlan_strip)
349                 offloads |= DEV_RX_OFFLOAD_VLAN_STRIP;
350         if (MLX5_LRO_SUPPORTED(dev))
351                 offloads |= DEV_RX_OFFLOAD_TCP_LRO;
352         return offloads;
353 }
354
355
356 /**
357  * Returns the per-port supported offloads.
358  *
359  * @return
360  *   Supported Rx offloads.
361  */
362 uint64_t
363 mlx5_get_rx_port_offloads(void)
364 {
365         uint64_t offloads = DEV_RX_OFFLOAD_VLAN_FILTER;
366
367         return offloads;
368 }
369
370 /**
371  * Verify if the queue can be released.
372  *
373  * @param dev
374  *   Pointer to Ethernet device.
375  * @param idx
376  *   RX queue index.
377  *
378  * @return
379  *   1 if the queue can be released
380  *   0 if the queue can not be released, there are references to it.
381  *   Negative errno and rte_errno is set if queue doesn't exist.
382  */
383 static int
384 mlx5_rxq_releasable(struct rte_eth_dev *dev, uint16_t idx)
385 {
386         struct mlx5_priv *priv = dev->data->dev_private;
387         struct mlx5_rxq_ctrl *rxq_ctrl;
388
389         if (!(*priv->rxqs)[idx]) {
390                 rte_errno = EINVAL;
391                 return -rte_errno;
392         }
393         rxq_ctrl = container_of((*priv->rxqs)[idx], struct mlx5_rxq_ctrl, rxq);
394         return (__atomic_load_n(&rxq_ctrl->refcnt, __ATOMIC_RELAXED) == 1);
395 }
396
397 /* Fetches and drops all SW-owned and error CQEs to synchronize CQ. */
398 static void
399 rxq_sync_cq(struct mlx5_rxq_data *rxq)
400 {
401         const uint16_t cqe_n = 1 << rxq->cqe_n;
402         const uint16_t cqe_mask = cqe_n - 1;
403         volatile struct mlx5_cqe *cqe;
404         int ret, i;
405
406         i = cqe_n;
407         do {
408                 cqe = &(*rxq->cqes)[rxq->cq_ci & cqe_mask];
409                 ret = check_cqe(cqe, cqe_n, rxq->cq_ci);
410                 if (ret == MLX5_CQE_STATUS_HW_OWN)
411                         break;
412                 if (ret == MLX5_CQE_STATUS_ERR) {
413                         rxq->cq_ci++;
414                         continue;
415                 }
416                 MLX5_ASSERT(ret == MLX5_CQE_STATUS_SW_OWN);
417                 if (MLX5_CQE_FORMAT(cqe->op_own) != MLX5_COMPRESSED) {
418                         rxq->cq_ci++;
419                         continue;
420                 }
421                 /* Compute the next non compressed CQE. */
422                 rxq->cq_ci += rte_be_to_cpu_32(cqe->byte_cnt);
423
424         } while (--i);
425         /* Move all CQEs to HW ownership, including possible MiniCQEs. */
426         for (i = 0; i < cqe_n; i++) {
427                 cqe = &(*rxq->cqes)[i];
428                 cqe->op_own = MLX5_CQE_INVALIDATE;
429         }
430         /* Resync CQE and WQE (WQ in RESET state). */
431         rte_io_wmb();
432         *rxq->cq_db = rte_cpu_to_be_32(rxq->cq_ci);
433         rte_io_wmb();
434         *rxq->rq_db = rte_cpu_to_be_32(0);
435         rte_io_wmb();
436 }
437
438 /**
439  * Rx queue stop. Device queue goes to the RESET state,
440  * all involved mbufs are freed from WQ.
441  *
442  * @param dev
443  *   Pointer to Ethernet device structure.
444  * @param idx
445  *   RX queue index.
446  *
447  * @return
448  *   0 on success, a negative errno value otherwise and rte_errno is set.
449  */
450 int
451 mlx5_rx_queue_stop_primary(struct rte_eth_dev *dev, uint16_t idx)
452 {
453         struct mlx5_priv *priv = dev->data->dev_private;
454         struct mlx5_rxq_data *rxq = (*priv->rxqs)[idx];
455         struct mlx5_rxq_ctrl *rxq_ctrl =
456                         container_of(rxq, struct mlx5_rxq_ctrl, rxq);
457         int ret;
458
459         MLX5_ASSERT(rte_eal_process_type() == RTE_PROC_PRIMARY);
460         ret = priv->obj_ops.rxq_obj_modify(rxq_ctrl->obj, MLX5_RXQ_MOD_RDY2RST);
461         if (ret) {
462                 DRV_LOG(ERR, "Cannot change Rx WQ state to RESET:  %s",
463                         strerror(errno));
464                 rte_errno = errno;
465                 return ret;
466         }
467         /* Remove all processes CQEs. */
468         rxq_sync_cq(rxq);
469         /* Free all involved mbufs. */
470         rxq_free_elts(rxq_ctrl);
471         /* Set the actual queue state. */
472         dev->data->rx_queue_state[idx] = RTE_ETH_QUEUE_STATE_STOPPED;
473         return 0;
474 }
475
476 /**
477  * Rx queue stop. Device queue goes to the RESET state,
478  * all involved mbufs are freed from WQ.
479  *
480  * @param dev
481  *   Pointer to Ethernet device structure.
482  * @param idx
483  *   RX queue index.
484  *
485  * @return
486  *   0 on success, a negative errno value otherwise and rte_errno is set.
487  */
488 int
489 mlx5_rx_queue_stop(struct rte_eth_dev *dev, uint16_t idx)
490 {
491         eth_rx_burst_t pkt_burst = dev->rx_pkt_burst;
492         int ret;
493
494         if (rte_eth_dev_is_rx_hairpin_queue(dev, idx)) {
495                 DRV_LOG(ERR, "Hairpin queue can't be stopped");
496                 rte_errno = EINVAL;
497                 return -EINVAL;
498         }
499         if (dev->data->rx_queue_state[idx] == RTE_ETH_QUEUE_STATE_STOPPED)
500                 return 0;
501         /*
502          * Vectorized Rx burst requires the CQ and RQ indices
503          * synchronized, that might be broken on RQ restart
504          * and cause Rx malfunction, so queue stopping is
505          * not supported if vectorized Rx burst is engaged.
506          * The routine pointer depends on the process
507          * type, should perform check there.
508          */
509         if (pkt_burst == mlx5_rx_burst_vec) {
510                 DRV_LOG(ERR, "Rx queue stop is not supported "
511                         "for vectorized Rx");
512                 rte_errno = EINVAL;
513                 return -EINVAL;
514         }
515         if (rte_eal_process_type() ==  RTE_PROC_SECONDARY) {
516                 ret = mlx5_mp_os_req_queue_control(dev, idx,
517                                                    MLX5_MP_REQ_QUEUE_RX_STOP);
518         } else {
519                 ret = mlx5_rx_queue_stop_primary(dev, idx);
520         }
521         return ret;
522 }
523
524 /**
525  * Rx queue start. Device queue goes to the ready state,
526  * all required mbufs are allocated and WQ is replenished.
527  *
528  * @param dev
529  *   Pointer to Ethernet device structure.
530  * @param idx
531  *   RX queue index.
532  *
533  * @return
534  *   0 on success, a negative errno value otherwise and rte_errno is set.
535  */
536 int
537 mlx5_rx_queue_start_primary(struct rte_eth_dev *dev, uint16_t idx)
538 {
539         struct mlx5_priv *priv = dev->data->dev_private;
540         struct mlx5_rxq_data *rxq = (*priv->rxqs)[idx];
541         struct mlx5_rxq_ctrl *rxq_ctrl =
542                         container_of(rxq, struct mlx5_rxq_ctrl, rxq);
543         int ret;
544
545         MLX5_ASSERT(rte_eal_process_type() ==  RTE_PROC_PRIMARY);
546         /* Allocate needed buffers. */
547         ret = rxq_alloc_elts(rxq_ctrl);
548         if (ret) {
549                 DRV_LOG(ERR, "Cannot reallocate buffers for Rx WQ");
550                 rte_errno = errno;
551                 return ret;
552         }
553         rte_io_wmb();
554         *rxq->cq_db = rte_cpu_to_be_32(rxq->cq_ci);
555         rte_io_wmb();
556         /* Reset RQ consumer before moving queue to READY state. */
557         *rxq->rq_db = rte_cpu_to_be_32(0);
558         rte_io_wmb();
559         ret = priv->obj_ops.rxq_obj_modify(rxq_ctrl->obj, MLX5_RXQ_MOD_RST2RDY);
560         if (ret) {
561                 DRV_LOG(ERR, "Cannot change Rx WQ state to READY:  %s",
562                         strerror(errno));
563                 rte_errno = errno;
564                 return ret;
565         }
566         /* Reinitialize RQ - set WQEs. */
567         mlx5_rxq_initialize(rxq);
568         rxq->err_state = MLX5_RXQ_ERR_STATE_NO_ERROR;
569         /* Set actual queue state. */
570         dev->data->rx_queue_state[idx] = RTE_ETH_QUEUE_STATE_STARTED;
571         return 0;
572 }
573
574 /**
575  * Rx queue start. Device queue goes to the ready state,
576  * all required mbufs are allocated and WQ is replenished.
577  *
578  * @param dev
579  *   Pointer to Ethernet device structure.
580  * @param idx
581  *   RX queue index.
582  *
583  * @return
584  *   0 on success, a negative errno value otherwise and rte_errno is set.
585  */
586 int
587 mlx5_rx_queue_start(struct rte_eth_dev *dev, uint16_t idx)
588 {
589         int ret;
590
591         if (rte_eth_dev_is_rx_hairpin_queue(dev, idx)) {
592                 DRV_LOG(ERR, "Hairpin queue can't be started");
593                 rte_errno = EINVAL;
594                 return -EINVAL;
595         }
596         if (dev->data->rx_queue_state[idx] == RTE_ETH_QUEUE_STATE_STARTED)
597                 return 0;
598         if (rte_eal_process_type() ==  RTE_PROC_SECONDARY) {
599                 ret = mlx5_mp_os_req_queue_control(dev, idx,
600                                                    MLX5_MP_REQ_QUEUE_RX_START);
601         } else {
602                 ret = mlx5_rx_queue_start_primary(dev, idx);
603         }
604         return ret;
605 }
606
607 /**
608  * Rx queue presetup checks.
609  *
610  * @param dev
611  *   Pointer to Ethernet device structure.
612  * @param idx
613  *   RX queue index.
614  * @param desc
615  *   Number of descriptors to configure in queue.
616  *
617  * @return
618  *   0 on success, a negative errno value otherwise and rte_errno is set.
619  */
620 static int
621 mlx5_rx_queue_pre_setup(struct rte_eth_dev *dev, uint16_t idx, uint16_t *desc)
622 {
623         struct mlx5_priv *priv = dev->data->dev_private;
624
625         if (!rte_is_power_of_2(*desc)) {
626                 *desc = 1 << log2above(*desc);
627                 DRV_LOG(WARNING,
628                         "port %u increased number of descriptors in Rx queue %u"
629                         " to the next power of two (%d)",
630                         dev->data->port_id, idx, *desc);
631         }
632         DRV_LOG(DEBUG, "port %u configuring Rx queue %u for %u descriptors",
633                 dev->data->port_id, idx, *desc);
634         if (idx >= priv->rxqs_n) {
635                 DRV_LOG(ERR, "port %u Rx queue index out of range (%u >= %u)",
636                         dev->data->port_id, idx, priv->rxqs_n);
637                 rte_errno = EOVERFLOW;
638                 return -rte_errno;
639         }
640         if (!mlx5_rxq_releasable(dev, idx)) {
641                 DRV_LOG(ERR, "port %u unable to release queue index %u",
642                         dev->data->port_id, idx);
643                 rte_errno = EBUSY;
644                 return -rte_errno;
645         }
646         mlx5_rxq_release(dev, idx);
647         return 0;
648 }
649
650 /**
651  *
652  * @param dev
653  *   Pointer to Ethernet device structure.
654  * @param idx
655  *   RX queue index.
656  * @param desc
657  *   Number of descriptors to configure in queue.
658  * @param socket
659  *   NUMA socket on which memory must be allocated.
660  * @param[in] conf
661  *   Thresholds parameters.
662  * @param mp
663  *   Memory pool for buffer allocations.
664  *
665  * @return
666  *   0 on success, a negative errno value otherwise and rte_errno is set.
667  */
668 int
669 mlx5_rx_queue_setup(struct rte_eth_dev *dev, uint16_t idx, uint16_t desc,
670                     unsigned int socket, const struct rte_eth_rxconf *conf,
671                     struct rte_mempool *mp)
672 {
673         struct mlx5_priv *priv = dev->data->dev_private;
674         struct mlx5_rxq_data *rxq = (*priv->rxqs)[idx];
675         struct mlx5_rxq_ctrl *rxq_ctrl =
676                 container_of(rxq, struct mlx5_rxq_ctrl, rxq);
677         struct rte_eth_rxseg_split *rx_seg =
678                                 (struct rte_eth_rxseg_split *)conf->rx_seg;
679         struct rte_eth_rxseg_split rx_single = {.mp = mp};
680         uint16_t n_seg = conf->rx_nseg;
681         int res;
682
683         if (mp) {
684                 /*
685                  * The parameters should be checked on rte_eth_dev layer.
686                  * If mp is specified it means the compatible configuration
687                  * without buffer split feature tuning.
688                  */
689                 rx_seg = &rx_single;
690                 n_seg = 1;
691         }
692         if (n_seg > 1) {
693                 uint64_t offloads = conf->offloads |
694                                     dev->data->dev_conf.rxmode.offloads;
695
696                 /* The offloads should be checked on rte_eth_dev layer. */
697                 MLX5_ASSERT(offloads & DEV_RX_OFFLOAD_SCATTER);
698                 if (!(offloads & RTE_ETH_RX_OFFLOAD_BUFFER_SPLIT)) {
699                         DRV_LOG(ERR, "port %u queue index %u split "
700                                      "offload not configured",
701                                      dev->data->port_id, idx);
702                         rte_errno = ENOSPC;
703                         return -rte_errno;
704                 }
705                 MLX5_ASSERT(n_seg < MLX5_MAX_RXQ_NSEG);
706         }
707         res = mlx5_rx_queue_pre_setup(dev, idx, &desc);
708         if (res)
709                 return res;
710         rxq_ctrl = mlx5_rxq_new(dev, idx, desc, socket, conf, rx_seg, n_seg);
711         if (!rxq_ctrl) {
712                 DRV_LOG(ERR, "port %u unable to allocate queue index %u",
713                         dev->data->port_id, idx);
714                 rte_errno = ENOMEM;
715                 return -rte_errno;
716         }
717         DRV_LOG(DEBUG, "port %u adding Rx queue %u to list",
718                 dev->data->port_id, idx);
719         (*priv->rxqs)[idx] = &rxq_ctrl->rxq;
720         return 0;
721 }
722
723 /**
724  *
725  * @param dev
726  *   Pointer to Ethernet device structure.
727  * @param idx
728  *   RX queue index.
729  * @param desc
730  *   Number of descriptors to configure in queue.
731  * @param hairpin_conf
732  *   Hairpin configuration parameters.
733  *
734  * @return
735  *   0 on success, a negative errno value otherwise and rte_errno is set.
736  */
737 int
738 mlx5_rx_hairpin_queue_setup(struct rte_eth_dev *dev, uint16_t idx,
739                             uint16_t desc,
740                             const struct rte_eth_hairpin_conf *hairpin_conf)
741 {
742         struct mlx5_priv *priv = dev->data->dev_private;
743         struct mlx5_rxq_data *rxq = (*priv->rxqs)[idx];
744         struct mlx5_rxq_ctrl *rxq_ctrl =
745                 container_of(rxq, struct mlx5_rxq_ctrl, rxq);
746         int res;
747
748         res = mlx5_rx_queue_pre_setup(dev, idx, &desc);
749         if (res)
750                 return res;
751         if (hairpin_conf->peer_count != 1) {
752                 rte_errno = EINVAL;
753                 DRV_LOG(ERR, "port %u unable to setup Rx hairpin queue index %u"
754                         " peer count is %u", dev->data->port_id,
755                         idx, hairpin_conf->peer_count);
756                 return -rte_errno;
757         }
758         if (hairpin_conf->peers[0].port == dev->data->port_id) {
759                 if (hairpin_conf->peers[0].queue >= priv->txqs_n) {
760                         rte_errno = EINVAL;
761                         DRV_LOG(ERR, "port %u unable to setup Rx hairpin queue"
762                                 " index %u, Tx %u is larger than %u",
763                                 dev->data->port_id, idx,
764                                 hairpin_conf->peers[0].queue, priv->txqs_n);
765                         return -rte_errno;
766                 }
767         } else {
768                 if (hairpin_conf->manual_bind == 0 ||
769                     hairpin_conf->tx_explicit == 0) {
770                         rte_errno = EINVAL;
771                         DRV_LOG(ERR, "port %u unable to setup Rx hairpin queue"
772                                 " index %u peer port %u with attributes %u %u",
773                                 dev->data->port_id, idx,
774                                 hairpin_conf->peers[0].port,
775                                 hairpin_conf->manual_bind,
776                                 hairpin_conf->tx_explicit);
777                         return -rte_errno;
778                 }
779         }
780         rxq_ctrl = mlx5_rxq_hairpin_new(dev, idx, desc, hairpin_conf);
781         if (!rxq_ctrl) {
782                 DRV_LOG(ERR, "port %u unable to allocate queue index %u",
783                         dev->data->port_id, idx);
784                 rte_errno = ENOMEM;
785                 return -rte_errno;
786         }
787         DRV_LOG(DEBUG, "port %u adding Rx queue %u to list",
788                 dev->data->port_id, idx);
789         (*priv->rxqs)[idx] = &rxq_ctrl->rxq;
790         return 0;
791 }
792
793 /**
794  * DPDK callback to release a RX queue.
795  *
796  * @param dev
797  *   Pointer to Ethernet device structure.
798  * @param qid
799  *   Receive queue index.
800  */
801 void
802 mlx5_rx_queue_release(struct rte_eth_dev *dev, uint16_t qid)
803 {
804         struct mlx5_rxq_data *rxq = dev->data->rx_queues[qid];
805
806         if (rxq == NULL)
807                 return;
808         if (!mlx5_rxq_releasable(dev, qid))
809                 rte_panic("port %u Rx queue %u is still used by a flow and"
810                           " cannot be removed\n", dev->data->port_id, qid);
811         mlx5_rxq_release(dev, qid);
812 }
813
814 /**
815  * Allocate queue vector and fill epoll fd list for Rx interrupts.
816  *
817  * @param dev
818  *   Pointer to Ethernet device.
819  *
820  * @return
821  *   0 on success, a negative errno value otherwise and rte_errno is set.
822  */
823 int
824 mlx5_rx_intr_vec_enable(struct rte_eth_dev *dev)
825 {
826         struct mlx5_priv *priv = dev->data->dev_private;
827         unsigned int i;
828         unsigned int rxqs_n = priv->rxqs_n;
829         unsigned int n = RTE_MIN(rxqs_n, (uint32_t)RTE_MAX_RXTX_INTR_VEC_ID);
830         unsigned int count = 0;
831         struct rte_intr_handle *intr_handle = dev->intr_handle;
832
833         if (!dev->data->dev_conf.intr_conf.rxq)
834                 return 0;
835         mlx5_rx_intr_vec_disable(dev);
836         intr_handle->intr_vec = mlx5_malloc(0,
837                                 n * sizeof(intr_handle->intr_vec[0]),
838                                 0, SOCKET_ID_ANY);
839         if (intr_handle->intr_vec == NULL) {
840                 DRV_LOG(ERR,
841                         "port %u failed to allocate memory for interrupt"
842                         " vector, Rx interrupts will not be supported",
843                         dev->data->port_id);
844                 rte_errno = ENOMEM;
845                 return -rte_errno;
846         }
847         intr_handle->type = RTE_INTR_HANDLE_EXT;
848         for (i = 0; i != n; ++i) {
849                 /* This rxq obj must not be released in this function. */
850                 struct mlx5_rxq_ctrl *rxq_ctrl = mlx5_rxq_get(dev, i);
851                 struct mlx5_rxq_obj *rxq_obj = rxq_ctrl ? rxq_ctrl->obj : NULL;
852                 int rc;
853
854                 /* Skip queues that cannot request interrupts. */
855                 if (!rxq_obj || (!rxq_obj->ibv_channel &&
856                                  !rxq_obj->devx_channel)) {
857                         /* Use invalid intr_vec[] index to disable entry. */
858                         intr_handle->intr_vec[i] =
859                                 RTE_INTR_VEC_RXTX_OFFSET +
860                                 RTE_MAX_RXTX_INTR_VEC_ID;
861                         /* Decrease the rxq_ctrl's refcnt */
862                         if (rxq_ctrl)
863                                 mlx5_rxq_release(dev, i);
864                         continue;
865                 }
866                 if (count >= RTE_MAX_RXTX_INTR_VEC_ID) {
867                         DRV_LOG(ERR,
868                                 "port %u too many Rx queues for interrupt"
869                                 " vector size (%d), Rx interrupts cannot be"
870                                 " enabled",
871                                 dev->data->port_id, RTE_MAX_RXTX_INTR_VEC_ID);
872                         mlx5_rx_intr_vec_disable(dev);
873                         rte_errno = ENOMEM;
874                         return -rte_errno;
875                 }
876                 rc = mlx5_os_set_nonblock_channel_fd(rxq_obj->fd);
877                 if (rc < 0) {
878                         rte_errno = errno;
879                         DRV_LOG(ERR,
880                                 "port %u failed to make Rx interrupt file"
881                                 " descriptor %d non-blocking for queue index"
882                                 " %d",
883                                 dev->data->port_id, rxq_obj->fd, i);
884                         mlx5_rx_intr_vec_disable(dev);
885                         return -rte_errno;
886                 }
887                 intr_handle->intr_vec[i] = RTE_INTR_VEC_RXTX_OFFSET + count;
888                 intr_handle->efds[count] = rxq_obj->fd;
889                 count++;
890         }
891         if (!count)
892                 mlx5_rx_intr_vec_disable(dev);
893         else
894                 intr_handle->nb_efd = count;
895         return 0;
896 }
897
898 /**
899  * Clean up Rx interrupts handler.
900  *
901  * @param dev
902  *   Pointer to Ethernet device.
903  */
904 void
905 mlx5_rx_intr_vec_disable(struct rte_eth_dev *dev)
906 {
907         struct mlx5_priv *priv = dev->data->dev_private;
908         struct rte_intr_handle *intr_handle = dev->intr_handle;
909         unsigned int i;
910         unsigned int rxqs_n = priv->rxqs_n;
911         unsigned int n = RTE_MIN(rxqs_n, (uint32_t)RTE_MAX_RXTX_INTR_VEC_ID);
912
913         if (!dev->data->dev_conf.intr_conf.rxq)
914                 return;
915         if (!intr_handle->intr_vec)
916                 goto free;
917         for (i = 0; i != n; ++i) {
918                 if (intr_handle->intr_vec[i] == RTE_INTR_VEC_RXTX_OFFSET +
919                     RTE_MAX_RXTX_INTR_VEC_ID)
920                         continue;
921                 /**
922                  * Need to access directly the queue to release the reference
923                  * kept in mlx5_rx_intr_vec_enable().
924                  */
925                 mlx5_rxq_release(dev, i);
926         }
927 free:
928         rte_intr_free_epoll_fd(intr_handle);
929         if (intr_handle->intr_vec)
930                 mlx5_free(intr_handle->intr_vec);
931         intr_handle->nb_efd = 0;
932         intr_handle->intr_vec = NULL;
933 }
934
935 /**
936  *  MLX5 CQ notification .
937  *
938  *  @param rxq
939  *     Pointer to receive queue structure.
940  *  @param sq_n_rxq
941  *     Sequence number per receive queue .
942  */
943 static inline void
944 mlx5_arm_cq(struct mlx5_rxq_data *rxq, int sq_n_rxq)
945 {
946         int sq_n = 0;
947         uint32_t doorbell_hi;
948         uint64_t doorbell;
949         void *cq_db_reg = (char *)rxq->cq_uar + MLX5_CQ_DOORBELL;
950
951         sq_n = sq_n_rxq & MLX5_CQ_SQN_MASK;
952         doorbell_hi = sq_n << MLX5_CQ_SQN_OFFSET | (rxq->cq_ci & MLX5_CI_MASK);
953         doorbell = (uint64_t)doorbell_hi << 32;
954         doorbell |= rxq->cqn;
955         rxq->cq_db[MLX5_CQ_ARM_DB] = rte_cpu_to_be_32(doorbell_hi);
956         mlx5_uar_write64(rte_cpu_to_be_64(doorbell),
957                          cq_db_reg, rxq->uar_lock_cq);
958 }
959
960 /**
961  * DPDK callback for Rx queue interrupt enable.
962  *
963  * @param dev
964  *   Pointer to Ethernet device structure.
965  * @param rx_queue_id
966  *   Rx queue number.
967  *
968  * @return
969  *   0 on success, a negative errno value otherwise and rte_errno is set.
970  */
971 int
972 mlx5_rx_intr_enable(struct rte_eth_dev *dev, uint16_t rx_queue_id)
973 {
974         struct mlx5_rxq_ctrl *rxq_ctrl;
975
976         rxq_ctrl = mlx5_rxq_get(dev, rx_queue_id);
977         if (!rxq_ctrl)
978                 goto error;
979         if (rxq_ctrl->irq) {
980                 if (!rxq_ctrl->obj) {
981                         mlx5_rxq_release(dev, rx_queue_id);
982                         goto error;
983                 }
984                 mlx5_arm_cq(&rxq_ctrl->rxq, rxq_ctrl->rxq.cq_arm_sn);
985         }
986         mlx5_rxq_release(dev, rx_queue_id);
987         return 0;
988 error:
989         rte_errno = EINVAL;
990         return -rte_errno;
991 }
992
993 /**
994  * DPDK callback for Rx queue interrupt disable.
995  *
996  * @param dev
997  *   Pointer to Ethernet device structure.
998  * @param rx_queue_id
999  *   Rx queue number.
1000  *
1001  * @return
1002  *   0 on success, a negative errno value otherwise and rte_errno is set.
1003  */
1004 int
1005 mlx5_rx_intr_disable(struct rte_eth_dev *dev, uint16_t rx_queue_id)
1006 {
1007         struct mlx5_priv *priv = dev->data->dev_private;
1008         struct mlx5_rxq_ctrl *rxq_ctrl;
1009         int ret = 0;
1010
1011         rxq_ctrl = mlx5_rxq_get(dev, rx_queue_id);
1012         if (!rxq_ctrl) {
1013                 rte_errno = EINVAL;
1014                 return -rte_errno;
1015         }
1016         if (!rxq_ctrl->obj)
1017                 goto error;
1018         if (rxq_ctrl->irq) {
1019                 ret = priv->obj_ops.rxq_event_get(rxq_ctrl->obj);
1020                 if (ret < 0)
1021                         goto error;
1022                 rxq_ctrl->rxq.cq_arm_sn++;
1023         }
1024         mlx5_rxq_release(dev, rx_queue_id);
1025         return 0;
1026 error:
1027         /**
1028          * The ret variable may be EAGAIN which means the get_event function was
1029          * called before receiving one.
1030          */
1031         if (ret < 0)
1032                 rte_errno = errno;
1033         else
1034                 rte_errno = EINVAL;
1035         ret = rte_errno; /* Save rte_errno before cleanup. */
1036         mlx5_rxq_release(dev, rx_queue_id);
1037         if (ret != EAGAIN)
1038                 DRV_LOG(WARNING, "port %u unable to disable interrupt on Rx queue %d",
1039                         dev->data->port_id, rx_queue_id);
1040         rte_errno = ret; /* Restore rte_errno. */
1041         return -rte_errno;
1042 }
1043
1044 /**
1045  * Verify the Rx queue objects list is empty
1046  *
1047  * @param dev
1048  *   Pointer to Ethernet device.
1049  *
1050  * @return
1051  *   The number of objects not released.
1052  */
1053 int
1054 mlx5_rxq_obj_verify(struct rte_eth_dev *dev)
1055 {
1056         struct mlx5_priv *priv = dev->data->dev_private;
1057         int ret = 0;
1058         struct mlx5_rxq_obj *rxq_obj;
1059
1060         LIST_FOREACH(rxq_obj, &priv->rxqsobj, next) {
1061                 DRV_LOG(DEBUG, "port %u Rx queue %u still referenced",
1062                         dev->data->port_id, rxq_obj->rxq_ctrl->rxq.idx);
1063                 ++ret;
1064         }
1065         return ret;
1066 }
1067
1068 /**
1069  * Callback function to initialize mbufs for Multi-Packet RQ.
1070  */
1071 static inline void
1072 mlx5_mprq_buf_init(struct rte_mempool *mp, void *opaque_arg,
1073                     void *_m, unsigned int i __rte_unused)
1074 {
1075         struct mlx5_mprq_buf *buf = _m;
1076         struct rte_mbuf_ext_shared_info *shinfo;
1077         unsigned int strd_n = (unsigned int)(uintptr_t)opaque_arg;
1078         unsigned int j;
1079
1080         memset(_m, 0, sizeof(*buf));
1081         buf->mp = mp;
1082         __atomic_store_n(&buf->refcnt, 1, __ATOMIC_RELAXED);
1083         for (j = 0; j != strd_n; ++j) {
1084                 shinfo = &buf->shinfos[j];
1085                 shinfo->free_cb = mlx5_mprq_buf_free_cb;
1086                 shinfo->fcb_opaque = buf;
1087         }
1088 }
1089
1090 /**
1091  * Free mempool of Multi-Packet RQ.
1092  *
1093  * @param dev
1094  *   Pointer to Ethernet device.
1095  *
1096  * @return
1097  *   0 on success, negative errno value on failure.
1098  */
1099 int
1100 mlx5_mprq_free_mp(struct rte_eth_dev *dev)
1101 {
1102         struct mlx5_priv *priv = dev->data->dev_private;
1103         struct rte_mempool *mp = priv->mprq_mp;
1104         unsigned int i;
1105
1106         if (mp == NULL)
1107                 return 0;
1108         DRV_LOG(DEBUG, "port %u freeing mempool (%s) for Multi-Packet RQ",
1109                 dev->data->port_id, mp->name);
1110         /*
1111          * If a buffer in the pool has been externally attached to a mbuf and it
1112          * is still in use by application, destroying the Rx queue can spoil
1113          * the packet. It is unlikely to happen but if application dynamically
1114          * creates and destroys with holding Rx packets, this can happen.
1115          *
1116          * TODO: It is unavoidable for now because the mempool for Multi-Packet
1117          * RQ isn't provided by application but managed by PMD.
1118          */
1119         if (!rte_mempool_full(mp)) {
1120                 DRV_LOG(ERR,
1121                         "port %u mempool for Multi-Packet RQ is still in use",
1122                         dev->data->port_id);
1123                 rte_errno = EBUSY;
1124                 return -rte_errno;
1125         }
1126         rte_mempool_free(mp);
1127         /* Unset mempool for each Rx queue. */
1128         for (i = 0; i != priv->rxqs_n; ++i) {
1129                 struct mlx5_rxq_data *rxq = (*priv->rxqs)[i];
1130
1131                 if (rxq == NULL)
1132                         continue;
1133                 rxq->mprq_mp = NULL;
1134         }
1135         priv->mprq_mp = NULL;
1136         return 0;
1137 }
1138
1139 /**
1140  * Allocate a mempool for Multi-Packet RQ. All configured Rx queues share the
1141  * mempool. If already allocated, reuse it if there're enough elements.
1142  * Otherwise, resize it.
1143  *
1144  * @param dev
1145  *   Pointer to Ethernet device.
1146  *
1147  * @return
1148  *   0 on success, negative errno value on failure.
1149  */
1150 int
1151 mlx5_mprq_alloc_mp(struct rte_eth_dev *dev)
1152 {
1153         struct mlx5_priv *priv = dev->data->dev_private;
1154         struct rte_mempool *mp = priv->mprq_mp;
1155         char name[RTE_MEMPOOL_NAMESIZE];
1156         unsigned int desc = 0;
1157         unsigned int buf_len;
1158         unsigned int obj_num;
1159         unsigned int obj_size;
1160         unsigned int strd_num_n = 0;
1161         unsigned int strd_sz_n = 0;
1162         unsigned int i;
1163         unsigned int n_ibv = 0;
1164         int ret;
1165
1166         if (!mlx5_mprq_enabled(dev))
1167                 return 0;
1168         /* Count the total number of descriptors configured. */
1169         for (i = 0; i != priv->rxqs_n; ++i) {
1170                 struct mlx5_rxq_data *rxq = (*priv->rxqs)[i];
1171                 struct mlx5_rxq_ctrl *rxq_ctrl = container_of
1172                         (rxq, struct mlx5_rxq_ctrl, rxq);
1173
1174                 if (rxq == NULL || rxq_ctrl->type != MLX5_RXQ_TYPE_STANDARD)
1175                         continue;
1176                 n_ibv++;
1177                 desc += 1 << rxq->elts_n;
1178                 /* Get the max number of strides. */
1179                 if (strd_num_n < rxq->strd_num_n)
1180                         strd_num_n = rxq->strd_num_n;
1181                 /* Get the max size of a stride. */
1182                 if (strd_sz_n < rxq->strd_sz_n)
1183                         strd_sz_n = rxq->strd_sz_n;
1184         }
1185         MLX5_ASSERT(strd_num_n && strd_sz_n);
1186         buf_len = (1 << strd_num_n) * (1 << strd_sz_n);
1187         obj_size = sizeof(struct mlx5_mprq_buf) + buf_len + (1 << strd_num_n) *
1188                 sizeof(struct rte_mbuf_ext_shared_info) + RTE_PKTMBUF_HEADROOM;
1189         /*
1190          * Received packets can be either memcpy'd or externally referenced. In
1191          * case that the packet is attached to an mbuf as an external buffer, as
1192          * it isn't possible to predict how the buffers will be queued by
1193          * application, there's no option to exactly pre-allocate needed buffers
1194          * in advance but to speculatively prepares enough buffers.
1195          *
1196          * In the data path, if this Mempool is depleted, PMD will try to memcpy
1197          * received packets to buffers provided by application (rxq->mp) until
1198          * this Mempool gets available again.
1199          */
1200         desc *= 4;
1201         obj_num = desc + MLX5_MPRQ_MP_CACHE_SZ * n_ibv;
1202         /*
1203          * rte_mempool_create_empty() has sanity check to refuse large cache
1204          * size compared to the number of elements.
1205          * CACHE_FLUSHTHRESH_MULTIPLIER is defined in a C file, so using a
1206          * constant number 2 instead.
1207          */
1208         obj_num = RTE_MAX(obj_num, MLX5_MPRQ_MP_CACHE_SZ * 2);
1209         /* Check a mempool is already allocated and if it can be resued. */
1210         if (mp != NULL && mp->elt_size >= obj_size && mp->size >= obj_num) {
1211                 DRV_LOG(DEBUG, "port %u mempool %s is being reused",
1212                         dev->data->port_id, mp->name);
1213                 /* Reuse. */
1214                 goto exit;
1215         } else if (mp != NULL) {
1216                 DRV_LOG(DEBUG, "port %u mempool %s should be resized, freeing it",
1217                         dev->data->port_id, mp->name);
1218                 /*
1219                  * If failed to free, which means it may be still in use, no way
1220                  * but to keep using the existing one. On buffer underrun,
1221                  * packets will be memcpy'd instead of external buffer
1222                  * attachment.
1223                  */
1224                 if (mlx5_mprq_free_mp(dev)) {
1225                         if (mp->elt_size >= obj_size)
1226                                 goto exit;
1227                         else
1228                                 return -rte_errno;
1229                 }
1230         }
1231         snprintf(name, sizeof(name), "port-%u-mprq", dev->data->port_id);
1232         mp = rte_mempool_create(name, obj_num, obj_size, MLX5_MPRQ_MP_CACHE_SZ,
1233                                 0, NULL, NULL, mlx5_mprq_buf_init,
1234                                 (void *)((uintptr_t)1 << strd_num_n),
1235                                 dev->device->numa_node, 0);
1236         if (mp == NULL) {
1237                 DRV_LOG(ERR,
1238                         "port %u failed to allocate a mempool for"
1239                         " Multi-Packet RQ, count=%u, size=%u",
1240                         dev->data->port_id, obj_num, obj_size);
1241                 rte_errno = ENOMEM;
1242                 return -rte_errno;
1243         }
1244         ret = mlx5_mr_mempool_register(&priv->sh->share_cache,
1245                                        priv->sh->cdev->pd, mp, &priv->mp_id);
1246         if (ret < 0 && rte_errno != EEXIST) {
1247                 ret = rte_errno;
1248                 DRV_LOG(ERR, "port %u failed to register a mempool for Multi-Packet RQ",
1249                         dev->data->port_id);
1250                 rte_mempool_free(mp);
1251                 rte_errno = ret;
1252                 return -rte_errno;
1253         }
1254         priv->mprq_mp = mp;
1255 exit:
1256         /* Set mempool for each Rx queue. */
1257         for (i = 0; i != priv->rxqs_n; ++i) {
1258                 struct mlx5_rxq_data *rxq = (*priv->rxqs)[i];
1259                 struct mlx5_rxq_ctrl *rxq_ctrl = container_of
1260                         (rxq, struct mlx5_rxq_ctrl, rxq);
1261
1262                 if (rxq == NULL || rxq_ctrl->type != MLX5_RXQ_TYPE_STANDARD)
1263                         continue;
1264                 rxq->mprq_mp = mp;
1265         }
1266         DRV_LOG(INFO, "port %u Multi-Packet RQ is configured",
1267                 dev->data->port_id);
1268         return 0;
1269 }
1270
1271 #define MLX5_MAX_TCP_HDR_OFFSET ((unsigned int)(sizeof(struct rte_ether_hdr) + \
1272                                         sizeof(struct rte_vlan_hdr) * 2 + \
1273                                         sizeof(struct rte_ipv6_hdr)))
1274 #define MAX_TCP_OPTION_SIZE 40u
1275 #define MLX5_MAX_LRO_HEADER_FIX ((unsigned int)(MLX5_MAX_TCP_HDR_OFFSET + \
1276                                  sizeof(struct rte_tcp_hdr) + \
1277                                  MAX_TCP_OPTION_SIZE))
1278
1279 /**
1280  * Adjust the maximum LRO massage size.
1281  *
1282  * @param dev
1283  *   Pointer to Ethernet device.
1284  * @param idx
1285  *   RX queue index.
1286  * @param max_lro_size
1287  *   The maximum size for LRO packet.
1288  */
1289 static void
1290 mlx5_max_lro_msg_size_adjust(struct rte_eth_dev *dev, uint16_t idx,
1291                              uint32_t max_lro_size)
1292 {
1293         struct mlx5_priv *priv = dev->data->dev_private;
1294
1295         if (priv->config.hca_attr.lro_max_msg_sz_mode ==
1296             MLX5_LRO_MAX_MSG_SIZE_START_FROM_L4 && max_lro_size >
1297             MLX5_MAX_TCP_HDR_OFFSET)
1298                 max_lro_size -= MLX5_MAX_TCP_HDR_OFFSET;
1299         max_lro_size = RTE_MIN(max_lro_size, MLX5_MAX_LRO_SIZE);
1300         MLX5_ASSERT(max_lro_size >= MLX5_LRO_SEG_CHUNK_SIZE);
1301         max_lro_size /= MLX5_LRO_SEG_CHUNK_SIZE;
1302         if (priv->max_lro_msg_size)
1303                 priv->max_lro_msg_size =
1304                         RTE_MIN((uint32_t)priv->max_lro_msg_size, max_lro_size);
1305         else
1306                 priv->max_lro_msg_size = max_lro_size;
1307         DRV_LOG(DEBUG,
1308                 "port %u Rx Queue %u max LRO message size adjusted to %u bytes",
1309                 dev->data->port_id, idx,
1310                 priv->max_lro_msg_size * MLX5_LRO_SEG_CHUNK_SIZE);
1311 }
1312
1313 /**
1314  * Create a DPDK Rx queue.
1315  *
1316  * @param dev
1317  *   Pointer to Ethernet device.
1318  * @param idx
1319  *   RX queue index.
1320  * @param desc
1321  *   Number of descriptors to configure in queue.
1322  * @param socket
1323  *   NUMA socket on which memory must be allocated.
1324  *
1325  * @return
1326  *   A DPDK queue object on success, NULL otherwise and rte_errno is set.
1327  */
1328 struct mlx5_rxq_ctrl *
1329 mlx5_rxq_new(struct rte_eth_dev *dev, uint16_t idx, uint16_t desc,
1330              unsigned int socket, const struct rte_eth_rxconf *conf,
1331              const struct rte_eth_rxseg_split *rx_seg, uint16_t n_seg)
1332 {
1333         struct mlx5_priv *priv = dev->data->dev_private;
1334         struct mlx5_rxq_ctrl *tmpl;
1335         unsigned int mb_len = rte_pktmbuf_data_room_size(rx_seg[0].mp);
1336         struct mlx5_dev_config *config = &priv->config;
1337         uint64_t offloads = conf->offloads |
1338                            dev->data->dev_conf.rxmode.offloads;
1339         unsigned int lro_on_queue = !!(offloads & DEV_RX_OFFLOAD_TCP_LRO);
1340         unsigned int max_rx_pktlen = lro_on_queue ?
1341                         dev->data->dev_conf.rxmode.max_lro_pkt_size :
1342                         dev->data->mtu + (unsigned int)RTE_ETHER_HDR_LEN +
1343                                 RTE_ETHER_CRC_LEN;
1344         unsigned int non_scatter_min_mbuf_size = max_rx_pktlen +
1345                                                         RTE_PKTMBUF_HEADROOM;
1346         unsigned int max_lro_size = 0;
1347         unsigned int first_mb_free_size = mb_len - RTE_PKTMBUF_HEADROOM;
1348         const int mprq_en = mlx5_check_mprq_support(dev) > 0 && n_seg == 1 &&
1349                             !rx_seg[0].offset && !rx_seg[0].length;
1350         unsigned int mprq_stride_nums = config->mprq.stride_num_n ?
1351                 config->mprq.stride_num_n : MLX5_MPRQ_STRIDE_NUM_N;
1352         unsigned int mprq_stride_size = non_scatter_min_mbuf_size <=
1353                 (1U << config->mprq.max_stride_size_n) ?
1354                 log2above(non_scatter_min_mbuf_size) : MLX5_MPRQ_STRIDE_SIZE_N;
1355         unsigned int mprq_stride_cap = (config->mprq.stride_num_n ?
1356                 (1U << config->mprq.stride_num_n) : (1U << mprq_stride_nums)) *
1357                 (config->mprq.stride_size_n ?
1358                 (1U << config->mprq.stride_size_n) : (1U << mprq_stride_size));
1359         /*
1360          * Always allocate extra slots, even if eventually
1361          * the vector Rx will not be used.
1362          */
1363         uint16_t desc_n = desc + config->rx_vec_en * MLX5_VPMD_DESCS_PER_LOOP;
1364         const struct rte_eth_rxseg_split *qs_seg = rx_seg;
1365         unsigned int tail_len;
1366
1367         tmpl = mlx5_malloc(MLX5_MEM_RTE | MLX5_MEM_ZERO,
1368                 sizeof(*tmpl) + desc_n * sizeof(struct rte_mbuf *) +
1369                 (!!mprq_en) *
1370                 (desc >> mprq_stride_nums) * sizeof(struct mlx5_mprq_buf *),
1371                 0, socket);
1372         if (!tmpl) {
1373                 rte_errno = ENOMEM;
1374                 return NULL;
1375         }
1376         MLX5_ASSERT(n_seg && n_seg <= MLX5_MAX_RXQ_NSEG);
1377         /*
1378          * Build the array of actual buffer offsets and lengths.
1379          * Pad with the buffers from the last memory pool if
1380          * needed to handle max size packets, replace zero length
1381          * with the buffer length from the pool.
1382          */
1383         tail_len = max_rx_pktlen;
1384         do {
1385                 struct mlx5_eth_rxseg *hw_seg =
1386                                         &tmpl->rxq.rxseg[tmpl->rxq.rxseg_n];
1387                 uint32_t buf_len, offset, seg_len;
1388
1389                 /*
1390                  * For the buffers beyond descriptions offset is zero,
1391                  * the first buffer contains head room.
1392                  */
1393                 buf_len = rte_pktmbuf_data_room_size(qs_seg->mp);
1394                 offset = (tmpl->rxq.rxseg_n >= n_seg ? 0 : qs_seg->offset) +
1395                          (tmpl->rxq.rxseg_n ? 0 : RTE_PKTMBUF_HEADROOM);
1396                 /*
1397                  * For the buffers beyond descriptions the length is
1398                  * pool buffer length, zero lengths are replaced with
1399                  * pool buffer length either.
1400                  */
1401                 seg_len = tmpl->rxq.rxseg_n >= n_seg ? buf_len :
1402                                                        qs_seg->length ?
1403                                                        qs_seg->length :
1404                                                        (buf_len - offset);
1405                 /* Check is done in long int, now overflows. */
1406                 if (buf_len < seg_len + offset) {
1407                         DRV_LOG(ERR, "port %u Rx queue %u: Split offset/length "
1408                                      "%u/%u can't be satisfied",
1409                                      dev->data->port_id, idx,
1410                                      qs_seg->length, qs_seg->offset);
1411                         rte_errno = EINVAL;
1412                         goto error;
1413                 }
1414                 if (seg_len > tail_len)
1415                         seg_len = buf_len - offset;
1416                 if (++tmpl->rxq.rxseg_n > MLX5_MAX_RXQ_NSEG) {
1417                         DRV_LOG(ERR,
1418                                 "port %u too many SGEs (%u) needed to handle"
1419                                 " requested maximum packet size %u, the maximum"
1420                                 " supported are %u", dev->data->port_id,
1421                                 tmpl->rxq.rxseg_n, max_rx_pktlen,
1422                                 MLX5_MAX_RXQ_NSEG);
1423                         rte_errno = ENOTSUP;
1424                         goto error;
1425                 }
1426                 /* Build the actual scattering element in the queue object. */
1427                 hw_seg->mp = qs_seg->mp;
1428                 MLX5_ASSERT(offset <= UINT16_MAX);
1429                 MLX5_ASSERT(seg_len <= UINT16_MAX);
1430                 hw_seg->offset = (uint16_t)offset;
1431                 hw_seg->length = (uint16_t)seg_len;
1432                 /*
1433                  * Advance the segment descriptor, the padding is the based
1434                  * on the attributes of the last descriptor.
1435                  */
1436                 if (tmpl->rxq.rxseg_n < n_seg)
1437                         qs_seg++;
1438                 tail_len -= RTE_MIN(tail_len, seg_len);
1439         } while (tail_len || !rte_is_power_of_2(tmpl->rxq.rxseg_n));
1440         MLX5_ASSERT(tmpl->rxq.rxseg_n &&
1441                     tmpl->rxq.rxseg_n <= MLX5_MAX_RXQ_NSEG);
1442         if (tmpl->rxq.rxseg_n > 1 && !(offloads & DEV_RX_OFFLOAD_SCATTER)) {
1443                 DRV_LOG(ERR, "port %u Rx queue %u: Scatter offload is not"
1444                         " configured and no enough mbuf space(%u) to contain "
1445                         "the maximum RX packet length(%u) with head-room(%u)",
1446                         dev->data->port_id, idx, mb_len, max_rx_pktlen,
1447                         RTE_PKTMBUF_HEADROOM);
1448                 rte_errno = ENOSPC;
1449                 goto error;
1450         }
1451         tmpl->type = MLX5_RXQ_TYPE_STANDARD;
1452         if (mlx5_mr_btree_init(&tmpl->rxq.mr_ctrl.cache_bh,
1453                                MLX5_MR_BTREE_CACHE_N, socket)) {
1454                 /* rte_errno is already set. */
1455                 goto error;
1456         }
1457         /* Rx queues don't use this pointer, but we want a valid structure. */
1458         tmpl->rxq.mr_ctrl.dev_gen_ptr = &priv->sh->share_cache.dev_gen;
1459         tmpl->socket = socket;
1460         if (dev->data->dev_conf.intr_conf.rxq)
1461                 tmpl->irq = 1;
1462         /*
1463          * This Rx queue can be configured as a Multi-Packet RQ if all of the
1464          * following conditions are met:
1465          *  - MPRQ is enabled.
1466          *  - The number of descs is more than the number of strides.
1467          *  - max_rx_pktlen plus overhead is less than the max size
1468          *    of a stride or mprq_stride_size is specified by a user.
1469          *    Need to make sure that there are enough strides to encap
1470          *    the maximum packet size in case mprq_stride_size is set.
1471          *  Otherwise, enable Rx scatter if necessary.
1472          */
1473         if (mprq_en && desc > (1U << mprq_stride_nums) &&
1474             (non_scatter_min_mbuf_size <=
1475              (1U << config->mprq.max_stride_size_n) ||
1476              (config->mprq.stride_size_n &&
1477               non_scatter_min_mbuf_size <= mprq_stride_cap))) {
1478                 /* TODO: Rx scatter isn't supported yet. */
1479                 tmpl->rxq.sges_n = 0;
1480                 /* Trim the number of descs needed. */
1481                 desc >>= mprq_stride_nums;
1482                 tmpl->rxq.strd_num_n = config->mprq.stride_num_n ?
1483                         config->mprq.stride_num_n : mprq_stride_nums;
1484                 tmpl->rxq.strd_sz_n = config->mprq.stride_size_n ?
1485                         config->mprq.stride_size_n : mprq_stride_size;
1486                 tmpl->rxq.strd_shift_en = MLX5_MPRQ_TWO_BYTE_SHIFT;
1487                 tmpl->rxq.strd_scatter_en =
1488                                 !!(offloads & DEV_RX_OFFLOAD_SCATTER);
1489                 tmpl->rxq.mprq_max_memcpy_len = RTE_MIN(first_mb_free_size,
1490                                 config->mprq.max_memcpy_len);
1491                 max_lro_size = RTE_MIN(max_rx_pktlen,
1492                                        (1u << tmpl->rxq.strd_num_n) *
1493                                        (1u << tmpl->rxq.strd_sz_n));
1494                 DRV_LOG(DEBUG,
1495                         "port %u Rx queue %u: Multi-Packet RQ is enabled"
1496                         " strd_num_n = %u, strd_sz_n = %u",
1497                         dev->data->port_id, idx,
1498                         tmpl->rxq.strd_num_n, tmpl->rxq.strd_sz_n);
1499         } else if (tmpl->rxq.rxseg_n == 1) {
1500                 MLX5_ASSERT(max_rx_pktlen <= first_mb_free_size);
1501                 tmpl->rxq.sges_n = 0;
1502                 max_lro_size = max_rx_pktlen;
1503         } else if (offloads & DEV_RX_OFFLOAD_SCATTER) {
1504                 unsigned int sges_n;
1505
1506                 if (lro_on_queue && first_mb_free_size <
1507                     MLX5_MAX_LRO_HEADER_FIX) {
1508                         DRV_LOG(ERR, "Not enough space in the first segment(%u)"
1509                                 " to include the max header size(%u) for LRO",
1510                                 first_mb_free_size, MLX5_MAX_LRO_HEADER_FIX);
1511                         rte_errno = ENOTSUP;
1512                         goto error;
1513                 }
1514                 /*
1515                  * Determine the number of SGEs needed for a full packet
1516                  * and round it to the next power of two.
1517                  */
1518                 sges_n = log2above(tmpl->rxq.rxseg_n);
1519                 if (sges_n > MLX5_MAX_LOG_RQ_SEGS) {
1520                         DRV_LOG(ERR,
1521                                 "port %u too many SGEs (%u) needed to handle"
1522                                 " requested maximum packet size %u, the maximum"
1523                                 " supported are %u", dev->data->port_id,
1524                                 1 << sges_n, max_rx_pktlen,
1525                                 1u << MLX5_MAX_LOG_RQ_SEGS);
1526                         rte_errno = ENOTSUP;
1527                         goto error;
1528                 }
1529                 tmpl->rxq.sges_n = sges_n;
1530                 max_lro_size = max_rx_pktlen;
1531         }
1532         if (config->mprq.enabled && !mlx5_rxq_mprq_enabled(&tmpl->rxq))
1533                 DRV_LOG(WARNING,
1534                         "port %u MPRQ is requested but cannot be enabled\n"
1535                         " (requested: pkt_sz = %u, desc_num = %u,"
1536                         " rxq_num = %u, stride_sz = %u, stride_num = %u\n"
1537                         "  supported: min_rxqs_num = %u,"
1538                         " min_stride_sz = %u, max_stride_sz = %u).",
1539                         dev->data->port_id, non_scatter_min_mbuf_size,
1540                         desc, priv->rxqs_n,
1541                         config->mprq.stride_size_n ?
1542                                 (1U << config->mprq.stride_size_n) :
1543                                 (1U << mprq_stride_size),
1544                         config->mprq.stride_num_n ?
1545                                 (1U << config->mprq.stride_num_n) :
1546                                 (1U << mprq_stride_nums),
1547                         config->mprq.min_rxqs_num,
1548                         (1U << config->mprq.min_stride_size_n),
1549                         (1U << config->mprq.max_stride_size_n));
1550         DRV_LOG(DEBUG, "port %u maximum number of segments per packet: %u",
1551                 dev->data->port_id, 1 << tmpl->rxq.sges_n);
1552         if (desc % (1 << tmpl->rxq.sges_n)) {
1553                 DRV_LOG(ERR,
1554                         "port %u number of Rx queue descriptors (%u) is not a"
1555                         " multiple of SGEs per packet (%u)",
1556                         dev->data->port_id,
1557                         desc,
1558                         1 << tmpl->rxq.sges_n);
1559                 rte_errno = EINVAL;
1560                 goto error;
1561         }
1562         mlx5_max_lro_msg_size_adjust(dev, idx, max_lro_size);
1563         /* Toggle RX checksum offload if hardware supports it. */
1564         tmpl->rxq.csum = !!(offloads & DEV_RX_OFFLOAD_CHECKSUM);
1565         /* Configure Rx timestamp. */
1566         tmpl->rxq.hw_timestamp = !!(offloads & DEV_RX_OFFLOAD_TIMESTAMP);
1567         tmpl->rxq.timestamp_rx_flag = 0;
1568         if (tmpl->rxq.hw_timestamp && rte_mbuf_dyn_rx_timestamp_register(
1569                         &tmpl->rxq.timestamp_offset,
1570                         &tmpl->rxq.timestamp_rx_flag) != 0) {
1571                 DRV_LOG(ERR, "Cannot register Rx timestamp field/flag");
1572                 goto error;
1573         }
1574         /* Configure VLAN stripping. */
1575         tmpl->rxq.vlan_strip = !!(offloads & DEV_RX_OFFLOAD_VLAN_STRIP);
1576         /* By default, FCS (CRC) is stripped by hardware. */
1577         tmpl->rxq.crc_present = 0;
1578         tmpl->rxq.lro = lro_on_queue;
1579         if (offloads & DEV_RX_OFFLOAD_KEEP_CRC) {
1580                 if (config->hw_fcs_strip) {
1581                         /*
1582                          * RQs used for LRO-enabled TIRs should not be
1583                          * configured to scatter the FCS.
1584                          */
1585                         if (lro_on_queue)
1586                                 DRV_LOG(WARNING,
1587                                         "port %u CRC stripping has been "
1588                                         "disabled but will still be performed "
1589                                         "by hardware, because LRO is enabled",
1590                                         dev->data->port_id);
1591                         else
1592                                 tmpl->rxq.crc_present = 1;
1593                 } else {
1594                         DRV_LOG(WARNING,
1595                                 "port %u CRC stripping has been disabled but will"
1596                                 " still be performed by hardware, make sure MLNX_OFED"
1597                                 " and firmware are up to date",
1598                                 dev->data->port_id);
1599                 }
1600         }
1601         DRV_LOG(DEBUG,
1602                 "port %u CRC stripping is %s, %u bytes will be subtracted from"
1603                 " incoming frames to hide it",
1604                 dev->data->port_id,
1605                 tmpl->rxq.crc_present ? "disabled" : "enabled",
1606                 tmpl->rxq.crc_present << 2);
1607         /* Save port ID. */
1608         tmpl->rxq.rss_hash = !!priv->rss_conf.rss_hf &&
1609                 (!!(dev->data->dev_conf.rxmode.mq_mode & ETH_MQ_RX_RSS));
1610         tmpl->rxq.port_id = dev->data->port_id;
1611         tmpl->priv = priv;
1612         tmpl->rxq.mp = rx_seg[0].mp;
1613         tmpl->rxq.elts_n = log2above(desc);
1614         tmpl->rxq.rq_repl_thresh =
1615                 MLX5_VPMD_RXQ_RPLNSH_THRESH(desc_n);
1616         tmpl->rxq.elts =
1617                 (struct rte_mbuf *(*)[desc_n])(tmpl + 1);
1618         tmpl->rxq.mprq_bufs =
1619                 (struct mlx5_mprq_buf *(*)[desc])(*tmpl->rxq.elts + desc_n);
1620 #ifndef RTE_ARCH_64
1621         tmpl->rxq.uar_lock_cq = &priv->sh->uar_lock_cq;
1622 #endif
1623         tmpl->rxq.idx = idx;
1624         __atomic_fetch_add(&tmpl->refcnt, 1, __ATOMIC_RELAXED);
1625         LIST_INSERT_HEAD(&priv->rxqsctrl, tmpl, next);
1626         return tmpl;
1627 error:
1628         mlx5_mr_btree_free(&tmpl->rxq.mr_ctrl.cache_bh);
1629         mlx5_free(tmpl);
1630         return NULL;
1631 }
1632
1633 /**
1634  * Create a DPDK Rx hairpin queue.
1635  *
1636  * @param dev
1637  *   Pointer to Ethernet device.
1638  * @param idx
1639  *   RX queue index.
1640  * @param desc
1641  *   Number of descriptors to configure in queue.
1642  * @param hairpin_conf
1643  *   The hairpin binding configuration.
1644  *
1645  * @return
1646  *   A DPDK queue object on success, NULL otherwise and rte_errno is set.
1647  */
1648 struct mlx5_rxq_ctrl *
1649 mlx5_rxq_hairpin_new(struct rte_eth_dev *dev, uint16_t idx, uint16_t desc,
1650                      const struct rte_eth_hairpin_conf *hairpin_conf)
1651 {
1652         struct mlx5_priv *priv = dev->data->dev_private;
1653         struct mlx5_rxq_ctrl *tmpl;
1654
1655         tmpl = mlx5_malloc(MLX5_MEM_RTE | MLX5_MEM_ZERO, sizeof(*tmpl), 0,
1656                            SOCKET_ID_ANY);
1657         if (!tmpl) {
1658                 rte_errno = ENOMEM;
1659                 return NULL;
1660         }
1661         tmpl->type = MLX5_RXQ_TYPE_HAIRPIN;
1662         tmpl->socket = SOCKET_ID_ANY;
1663         tmpl->rxq.rss_hash = 0;
1664         tmpl->rxq.port_id = dev->data->port_id;
1665         tmpl->priv = priv;
1666         tmpl->rxq.mp = NULL;
1667         tmpl->rxq.elts_n = log2above(desc);
1668         tmpl->rxq.elts = NULL;
1669         tmpl->rxq.mr_ctrl.cache_bh = (struct mlx5_mr_btree) { 0 };
1670         tmpl->hairpin_conf = *hairpin_conf;
1671         tmpl->rxq.idx = idx;
1672         __atomic_fetch_add(&tmpl->refcnt, 1, __ATOMIC_RELAXED);
1673         LIST_INSERT_HEAD(&priv->rxqsctrl, tmpl, next);
1674         return tmpl;
1675 }
1676
1677 /**
1678  * Get a Rx queue.
1679  *
1680  * @param dev
1681  *   Pointer to Ethernet device.
1682  * @param idx
1683  *   RX queue index.
1684  *
1685  * @return
1686  *   A pointer to the queue if it exists, NULL otherwise.
1687  */
1688 struct mlx5_rxq_ctrl *
1689 mlx5_rxq_get(struct rte_eth_dev *dev, uint16_t idx)
1690 {
1691         struct mlx5_priv *priv = dev->data->dev_private;
1692         struct mlx5_rxq_data *rxq_data = (*priv->rxqs)[idx];
1693         struct mlx5_rxq_ctrl *rxq_ctrl = NULL;
1694
1695         if (rxq_data) {
1696                 rxq_ctrl = container_of(rxq_data, struct mlx5_rxq_ctrl, rxq);
1697                 __atomic_fetch_add(&rxq_ctrl->refcnt, 1, __ATOMIC_RELAXED);
1698         }
1699         return rxq_ctrl;
1700 }
1701
1702 /**
1703  * Release a Rx queue.
1704  *
1705  * @param dev
1706  *   Pointer to Ethernet device.
1707  * @param idx
1708  *   RX queue index.
1709  *
1710  * @return
1711  *   1 while a reference on it exists, 0 when freed.
1712  */
1713 int
1714 mlx5_rxq_release(struct rte_eth_dev *dev, uint16_t idx)
1715 {
1716         struct mlx5_priv *priv = dev->data->dev_private;
1717         struct mlx5_rxq_ctrl *rxq_ctrl;
1718
1719         if (priv->rxqs == NULL || (*priv->rxqs)[idx] == NULL)
1720                 return 0;
1721         rxq_ctrl = container_of((*priv->rxqs)[idx], struct mlx5_rxq_ctrl, rxq);
1722         if (__atomic_sub_fetch(&rxq_ctrl->refcnt, 1, __ATOMIC_RELAXED) > 1)
1723                 return 1;
1724         if (rxq_ctrl->obj) {
1725                 priv->obj_ops.rxq_obj_release(rxq_ctrl->obj);
1726                 LIST_REMOVE(rxq_ctrl->obj, next);
1727                 mlx5_free(rxq_ctrl->obj);
1728                 rxq_ctrl->obj = NULL;
1729         }
1730         if (rxq_ctrl->type == MLX5_RXQ_TYPE_STANDARD) {
1731                 rxq_free_elts(rxq_ctrl);
1732                 dev->data->rx_queue_state[idx] = RTE_ETH_QUEUE_STATE_STOPPED;
1733         }
1734         if (!__atomic_load_n(&rxq_ctrl->refcnt, __ATOMIC_RELAXED)) {
1735                 if (rxq_ctrl->type == MLX5_RXQ_TYPE_STANDARD)
1736                         mlx5_mr_btree_free(&rxq_ctrl->rxq.mr_ctrl.cache_bh);
1737                 LIST_REMOVE(rxq_ctrl, next);
1738                 mlx5_free(rxq_ctrl);
1739                 (*priv->rxqs)[idx] = NULL;
1740         }
1741         return 0;
1742 }
1743
1744 /**
1745  * Verify the Rx Queue list is empty
1746  *
1747  * @param dev
1748  *   Pointer to Ethernet device.
1749  *
1750  * @return
1751  *   The number of object not released.
1752  */
1753 int
1754 mlx5_rxq_verify(struct rte_eth_dev *dev)
1755 {
1756         struct mlx5_priv *priv = dev->data->dev_private;
1757         struct mlx5_rxq_ctrl *rxq_ctrl;
1758         int ret = 0;
1759
1760         LIST_FOREACH(rxq_ctrl, &priv->rxqsctrl, next) {
1761                 DRV_LOG(DEBUG, "port %u Rx Queue %u still referenced",
1762                         dev->data->port_id, rxq_ctrl->rxq.idx);
1763                 ++ret;
1764         }
1765         return ret;
1766 }
1767
1768 /**
1769  * Get a Rx queue type.
1770  *
1771  * @param dev
1772  *   Pointer to Ethernet device.
1773  * @param idx
1774  *   Rx queue index.
1775  *
1776  * @return
1777  *   The Rx queue type.
1778  */
1779 enum mlx5_rxq_type
1780 mlx5_rxq_get_type(struct rte_eth_dev *dev, uint16_t idx)
1781 {
1782         struct mlx5_priv *priv = dev->data->dev_private;
1783         struct mlx5_rxq_ctrl *rxq_ctrl = NULL;
1784
1785         if (idx < priv->rxqs_n && (*priv->rxqs)[idx]) {
1786                 rxq_ctrl = container_of((*priv->rxqs)[idx],
1787                                         struct mlx5_rxq_ctrl,
1788                                         rxq);
1789                 return rxq_ctrl->type;
1790         }
1791         return MLX5_RXQ_TYPE_UNDEFINED;
1792 }
1793
1794 /*
1795  * Get a Rx hairpin queue configuration.
1796  *
1797  * @param dev
1798  *   Pointer to Ethernet device.
1799  * @param idx
1800  *   Rx queue index.
1801  *
1802  * @return
1803  *   Pointer to the configuration if a hairpin RX queue, otherwise NULL.
1804  */
1805 const struct rte_eth_hairpin_conf *
1806 mlx5_rxq_get_hairpin_conf(struct rte_eth_dev *dev, uint16_t idx)
1807 {
1808         struct mlx5_priv *priv = dev->data->dev_private;
1809         struct mlx5_rxq_ctrl *rxq_ctrl = NULL;
1810
1811         if (idx < priv->rxqs_n && (*priv->rxqs)[idx]) {
1812                 rxq_ctrl = container_of((*priv->rxqs)[idx],
1813                                         struct mlx5_rxq_ctrl,
1814                                         rxq);
1815                 if (rxq_ctrl->type == MLX5_RXQ_TYPE_HAIRPIN)
1816                         return &rxq_ctrl->hairpin_conf;
1817         }
1818         return NULL;
1819 }
1820
1821 /**
1822  * Match queues listed in arguments to queues contained in indirection table
1823  * object.
1824  *
1825  * @param ind_tbl
1826  *   Pointer to indirection table to match.
1827  * @param queues
1828  *   Queues to match to ques in indirection table.
1829  * @param queues_n
1830  *   Number of queues in the array.
1831  *
1832  * @return
1833  *   1 if all queues in indirection table match 0 othrwise.
1834  */
1835 static int
1836 mlx5_ind_table_obj_match_queues(const struct mlx5_ind_table_obj *ind_tbl,
1837                        const uint16_t *queues, uint32_t queues_n)
1838 {
1839                 return (ind_tbl->queues_n == queues_n) &&
1840                     (!memcmp(ind_tbl->queues, queues,
1841                             ind_tbl->queues_n * sizeof(ind_tbl->queues[0])));
1842 }
1843
1844 /**
1845  * Get an indirection table.
1846  *
1847  * @param dev
1848  *   Pointer to Ethernet device.
1849  * @param queues
1850  *   Queues entering in the indirection table.
1851  * @param queues_n
1852  *   Number of queues in the array.
1853  *
1854  * @return
1855  *   An indirection table if found.
1856  */
1857 struct mlx5_ind_table_obj *
1858 mlx5_ind_table_obj_get(struct rte_eth_dev *dev, const uint16_t *queues,
1859                        uint32_t queues_n)
1860 {
1861         struct mlx5_priv *priv = dev->data->dev_private;
1862         struct mlx5_ind_table_obj *ind_tbl;
1863
1864         rte_rwlock_read_lock(&priv->ind_tbls_lock);
1865         LIST_FOREACH(ind_tbl, &priv->ind_tbls, next) {
1866                 if ((ind_tbl->queues_n == queues_n) &&
1867                     (memcmp(ind_tbl->queues, queues,
1868                             ind_tbl->queues_n * sizeof(ind_tbl->queues[0]))
1869                      == 0)) {
1870                         __atomic_fetch_add(&ind_tbl->refcnt, 1,
1871                                            __ATOMIC_RELAXED);
1872                         break;
1873                 }
1874         }
1875         rte_rwlock_read_unlock(&priv->ind_tbls_lock);
1876         return ind_tbl;
1877 }
1878
1879 /**
1880  * Release an indirection table.
1881  *
1882  * @param dev
1883  *   Pointer to Ethernet device.
1884  * @param ind_table
1885  *   Indirection table to release.
1886  * @param standalone
1887  *   Indirection table for Standalone queue.
1888  *
1889  * @return
1890  *   1 while a reference on it exists, 0 when freed.
1891  */
1892 int
1893 mlx5_ind_table_obj_release(struct rte_eth_dev *dev,
1894                            struct mlx5_ind_table_obj *ind_tbl,
1895                            bool standalone)
1896 {
1897         struct mlx5_priv *priv = dev->data->dev_private;
1898         unsigned int i, ret;
1899
1900         rte_rwlock_write_lock(&priv->ind_tbls_lock);
1901         ret = __atomic_sub_fetch(&ind_tbl->refcnt, 1, __ATOMIC_RELAXED);
1902         if (!ret && !standalone)
1903                 LIST_REMOVE(ind_tbl, next);
1904         rte_rwlock_write_unlock(&priv->ind_tbls_lock);
1905         if (ret)
1906                 return 1;
1907         priv->obj_ops.ind_table_destroy(ind_tbl);
1908         for (i = 0; i != ind_tbl->queues_n; ++i)
1909                 claim_nonzero(mlx5_rxq_release(dev, ind_tbl->queues[i]));
1910         mlx5_free(ind_tbl);
1911         return 0;
1912 }
1913
1914 /**
1915  * Verify the Rx Queue list is empty
1916  *
1917  * @param dev
1918  *   Pointer to Ethernet device.
1919  *
1920  * @return
1921  *   The number of object not released.
1922  */
1923 int
1924 mlx5_ind_table_obj_verify(struct rte_eth_dev *dev)
1925 {
1926         struct mlx5_priv *priv = dev->data->dev_private;
1927         struct mlx5_ind_table_obj *ind_tbl;
1928         int ret = 0;
1929
1930         rte_rwlock_read_lock(&priv->ind_tbls_lock);
1931         LIST_FOREACH(ind_tbl, &priv->ind_tbls, next) {
1932                 DRV_LOG(DEBUG,
1933                         "port %u indirection table obj %p still referenced",
1934                         dev->data->port_id, (void *)ind_tbl);
1935                 ++ret;
1936         }
1937         rte_rwlock_read_unlock(&priv->ind_tbls_lock);
1938         return ret;
1939 }
1940
1941 /**
1942  * Setup an indirection table structure fields.
1943  *
1944  * @param dev
1945  *   Pointer to Ethernet device.
1946  * @param ind_table
1947  *   Indirection table to modify.
1948  *
1949  * @return
1950  *   0 on success, a negative errno value otherwise and rte_errno is set.
1951  */
1952 int
1953 mlx5_ind_table_obj_setup(struct rte_eth_dev *dev,
1954                          struct mlx5_ind_table_obj *ind_tbl)
1955 {
1956         struct mlx5_priv *priv = dev->data->dev_private;
1957         uint32_t queues_n = ind_tbl->queues_n;
1958         uint16_t *queues = ind_tbl->queues;
1959         unsigned int i, j;
1960         int ret = 0, err;
1961         const unsigned int n = rte_is_power_of_2(queues_n) ?
1962                                log2above(queues_n) :
1963                                log2above(priv->config.ind_table_max_size);
1964
1965         for (i = 0; i != queues_n; ++i) {
1966                 if (!mlx5_rxq_get(dev, queues[i])) {
1967                         ret = -rte_errno;
1968                         goto error;
1969                 }
1970         }
1971         ret = priv->obj_ops.ind_table_new(dev, n, ind_tbl);
1972         if (ret)
1973                 goto error;
1974         __atomic_fetch_add(&ind_tbl->refcnt, 1, __ATOMIC_RELAXED);
1975         return 0;
1976 error:
1977         err = rte_errno;
1978         for (j = 0; j < i; j++)
1979                 mlx5_rxq_release(dev, ind_tbl->queues[j]);
1980         rte_errno = err;
1981         DRV_LOG(DEBUG, "Port %u cannot setup indirection table.",
1982                 dev->data->port_id);
1983         return ret;
1984 }
1985
1986 /**
1987  * Create an indirection table.
1988  *
1989  * @param dev
1990  *   Pointer to Ethernet device.
1991  * @param queues
1992  *   Queues entering in the indirection table.
1993  * @param queues_n
1994  *   Number of queues in the array.
1995  * @param standalone
1996  *   Indirection table for Standalone queue.
1997  *
1998  * @return
1999  *   The Verbs/DevX object initialized, NULL otherwise and rte_errno is set.
2000  */
2001 static struct mlx5_ind_table_obj *
2002 mlx5_ind_table_obj_new(struct rte_eth_dev *dev, const uint16_t *queues,
2003                        uint32_t queues_n, bool standalone)
2004 {
2005         struct mlx5_priv *priv = dev->data->dev_private;
2006         struct mlx5_ind_table_obj *ind_tbl;
2007         int ret;
2008
2009         ind_tbl = mlx5_malloc(MLX5_MEM_ZERO, sizeof(*ind_tbl) +
2010                               queues_n * sizeof(uint16_t), 0, SOCKET_ID_ANY);
2011         if (!ind_tbl) {
2012                 rte_errno = ENOMEM;
2013                 return NULL;
2014         }
2015         ind_tbl->queues_n = queues_n;
2016         ind_tbl->queues = (uint16_t *)(ind_tbl + 1);
2017         memcpy(ind_tbl->queues, queues, queues_n * sizeof(*queues));
2018         ret = mlx5_ind_table_obj_setup(dev, ind_tbl);
2019         if (ret < 0) {
2020                 mlx5_free(ind_tbl);
2021                 return NULL;
2022         }
2023         if (!standalone) {
2024                 rte_rwlock_write_lock(&priv->ind_tbls_lock);
2025                 LIST_INSERT_HEAD(&priv->ind_tbls, ind_tbl, next);
2026                 rte_rwlock_write_unlock(&priv->ind_tbls_lock);
2027         }
2028         return ind_tbl;
2029 }
2030
2031 /**
2032  * Modify an indirection table.
2033  *
2034  * @param dev
2035  *   Pointer to Ethernet device.
2036  * @param ind_table
2037  *   Indirection table to modify.
2038  * @param queues
2039  *   Queues replacement for the indirection table.
2040  * @param queues_n
2041  *   Number of queues in the array.
2042  * @param standalone
2043  *   Indirection table for Standalone queue.
2044  *
2045  * @return
2046  *   0 on success, a negative errno value otherwise and rte_errno is set.
2047  */
2048 int
2049 mlx5_ind_table_obj_modify(struct rte_eth_dev *dev,
2050                           struct mlx5_ind_table_obj *ind_tbl,
2051                           uint16_t *queues, const uint32_t queues_n,
2052                           bool standalone)
2053 {
2054         struct mlx5_priv *priv = dev->data->dev_private;
2055         unsigned int i, j;
2056         int ret = 0, err;
2057         const unsigned int n = rte_is_power_of_2(queues_n) ?
2058                                log2above(queues_n) :
2059                                log2above(priv->config.ind_table_max_size);
2060
2061         MLX5_ASSERT(standalone);
2062         RTE_SET_USED(standalone);
2063         if (__atomic_load_n(&ind_tbl->refcnt, __ATOMIC_RELAXED) > 1) {
2064                 /*
2065                  * Modification of indirection ntables having more than 1
2066                  * reference unsupported. Intended for standalone indirection
2067                  * tables only.
2068                  */
2069                 DRV_LOG(DEBUG,
2070                         "Port %u cannot modify indirection table (refcnt> 1).",
2071                         dev->data->port_id);
2072                 rte_errno = EINVAL;
2073                 return -rte_errno;
2074         }
2075         for (i = 0; i != queues_n; ++i) {
2076                 if (!mlx5_rxq_get(dev, queues[i])) {
2077                         ret = -rte_errno;
2078                         goto error;
2079                 }
2080         }
2081         MLX5_ASSERT(priv->obj_ops.ind_table_modify);
2082         ret = priv->obj_ops.ind_table_modify(dev, n, queues, queues_n, ind_tbl);
2083         if (ret)
2084                 goto error;
2085         for (j = 0; j < ind_tbl->queues_n; j++)
2086                 mlx5_rxq_release(dev, ind_tbl->queues[j]);
2087         ind_tbl->queues_n = queues_n;
2088         ind_tbl->queues = queues;
2089         return 0;
2090 error:
2091         err = rte_errno;
2092         for (j = 0; j < i; j++)
2093                 mlx5_rxq_release(dev, queues[j]);
2094         rte_errno = err;
2095         DRV_LOG(DEBUG, "Port %u cannot setup indirection table.",
2096                 dev->data->port_id);
2097         return ret;
2098 }
2099
2100 int
2101 mlx5_hrxq_match_cb(void *tool_ctx __rte_unused, struct mlx5_list_entry *entry,
2102                    void *cb_ctx)
2103 {
2104         struct mlx5_flow_cb_ctx *ctx = cb_ctx;
2105         struct mlx5_flow_rss_desc *rss_desc = ctx->data;
2106         struct mlx5_hrxq *hrxq = container_of(entry, typeof(*hrxq), entry);
2107
2108         return (hrxq->rss_key_len != rss_desc->key_len ||
2109             memcmp(hrxq->rss_key, rss_desc->key, rss_desc->key_len) ||
2110             hrxq->hash_fields != rss_desc->hash_fields ||
2111             hrxq->ind_table->queues_n != rss_desc->queue_num ||
2112             memcmp(hrxq->ind_table->queues, rss_desc->queue,
2113             rss_desc->queue_num * sizeof(rss_desc->queue[0])));
2114 }
2115
2116 /**
2117  * Modify an Rx Hash queue configuration.
2118  *
2119  * @param dev
2120  *   Pointer to Ethernet device.
2121  * @param hrxq
2122  *   Index to Hash Rx queue to modify.
2123  * @param rss_key
2124  *   RSS key for the Rx hash queue.
2125  * @param rss_key_len
2126  *   RSS key length.
2127  * @param hash_fields
2128  *   Verbs protocol hash field to make the RSS on.
2129  * @param queues
2130  *   Queues entering in hash queue. In case of empty hash_fields only the
2131  *   first queue index will be taken for the indirection table.
2132  * @param queues_n
2133  *   Number of queues.
2134  *
2135  * @return
2136  *   0 on success, a negative errno value otherwise and rte_errno is set.
2137  */
2138 int
2139 mlx5_hrxq_modify(struct rte_eth_dev *dev, uint32_t hrxq_idx,
2140                  const uint8_t *rss_key, uint32_t rss_key_len,
2141                  uint64_t hash_fields,
2142                  const uint16_t *queues, uint32_t queues_n)
2143 {
2144         int err;
2145         struct mlx5_ind_table_obj *ind_tbl = NULL;
2146         struct mlx5_priv *priv = dev->data->dev_private;
2147         struct mlx5_hrxq *hrxq =
2148                 mlx5_ipool_get(priv->sh->ipool[MLX5_IPOOL_HRXQ], hrxq_idx);
2149         int ret;
2150
2151         if (!hrxq) {
2152                 rte_errno = EINVAL;
2153                 return -rte_errno;
2154         }
2155         /* validations */
2156         if (hrxq->rss_key_len != rss_key_len) {
2157                 /* rss_key_len is fixed size 40 byte & not supposed to change */
2158                 rte_errno = EINVAL;
2159                 return -rte_errno;
2160         }
2161         queues_n = hash_fields ? queues_n : 1;
2162         if (mlx5_ind_table_obj_match_queues(hrxq->ind_table,
2163                                             queues, queues_n)) {
2164                 ind_tbl = hrxq->ind_table;
2165         } else {
2166                 if (hrxq->standalone) {
2167                         /*
2168                          * Replacement of indirection table unsupported for
2169                          * stanalone hrxq objects (used by shared RSS).
2170                          */
2171                         rte_errno = ENOTSUP;
2172                         return -rte_errno;
2173                 }
2174                 ind_tbl = mlx5_ind_table_obj_get(dev, queues, queues_n);
2175                 if (!ind_tbl)
2176                         ind_tbl = mlx5_ind_table_obj_new(dev, queues, queues_n,
2177                                                          hrxq->standalone);
2178         }
2179         if (!ind_tbl) {
2180                 rte_errno = ENOMEM;
2181                 return -rte_errno;
2182         }
2183         MLX5_ASSERT(priv->obj_ops.hrxq_modify);
2184         ret = priv->obj_ops.hrxq_modify(dev, hrxq, rss_key,
2185                                         hash_fields, ind_tbl);
2186         if (ret) {
2187                 rte_errno = errno;
2188                 goto error;
2189         }
2190         if (ind_tbl != hrxq->ind_table) {
2191                 MLX5_ASSERT(!hrxq->standalone);
2192                 mlx5_ind_table_obj_release(dev, hrxq->ind_table,
2193                                            hrxq->standalone);
2194                 hrxq->ind_table = ind_tbl;
2195         }
2196         hrxq->hash_fields = hash_fields;
2197         memcpy(hrxq->rss_key, rss_key, rss_key_len);
2198         return 0;
2199 error:
2200         err = rte_errno;
2201         if (ind_tbl != hrxq->ind_table) {
2202                 MLX5_ASSERT(!hrxq->standalone);
2203                 mlx5_ind_table_obj_release(dev, ind_tbl, hrxq->standalone);
2204         }
2205         rte_errno = err;
2206         return -rte_errno;
2207 }
2208
2209 static void
2210 __mlx5_hrxq_remove(struct rte_eth_dev *dev, struct mlx5_hrxq *hrxq)
2211 {
2212         struct mlx5_priv *priv = dev->data->dev_private;
2213
2214 #ifdef HAVE_IBV_FLOW_DV_SUPPORT
2215         mlx5_glue->destroy_flow_action(hrxq->action);
2216 #endif
2217         priv->obj_ops.hrxq_destroy(hrxq);
2218         if (!hrxq->standalone) {
2219                 mlx5_ind_table_obj_release(dev, hrxq->ind_table,
2220                                            hrxq->standalone);
2221         }
2222         mlx5_ipool_free(priv->sh->ipool[MLX5_IPOOL_HRXQ], hrxq->idx);
2223 }
2224
2225 /**
2226  * Release the hash Rx queue.
2227  *
2228  * @param dev
2229  *   Pointer to Ethernet device.
2230  * @param hrxq
2231  *   Index to Hash Rx queue to release.
2232  *
2233  * @param list
2234  *   mlx5 list pointer.
2235  * @param entry
2236  *   Hash queue entry pointer.
2237  */
2238 void
2239 mlx5_hrxq_remove_cb(void *tool_ctx, struct mlx5_list_entry *entry)
2240 {
2241         struct rte_eth_dev *dev = tool_ctx;
2242         struct mlx5_hrxq *hrxq = container_of(entry, typeof(*hrxq), entry);
2243
2244         __mlx5_hrxq_remove(dev, hrxq);
2245 }
2246
2247 static struct mlx5_hrxq *
2248 __mlx5_hrxq_create(struct rte_eth_dev *dev,
2249                    struct mlx5_flow_rss_desc *rss_desc)
2250 {
2251         struct mlx5_priv *priv = dev->data->dev_private;
2252         const uint8_t *rss_key = rss_desc->key;
2253         uint32_t rss_key_len =  rss_desc->key_len;
2254         bool standalone = !!rss_desc->shared_rss;
2255         const uint16_t *queues =
2256                 standalone ? rss_desc->const_q : rss_desc->queue;
2257         uint32_t queues_n = rss_desc->queue_num;
2258         struct mlx5_hrxq *hrxq = NULL;
2259         uint32_t hrxq_idx = 0;
2260         struct mlx5_ind_table_obj *ind_tbl = rss_desc->ind_tbl;
2261         int ret;
2262
2263         queues_n = rss_desc->hash_fields ? queues_n : 1;
2264         if (!ind_tbl)
2265                 ind_tbl = mlx5_ind_table_obj_get(dev, queues, queues_n);
2266         if (!ind_tbl)
2267                 ind_tbl = mlx5_ind_table_obj_new(dev, queues, queues_n,
2268                                                  standalone);
2269         if (!ind_tbl)
2270                 return NULL;
2271         hrxq = mlx5_ipool_zmalloc(priv->sh->ipool[MLX5_IPOOL_HRXQ], &hrxq_idx);
2272         if (!hrxq)
2273                 goto error;
2274         hrxq->standalone = standalone;
2275         hrxq->idx = hrxq_idx;
2276         hrxq->ind_table = ind_tbl;
2277         hrxq->rss_key_len = rss_key_len;
2278         hrxq->hash_fields = rss_desc->hash_fields;
2279         memcpy(hrxq->rss_key, rss_key, rss_key_len);
2280         ret = priv->obj_ops.hrxq_new(dev, hrxq, rss_desc->tunnel);
2281         if (ret < 0)
2282                 goto error;
2283         return hrxq;
2284 error:
2285         if (!rss_desc->ind_tbl)
2286                 mlx5_ind_table_obj_release(dev, ind_tbl, standalone);
2287         if (hrxq)
2288                 mlx5_ipool_free(priv->sh->ipool[MLX5_IPOOL_HRXQ], hrxq_idx);
2289         return NULL;
2290 }
2291
2292 struct mlx5_list_entry *
2293 mlx5_hrxq_create_cb(void *tool_ctx, void *cb_ctx)
2294 {
2295         struct rte_eth_dev *dev = tool_ctx;
2296         struct mlx5_flow_cb_ctx *ctx = cb_ctx;
2297         struct mlx5_flow_rss_desc *rss_desc = ctx->data;
2298         struct mlx5_hrxq *hrxq;
2299
2300         hrxq = __mlx5_hrxq_create(dev, rss_desc);
2301         return hrxq ? &hrxq->entry : NULL;
2302 }
2303
2304 struct mlx5_list_entry *
2305 mlx5_hrxq_clone_cb(void *tool_ctx, struct mlx5_list_entry *entry,
2306                     void *cb_ctx __rte_unused)
2307 {
2308         struct rte_eth_dev *dev = tool_ctx;
2309         struct mlx5_priv *priv = dev->data->dev_private;
2310         struct mlx5_hrxq *hrxq;
2311         uint32_t hrxq_idx = 0;
2312
2313         hrxq = mlx5_ipool_zmalloc(priv->sh->ipool[MLX5_IPOOL_HRXQ], &hrxq_idx);
2314         if (!hrxq)
2315                 return NULL;
2316         memcpy(hrxq, entry, sizeof(*hrxq) + MLX5_RSS_HASH_KEY_LEN);
2317         hrxq->idx = hrxq_idx;
2318         return &hrxq->entry;
2319 }
2320
2321 void
2322 mlx5_hrxq_clone_free_cb(void *tool_ctx, struct mlx5_list_entry *entry)
2323 {
2324         struct rte_eth_dev *dev = tool_ctx;
2325         struct mlx5_priv *priv = dev->data->dev_private;
2326         struct mlx5_hrxq *hrxq = container_of(entry, typeof(*hrxq), entry);
2327
2328         mlx5_ipool_free(priv->sh->ipool[MLX5_IPOOL_HRXQ], hrxq->idx);
2329 }
2330
2331 /**
2332  * Get an Rx Hash queue.
2333  *
2334  * @param dev
2335  *   Pointer to Ethernet device.
2336  * @param rss_desc
2337  *   RSS configuration for the Rx hash queue.
2338  *
2339  * @return
2340  *   An hash Rx queue index on success.
2341  */
2342 uint32_t mlx5_hrxq_get(struct rte_eth_dev *dev,
2343                        struct mlx5_flow_rss_desc *rss_desc)
2344 {
2345         struct mlx5_priv *priv = dev->data->dev_private;
2346         struct mlx5_hrxq *hrxq;
2347         struct mlx5_list_entry *entry;
2348         struct mlx5_flow_cb_ctx ctx = {
2349                 .data = rss_desc,
2350         };
2351
2352         if (rss_desc->shared_rss) {
2353                 hrxq = __mlx5_hrxq_create(dev, rss_desc);
2354         } else {
2355                 entry = mlx5_list_register(priv->hrxqs, &ctx);
2356                 if (!entry)
2357                         return 0;
2358                 hrxq = container_of(entry, typeof(*hrxq), entry);
2359         }
2360         if (hrxq)
2361                 return hrxq->idx;
2362         return 0;
2363 }
2364
2365 /**
2366  * Release the hash Rx queue.
2367  *
2368  * @param dev
2369  *   Pointer to Ethernet device.
2370  * @param hrxq_idx
2371  *   Index to Hash Rx queue to release.
2372  *
2373  * @return
2374  *   1 while a reference on it exists, 0 when freed.
2375  */
2376 int mlx5_hrxq_release(struct rte_eth_dev *dev, uint32_t hrxq_idx)
2377 {
2378         struct mlx5_priv *priv = dev->data->dev_private;
2379         struct mlx5_hrxq *hrxq;
2380
2381         hrxq = mlx5_ipool_get(priv->sh->ipool[MLX5_IPOOL_HRXQ], hrxq_idx);
2382         if (!hrxq)
2383                 return 0;
2384         if (!hrxq->standalone)
2385                 return mlx5_list_unregister(priv->hrxqs, &hrxq->entry);
2386         __mlx5_hrxq_remove(dev, hrxq);
2387         return 0;
2388 }
2389
2390 /**
2391  * Create a drop Rx Hash queue.
2392  *
2393  * @param dev
2394  *   Pointer to Ethernet device.
2395  *
2396  * @return
2397  *   The Verbs/DevX object initialized, NULL otherwise and rte_errno is set.
2398  */
2399 struct mlx5_hrxq *
2400 mlx5_drop_action_create(struct rte_eth_dev *dev)
2401 {
2402         struct mlx5_priv *priv = dev->data->dev_private;
2403         struct mlx5_hrxq *hrxq = NULL;
2404         int ret;
2405
2406         if (priv->drop_queue.hrxq)
2407                 return priv->drop_queue.hrxq;
2408         hrxq = mlx5_malloc(MLX5_MEM_ZERO, sizeof(*hrxq), 0, SOCKET_ID_ANY);
2409         if (!hrxq) {
2410                 DRV_LOG(WARNING,
2411                         "Port %u cannot allocate memory for drop queue.",
2412                         dev->data->port_id);
2413                 rte_errno = ENOMEM;
2414                 goto error;
2415         }
2416         priv->drop_queue.hrxq = hrxq;
2417         hrxq->ind_table = mlx5_malloc(MLX5_MEM_ZERO, sizeof(*hrxq->ind_table),
2418                                       0, SOCKET_ID_ANY);
2419         if (!hrxq->ind_table) {
2420                 rte_errno = ENOMEM;
2421                 goto error;
2422         }
2423         ret = priv->obj_ops.drop_action_create(dev);
2424         if (ret < 0)
2425                 goto error;
2426         return hrxq;
2427 error:
2428         if (hrxq) {
2429                 if (hrxq->ind_table)
2430                         mlx5_free(hrxq->ind_table);
2431                 priv->drop_queue.hrxq = NULL;
2432                 mlx5_free(hrxq);
2433         }
2434         return NULL;
2435 }
2436
2437 /**
2438  * Release a drop hash Rx queue.
2439  *
2440  * @param dev
2441  *   Pointer to Ethernet device.
2442  */
2443 void
2444 mlx5_drop_action_destroy(struct rte_eth_dev *dev)
2445 {
2446         struct mlx5_priv *priv = dev->data->dev_private;
2447         struct mlx5_hrxq *hrxq = priv->drop_queue.hrxq;
2448
2449         if (!priv->drop_queue.hrxq)
2450                 return;
2451         priv->obj_ops.drop_action_destroy(dev);
2452         mlx5_free(priv->drop_queue.rxq);
2453         mlx5_free(hrxq->ind_table);
2454         mlx5_free(hrxq);
2455         priv->drop_queue.rxq = NULL;
2456         priv->drop_queue.hrxq = NULL;
2457 }
2458
2459 /**
2460  * Verify the Rx Queue list is empty
2461  *
2462  * @param dev
2463  *   Pointer to Ethernet device.
2464  *
2465  * @return
2466  *   The number of object not released.
2467  */
2468 uint32_t
2469 mlx5_hrxq_verify(struct rte_eth_dev *dev)
2470 {
2471         struct mlx5_priv *priv = dev->data->dev_private;
2472
2473         return mlx5_list_get_entry_num(priv->hrxqs);
2474 }
2475
2476 /**
2477  * Set the Rx queue timestamp conversion parameters
2478  *
2479  * @param[in] dev
2480  *   Pointer to the Ethernet device structure.
2481  */
2482 void
2483 mlx5_rxq_timestamp_set(struct rte_eth_dev *dev)
2484 {
2485         struct mlx5_priv *priv = dev->data->dev_private;
2486         struct mlx5_dev_ctx_shared *sh = priv->sh;
2487         struct mlx5_rxq_data *data;
2488         unsigned int i;
2489
2490         for (i = 0; i != priv->rxqs_n; ++i) {
2491                 if (!(*priv->rxqs)[i])
2492                         continue;
2493                 data = (*priv->rxqs)[i];
2494                 data->sh = sh;
2495                 data->rt_timestamp = priv->config.rt_timestamp;
2496         }
2497 }