drivers/net/mlx5/mlx5_rxtx_vec_sse.c

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright 2017 6WIND S.A.
   5  *   Copyright 2017 Mellanox.
   6  *
   7  *   Redistribution and use in source and binary forms, with or without
   8  *   modification, are permitted provided that the following conditions
   9  *   are met:
  10  *
  11  *     * Redistributions of source code must retain the above copyright
  12  *       notice, this list of conditions and the following disclaimer.
  13  *     * Redistributions in binary form must reproduce the above copyright
  14  *       notice, this list of conditions and the following disclaimer in
  15  *       the documentation and/or other materials provided with the
  16  *       distribution.
  17  *     * Neither the name of 6WIND S.A. nor the names of its
  18  *       contributors may be used to endorse or promote products derived
  19  *       from this software without specific prior written permission.
  20  *
  21  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  22  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  23  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  24  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  25  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  26  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  27  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  28  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  29  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  30  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  31  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 #include <assert.h>
  35 #include <stdint.h>
  36 #include <string.h>
  37 #include <stdlib.h>
  38 #include <smmintrin.h>
  39
  40 /* Verbs header. */
  41 /* ISO C doesn't support unnamed structs/unions, disabling -pedantic. */
  42 #ifdef PEDANTIC
  43 #pragma GCC diagnostic ignored "-Wpedantic"
  44 #endif
  45 #include <infiniband/verbs.h>
  46 #include <infiniband/mlx5dv.h>
  47 #ifdef PEDANTIC
  48 #pragma GCC diagnostic error "-Wpedantic"
  49 #endif
  50
  51 #include <rte_mbuf.h>
  52 #include <rte_mempool.h>
  53 #include <rte_prefetch.h>
  54
  55 #include "mlx5.h"
  56 #include "mlx5_utils.h"
  57 #include "mlx5_rxtx.h"
  58 #include "mlx5_autoconf.h"
  59 #include "mlx5_defs.h"
  60 #include "mlx5_prm.h"
  61
  62 #ifndef __INTEL_COMPILER
  63 #pragma GCC diagnostic ignored "-Wcast-qual"
  64 #endif
  65
  66 /**
  67  * Fill in buffer descriptors in a multi-packet send descriptor.
  68  *
  69  * @param txq
  70  *   Pointer to TX queue structure.
  71  * @param dseg
  72  *   Pointer to buffer descriptor to be writen.
  73  * @param pkts
  74  *   Pointer to array of packets to be sent.
  75  * @param n
  76  *   Number of packets to be filled.
  77  */
  78 static inline void
  79 txq_wr_dseg_v(struct txq *txq, __m128i *dseg,
  80               struct rte_mbuf **pkts, unsigned int n)
  81 {
  82         unsigned int pos;
  83         uintptr_t addr;
  84         const __m128i shuf_mask_dseg =
  85                 _mm_set_epi8(8,  9, 10, 11, /* addr, bswap64 */
  86                             12, 13, 14, 15,
  87                              7,  6,  5,  4, /* lkey */
  88                              0,  1,  2,  3  /* length, bswap32 */);
  89 #ifdef MLX5_PMD_SOFT_COUNTERS
  90         uint32_t tx_byte = 0;
  91 #endif
  92
  93         for (pos = 0; pos < n; ++pos, ++dseg) {
  94                 __m128i desc;
  95                 struct rte_mbuf *pkt = pkts[pos];
  96
  97                 addr = rte_pktmbuf_mtod(pkt, uintptr_t);
  98                 desc = _mm_set_epi32(addr >> 32,
  99                                      addr,
 100                                      mlx5_tx_mb2mr(txq, pkt),
 101                                      DATA_LEN(pkt));
 102                 desc = _mm_shuffle_epi8(desc, shuf_mask_dseg);
 103                 _mm_store_si128(dseg, desc);
 104 #ifdef MLX5_PMD_SOFT_COUNTERS
 105                 tx_byte += DATA_LEN(pkt);
 106 #endif
 107         }
 108 #ifdef MLX5_PMD_SOFT_COUNTERS
 109         txq->stats.obytes += tx_byte;
 110 #endif
 111 }
 112
 113 /**
 114  * Count the number of continuous single segment packets.
 115  *
 116  * @param pkts
 117  *   Pointer to array of packets.
 118  * @param pkts_n
 119  *   Number of packets.
 120  *
 121  * @return
 122  *   Number of continuous single segment packets.
 123  */
 124 static inline unsigned int
 125 txq_check_multiseg(struct rte_mbuf **pkts, uint16_t pkts_n)
 126 {
 127         unsigned int pos;
 128
 129         if (!pkts_n)
 130                 return 0;
 131         /* Count the number of continuous single segment packets. */
 132         for (pos = 0; pos < pkts_n; ++pos)
 133                 if (NB_SEGS(pkts[pos]) > 1)
 134                         break;
 135         return pos;
 136 }
 137
 138 /**
 139  * Count the number of packets having same ol_flags and calculate cs_flags.
 140  *
 141  * @param txq
 142  *   Pointer to TX queue structure.
 143  * @param pkts
 144  *   Pointer to array of packets.
 145  * @param pkts_n
 146  *   Number of packets.
 147  * @param cs_flags
 148  *   Pointer of flags to be returned.
 149  *
 150  * @return
 151  *   Number of packets having same ol_flags.
 152  */
 153 static inline unsigned int
 154 txq_calc_offload(struct txq *txq, struct rte_mbuf **pkts, uint16_t pkts_n,
 155                  uint8_t *cs_flags)
 156 {
 157         unsigned int pos;
 158         const uint64_t ol_mask =
 159                 PKT_TX_IP_CKSUM | PKT_TX_TCP_CKSUM |
 160                 PKT_TX_UDP_CKSUM | PKT_TX_TUNNEL_GRE |
 161                 PKT_TX_TUNNEL_VXLAN | PKT_TX_OUTER_IP_CKSUM;
 162
 163         if (!pkts_n)
 164                 return 0;
 165         /* Count the number of packets having same ol_flags. */
 166         for (pos = 1; pos < pkts_n; ++pos)
 167                 if ((pkts[pos]->ol_flags ^ pkts[0]->ol_flags) & ol_mask)
 168                         break;
 169         /* Should open another MPW session for the rest. */
 170         if (pkts[0]->ol_flags &
 171             (PKT_TX_IP_CKSUM | PKT_TX_TCP_CKSUM | PKT_TX_UDP_CKSUM)) {
 172                 const uint64_t is_tunneled =
 173                         pkts[0]->ol_flags &
 174                         (PKT_TX_TUNNEL_GRE |
 175                          PKT_TX_TUNNEL_VXLAN);
 176
 177                 if (is_tunneled && txq->tunnel_en) {
 178                         *cs_flags = MLX5_ETH_WQE_L3_INNER_CSUM |
 179                                     MLX5_ETH_WQE_L4_INNER_CSUM;
 180                         if (pkts[0]->ol_flags & PKT_TX_OUTER_IP_CKSUM)
 181                                 *cs_flags |= MLX5_ETH_WQE_L3_CSUM;
 182                 } else {
 183                         *cs_flags = MLX5_ETH_WQE_L3_CSUM |
 184                                     MLX5_ETH_WQE_L4_CSUM;
 185                 }
 186         }
 187         return pos;
 188 }
 189
 190 /**
 191  * Send multi-segmented packets until it encounters a single segment packet in
 192  * the pkts list.
 193  *
 194  * @param txq
 195  *   Pointer to TX queue structure.
 196  * @param pkts
 197  *   Pointer to array of packets to be sent.
 198  * @param pkts_n
 199  *   Number of packets to be sent.
 200  *
 201  * @return
 202  *   Number of packets successfully transmitted (<= pkts_n).
 203  */
 204 static uint16_t
 205 txq_scatter_v(struct txq *txq, struct rte_mbuf **pkts, uint16_t pkts_n)
 206 {
 207         uint16_t elts_head = txq->elts_head;
 208         const uint16_t elts_n = 1 << txq->elts_n;
 209         const uint16_t elts_m = elts_n - 1;
 210         const uint16_t wq_n = 1 << txq->wqe_n;
 211         const uint16_t wq_mask = wq_n - 1;
 212         const unsigned int nb_dword_per_wqebb =
 213                 MLX5_WQE_SIZE / MLX5_WQE_DWORD_SIZE;
 214         const unsigned int nb_dword_in_hdr =
 215                 sizeof(struct mlx5_wqe) / MLX5_WQE_DWORD_SIZE;
 216         unsigned int n;
 217         volatile struct mlx5_wqe *wqe = NULL;
 218
 219         assert(elts_n > pkts_n);
 220         mlx5_tx_complete(txq);
 221         if (unlikely(!pkts_n))
 222                 return 0;
 223         for (n = 0; n < pkts_n; ++n) {
 224                 struct rte_mbuf *buf = pkts[n];
 225                 unsigned int segs_n = buf->nb_segs;
 226                 unsigned int ds = nb_dword_in_hdr;
 227                 unsigned int len = PKT_LEN(buf);
 228                 uint16_t wqe_ci = txq->wqe_ci;
 229                 const __m128i shuf_mask_ctrl =
 230                         _mm_set_epi8(15, 14, 13, 12,
 231                                       8,  9, 10, 11, /* bswap32 */
 232                                       4,  5,  6,  7, /* bswap32 */
 233                                       0,  1,  2,  3  /* bswap32 */);
 234                 uint8_t cs_flags = 0;
 235                 uint16_t max_elts;
 236                 uint16_t max_wqe;
 237                 __m128i *t_wqe, *dseg;
 238                 __m128i ctrl;
 239
 240                 assert(segs_n);
 241                 max_elts = elts_n - (elts_head - txq->elts_tail);
 242                 max_wqe = wq_n - (txq->wqe_ci - txq->wqe_pi);
 243                 /*
 244                  * A MPW session consumes 2 WQEs at most to
 245                  * include MLX5_MPW_DSEG_MAX pointers.
 246                  */
 247                 if (segs_n == 1 ||
 248                     max_elts < segs_n || max_wqe < 2)
 249                         break;
 250                 if (segs_n > MLX5_MPW_DSEG_MAX) {
 251                         txq->stats.oerrors++;
 252                         break;
 253                 }
 254                 wqe = &((volatile struct mlx5_wqe64 *)
 255                          txq->wqes)[wqe_ci & wq_mask].hdr;
 256                 if (buf->ol_flags &
 257                      (PKT_TX_IP_CKSUM | PKT_TX_TCP_CKSUM | PKT_TX_UDP_CKSUM)) {
 258                         const uint64_t is_tunneled = buf->ol_flags &
 259                                                       (PKT_TX_TUNNEL_GRE |
 260                                                        PKT_TX_TUNNEL_VXLAN);
 261
 262                         if (is_tunneled && txq->tunnel_en) {
 263                                 cs_flags = MLX5_ETH_WQE_L3_INNER_CSUM |
 264                                            MLX5_ETH_WQE_L4_INNER_CSUM;
 265                                 if (buf->ol_flags & PKT_TX_OUTER_IP_CKSUM)
 266                                         cs_flags |= MLX5_ETH_WQE_L3_CSUM;
 267                         } else {
 268                                 cs_flags = MLX5_ETH_WQE_L3_CSUM |
 269                                            MLX5_ETH_WQE_L4_CSUM;
 270                         }
 271                 }
 272                 /* Title WQEBB pointer. */
 273                 t_wqe = (__m128i *)wqe;
 274                 dseg = (__m128i *)(wqe + 1);
 275                 do {
 276                         if (!(ds++ % nb_dword_per_wqebb)) {
 277                                 dseg = (__m128i *)
 278                                         &((volatile struct mlx5_wqe64 *)
 279                                            txq->wqes)[++wqe_ci & wq_mask];
 280                         }
 281                         txq_wr_dseg_v(txq, dseg++, &buf, 1);
 282                         (*txq->elts)[elts_head++ & elts_m] = buf;
 283                         buf = buf->next;
 284                 } while (--segs_n);
 285                 ++wqe_ci;
 286                 /* Fill CTRL in the header. */
 287                 ctrl = _mm_set_epi32(0, 0, txq->qp_num_8s | ds,
 288                                      MLX5_OPC_MOD_MPW << 24 |
 289                                      txq->wqe_ci << 8 | MLX5_OPCODE_TSO);
 290                 ctrl = _mm_shuffle_epi8(ctrl, shuf_mask_ctrl);
 291                 _mm_store_si128(t_wqe, ctrl);
 292                 /* Fill ESEG in the header. */
 293                 _mm_store_si128(t_wqe + 1,
 294                                 _mm_set_epi16(0, 0, 0, 0,
 295                                               rte_cpu_to_be_16(len), cs_flags,
 296                                               0, 0));
 297                 txq->wqe_ci = wqe_ci;
 298         }
 299         if (!n)
 300                 return 0;
 301         txq->elts_comp += (uint16_t)(elts_head - txq->elts_head);
 302         txq->elts_head = elts_head;
 303         if (txq->elts_comp >= MLX5_TX_COMP_THRESH) {
 304                 wqe->ctrl[2] = rte_cpu_to_be_32(8);
 305                 wqe->ctrl[3] = txq->elts_head;
 306                 txq->elts_comp = 0;
 307                 ++txq->cq_pi;
 308         }
 309 #ifdef MLX5_PMD_SOFT_COUNTERS
 310         txq->stats.opackets += n;
 311 #endif
 312         mlx5_tx_dbrec(txq, wqe);
 313         return n;
 314 }
 315
 316 /**
 317  * Send burst of packets with Enhanced MPW. If it encounters a multi-seg packet,
 318  * it returns to make it processed by txq_scatter_v(). All the packets in
 319  * the pkts list should be single segment packets having same offload flags.
 320  * This must be checked by txq_check_multiseg() and txq_calc_offload().
 321  *
 322  * @param txq
 323  *   Pointer to TX queue structure.
 324  * @param pkts
 325  *   Pointer to array of packets to be sent.
 326  * @param pkts_n
 327  *   Number of packets to be sent (<= MLX5_VPMD_TX_MAX_BURST).
 328  * @param cs_flags
 329  *   Checksum offload flags to be written in the descriptor.
 330  *
 331  * @return
 332  *   Number of packets successfully transmitted (<= pkts_n).
 333  */
 334 static inline uint16_t
 335 txq_burst_v(struct txq *txq, struct rte_mbuf **pkts, uint16_t pkts_n,
 336             uint8_t cs_flags)
 337 {
 338         struct rte_mbuf **elts;
 339         uint16_t elts_head = txq->elts_head;
 340         const uint16_t elts_n = 1 << txq->elts_n;
 341         const uint16_t elts_m = elts_n - 1;
 342         const unsigned int nb_dword_per_wqebb =
 343                 MLX5_WQE_SIZE / MLX5_WQE_DWORD_SIZE;
 344         const unsigned int nb_dword_in_hdr =
 345                 sizeof(struct mlx5_wqe) / MLX5_WQE_DWORD_SIZE;
 346         unsigned int n = 0;
 347         unsigned int pos;
 348         uint16_t max_elts;
 349         uint16_t max_wqe;
 350         uint32_t comp_req = 0;
 351         const uint16_t wq_n = 1 << txq->wqe_n;
 352         const uint16_t wq_mask = wq_n - 1;
 353         uint16_t wq_idx = txq->wqe_ci & wq_mask;
 354         volatile struct mlx5_wqe64 *wq =
 355                 &((volatile struct mlx5_wqe64 *)txq->wqes)[wq_idx];
 356         volatile struct mlx5_wqe *wqe = (volatile struct mlx5_wqe *)wq;
 357         const __m128i shuf_mask_ctrl =
 358                 _mm_set_epi8(15, 14, 13, 12,
 359                               8,  9, 10, 11, /* bswap32 */
 360                               4,  5,  6,  7, /* bswap32 */
 361                               0,  1,  2,  3  /* bswap32 */);
 362         __m128i *t_wqe, *dseg;
 363         __m128i ctrl;
 364
 365         /* Make sure all packets can fit into a single WQE. */
 366         assert(elts_n > pkts_n);
 367         mlx5_tx_complete(txq);
 368         max_elts = (elts_n - (elts_head - txq->elts_tail));
 369         max_wqe = (1u << txq->wqe_n) - (txq->wqe_ci - txq->wqe_pi);
 370         pkts_n = RTE_MIN((unsigned int)RTE_MIN(pkts_n, max_wqe), max_elts);
 371         assert(pkts_n <= MLX5_DSEG_MAX - nb_dword_in_hdr);
 372         if (unlikely(!pkts_n))
 373                 return 0;
 374         elts = &(*txq->elts)[elts_head & elts_m];
 375         /* Loop for available tailroom first. */
 376         n = RTE_MIN(elts_n - (elts_head & elts_m), pkts_n);
 377         for (pos = 0; pos < (n & -2); pos += 2)
 378                 _mm_storeu_si128((__m128i *)&elts[pos],
 379                                  _mm_loadu_si128((__m128i *)&pkts[pos]));
 380         if (n & 1)
 381                 elts[pos] = pkts[pos];
 382         /* Check if it crosses the end of the queue. */
 383         if (unlikely(n < pkts_n)) {
 384                 elts = &(*txq->elts)[0];
 385                 for (pos = 0; pos < pkts_n - n; ++pos)
 386                         elts[pos] = pkts[n + pos];
 387         }
 388         txq->elts_head += pkts_n;
 389         /* Save title WQEBB pointer. */
 390         t_wqe = (__m128i *)wqe;
 391         dseg = (__m128i *)(wqe + 1);
 392         /* Calculate the number of entries to the end. */
 393         n = RTE_MIN(
 394                 (wq_n - wq_idx) * nb_dword_per_wqebb - nb_dword_in_hdr,
 395                 pkts_n);
 396         /* Fill DSEGs. */
 397         txq_wr_dseg_v(txq, dseg, pkts, n);
 398         /* Check if it crosses the end of the queue. */
 399         if (n < pkts_n) {
 400                 dseg = (__m128i *)txq->wqes;
 401                 txq_wr_dseg_v(txq, dseg, &pkts[n], pkts_n - n);
 402         }
 403         if (txq->elts_comp + pkts_n < MLX5_TX_COMP_THRESH) {
 404                 txq->elts_comp += pkts_n;
 405         } else {
 406                 /* Request a completion. */
 407                 txq->elts_comp = 0;
 408                 ++txq->cq_pi;
 409                 comp_req = 8;
 410         }
 411         /* Fill CTRL in the header. */
 412         ctrl = _mm_set_epi32(txq->elts_head, comp_req,
 413                              txq->qp_num_8s | (pkts_n + 2),
 414                              MLX5_OPC_MOD_ENHANCED_MPSW << 24 |
 415                                 txq->wqe_ci << 8 | MLX5_OPCODE_ENHANCED_MPSW);
 416         ctrl = _mm_shuffle_epi8(ctrl, shuf_mask_ctrl);
 417         _mm_store_si128(t_wqe, ctrl);
 418         /* Fill ESEG in the header. */
 419         _mm_store_si128(t_wqe + 1,
 420                         _mm_set_epi8(0, 0, 0, 0,
 421                                      0, 0, 0, 0,
 422                                      0, 0, 0, cs_flags,
 423                                      0, 0, 0, 0));
 424 #ifdef MLX5_PMD_SOFT_COUNTERS
 425         txq->stats.opackets += pkts_n;
 426 #endif
 427         txq->wqe_ci += (nb_dword_in_hdr + pkts_n + (nb_dword_per_wqebb - 1)) /
 428                        nb_dword_per_wqebb;
 429         /* Ring QP doorbell. */
 430         mlx5_tx_dbrec(txq, wqe);
 431         return pkts_n;
 432 }
 433
 434 /**
 435  * DPDK callback for vectorized TX.
 436  *
 437  * @param dpdk_txq
 438  *   Generic pointer to TX queue structure.
 439  * @param[in] pkts
 440  *   Packets to transmit.
 441  * @param pkts_n
 442  *   Number of packets in array.
 443  *
 444  * @return
 445  *   Number of packets successfully transmitted (<= pkts_n).
 446  */
 447 uint16_t
 448 mlx5_tx_burst_raw_vec(void *dpdk_txq, struct rte_mbuf **pkts,
 449                       uint16_t pkts_n)
 450 {
 451         struct txq *txq = (struct txq *)dpdk_txq;
 452         uint16_t nb_tx = 0;
 453
 454         while (pkts_n > nb_tx) {
 455                 uint16_t n;
 456                 uint16_t ret;
 457
 458                 n = RTE_MIN((uint16_t)(pkts_n - nb_tx), MLX5_VPMD_TX_MAX_BURST);
 459                 ret = txq_burst_v(txq, &pkts[nb_tx], n, 0);
 460                 nb_tx += ret;
 461                 if (!ret)
 462                         break;
 463         }
 464         return nb_tx;
 465 }
 466
 467 /**
 468  * DPDK callback for vectorized TX with multi-seg packets and offload.
 469  *
 470  * @param dpdk_txq
 471  *   Generic pointer to TX queue structure.
 472  * @param[in] pkts
 473  *   Packets to transmit.
 474  * @param pkts_n
 475  *   Number of packets in array.
 476  *
 477  * @return
 478  *   Number of packets successfully transmitted (<= pkts_n).
 479  */
 480 uint16_t
 481 mlx5_tx_burst_vec(void *dpdk_txq, struct rte_mbuf **pkts, uint16_t pkts_n)
 482 {
 483         struct txq *txq = (struct txq *)dpdk_txq;
 484         uint16_t nb_tx = 0;
 485
 486         while (pkts_n > nb_tx) {
 487                 uint8_t cs_flags = 0;
 488                 uint16_t n;
 489                 uint16_t ret;
 490
 491                 /* Transmit multi-seg packets in the head of pkts list. */
 492                 if (!(txq->flags & ETH_TXQ_FLAGS_NOMULTSEGS) &&
 493                     NB_SEGS(pkts[nb_tx]) > 1)
 494                         nb_tx += txq_scatter_v(txq,
 495                                                &pkts[nb_tx],
 496                                                pkts_n - nb_tx);
 497                 n = RTE_MIN((uint16_t)(pkts_n - nb_tx), MLX5_VPMD_TX_MAX_BURST);
 498                 if (!(txq->flags & ETH_TXQ_FLAGS_NOMULTSEGS))
 499                         n = txq_check_multiseg(&pkts[nb_tx], n);
 500                 if (!(txq->flags & ETH_TXQ_FLAGS_NOOFFLOADS))
 501                         n = txq_calc_offload(txq, &pkts[nb_tx], n, &cs_flags);
 502                 ret = txq_burst_v(txq, &pkts[nb_tx], n, cs_flags);
 503                 nb_tx += ret;
 504                 if (!ret)
 505                         break;
 506         }
 507         return nb_tx;
 508 }
 509
 510 /**
 511  * Store free buffers to RX SW ring.
 512  *
 513  * @param rxq
 514  *   Pointer to RX queue structure.
 515  * @param pkts
 516  *   Pointer to array of packets to be stored.
 517  * @param pkts_n
 518  *   Number of packets to be stored.
 519  */
 520 static inline void
 521 rxq_copy_mbuf_v(struct rxq *rxq, struct rte_mbuf **pkts, uint16_t n)
 522 {
 523         const uint16_t q_mask = (1 << rxq->elts_n) - 1;
 524         struct rte_mbuf **elts = &(*rxq->elts)[rxq->rq_pi & q_mask];
 525         unsigned int pos;
 526         uint16_t p = n & -2;
 527
 528         for (pos = 0; pos < p; pos += 2) {
 529                 __m128i mbp;
 530
 531                 mbp = _mm_loadu_si128((__m128i *)&elts[pos]);
 532                 _mm_storeu_si128((__m128i *)&pkts[pos], mbp);
 533         }
 534         if (n & 1)
 535                 pkts[pos] = elts[pos];
 536 }
 537
 538 /**
 539  * Replenish buffers for RX in bulk.
 540  *
 541  * @param rxq
 542  *   Pointer to RX queue structure.
 543  * @param n
 544  *   Number of buffers to be replenished.
 545  */
 546 static inline void
 547 rxq_replenish_bulk_mbuf(struct rxq *rxq, uint16_t n)
 548 {
 549         const uint16_t q_n = 1 << rxq->elts_n;
 550         const uint16_t q_mask = q_n - 1;
 551         const uint16_t elts_idx = rxq->rq_ci & q_mask;
 552         struct rte_mbuf **elts = &(*rxq->elts)[elts_idx];
 553         volatile struct mlx5_wqe_data_seg *wq = &(*rxq->wqes)[elts_idx];
 554         unsigned int i;
 555
 556         assert(n >= MLX5_VPMD_RXQ_RPLNSH_THRESH);
 557         assert(n <= (uint16_t)(q_n - (rxq->rq_ci - rxq->rq_pi)));
 558         assert(MLX5_VPMD_RXQ_RPLNSH_THRESH > MLX5_VPMD_DESCS_PER_LOOP);
 559         /* Not to cross queue end. */
 560         n = RTE_MIN(n - MLX5_VPMD_DESCS_PER_LOOP, q_n - elts_idx);
 561         if (rte_mempool_get_bulk(rxq->mp, (void *)elts, n) < 0) {
 562                 rxq->stats.rx_nombuf += n;
 563                 return;
 564         }
 565         for (i = 0; i < n; ++i)
 566                 wq[i].addr = rte_cpu_to_be_64((uintptr_t)elts[i]->buf_addr +
 567                                               RTE_PKTMBUF_HEADROOM);
 568         rxq->rq_ci += n;
 569         rte_wmb();
 570         *rxq->rq_db = rte_cpu_to_be_32(rxq->rq_ci);
 571 }
 572
 573 /**
 574  * Decompress a compressed completion and fill in mbufs in RX SW ring with data
 575  * extracted from the title completion descriptor.
 576  *
 577  * @param rxq
 578  *   Pointer to RX queue structure.
 579  * @param cq
 580  *   Pointer to completion array having a compressed completion at first.
 581  * @param elts
 582  *   Pointer to SW ring to be filled. The first mbuf has to be pre-built from
 583  *   the title completion descriptor to be copied to the rest of mbufs.
 584  */
 585 static inline void
 586 rxq_cq_decompress_v(struct rxq *rxq,
 587                     volatile struct mlx5_cqe *cq,
 588                     struct rte_mbuf **elts)
 589 {
 590         volatile struct mlx5_mini_cqe8 *mcq = (void *)(cq + 1);
 591         struct rte_mbuf *t_pkt = elts[0]; /* Title packet is pre-built. */
 592         unsigned int pos;
 593         unsigned int i;
 594         unsigned int inv = 0;
 595         /* Mask to shuffle from extracted mini CQE to mbuf. */
 596         const __m128i shuf_mask1 =
 597                 _mm_set_epi8(0,  1,  2,  3, /* rss, bswap32 */
 598                             -1, -1,         /* skip vlan_tci */
 599                              6,  7,         /* data_len, bswap16 */
 600                             -1, -1,  6,  7, /* pkt_len, bswap16 */
 601                             -1, -1, -1, -1  /* skip packet_type */);
 602         const __m128i shuf_mask2 =
 603                 _mm_set_epi8(8,  9, 10, 11, /* rss, bswap32 */
 604                             -1, -1,         /* skip vlan_tci */
 605                             14, 15,         /* data_len, bswap16 */
 606                             -1, -1, 14, 15, /* pkt_len, bswap16 */
 607                             -1, -1, -1, -1  /* skip packet_type */);
 608         /* Restore the compressed count. Must be 16 bits. */
 609         const uint16_t mcqe_n = t_pkt->data_len +
 610                                 (rxq->crc_present * ETHER_CRC_LEN);
 611         const __m128i rearm =
 612                 _mm_loadu_si128((__m128i *)&t_pkt->rearm_data);
 613         const __m128i rxdf =
 614                 _mm_loadu_si128((__m128i *)&t_pkt->rx_descriptor_fields1);
 615         const __m128i crc_adj =
 616                 _mm_set_epi16(0, 0, 0,
 617                               rxq->crc_present * ETHER_CRC_LEN,
 618                               0,
 619                               rxq->crc_present * ETHER_CRC_LEN,
 620                               0, 0);
 621         const uint32_t flow_tag = t_pkt->hash.fdir.hi;
 622 #ifdef MLX5_PMD_SOFT_COUNTERS
 623         const __m128i zero = _mm_setzero_si128();
 624         const __m128i ones = _mm_cmpeq_epi32(zero, zero);
 625         uint32_t rcvd_byte = 0;
 626         /* Mask to shuffle byte_cnt to add up stats. Do bswap16 for all. */
 627         const __m128i len_shuf_mask =
 628                 _mm_set_epi8(-1, -1, -1, -1,
 629                              -1, -1, -1, -1,
 630                              14, 15,  6,  7,
 631                              10, 11,  2,  3);
 632 #endif
 633
 634         /* Compile time sanity check for this function. */
 635         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, pkt_len) !=
 636                          offsetof(struct rte_mbuf, rx_descriptor_fields1) + 4);
 637         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, data_len) !=
 638                          offsetof(struct rte_mbuf, rx_descriptor_fields1) + 8);
 639         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, hash) !=
 640                          offsetof(struct rte_mbuf, rx_descriptor_fields1) + 12);
 641         /*
 642          * Not to overflow elts array. Decompress next time after mbuf
 643          * replenishment.
 644          */
 645         if (unlikely(mcqe_n + MLX5_VPMD_DESCS_PER_LOOP >
 646                      (uint16_t)(rxq->rq_ci - rxq->cq_ci)))
 647                 return;
 648         /*
 649          * A. load mCQEs into a 128bit register.
 650          * B. store rearm data to mbuf.
 651          * C. combine data from mCQEs with rx_descriptor_fields1.
 652          * D. store rx_descriptor_fields1.
 653          * E. store flow tag (rte_flow mark).
 654          */
 655         for (pos = 0; pos < mcqe_n; ) {
 656                 __m128i mcqe1, mcqe2;
 657                 __m128i rxdf1, rxdf2;
 658 #ifdef MLX5_PMD_SOFT_COUNTERS
 659                 __m128i byte_cnt, invalid_mask;
 660 #endif
 661
 662                 if (!(pos & 0x7) && pos + 8 < mcqe_n)
 663                         rte_prefetch0((void *)(cq + pos + 8));
 664                 /* A.1 load mCQEs into a 128bit register. */
 665                 mcqe1 = _mm_loadu_si128((__m128i *)&mcq[pos % 8]);
 666                 mcqe2 = _mm_loadu_si128((__m128i *)&mcq[pos % 8 + 2]);
 667                 /* B.1 store rearm data to mbuf. */
 668                 _mm_storeu_si128((__m128i *)&elts[pos]->rearm_data, rearm);
 669                 _mm_storeu_si128((__m128i *)&elts[pos + 1]->rearm_data, rearm);
 670                 /* C.1 combine data from mCQEs with rx_descriptor_fields1. */
 671                 rxdf1 = _mm_shuffle_epi8(mcqe1, shuf_mask1);
 672                 rxdf2 = _mm_shuffle_epi8(mcqe1, shuf_mask2);
 673                 rxdf1 = _mm_sub_epi16(rxdf1, crc_adj);
 674                 rxdf2 = _mm_sub_epi16(rxdf2, crc_adj);
 675                 rxdf1 = _mm_blend_epi16(rxdf1, rxdf, 0x23);
 676                 rxdf2 = _mm_blend_epi16(rxdf2, rxdf, 0x23);
 677                 /* D.1 store rx_descriptor_fields1. */
 678                 _mm_storeu_si128((__m128i *)
 679                                   &elts[pos]->rx_descriptor_fields1,
 680                                  rxdf1);
 681                 _mm_storeu_si128((__m128i *)
 682                                   &elts[pos + 1]->rx_descriptor_fields1,
 683                                  rxdf2);
 684                 /* B.1 store rearm data to mbuf. */
 685                 _mm_storeu_si128((__m128i *)&elts[pos + 2]->rearm_data, rearm);
 686                 _mm_storeu_si128((__m128i *)&elts[pos + 3]->rearm_data, rearm);
 687                 /* C.1 combine data from mCQEs with rx_descriptor_fields1. */
 688                 rxdf1 = _mm_shuffle_epi8(mcqe2, shuf_mask1);
 689                 rxdf2 = _mm_shuffle_epi8(mcqe2, shuf_mask2);
 690                 rxdf1 = _mm_sub_epi16(rxdf1, crc_adj);
 691                 rxdf2 = _mm_sub_epi16(rxdf2, crc_adj);
 692                 rxdf1 = _mm_blend_epi16(rxdf1, rxdf, 0x23);
 693                 rxdf2 = _mm_blend_epi16(rxdf2, rxdf, 0x23);
 694                 /* D.1 store rx_descriptor_fields1. */
 695                 _mm_storeu_si128((__m128i *)
 696                                   &elts[pos + 2]->rx_descriptor_fields1,
 697                                  rxdf1);
 698                 _mm_storeu_si128((__m128i *)
 699                                   &elts[pos + 3]->rx_descriptor_fields1,
 700                                  rxdf2);
 701 #ifdef MLX5_PMD_SOFT_COUNTERS
 702                 invalid_mask = _mm_set_epi64x(0,
 703                                               (mcqe_n - pos) *
 704                                               sizeof(uint16_t) * 8);
 705                 invalid_mask = _mm_sll_epi64(ones, invalid_mask);
 706                 mcqe1 = _mm_srli_si128(mcqe1, 4);
 707                 byte_cnt = _mm_blend_epi16(mcqe1, mcqe2, 0xcc);
 708                 byte_cnt = _mm_shuffle_epi8(byte_cnt, len_shuf_mask);
 709                 byte_cnt = _mm_andnot_si128(invalid_mask, byte_cnt);
 710                 byte_cnt = _mm_hadd_epi16(byte_cnt, zero);
 711                 rcvd_byte += _mm_cvtsi128_si64(_mm_hadd_epi16(byte_cnt, zero));
 712 #endif
 713                 if (rxq->mark) {
 714                         /* E.1 store flow tag (rte_flow mark). */
 715                         elts[pos]->hash.fdir.hi = flow_tag;
 716                         elts[pos + 1]->hash.fdir.hi = flow_tag;
 717                         elts[pos + 2]->hash.fdir.hi = flow_tag;
 718                         elts[pos + 3]->hash.fdir.hi = flow_tag;
 719                 }
 720                 pos += MLX5_VPMD_DESCS_PER_LOOP;
 721                 /* Move to next CQE and invalidate consumed CQEs. */
 722                 if (!(pos & 0x7) && pos < mcqe_n) {
 723                         mcq = (void *)(cq + pos);
 724                         for (i = 0; i < 8; ++i)
 725                                 cq[inv++].op_own = MLX5_CQE_INVALIDATE;
 726                 }
 727         }
 728         /* Invalidate the rest of CQEs. */
 729         for (; inv < mcqe_n; ++inv)
 730                 cq[inv].op_own = MLX5_CQE_INVALIDATE;
 731 #ifdef MLX5_PMD_SOFT_COUNTERS
 732         rxq->stats.ipackets += mcqe_n;
 733         rxq->stats.ibytes += rcvd_byte;
 734 #endif
 735         rxq->cq_ci += mcqe_n;
 736 }
 737
 738 /**
 739  * Calculate packet type and offload flag for mbuf and store it.
 740  *
 741  * @param rxq
 742  *   Pointer to RX queue structure.
 743  * @param cqes[4]
 744  *   Array of four 16bytes completions extracted from the original completion
 745  *   descriptor.
 746  * @param op_err
 747  *   Opcode vector having responder error status. Each field is 4B.
 748  * @param pkts
 749  *   Pointer to array of packets to be filled.
 750  */
 751 static inline void
 752 rxq_cq_to_ptype_oflags_v(struct rxq *rxq, __m128i cqes[4], __m128i op_err,
 753                          struct rte_mbuf **pkts)
 754 {
 755         __m128i pinfo0, pinfo1;
 756         __m128i pinfo, ptype;
 757         __m128i ol_flags = _mm_set1_epi32(rxq->rss_hash * PKT_RX_RSS_HASH);
 758         __m128i cv_flags;
 759         const __m128i zero = _mm_setzero_si128();
 760         const __m128i ptype_mask =
 761                 _mm_set_epi32(0xfd06, 0xfd06, 0xfd06, 0xfd06);
 762         const __m128i ptype_ol_mask =
 763                 _mm_set_epi32(0x106, 0x106, 0x106, 0x106);
 764         const __m128i pinfo_mask =
 765                 _mm_set_epi32(0x3, 0x3, 0x3, 0x3);
 766         const __m128i cv_flag_sel =
 767                 _mm_set_epi8(0, 0, 0, 0, 0, 0, 0, 0, 0,
 768                              (uint8_t)((PKT_RX_IP_CKSUM_GOOD |
 769                                         PKT_RX_L4_CKSUM_GOOD) >> 1),
 770                              0,
 771                              (uint8_t)(PKT_RX_L4_CKSUM_GOOD >> 1),
 772                              0,
 773                              (uint8_t)(PKT_RX_IP_CKSUM_GOOD >> 1),
 774                              (uint8_t)(PKT_RX_VLAN_PKT | PKT_RX_VLAN_STRIPPED),
 775                              0);
 776         const __m128i cv_mask =
 777                 _mm_set_epi32(PKT_RX_IP_CKSUM_GOOD | PKT_RX_L4_CKSUM_GOOD |
 778                               PKT_RX_VLAN_PKT | PKT_RX_VLAN_STRIPPED,
 779                               PKT_RX_IP_CKSUM_GOOD | PKT_RX_L4_CKSUM_GOOD |
 780                               PKT_RX_VLAN_PKT | PKT_RX_VLAN_STRIPPED,
 781                               PKT_RX_IP_CKSUM_GOOD | PKT_RX_L4_CKSUM_GOOD |
 782                               PKT_RX_VLAN_PKT | PKT_RX_VLAN_STRIPPED,
 783                               PKT_RX_IP_CKSUM_GOOD | PKT_RX_L4_CKSUM_GOOD |
 784                               PKT_RX_VLAN_PKT | PKT_RX_VLAN_STRIPPED);
 785         const __m128i mbuf_init =
 786                 _mm_loadl_epi64((__m128i *)&rxq->mbuf_initializer);
 787         __m128i rearm0, rearm1, rearm2, rearm3;
 788
 789         /* Extract pkt_info field. */
 790         pinfo0 = _mm_unpacklo_epi32(cqes[0], cqes[1]);
 791         pinfo1 = _mm_unpacklo_epi32(cqes[2], cqes[3]);
 792         pinfo = _mm_unpacklo_epi64(pinfo0, pinfo1);
 793         /* Extract hdr_type_etc field. */
 794         pinfo0 = _mm_unpackhi_epi32(cqes[0], cqes[1]);
 795         pinfo1 = _mm_unpackhi_epi32(cqes[2], cqes[3]);
 796         ptype = _mm_unpacklo_epi64(pinfo0, pinfo1);
 797         if (rxq->mark) {
 798                 const __m128i pinfo_ft_mask =
 799                         _mm_set_epi32(0xffffff00, 0xffffff00,
 800                                       0xffffff00, 0xffffff00);
 801                 const __m128i fdir_flags = _mm_set1_epi32(PKT_RX_FDIR);
 802                 const __m128i fdir_id_flags = _mm_set1_epi32(PKT_RX_FDIR_ID);
 803                 __m128i flow_tag, invalid_mask;
 804
 805                 flow_tag = _mm_and_si128(pinfo, pinfo_ft_mask);
 806                 /* Check if flow tag is non-zero then set PKT_RX_FDIR. */
 807                 invalid_mask = _mm_cmpeq_epi32(flow_tag, zero);
 808                 ol_flags = _mm_or_si128(ol_flags,
 809                                         _mm_andnot_si128(invalid_mask,
 810                                                          fdir_flags));
 811                 /* Mask out invalid entries. */
 812                 flow_tag = _mm_andnot_si128(invalid_mask, flow_tag);
 813                 /* Check if flow tag MLX5_FLOW_MARK_DEFAULT. */
 814                 ol_flags = _mm_or_si128(ol_flags,
 815                                         _mm_andnot_si128(
 816                                                 _mm_cmpeq_epi32(flow_tag,
 817                                                                 pinfo_ft_mask),
 818                                                 fdir_id_flags));
 819         }
 820         /*
 821          * Merge the two fields to generate the following:
 822          * bit[1]     = l3_ok
 823          * bit[2]     = l4_ok
 824          * bit[8]     = cv
 825          * bit[11:10] = l3_hdr_type
 826          * bit[14:12] = l4_hdr_type
 827          * bit[15]    = ip_frag
 828          * bit[16]    = tunneled
 829          * bit[17]    = outer_l3_type
 830          */
 831         ptype = _mm_and_si128(ptype, ptype_mask);
 832         pinfo = _mm_and_si128(pinfo, pinfo_mask);
 833         pinfo = _mm_slli_epi32(pinfo, 16);
 834         /* Make pinfo has merged fields for ol_flags calculation. */
 835         pinfo = _mm_or_si128(ptype, pinfo);
 836         ptype = _mm_srli_epi32(pinfo, 10);
 837         ptype = _mm_packs_epi32(ptype, zero);
 838         /* Errored packets will have RTE_PTYPE_ALL_MASK. */
 839         op_err = _mm_srli_epi16(op_err, 8);
 840         ptype = _mm_or_si128(ptype, op_err);
 841         pkts[0]->packet_type = mlx5_ptype_table[_mm_extract_epi8(ptype, 0)];
 842         pkts[1]->packet_type = mlx5_ptype_table[_mm_extract_epi8(ptype, 2)];
 843         pkts[2]->packet_type = mlx5_ptype_table[_mm_extract_epi8(ptype, 4)];
 844         pkts[3]->packet_type = mlx5_ptype_table[_mm_extract_epi8(ptype, 6)];
 845         /* Fill flags for checksum and VLAN. */
 846         pinfo = _mm_and_si128(pinfo, ptype_ol_mask);
 847         pinfo = _mm_shuffle_epi8(cv_flag_sel, pinfo);
 848         /* Locate checksum flags at byte[2:1] and merge with VLAN flags. */
 849         cv_flags = _mm_slli_epi32(pinfo, 9);
 850         cv_flags = _mm_or_si128(pinfo, cv_flags);
 851         /* Move back flags to start from byte[0]. */
 852         cv_flags = _mm_srli_epi32(cv_flags, 8);
 853         /* Mask out garbage bits. */
 854         cv_flags = _mm_and_si128(cv_flags, cv_mask);
 855         /* Merge to ol_flags. */
 856         ol_flags = _mm_or_si128(ol_flags, cv_flags);
 857         /* Merge mbuf_init and ol_flags. */
 858         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, ol_flags) !=
 859                          offsetof(struct rte_mbuf, rearm_data) + 8);
 860         rearm0 = _mm_blend_epi16(mbuf_init, _mm_slli_si128(ol_flags, 8), 0x30);
 861         rearm1 = _mm_blend_epi16(mbuf_init, _mm_slli_si128(ol_flags, 4), 0x30);
 862         rearm2 = _mm_blend_epi16(mbuf_init, ol_flags, 0x30);
 863         rearm3 = _mm_blend_epi16(mbuf_init, _mm_srli_si128(ol_flags, 4), 0x30);
 864         /* Write 8B rearm_data and 8B ol_flags. */
 865         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, rearm_data) !=
 866                          RTE_ALIGN(offsetof(struct rte_mbuf, rearm_data), 16));
 867         _mm_store_si128((__m128i *)&pkts[0]->rearm_data, rearm0);
 868         _mm_store_si128((__m128i *)&pkts[1]->rearm_data, rearm1);
 869         _mm_store_si128((__m128i *)&pkts[2]->rearm_data, rearm2);
 870         _mm_store_si128((__m128i *)&pkts[3]->rearm_data, rearm3);
 871 }
 872
 873 /**
 874  * Skip error packets.
 875  *
 876  * @param rxq
 877  *   Pointer to RX queue structure.
 878  * @param[out] pkts
 879  *   Array to store received packets.
 880  * @param pkts_n
 881  *   Maximum number of packets in array.
 882  *
 883  * @return
 884  *   Number of packets successfully received (<= pkts_n).
 885  */
 886 static uint16_t
 887 rxq_handle_pending_error(struct rxq *rxq, struct rte_mbuf **pkts,
 888                          uint16_t pkts_n)
 889 {
 890         uint16_t n = 0;
 891         unsigned int i;
 892 #ifdef MLX5_PMD_SOFT_COUNTERS
 893         uint32_t err_bytes = 0;
 894 #endif
 895
 896         for (i = 0; i < pkts_n; ++i) {
 897                 struct rte_mbuf *pkt = pkts[i];
 898
 899                 if (pkt->packet_type == RTE_PTYPE_ALL_MASK) {
 900 #ifdef MLX5_PMD_SOFT_COUNTERS
 901                         err_bytes += PKT_LEN(pkt);
 902 #endif
 903                         rte_pktmbuf_free_seg(pkt);
 904                 } else {
 905                         pkts[n++] = pkt;
 906                 }
 907         }
 908         rxq->stats.idropped += (pkts_n - n);
 909 #ifdef MLX5_PMD_SOFT_COUNTERS
 910         /* Correct counters of errored completions. */
 911         rxq->stats.ipackets -= (pkts_n - n);
 912         rxq->stats.ibytes -= err_bytes;
 913 #endif
 914         rxq->pending_err = 0;
 915         return n;
 916 }
 917
 918 /**
 919  * Receive burst of packets. An errored completion also consumes a mbuf, but the
 920  * packet_type is set to be RTE_PTYPE_ALL_MASK. Marked mbufs should be freed
 921  * before returning to application.
 922  *
 923  * @param rxq
 924  *   Pointer to RX queue structure.
 925  * @param[out] pkts
 926  *   Array to store received packets.
 927  * @param pkts_n
 928  *   Maximum number of packets in array.
 929  *
 930  * @return
 931  *   Number of packets received including errors (<= pkts_n).
 932  */
 933 static inline uint16_t
 934 rxq_burst_v(struct rxq *rxq, struct rte_mbuf **pkts, uint16_t pkts_n)
 935 {
 936         const uint16_t q_n = 1 << rxq->cqe_n;
 937         const uint16_t q_mask = q_n - 1;
 938         volatile struct mlx5_cqe *cq;
 939         struct rte_mbuf **elts;
 940         unsigned int pos;
 941         uint64_t n;
 942         uint16_t repl_n;
 943         uint64_t comp_idx = MLX5_VPMD_DESCS_PER_LOOP;
 944         uint16_t nocmp_n = 0;
 945         uint16_t rcvd_pkt = 0;
 946         unsigned int cq_idx = rxq->cq_ci & q_mask;
 947         unsigned int elts_idx;
 948         unsigned int ownership = !!(rxq->cq_ci & (q_mask + 1));
 949         const __m128i owner_check =
 950                 _mm_set_epi64x(0x0100000001000000LL, 0x0100000001000000LL);
 951         const __m128i opcode_check =
 952                 _mm_set_epi64x(0xf0000000f0000000LL, 0xf0000000f0000000LL);
 953         const __m128i format_check =
 954                 _mm_set_epi64x(0x0c0000000c000000LL, 0x0c0000000c000000LL);
 955         const __m128i resp_err_check =
 956                 _mm_set_epi64x(0xe0000000e0000000LL, 0xe0000000e0000000LL);
 957 #ifdef MLX5_PMD_SOFT_COUNTERS
 958         uint32_t rcvd_byte = 0;
 959         /* Mask to shuffle byte_cnt to add up stats. Do bswap16 for all. */
 960         const __m128i len_shuf_mask =
 961                 _mm_set_epi8(-1, -1, -1, -1,
 962                              -1, -1, -1, -1,
 963                              12, 13,  8,  9,
 964                               4,  5,  0,  1);
 965 #endif
 966         /* Mask to shuffle from extracted CQE to mbuf. */
 967         const __m128i shuf_mask =
 968                 _mm_set_epi8(-1,  3,  2,  1, /* fdir.hi */
 969                              12, 13, 14, 15, /* rss, bswap32 */
 970                              10, 11,         /* vlan_tci, bswap16 */
 971                               4,  5,         /* data_len, bswap16 */
 972                              -1, -1,         /* zero out 2nd half of pkt_len */
 973                               4,  5          /* pkt_len, bswap16 */);
 974         /* Mask to blend from the last Qword to the first DQword. */
 975         const __m128i blend_mask =
 976                 _mm_set_epi8(-1, -1, -1, -1,
 977                              -1, -1, -1, -1,
 978                               0,  0,  0,  0,
 979                               0,  0,  0, -1);
 980         const __m128i zero = _mm_setzero_si128();
 981         const __m128i ones = _mm_cmpeq_epi32(zero, zero);
 982         const __m128i crc_adj =
 983                 _mm_set_epi16(0, 0, 0, 0, 0,
 984                               rxq->crc_present * ETHER_CRC_LEN,
 985                               0,
 986                               rxq->crc_present * ETHER_CRC_LEN);
 987         const __m128i flow_mark_adj = _mm_set_epi32(rxq->mark * (-1), 0, 0, 0);
 988
 989         /* Compile time sanity check for this function. */
 990         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, pkt_len) !=
 991                          offsetof(struct rte_mbuf, rx_descriptor_fields1) + 4);
 992         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, data_len) !=
 993                          offsetof(struct rte_mbuf, rx_descriptor_fields1) + 8);
 994         RTE_BUILD_BUG_ON(offsetof(struct mlx5_cqe, pkt_info) != 0);
 995         RTE_BUILD_BUG_ON(offsetof(struct mlx5_cqe, rx_hash_res) !=
 996                          offsetof(struct mlx5_cqe, pkt_info) + 12);
 997         RTE_BUILD_BUG_ON(offsetof(struct mlx5_cqe, rsvd1) +
 998                           sizeof(((struct mlx5_cqe *)0)->rsvd1) !=
 999                          offsetof(struct mlx5_cqe, hdr_type_etc));
1000         RTE_BUILD_BUG_ON(offsetof(struct mlx5_cqe, vlan_info) !=
1001                          offsetof(struct mlx5_cqe, hdr_type_etc) + 2);
1002         RTE_BUILD_BUG_ON(offsetof(struct mlx5_cqe, rsvd2) +
1003                           sizeof(((struct mlx5_cqe *)0)->rsvd2) !=
1004                          offsetof(struct mlx5_cqe, byte_cnt));
1005         RTE_BUILD_BUG_ON(offsetof(struct mlx5_cqe, sop_drop_qpn) !=
1006                          RTE_ALIGN(offsetof(struct mlx5_cqe, sop_drop_qpn), 8));
1007         RTE_BUILD_BUG_ON(offsetof(struct mlx5_cqe, op_own) !=
1008                          offsetof(struct mlx5_cqe, sop_drop_qpn) + 7);
1009         assert(rxq->sges_n == 0);
1010         assert(rxq->cqe_n == rxq->elts_n);
1011         cq = &(*rxq->cqes)[cq_idx];
1012         rte_prefetch0(cq);
1013         rte_prefetch0(cq + 1);
1014         rte_prefetch0(cq + 2);
1015         rte_prefetch0(cq + 3);
1016         pkts_n = RTE_MIN(pkts_n, MLX5_VPMD_RX_MAX_BURST);
1017         /*
1018          * Order of indexes:
1019          *   rq_ci >= cq_ci >= rq_pi
1020          * Definition of indexes:
1021          *   rq_ci - cq_ci := # of buffers owned by HW (posted).
1022          *   cq_ci - rq_pi := # of buffers not returned to app (decompressed).
1023          *   N - (rq_ci - rq_pi) := # of buffers consumed (to be replenished).
1024          */
1025         repl_n = q_n - (rxq->rq_ci - rxq->rq_pi);
1026         if (repl_n >= MLX5_VPMD_RXQ_RPLNSH_THRESH)
1027                 rxq_replenish_bulk_mbuf(rxq, repl_n);
1028         /* See if there're unreturned mbufs from compressed CQE. */
1029         rcvd_pkt = rxq->cq_ci - rxq->rq_pi;
1030         if (rcvd_pkt > 0) {
1031                 rcvd_pkt = RTE_MIN(rcvd_pkt, pkts_n);
1032                 rxq_copy_mbuf_v(rxq, pkts, rcvd_pkt);
1033                 rxq->rq_pi += rcvd_pkt;
1034                 pkts += rcvd_pkt;
1035         }
1036         elts_idx = rxq->rq_pi & q_mask;
1037         elts = &(*rxq->elts)[elts_idx];
1038         pkts_n = RTE_MIN(pkts_n - rcvd_pkt,
1039                          (uint16_t)(rxq->rq_ci - rxq->cq_ci));
1040         /* Not to overflow pkts/elts array. */
1041         pkts_n = RTE_ALIGN_FLOOR(pkts_n, MLX5_VPMD_DESCS_PER_LOOP);
1042         /* Not to cross queue end. */
1043         pkts_n = RTE_MIN(pkts_n, q_n - elts_idx);
1044         if (!pkts_n)
1045                 return rcvd_pkt;
1046         /* At this point, there shouldn't be any remained packets. */
1047         assert(rxq->rq_pi == rxq->cq_ci);
1048         /*
1049          * A. load first Qword (8bytes) in one loop.
1050          * B. copy 4 mbuf pointers from elts ring to returing pkts.
1051          * C. load remained CQE data and extract necessary fields.
1052          *    Final 16bytes cqes[] extracted from original 64bytes CQE has the
1053          *    following structure:
1054          *        struct {
1055          *          uint8_t  pkt_info;
1056          *          uint8_t  flow_tag[3];
1057          *          uint16_t byte_cnt;
1058          *          uint8_t  rsvd4;
1059          *          uint8_t  op_own;
1060          *          uint16_t hdr_type_etc;
1061          *          uint16_t vlan_info;
1062          *          uint32_t rx_has_res;
1063          *        } c;
1064          * D. fill in mbuf.
1065          * E. get valid CQEs.
1066          * F. find compressed CQE.
1067          */
1068         for (pos = 0;
1069              pos < pkts_n;
1070              pos += MLX5_VPMD_DESCS_PER_LOOP) {
1071                 __m128i cqes[MLX5_VPMD_DESCS_PER_LOOP];
1072                 __m128i cqe_tmp1, cqe_tmp2;
1073                 __m128i pkt_mb0, pkt_mb1, pkt_mb2, pkt_mb3;
1074                 __m128i op_own, op_own_tmp1, op_own_tmp2;
1075                 __m128i opcode, owner_mask, invalid_mask;
1076                 __m128i comp_mask;
1077                 __m128i mask;
1078 #ifdef MLX5_PMD_SOFT_COUNTERS
1079                 __m128i byte_cnt;
1080 #endif
1081                 __m128i mbp1, mbp2;
1082                 __m128i p = _mm_set_epi16(0, 0, 0, 0, 3, 2, 1, 0);
1083                 unsigned int p1, p2, p3;
1084
1085                 /* Prefetch next 4 CQEs. */
1086                 if (pkts_n - pos >= 2 * MLX5_VPMD_DESCS_PER_LOOP) {
1087                         rte_prefetch0(&cq[pos + MLX5_VPMD_DESCS_PER_LOOP]);
1088                         rte_prefetch0(&cq[pos + MLX5_VPMD_DESCS_PER_LOOP + 1]);
1089                         rte_prefetch0(&cq[pos + MLX5_VPMD_DESCS_PER_LOOP + 2]);
1090                         rte_prefetch0(&cq[pos + MLX5_VPMD_DESCS_PER_LOOP + 3]);
1091                 }
1092                 /* A.0 do not cross the end of CQ. */
1093                 mask = _mm_set_epi64x(0, (pkts_n - pos) * sizeof(uint16_t) * 8);
1094                 mask = _mm_sll_epi64(ones, mask);
1095                 p = _mm_andnot_si128(mask, p);
1096                 /* A.1 load cqes. */
1097                 p3 = _mm_extract_epi16(p, 3);
1098                 cqes[3] = _mm_loadl_epi64((__m128i *)
1099                                            &cq[pos + p3].sop_drop_qpn);
1100                 rte_compiler_barrier();
1101                 p2 = _mm_extract_epi16(p, 2);
1102                 cqes[2] = _mm_loadl_epi64((__m128i *)
1103                                            &cq[pos + p2].sop_drop_qpn);
1104                 rte_compiler_barrier();
1105                 /* B.1 load mbuf pointers. */
1106                 mbp1 = _mm_loadu_si128((__m128i *)&elts[pos]);
1107                 mbp2 = _mm_loadu_si128((__m128i *)&elts[pos + 2]);
1108                 /* A.1 load a block having op_own. */
1109                 p1 = _mm_extract_epi16(p, 1);
1110                 cqes[1] = _mm_loadl_epi64((__m128i *)
1111                                            &cq[pos + p1].sop_drop_qpn);
1112                 rte_compiler_barrier();
1113                 cqes[0] = _mm_loadl_epi64((__m128i *)
1114                                            &cq[pos].sop_drop_qpn);
1115                 /* B.2 copy mbuf pointers. */
1116                 _mm_storeu_si128((__m128i *)&pkts[pos], mbp1);
1117                 _mm_storeu_si128((__m128i *)&pkts[pos + 2], mbp2);
1118                 rte_compiler_barrier();
1119                 /* C.1 load remained CQE data and extract necessary fields. */
1120                 cqe_tmp2 = _mm_load_si128((__m128i *)&cq[pos + p3]);
1121                 cqe_tmp1 = _mm_load_si128((__m128i *)&cq[pos + p2]);
1122                 cqes[3] = _mm_blendv_epi8(cqes[3], cqe_tmp2, blend_mask);
1123                 cqes[2] = _mm_blendv_epi8(cqes[2], cqe_tmp1, blend_mask);
1124                 cqe_tmp2 = _mm_loadu_si128((__m128i *)&cq[pos + p3].rsvd1[3]);
1125                 cqe_tmp1 = _mm_loadu_si128((__m128i *)&cq[pos + p2].rsvd1[3]);
1126                 cqes[3] = _mm_blend_epi16(cqes[3], cqe_tmp2, 0x30);
1127                 cqes[2] = _mm_blend_epi16(cqes[2], cqe_tmp1, 0x30);
1128                 cqe_tmp2 = _mm_loadl_epi64((__m128i *)&cq[pos + p3].rsvd2[10]);
1129                 cqe_tmp1 = _mm_loadl_epi64((__m128i *)&cq[pos + p2].rsvd2[10]);
1130                 cqes[3] = _mm_blend_epi16(cqes[3], cqe_tmp2, 0x04);
1131                 cqes[2] = _mm_blend_epi16(cqes[2], cqe_tmp1, 0x04);
1132                 /* C.2 generate final structure for mbuf with swapping bytes. */
1133                 pkt_mb3 = _mm_shuffle_epi8(cqes[3], shuf_mask);
1134                 pkt_mb2 = _mm_shuffle_epi8(cqes[2], shuf_mask);
1135                 /* C.3 adjust CRC length. */
1136                 pkt_mb3 = _mm_sub_epi16(pkt_mb3, crc_adj);
1137                 pkt_mb2 = _mm_sub_epi16(pkt_mb2, crc_adj);
1138                 /* C.4 adjust flow mark. */
1139                 pkt_mb3 = _mm_add_epi32(pkt_mb3, flow_mark_adj);
1140                 pkt_mb2 = _mm_add_epi32(pkt_mb2, flow_mark_adj);
1141                 /* D.1 fill in mbuf - rx_descriptor_fields1. */
1142                 _mm_storeu_si128((void *)&pkts[pos + 3]->pkt_len, pkt_mb3);
1143                 _mm_storeu_si128((void *)&pkts[pos + 2]->pkt_len, pkt_mb2);
1144                 /* E.1 extract op_own field. */
1145                 op_own_tmp2 = _mm_unpacklo_epi32(cqes[2], cqes[3]);
1146                 /* C.1 load remained CQE data and extract necessary fields. */
1147                 cqe_tmp2 = _mm_load_si128((__m128i *)&cq[pos + p1]);
1148                 cqe_tmp1 = _mm_load_si128((__m128i *)&cq[pos]);
1149                 cqes[1] = _mm_blendv_epi8(cqes[1], cqe_tmp2, blend_mask);
1150                 cqes[0] = _mm_blendv_epi8(cqes[0], cqe_tmp1, blend_mask);
1151                 cqe_tmp2 = _mm_loadu_si128((__m128i *)&cq[pos + p1].rsvd1[3]);
1152                 cqe_tmp1 = _mm_loadu_si128((__m128i *)&cq[pos].rsvd1[3]);
1153                 cqes[1] = _mm_blend_epi16(cqes[1], cqe_tmp2, 0x30);
1154                 cqes[0] = _mm_blend_epi16(cqes[0], cqe_tmp1, 0x30);
1155                 cqe_tmp2 = _mm_loadl_epi64((__m128i *)&cq[pos + p1].rsvd2[10]);
1156                 cqe_tmp1 = _mm_loadl_epi64((__m128i *)&cq[pos].rsvd2[10]);
1157                 cqes[1] = _mm_blend_epi16(cqes[1], cqe_tmp2, 0x04);
1158                 cqes[0] = _mm_blend_epi16(cqes[0], cqe_tmp1, 0x04);
1159                 /* C.2 generate final structure for mbuf with swapping bytes. */
1160                 pkt_mb1 = _mm_shuffle_epi8(cqes[1], shuf_mask);
1161                 pkt_mb0 = _mm_shuffle_epi8(cqes[0], shuf_mask);
1162                 /* C.3 adjust CRC length. */
1163                 pkt_mb1 = _mm_sub_epi16(pkt_mb1, crc_adj);
1164                 pkt_mb0 = _mm_sub_epi16(pkt_mb0, crc_adj);
1165                 /* C.4 adjust flow mark. */
1166                 pkt_mb1 = _mm_add_epi32(pkt_mb1, flow_mark_adj);
1167                 pkt_mb0 = _mm_add_epi32(pkt_mb0, flow_mark_adj);
1168                 /* E.1 extract op_own byte. */
1169                 op_own_tmp1 = _mm_unpacklo_epi32(cqes[0], cqes[1]);
1170                 op_own = _mm_unpackhi_epi64(op_own_tmp1, op_own_tmp2);
1171                 /* D.1 fill in mbuf - rx_descriptor_fields1. */
1172                 _mm_storeu_si128((void *)&pkts[pos + 1]->pkt_len, pkt_mb1);
1173                 _mm_storeu_si128((void *)&pkts[pos]->pkt_len, pkt_mb0);
1174                 /* E.2 flip owner bit to mark CQEs from last round. */
1175                 owner_mask = _mm_and_si128(op_own, owner_check);
1176                 if (ownership)
1177                         owner_mask = _mm_xor_si128(owner_mask, owner_check);
1178                 owner_mask = _mm_cmpeq_epi32(owner_mask, owner_check);
1179                 owner_mask = _mm_packs_epi32(owner_mask, zero);
1180                 /* E.3 get mask for invalidated CQEs. */
1181                 opcode = _mm_and_si128(op_own, opcode_check);
1182                 invalid_mask = _mm_cmpeq_epi32(opcode_check, opcode);
1183                 invalid_mask = _mm_packs_epi32(invalid_mask, zero);
1184                 /* E.4 mask out beyond boundary. */
1185                 invalid_mask = _mm_or_si128(invalid_mask, mask);
1186                 /* E.5 merge invalid_mask with invalid owner. */
1187                 invalid_mask = _mm_or_si128(invalid_mask, owner_mask);
1188                 /* F.1 find compressed CQE format. */
1189                 comp_mask = _mm_and_si128(op_own, format_check);
1190                 comp_mask = _mm_cmpeq_epi32(comp_mask, format_check);
1191                 comp_mask = _mm_packs_epi32(comp_mask, zero);
1192                 /* F.2 mask out invalid entries. */
1193                 comp_mask = _mm_andnot_si128(invalid_mask, comp_mask);
1194                 comp_idx = _mm_cvtsi128_si64(comp_mask);
1195                 /* F.3 get the first compressed CQE. */
1196                 comp_idx = comp_idx ?
1197                                 __builtin_ctzll(comp_idx) /
1198                                         (sizeof(uint16_t) * 8) :
1199                                 MLX5_VPMD_DESCS_PER_LOOP;
1200                 /* E.6 mask out entries after the compressed CQE. */
1201                 mask = _mm_set_epi64x(0, comp_idx * sizeof(uint16_t) * 8);
1202                 mask = _mm_sll_epi64(ones, mask);
1203                 invalid_mask = _mm_or_si128(invalid_mask, mask);
1204                 /* E.7 count non-compressed valid CQEs. */
1205                 n = _mm_cvtsi128_si64(invalid_mask);
1206                 n = n ? __builtin_ctzll(n) / (sizeof(uint16_t) * 8) :
1207                         MLX5_VPMD_DESCS_PER_LOOP;
1208                 nocmp_n += n;
1209                 /* D.2 get the final invalid mask. */
1210                 mask = _mm_set_epi64x(0, n * sizeof(uint16_t) * 8);
1211                 mask = _mm_sll_epi64(ones, mask);
1212                 invalid_mask = _mm_or_si128(invalid_mask, mask);
1213                 /* D.3 check error in opcode. */
1214                 opcode = _mm_cmpeq_epi32(resp_err_check, opcode);
1215                 opcode = _mm_packs_epi32(opcode, zero);
1216                 opcode = _mm_andnot_si128(invalid_mask, opcode);
1217                 /* D.4 mark if any error is set */
1218                 rxq->pending_err |= !!_mm_cvtsi128_si64(opcode);
1219                 /* D.5 fill in mbuf - rearm_data and packet_type. */
1220                 rxq_cq_to_ptype_oflags_v(rxq, cqes, opcode, &pkts[pos]);
1221 #ifdef MLX5_PMD_SOFT_COUNTERS
1222                 /* Add up received bytes count. */
1223                 byte_cnt = _mm_shuffle_epi8(op_own, len_shuf_mask);
1224                 byte_cnt = _mm_andnot_si128(invalid_mask, byte_cnt);
1225                 byte_cnt = _mm_hadd_epi16(byte_cnt, zero);
1226                 rcvd_byte += _mm_cvtsi128_si64(_mm_hadd_epi16(byte_cnt, zero));
1227 #endif
1228                 /*
1229                  * Break the loop unless more valid CQE is expected, or if
1230                  * there's a compressed CQE.
1231                  */
1232                 if (n != MLX5_VPMD_DESCS_PER_LOOP)
1233                         break;
1234         }
1235         /* If no new CQE seen, return without updating cq_db. */
1236         if (unlikely(!nocmp_n && comp_idx == MLX5_VPMD_DESCS_PER_LOOP))
1237                 return rcvd_pkt;
1238         /* Update the consumer indexes for non-compressed CQEs. */
1239         assert(nocmp_n <= pkts_n);
1240         rxq->cq_ci += nocmp_n;
1241         rxq->rq_pi += nocmp_n;
1242         rcvd_pkt += nocmp_n;
1243 #ifdef MLX5_PMD_SOFT_COUNTERS
1244         rxq->stats.ipackets += nocmp_n;
1245         rxq->stats.ibytes += rcvd_byte;
1246 #endif
1247         /* Decompress the last CQE if compressed. */
1248         if (comp_idx < MLX5_VPMD_DESCS_PER_LOOP && comp_idx == n) {
1249                 assert(comp_idx == (nocmp_n % MLX5_VPMD_DESCS_PER_LOOP));
1250                 rxq_cq_decompress_v(rxq, &cq[nocmp_n], &elts[nocmp_n]);
1251                 /* Return more packets if needed. */
1252                 if (nocmp_n < pkts_n) {
1253                         uint16_t n = rxq->cq_ci - rxq->rq_pi;
1254
1255                         n = RTE_MIN(n, pkts_n - nocmp_n);
1256                         rxq_copy_mbuf_v(rxq, &pkts[nocmp_n], n);
1257                         rxq->rq_pi += n;
1258                         rcvd_pkt += n;
1259                 }
1260         }
1261         rte_wmb();
1262         *rxq->cq_db = rte_cpu_to_be_32(rxq->cq_ci);
1263         return rcvd_pkt;
1264 }
1265
1266 /**
1267  * DPDK callback for vectorized RX.
1268  *
1269  * @param dpdk_rxq
1270  *   Generic pointer to RX queue structure.
1271  * @param[out] pkts
1272  *   Array to store received packets.
1273  * @param pkts_n
1274  *   Maximum number of packets in array.
1275  *
1276  * @return
1277  *   Number of packets successfully received (<= pkts_n).
1278  */
1279 uint16_t
1280 mlx5_rx_burst_vec(void *dpdk_rxq, struct rte_mbuf **pkts, uint16_t pkts_n)
1281 {
1282         struct rxq *rxq = dpdk_rxq;
1283         uint16_t nb_rx;
1284
1285         nb_rx = rxq_burst_v(rxq, pkts, pkts_n);
1286         if (unlikely(rxq->pending_err))
1287                 nb_rx = rxq_handle_pending_error(rxq, pkts, nb_rx);
1288         return nb_rx;
1289 }
1290
1291 /**
1292  * Check Tx queue flags are set for raw vectorized Tx.
1293  *
1294  * @param priv
1295  *   Pointer to private structure.
1296  *
1297  * @return
1298  *   1 if supported, negative errno value if not.
1299  */
1300 int __attribute__((cold))
1301 priv_check_raw_vec_tx_support(struct priv *priv)
1302 {
1303         uint16_t i;
1304
1305         /* All the configured queues should support. */
1306         for (i = 0; i < priv->txqs_n; ++i) {
1307                 struct txq *txq = (*priv->txqs)[i];
1308
1309                 if (!(txq->flags & ETH_TXQ_FLAGS_NOMULTSEGS) ||
1310                     !(txq->flags & ETH_TXQ_FLAGS_NOOFFLOADS))
1311                         break;
1312         }
1313         if (i != priv->txqs_n)
1314                 return -ENOTSUP;
1315         return 1;
1316 }
1317
1318 /**
1319  * Check a device can support vectorized TX.
1320  *
1321  * @param priv
1322  *   Pointer to private structure.
1323  *
1324  * @return
1325  *   1 if supported, negative errno value if not.
1326  */
1327 int __attribute__((cold))
1328 priv_check_vec_tx_support(struct priv *priv)
1329 {
1330         if (!priv->tx_vec_en ||
1331             priv->txqs_n > MLX5_VPMD_MIN_TXQS ||
1332             priv->mps != MLX5_MPW_ENHANCED ||
1333             priv->tso)
1334                 return -ENOTSUP;
1335         return 1;
1336 }
1337
1338 /**
1339  * Check a RX queue can support vectorized RX.
1340  *
1341  * @param rxq
1342  *   Pointer to RX queue.
1343  *
1344  * @return
1345  *   1 if supported, negative errno value if not.
1346  */
1347 int __attribute__((cold))
1348 rxq_check_vec_support(struct rxq *rxq)
1349 {
1350         struct rxq_ctrl *ctrl = container_of(rxq, struct rxq_ctrl, rxq);
1351
1352         if (!ctrl->priv->rx_vec_en || rxq->sges_n != 0)
1353                 return -ENOTSUP;
1354         return 1;
1355 }
1356
1357 /**
1358  * Check a device can support vectorized RX.
1359  *
1360  * @param priv
1361  *   Pointer to private structure.
1362  *
1363  * @return
1364  *   1 if supported, negative errno value if not.
1365  */
1366 int __attribute__((cold))
1367 priv_check_vec_rx_support(struct priv *priv)
1368 {
1369         uint16_t i;
1370
1371         if (!priv->rx_vec_en)
1372                 return -ENOTSUP;
1373         /* All the configured queues should support. */
1374         for (i = 0; i < priv->rxqs_n; ++i) {
1375                 struct rxq *rxq = (*priv->rxqs)[i];
1376
1377                 if (rxq_check_vec_support(rxq) < 0)
1378                         break;
1379         }
1380         if (i != priv->rxqs_n)
1381                 return -ENOTSUP;
1382         return 1;
1383 }