drivers/net/mrvl/mrvl_ethdev.h

   1 /*-
   2  *   BSD LICENSE
   3  *
   4  *   Copyright(c) 2017 Semihalf. All rights reserved.
   5  *
   6  *   Redistribution and use in source and binary forms, with or without
   7  *   modification, are permitted provided that the following conditions
   8  *   are met:
   9  *
  10  *     * Redistributions of source code must retain the above copyright
  11  *       notice, this list of conditions and the following disclaimer.
  12  *     * Redistributions in binary form must reproduce the above copyright
  13  *       notice, this list of conditions and the following disclaimer in
  14  *       the documentation and/or other materials provided with the
  15  *       distribution.
  16  *     * Neither the name of Semihalf nor the names of its
  17  *       contributors may be used to endorse or promote products derived
  18  *       from this software without specific prior written permission.
  19  *
  20  *   THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  21  *   "AS IS" AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  22  *   LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR
  23  *   A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT
  24  *   OWNER OR CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL,
  25  *   SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT
  26  *   LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE,
  27  *   DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY
  28  *   THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  29  *   (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE
  30  *   OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  31  */
  32
  33 #ifndef _MRVL_ETHDEV_H_
  34 #define _MRVL_ETHDEV_H_
  35
  36 #include <drivers/mv_pp2_cls.h>
  37 #include <drivers/mv_pp2_ppio.h>
  38
  39 /** Maximum number of rx queues per port */
  40 #define MRVL_PP2_RXQ_MAX 32
  41
  42 /** Maximum number of tx queues per port */
  43 #define MRVL_PP2_TXQ_MAX 8
  44
  45 /** Minimum number of descriptors in tx queue */
  46 #define MRVL_PP2_TXD_MIN 16
  47
  48 /** Maximum number of descriptors in tx queue */
  49 #define MRVL_PP2_TXD_MAX 2048
  50
  51 /** Tx queue descriptors alignment */
  52 #define MRVL_PP2_TXD_ALIGN 16
  53
  54 /** Minimum number of descriptors in rx queue */
  55 #define MRVL_PP2_RXD_MIN 16
  56
  57 /** Maximum number of descriptors in rx queue */
  58 #define MRVL_PP2_RXD_MAX 2048
  59
  60 /** Rx queue descriptors alignment */
  61 #define MRVL_PP2_RXD_ALIGN 16
  62
  63 /** Maximum number of descriptors in tx aggregated queue */
  64 #define MRVL_PP2_AGGR_TXQD_MAX 2048
  65
  66 /** Maximum number of Traffic Classes. */
  67 #define MRVL_PP2_TC_MAX 8
  68
  69 /** Packet offset inside RX buffer. */
  70 #define MRVL_PKT_OFFS 64
  71
  72 struct mrvl_priv {
  73         /* Hot fields, used in fast path. */
  74         struct pp2_bpool *bpool;  /**< BPool pointer */
  75         struct pp2_ppio *ppio;    /**< Port handler pointer */
  76         uint16_t bpool_max_size;  /**< BPool maximum size */
  77         uint16_t bpool_min_size;  /**< BPool minimum size  */
  78         uint16_t bpool_init_size; /**< Configured BPool size  */
  79
  80         /** Mapping for DPDK rx queue->(TC, MRVL relative inq) */
  81         struct {
  82                 uint8_t tc;  /**< Traffic Class */
  83                 uint8_t inq; /**< Relative in-queue number */
  84         } rxq_map[MRVL_PP2_RXQ_MAX] __rte_cache_aligned;
  85
  86         /* Configuration data, used sporadically. */
  87         uint8_t pp_id;
  88         uint8_t ppio_id;
  89         uint8_t bpool_bit;
  90
  91         struct pp2_ppio_params ppio_params;
  92         struct pp2_cls_qos_tbl_params qos_tbl_params;
  93         struct pp2_cls_tbl *qos_tbl;
  94         uint16_t nb_rx_queues;
  95 };
  96
  97 /** Number of ports configured. */
  98 extern int mrvl_ports_nb;
  99
 100 #endif /* _MRVL_ETHDEV_H_ */