drivers/net/nfp/nfp_net.c

   1 /*
   2  * Copyright (c) 2014, 2015 Netronome Systems, Inc.
   3  * All rights reserved.
   4  *
   5  * Small portions derived from code Copyright(c) 2010-2015 Intel Corporation.
   6  *
   7  * Redistribution and use in source and binary forms, with or without
   8  * modification, are permitted provided that the following conditions are met:
   9  *
  10  * 1. Redistributions of source code must retain the above copyright notice,
  11  *  this list of conditions and the following disclaimer.
  12  *
  13  * 2. Redistributions in binary form must reproduce the above copyright
  14  *  notice, this list of conditions and the following disclaimer in the
  15  *  documentation and/or other materials provided with the distribution
  16  *
  17  * 3. Neither the name of the copyright holder nor the names of its
  18  *  contributors may be used to endorse or promote products derived from this
  19  *  software without specific prior written permission.
  20  *
  21  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE
  25  * LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR
  26  * CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  27  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  28  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN
  29  * CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  30  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE
  31  * POSSIBILITY OF SUCH DAMAGE.
  32  */
  33
  34 /*
  35  * vim:shiftwidth=8:noexpandtab
  36  *
  37  * @file dpdk/pmd/nfp_net.c
  38  *
  39  * Netronome vNIC DPDK Poll-Mode Driver: Main entry point
  40  */
  41
  42 #include <math.h>
  43
  44 #include <rte_byteorder.h>
  45 #include <rte_common.h>
  46 #include <rte_log.h>
  47 #include <rte_debug.h>
  48 #include <rte_ethdev.h>
  49 #include <rte_dev.h>
  50 #include <rte_ether.h>
  51 #include <rte_malloc.h>
  52 #include <rte_memzone.h>
  53 #include <rte_mempool.h>
  54 #include <rte_version.h>
  55 #include <rte_string_fns.h>
  56 #include <rte_alarm.h>
  57 #include <rte_spinlock.h>
  58
  59 #include "nfp_net_pmd.h"
  60 #include "nfp_net_logs.h"
  61 #include "nfp_net_ctrl.h"
  62
  63 /* Prototypes */
  64 static void nfp_net_close(struct rte_eth_dev *dev);
  65 static int nfp_net_configure(struct rte_eth_dev *dev);
  66 static void nfp_net_dev_interrupt_handler(struct rte_intr_handle *handle,
  67                                           void *param);
  68 static void nfp_net_dev_interrupt_delayed_handler(void *param);
  69 static int nfp_net_dev_mtu_set(struct rte_eth_dev *dev, uint16_t mtu);
  70 static void nfp_net_infos_get(struct rte_eth_dev *dev,
  71                               struct rte_eth_dev_info *dev_info);
  72 static int nfp_net_init(struct rte_eth_dev *eth_dev);
  73 static int nfp_net_link_update(struct rte_eth_dev *dev, int wait_to_complete);
  74 static void nfp_net_promisc_enable(struct rte_eth_dev *dev);
  75 static void nfp_net_promisc_disable(struct rte_eth_dev *dev);
  76 static int nfp_net_rx_fill_freelist(struct nfp_net_rxq *rxq);
  77 static uint32_t nfp_net_rx_queue_count(struct rte_eth_dev *dev,
  78                                        uint16_t queue_idx);
  79 static uint16_t nfp_net_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
  80                                   uint16_t nb_pkts);
  81 static void nfp_net_rx_queue_release(void *rxq);
  82 static int nfp_net_rx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
  83                                   uint16_t nb_desc, unsigned int socket_id,
  84                                   const struct rte_eth_rxconf *rx_conf,
  85                                   struct rte_mempool *mp);
  86 static int nfp_net_tx_free_bufs(struct nfp_net_txq *txq);
  87 static void nfp_net_tx_queue_release(void *txq);
  88 static int nfp_net_tx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
  89                                   uint16_t nb_desc, unsigned int socket_id,
  90                                   const struct rte_eth_txconf *tx_conf);
  91 static int nfp_net_start(struct rte_eth_dev *dev);
  92 static void nfp_net_stats_get(struct rte_eth_dev *dev,
  93                               struct rte_eth_stats *stats);
  94 static void nfp_net_stats_reset(struct rte_eth_dev *dev);
  95 static void nfp_net_stop(struct rte_eth_dev *dev);
  96 static uint16_t nfp_net_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
  97                                   uint16_t nb_pkts);
  98
  99 /*
 100  * The offset of the queue controller queues in the PCIe Target. These
 101  * happen to be at the same offset on the NFP6000 and the NFP3200 so
 102  * we use a single macro here.
 103  */
 104 #define NFP_PCIE_QUEUE(_q)      (0x80000 + (0x800 * ((_q) & 0xff)))
 105
 106 /* Maximum value which can be added to a queue with one transaction */
 107 #define NFP_QCP_MAX_ADD 0x7f
 108
 109 #define RTE_MBUF_DMA_ADDR_DEFAULT(mb) \
 110         (uint64_t)((mb)->buf_physaddr + RTE_PKTMBUF_HEADROOM)
 111
 112 /* nfp_qcp_ptr - Read or Write Pointer of a queue */
 113 enum nfp_qcp_ptr {
 114         NFP_QCP_READ_PTR = 0,
 115         NFP_QCP_WRITE_PTR
 116 };
 117
 118 /*
 119  * nfp_qcp_ptr_add - Add the value to the selected pointer of a queue
 120  * @q: Base address for queue structure
 121  * @ptr: Add to the Read or Write pointer
 122  * @val: Value to add to the queue pointer
 123  *
 124  * If @val is greater than @NFP_QCP_MAX_ADD multiple writes are performed.
 125  */
 126 static inline void
 127 nfp_qcp_ptr_add(uint8_t *q, enum nfp_qcp_ptr ptr, uint32_t val)
 128 {
 129         uint32_t off;
 130
 131         if (ptr == NFP_QCP_READ_PTR)
 132                 off = NFP_QCP_QUEUE_ADD_RPTR;
 133         else
 134                 off = NFP_QCP_QUEUE_ADD_WPTR;
 135
 136         while (val > NFP_QCP_MAX_ADD) {
 137                 nn_writel(rte_cpu_to_le_32(NFP_QCP_MAX_ADD), q + off);
 138                 val -= NFP_QCP_MAX_ADD;
 139         }
 140
 141         nn_writel(rte_cpu_to_le_32(val), q + off);
 142 }
 143
 144 /*
 145  * nfp_qcp_read - Read the current Read/Write pointer value for a queue
 146  * @q:  Base address for queue structure
 147  * @ptr: Read or Write pointer
 148  */
 149 static inline uint32_t
 150 nfp_qcp_read(uint8_t *q, enum nfp_qcp_ptr ptr)
 151 {
 152         uint32_t off;
 153         uint32_t val;
 154
 155         if (ptr == NFP_QCP_READ_PTR)
 156                 off = NFP_QCP_QUEUE_STS_LO;
 157         else
 158                 off = NFP_QCP_QUEUE_STS_HI;
 159
 160         val = rte_cpu_to_le_32(nn_readl(q + off));
 161
 162         if (ptr == NFP_QCP_READ_PTR)
 163                 return val & NFP_QCP_QUEUE_STS_LO_READPTR_mask;
 164         else
 165                 return val & NFP_QCP_QUEUE_STS_HI_WRITEPTR_mask;
 166 }
 167
 168 /*
 169  * Functions to read/write from/to Config BAR
 170  * Performs any endian conversion necessary.
 171  */
 172 static inline uint8_t
 173 nn_cfg_readb(struct nfp_net_hw *hw, int off)
 174 {
 175         return nn_readb(hw->ctrl_bar + off);
 176 }
 177
 178 static inline void
 179 nn_cfg_writeb(struct nfp_net_hw *hw, int off, uint8_t val)
 180 {
 181         nn_writeb(val, hw->ctrl_bar + off);
 182 }
 183
 184 static inline uint32_t
 185 nn_cfg_readl(struct nfp_net_hw *hw, int off)
 186 {
 187         return rte_le_to_cpu_32(nn_readl(hw->ctrl_bar + off));
 188 }
 189
 190 static inline void
 191 nn_cfg_writel(struct nfp_net_hw *hw, int off, uint32_t val)
 192 {
 193         nn_writel(rte_cpu_to_le_32(val), hw->ctrl_bar + off);
 194 }
 195
 196 static inline uint64_t
 197 nn_cfg_readq(struct nfp_net_hw *hw, int off)
 198 {
 199         return rte_le_to_cpu_64(nn_readq(hw->ctrl_bar + off));
 200 }
 201
 202 static inline void
 203 nn_cfg_writeq(struct nfp_net_hw *hw, int off, uint64_t val)
 204 {
 205         nn_writeq(rte_cpu_to_le_64(val), hw->ctrl_bar + off);
 206 }
 207
 208 /* Creating memzone for hardware rings. */
 209 static const struct rte_memzone *
 210 ring_dma_zone_reserve(struct rte_eth_dev *dev, const char *ring_name,
 211                       uint16_t queue_id, uint32_t ring_size, int socket_id)
 212 {
 213         char z_name[RTE_MEMZONE_NAMESIZE];
 214         const struct rte_memzone *mz;
 215
 216         snprintf(z_name, sizeof(z_name), "%s_%s_%d_%d",
 217                  dev->driver->pci_drv.driver.name,
 218                  ring_name, dev->data->port_id, queue_id);
 219
 220         mz = rte_memzone_lookup(z_name);
 221         if (mz)
 222                 return mz;
 223
 224         return rte_memzone_reserve_aligned(z_name, ring_size, socket_id, 0,
 225                                            NFP_MEMZONE_ALIGN);
 226 }
 227
 228 /*
 229  * Atomically reads link status information from global structure rte_eth_dev.
 230  *
 231  * @param dev
 232  *   - Pointer to the structure rte_eth_dev to read from.
 233  *   - Pointer to the buffer to be saved with the link status.
 234  *
 235  * @return
 236  *   - On success, zero.
 237  *   - On failure, negative value.
 238  */
 239 static inline int
 240 nfp_net_dev_atomic_read_link_status(struct rte_eth_dev *dev,
 241                                     struct rte_eth_link *link)
 242 {
 243         struct rte_eth_link *dst = link;
 244         struct rte_eth_link *src = &dev->data->dev_link;
 245
 246         if (rte_atomic64_cmpset((uint64_t *)dst, *(uint64_t *)dst,
 247                                 *(uint64_t *)src) == 0)
 248                 return -1;
 249
 250         return 0;
 251 }
 252
 253 /*
 254  * Atomically writes the link status information into global
 255  * structure rte_eth_dev.
 256  *
 257  * @param dev
 258  *   - Pointer to the structure rte_eth_dev to read from.
 259  *   - Pointer to the buffer to be saved with the link status.
 260  *
 261  * @return
 262  *   - On success, zero.
 263  *   - On failure, negative value.
 264  */
 265 static inline int
 266 nfp_net_dev_atomic_write_link_status(struct rte_eth_dev *dev,
 267                                      struct rte_eth_link *link)
 268 {
 269         struct rte_eth_link *dst = &dev->data->dev_link;
 270         struct rte_eth_link *src = link;
 271
 272         if (rte_atomic64_cmpset((uint64_t *)dst, *(uint64_t *)dst,
 273                                 *(uint64_t *)src) == 0)
 274                 return -1;
 275
 276         return 0;
 277 }
 278
 279 static void
 280 nfp_net_rx_queue_release_mbufs(struct nfp_net_rxq *rxq)
 281 {
 282         unsigned i;
 283
 284         if (rxq->rxbufs == NULL)
 285                 return;
 286
 287         for (i = 0; i < rxq->rx_count; i++) {
 288                 if (rxq->rxbufs[i].mbuf) {
 289                         rte_pktmbuf_free_seg(rxq->rxbufs[i].mbuf);
 290                         rxq->rxbufs[i].mbuf = NULL;
 291                 }
 292         }
 293 }
 294
 295 static void
 296 nfp_net_rx_queue_release(void *rx_queue)
 297 {
 298         struct nfp_net_rxq *rxq = rx_queue;
 299
 300         if (rxq) {
 301                 nfp_net_rx_queue_release_mbufs(rxq);
 302                 rte_free(rxq->rxbufs);
 303                 rte_free(rxq);
 304         }
 305 }
 306
 307 static void
 308 nfp_net_reset_rx_queue(struct nfp_net_rxq *rxq)
 309 {
 310         nfp_net_rx_queue_release_mbufs(rxq);
 311         rxq->rd_p = 0;
 312         rxq->nb_rx_hold = 0;
 313 }
 314
 315 static void
 316 nfp_net_tx_queue_release_mbufs(struct nfp_net_txq *txq)
 317 {
 318         unsigned i;
 319
 320         if (txq->txbufs == NULL)
 321                 return;
 322
 323         for (i = 0; i < txq->tx_count; i++) {
 324                 if (txq->txbufs[i].mbuf) {
 325                         rte_pktmbuf_free(txq->txbufs[i].mbuf);
 326                         txq->txbufs[i].mbuf = NULL;
 327                 }
 328         }
 329 }
 330
 331 static void
 332 nfp_net_tx_queue_release(void *tx_queue)
 333 {
 334         struct nfp_net_txq *txq = tx_queue;
 335
 336         if (txq) {
 337                 nfp_net_tx_queue_release_mbufs(txq);
 338                 rte_free(txq->txbufs);
 339                 rte_free(txq);
 340         }
 341 }
 342
 343 static void
 344 nfp_net_reset_tx_queue(struct nfp_net_txq *txq)
 345 {
 346         nfp_net_tx_queue_release_mbufs(txq);
 347         txq->wr_p = 0;
 348         txq->rd_p = 0;
 349 }
 350
 351 static int
 352 __nfp_net_reconfig(struct nfp_net_hw *hw, uint32_t update)
 353 {
 354         int cnt;
 355         uint32_t new;
 356         struct timespec wait;
 357
 358         PMD_DRV_LOG(DEBUG, "Writing to the configuration queue (%p)...\n",
 359                     hw->qcp_cfg);
 360
 361         if (hw->qcp_cfg == NULL)
 362                 rte_panic("Bad configuration queue pointer\n");
 363
 364         nfp_qcp_ptr_add(hw->qcp_cfg, NFP_QCP_WRITE_PTR, 1);
 365
 366         wait.tv_sec = 0;
 367         wait.tv_nsec = 1000000;
 368
 369         PMD_DRV_LOG(DEBUG, "Polling for update ack...\n");
 370
 371         /* Poll update field, waiting for NFP to ack the config */
 372         for (cnt = 0; ; cnt++) {
 373                 new = nn_cfg_readl(hw, NFP_NET_CFG_UPDATE);
 374                 if (new == 0)
 375                         break;
 376                 if (new & NFP_NET_CFG_UPDATE_ERR) {
 377                         PMD_INIT_LOG(ERR, "Reconfig error: 0x%08x\n", new);
 378                         return -1;
 379                 }
 380                 if (cnt >= NFP_NET_POLL_TIMEOUT) {
 381                         PMD_INIT_LOG(ERR, "Reconfig timeout for 0x%08x after"
 382                                           " %dms\n", update, cnt);
 383                         rte_panic("Exiting\n");
 384                 }
 385                 nanosleep(&wait, 0); /* waiting for a 1ms */
 386         }
 387         PMD_DRV_LOG(DEBUG, "Ack DONE\n");
 388         return 0;
 389 }
 390
 391 /*
 392  * Reconfigure the NIC
 393  * @nn:    device to reconfigure
 394  * @ctrl:    The value for the ctrl field in the BAR config
 395  * @update:  The value for the update field in the BAR config
 396  *
 397  * Write the update word to the BAR and ping the reconfig queue. Then poll
 398  * until the firmware has acknowledged the update by zeroing the update word.
 399  */
 400 static int
 401 nfp_net_reconfig(struct nfp_net_hw *hw, uint32_t ctrl, uint32_t update)
 402 {
 403         uint32_t err;
 404
 405         PMD_DRV_LOG(DEBUG, "nfp_net_reconfig: ctrl=%08x update=%08x\n",
 406                     ctrl, update);
 407
 408         rte_spinlock_lock(&hw->reconfig_lock);
 409
 410         nn_cfg_writel(hw, NFP_NET_CFG_CTRL, ctrl);
 411         nn_cfg_writel(hw, NFP_NET_CFG_UPDATE, update);
 412
 413         rte_wmb();
 414
 415         err = __nfp_net_reconfig(hw, update);
 416
 417         rte_spinlock_unlock(&hw->reconfig_lock);
 418
 419         if (!err)
 420                 return 0;
 421
 422         /*
 423          * Reconfig errors imply situations where they can be handled.
 424          * Otherwise, rte_panic is called inside __nfp_net_reconfig
 425          */
 426         PMD_INIT_LOG(ERR, "Error nfp_net reconfig for ctrl: %x update: %x\n",
 427                      ctrl, update);
 428         return -EIO;
 429 }
 430
 431 /*
 432  * Configure an Ethernet device. This function must be invoked first
 433  * before any other function in the Ethernet API. This function can
 434  * also be re-invoked when a device is in the stopped state.
 435  */
 436 static int
 437 nfp_net_configure(struct rte_eth_dev *dev)
 438 {
 439         struct rte_eth_conf *dev_conf;
 440         struct rte_eth_rxmode *rxmode;
 441         struct rte_eth_txmode *txmode;
 442         uint32_t new_ctrl = 0;
 443         uint32_t update = 0;
 444         struct nfp_net_hw *hw;
 445
 446         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 447
 448         /*
 449          * A DPDK app sends info about how many queues to use and how
 450          * those queues need to be configured. This is used by the
 451          * DPDK core and it makes sure no more queues than those
 452          * advertised by the driver are requested. This function is
 453          * called after that internal process
 454          */
 455
 456         PMD_INIT_LOG(DEBUG, "Configure\n");
 457
 458         dev_conf = &dev->data->dev_conf;
 459         rxmode = &dev_conf->rxmode;
 460         txmode = &dev_conf->txmode;
 461
 462         /* Checking TX mode */
 463         if (txmode->mq_mode) {
 464                 PMD_INIT_LOG(INFO, "TX mq_mode DCB and VMDq not supported\n");
 465                 return -EINVAL;
 466         }
 467
 468         /* Checking RX mode */
 469         if (rxmode->mq_mode & ETH_MQ_RX_RSS) {
 470                 if (hw->cap & NFP_NET_CFG_CTRL_RSS) {
 471                         update = NFP_NET_CFG_UPDATE_RSS;
 472                         new_ctrl = NFP_NET_CFG_CTRL_RSS;
 473                 } else {
 474                         PMD_INIT_LOG(INFO, "RSS not supported\n");
 475                         return -EINVAL;
 476                 }
 477         }
 478
 479         if (rxmode->split_hdr_size) {
 480                 PMD_INIT_LOG(INFO, "rxmode does not support split header\n");
 481                 return -EINVAL;
 482         }
 483
 484         if (rxmode->hw_ip_checksum) {
 485                 if (hw->cap & NFP_NET_CFG_CTRL_RXCSUM) {
 486                         new_ctrl |= NFP_NET_CFG_CTRL_RXCSUM;
 487                 } else {
 488                         PMD_INIT_LOG(INFO, "RXCSUM not supported\n");
 489                         return -EINVAL;
 490                 }
 491         }
 492
 493         if (rxmode->hw_vlan_filter) {
 494                 PMD_INIT_LOG(INFO, "VLAN filter not supported\n");
 495                 return -EINVAL;
 496         }
 497
 498         if (rxmode->hw_vlan_strip) {
 499                 if (hw->cap & NFP_NET_CFG_CTRL_RXVLAN) {
 500                         new_ctrl |= NFP_NET_CFG_CTRL_RXVLAN;
 501                 } else {
 502                         PMD_INIT_LOG(INFO, "hw vlan strip not supported\n");
 503                         return -EINVAL;
 504                 }
 505         }
 506
 507         if (rxmode->hw_vlan_extend) {
 508                 PMD_INIT_LOG(INFO, "VLAN extended not supported\n");
 509                 return -EINVAL;
 510         }
 511
 512         /* Supporting VLAN insertion by default */
 513         if (hw->cap & NFP_NET_CFG_CTRL_TXVLAN)
 514                 new_ctrl |= NFP_NET_CFG_CTRL_TXVLAN;
 515
 516         if (rxmode->jumbo_frame)
 517                 /* this is handled in rte_eth_dev_configure */
 518
 519         if (rxmode->hw_strip_crc) {
 520                 PMD_INIT_LOG(INFO, "strip CRC not supported\n");
 521                 return -EINVAL;
 522         }
 523
 524         if (rxmode->enable_scatter) {
 525                 PMD_INIT_LOG(INFO, "Scatter not supported\n");
 526                 return -EINVAL;
 527         }
 528
 529         if (!new_ctrl)
 530                 return 0;
 531
 532         update |= NFP_NET_CFG_UPDATE_GEN;
 533
 534         nn_cfg_writel(hw, NFP_NET_CFG_CTRL, new_ctrl);
 535         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 536                 return -EIO;
 537
 538         hw->ctrl = new_ctrl;
 539
 540         return 0;
 541 }
 542
 543 static void
 544 nfp_net_enable_queues(struct rte_eth_dev *dev)
 545 {
 546         struct nfp_net_hw *hw;
 547         uint64_t enabled_queues = 0;
 548         int i;
 549
 550         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 551
 552         /* Enabling the required TX queues in the device */
 553         for (i = 0; i < dev->data->nb_tx_queues; i++)
 554                 enabled_queues |= (1 << i);
 555
 556         nn_cfg_writeq(hw, NFP_NET_CFG_TXRS_ENABLE, enabled_queues);
 557
 558         enabled_queues = 0;
 559
 560         /* Enabling the required RX queues in the device */
 561         for (i = 0; i < dev->data->nb_rx_queues; i++)
 562                 enabled_queues |= (1 << i);
 563
 564         nn_cfg_writeq(hw, NFP_NET_CFG_RXRS_ENABLE, enabled_queues);
 565 }
 566
 567 static void
 568 nfp_net_disable_queues(struct rte_eth_dev *dev)
 569 {
 570         struct nfp_net_hw *hw;
 571         uint32_t new_ctrl, update = 0;
 572
 573         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 574
 575         nn_cfg_writeq(hw, NFP_NET_CFG_TXRS_ENABLE, 0);
 576         nn_cfg_writeq(hw, NFP_NET_CFG_RXRS_ENABLE, 0);
 577
 578         new_ctrl = hw->ctrl & ~NFP_NET_CFG_CTRL_ENABLE;
 579         update = NFP_NET_CFG_UPDATE_GEN | NFP_NET_CFG_UPDATE_RING |
 580                  NFP_NET_CFG_UPDATE_MSIX;
 581
 582         if (hw->cap & NFP_NET_CFG_CTRL_RINGCFG)
 583                 new_ctrl &= ~NFP_NET_CFG_CTRL_RINGCFG;
 584
 585         /* If an error when reconfig we avoid to change hw state */
 586         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 587                 return;
 588
 589         hw->ctrl = new_ctrl;
 590 }
 591
 592 static int
 593 nfp_net_rx_freelist_setup(struct rte_eth_dev *dev)
 594 {
 595         int i;
 596
 597         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 598                 if (nfp_net_rx_fill_freelist(dev->data->rx_queues[i]) < 0)
 599                         return -1;
 600         }
 601         return 0;
 602 }
 603
 604 static void
 605 nfp_net_params_setup(struct nfp_net_hw *hw)
 606 {
 607         nn_cfg_writel(hw, NFP_NET_CFG_MTU, hw->mtu);
 608         nn_cfg_writel(hw, NFP_NET_CFG_FLBUFSZ, hw->flbufsz);
 609 }
 610
 611 static void
 612 nfp_net_cfg_queue_setup(struct nfp_net_hw *hw)
 613 {
 614         hw->qcp_cfg = hw->tx_bar + NFP_QCP_QUEUE_ADDR_SZ;
 615 }
 616
 617 static void nfp_net_read_mac(struct nfp_net_hw *hw)
 618 {
 619         uint32_t tmp;
 620
 621         tmp = rte_be_to_cpu_32(nn_cfg_readl(hw, NFP_NET_CFG_MACADDR));
 622         memcpy(&hw->mac_addr[0], &tmp, sizeof(struct ether_addr));
 623
 624         tmp = rte_be_to_cpu_32(nn_cfg_readl(hw, NFP_NET_CFG_MACADDR + 4));
 625         memcpy(&hw->mac_addr[4], &tmp, 2);
 626 }
 627
 628 static int
 629 nfp_net_start(struct rte_eth_dev *dev)
 630 {
 631         uint32_t new_ctrl, update = 0;
 632         struct nfp_net_hw *hw;
 633         int ret;
 634
 635         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 636
 637         PMD_INIT_LOG(DEBUG, "Start\n");
 638
 639         /* Disabling queues just in case... */
 640         nfp_net_disable_queues(dev);
 641
 642         /* Writing configuration parameters in the device */
 643         nfp_net_params_setup(hw);
 644
 645         /* Enabling the required queues in the device */
 646         nfp_net_enable_queues(dev);
 647
 648         /* Enable device */
 649         new_ctrl = hw->ctrl | NFP_NET_CFG_CTRL_ENABLE | NFP_NET_CFG_UPDATE_MSIX;
 650         update = NFP_NET_CFG_UPDATE_GEN | NFP_NET_CFG_UPDATE_RING;
 651
 652         if (hw->cap & NFP_NET_CFG_CTRL_RINGCFG)
 653                 new_ctrl |= NFP_NET_CFG_CTRL_RINGCFG;
 654
 655         nn_cfg_writel(hw, NFP_NET_CFG_CTRL, new_ctrl);
 656         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 657                 return -EIO;
 658
 659         /*
 660          * Allocating rte mbuffs for configured rx queues.
 661          * This requires queues being enabled before
 662          */
 663         if (nfp_net_rx_freelist_setup(dev) < 0) {
 664                 ret = -ENOMEM;
 665                 goto error;
 666         }
 667
 668         hw->ctrl = new_ctrl;
 669
 670         return 0;
 671
 672 error:
 673         /*
 674          * An error returned by this function should mean the app
 675          * exiting and then the system releasing all the memory
 676          * allocated even memory coming from hugepages.
 677          *
 678          * The device could be enabled at this point with some queues
 679          * ready for getting packets. This is true if the call to
 680          * nfp_net_rx_freelist_setup() succeeds for some queues but
 681          * fails for subsequent queues.
 682          *
 683          * This should make the app exiting but better if we tell the
 684          * device first.
 685          */
 686         nfp_net_disable_queues(dev);
 687
 688         return ret;
 689 }
 690
 691 /* Stop device: disable rx and tx functions to allow for reconfiguring. */
 692 static void
 693 nfp_net_stop(struct rte_eth_dev *dev)
 694 {
 695         int i;
 696
 697         PMD_INIT_LOG(DEBUG, "Stop\n");
 698
 699         nfp_net_disable_queues(dev);
 700
 701         /* Clear queues */
 702         for (i = 0; i < dev->data->nb_tx_queues; i++) {
 703                 nfp_net_reset_tx_queue(
 704                         (struct nfp_net_txq *)dev->data->tx_queues[i]);
 705         }
 706
 707         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 708                 nfp_net_reset_rx_queue(
 709                         (struct nfp_net_rxq *)dev->data->rx_queues[i]);
 710         }
 711 }
 712
 713 /* Reset and stop device. The device can not be restarted. */
 714 static void
 715 nfp_net_close(struct rte_eth_dev *dev)
 716 {
 717         struct nfp_net_hw *hw;
 718         struct rte_pci_device *pci_dev;
 719
 720         PMD_INIT_LOG(DEBUG, "Close\n");
 721
 722         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 723         pci_dev = RTE_DEV_TO_PCI(dev->device);
 724
 725         /*
 726          * We assume that the DPDK application is stopping all the
 727          * threads/queues before calling the device close function.
 728          */
 729
 730         nfp_net_stop(dev);
 731
 732         rte_intr_disable(&pci_dev->intr_handle);
 733         nn_cfg_writeb(hw, NFP_NET_CFG_LSC, 0xff);
 734
 735         /* unregister callback func from eal lib */
 736         rte_intr_callback_unregister(&pci_dev->intr_handle,
 737                                      nfp_net_dev_interrupt_handler,
 738                                      (void *)dev);
 739
 740         /*
 741          * The ixgbe PMD driver disables the pcie master on the
 742          * device. The i40e does not...
 743          */
 744 }
 745
 746 static void
 747 nfp_net_promisc_enable(struct rte_eth_dev *dev)
 748 {
 749         uint32_t new_ctrl, update = 0;
 750         struct nfp_net_hw *hw;
 751
 752         PMD_DRV_LOG(DEBUG, "Promiscuous mode enable\n");
 753
 754         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 755
 756         if (!(hw->cap & NFP_NET_CFG_CTRL_PROMISC)) {
 757                 PMD_INIT_LOG(INFO, "Promiscuous mode not supported\n");
 758                 return;
 759         }
 760
 761         if (hw->ctrl & NFP_NET_CFG_CTRL_PROMISC) {
 762                 PMD_DRV_LOG(INFO, "Promiscuous mode already enabled\n");
 763                 return;
 764         }
 765
 766         new_ctrl = hw->ctrl | NFP_NET_CFG_CTRL_PROMISC;
 767         update = NFP_NET_CFG_UPDATE_GEN;
 768
 769         /*
 770          * DPDK sets promiscuous mode on just after this call assuming
 771          * it can not fail ...
 772          */
 773         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 774                 return;
 775
 776         hw->ctrl = new_ctrl;
 777 }
 778
 779 static void
 780 nfp_net_promisc_disable(struct rte_eth_dev *dev)
 781 {
 782         uint32_t new_ctrl, update = 0;
 783         struct nfp_net_hw *hw;
 784
 785         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 786
 787         if ((hw->ctrl & NFP_NET_CFG_CTRL_PROMISC) == 0) {
 788                 PMD_DRV_LOG(INFO, "Promiscuous mode already disabled\n");
 789                 return;
 790         }
 791
 792         new_ctrl = hw->ctrl & ~NFP_NET_CFG_CTRL_PROMISC;
 793         update = NFP_NET_CFG_UPDATE_GEN;
 794
 795         /*
 796          * DPDK sets promiscuous mode off just before this call
 797          * assuming it can not fail ...
 798          */
 799         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
 800                 return;
 801
 802         hw->ctrl = new_ctrl;
 803 }
 804
 805 /*
 806  * return 0 means link status changed, -1 means not changed
 807  *
 808  * Wait to complete is needed as it can take up to 9 seconds to get the Link
 809  * status.
 810  */
 811 static int
 812 nfp_net_link_update(struct rte_eth_dev *dev, __rte_unused int wait_to_complete)
 813 {
 814         struct nfp_net_hw *hw;
 815         struct rte_eth_link link, old;
 816         uint32_t nn_link_status;
 817
 818         static const uint32_t ls_to_ethtool[] = {
 819                 [NFP_NET_CFG_STS_LINK_RATE_UNSUPPORTED] = ETH_SPEED_NUM_NONE,
 820                 [NFP_NET_CFG_STS_LINK_RATE_UNKNOWN]     = ETH_SPEED_NUM_NONE,
 821                 [NFP_NET_CFG_STS_LINK_RATE_1G]          = ETH_SPEED_NUM_1G,
 822                 [NFP_NET_CFG_STS_LINK_RATE_10G]         = ETH_SPEED_NUM_10G,
 823                 [NFP_NET_CFG_STS_LINK_RATE_25G]         = ETH_SPEED_NUM_25G,
 824                 [NFP_NET_CFG_STS_LINK_RATE_40G]         = ETH_SPEED_NUM_40G,
 825                 [NFP_NET_CFG_STS_LINK_RATE_50G]         = ETH_SPEED_NUM_50G,
 826                 [NFP_NET_CFG_STS_LINK_RATE_100G]        = ETH_SPEED_NUM_100G,
 827         };
 828
 829         PMD_DRV_LOG(DEBUG, "Link update\n");
 830
 831         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 832
 833         memset(&old, 0, sizeof(old));
 834         nfp_net_dev_atomic_read_link_status(dev, &old);
 835
 836         nn_link_status = nn_cfg_readl(hw, NFP_NET_CFG_STS);
 837
 838         memset(&link, 0, sizeof(struct rte_eth_link));
 839
 840         if (nn_link_status & NFP_NET_CFG_STS_LINK)
 841                 link.link_status = ETH_LINK_UP;
 842
 843         link.link_duplex = ETH_LINK_FULL_DUPLEX;
 844
 845         nn_link_status = (nn_link_status >> NFP_NET_CFG_STS_LINK_RATE_SHIFT) &
 846                          NFP_NET_CFG_STS_LINK_RATE_MASK;
 847
 848         if ((NFD_CFG_MAJOR_VERSION_of(hw->ver) < 4) ||
 849             ((NFD_CFG_MINOR_VERSION_of(hw->ver) == 4) &&
 850             (NFD_CFG_MINOR_VERSION_of(hw->ver) == 0)))
 851                 /* We really do not know the speed wil old firmware */
 852                 link.link_speed = ETH_SPEED_NUM_NONE;
 853         else {
 854                 if (nn_link_status >= RTE_DIM(ls_to_ethtool))
 855                         link.link_speed = ETH_SPEED_NUM_NONE;
 856                 else
 857                         link.link_speed = ls_to_ethtool[nn_link_status];
 858         }
 859
 860         if (old.link_status != link.link_status) {
 861                 nfp_net_dev_atomic_write_link_status(dev, &link);
 862                 if (link.link_status)
 863                         PMD_DRV_LOG(INFO, "NIC Link is Up\n");
 864                 else
 865                         PMD_DRV_LOG(INFO, "NIC Link is Down\n");
 866                 return 0;
 867         }
 868
 869         return -1;
 870 }
 871
 872 static void
 873 nfp_net_stats_get(struct rte_eth_dev *dev, struct rte_eth_stats *stats)
 874 {
 875         int i;
 876         struct nfp_net_hw *hw;
 877         struct rte_eth_stats nfp_dev_stats;
 878
 879         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 880
 881         /* RTE_ETHDEV_QUEUE_STAT_CNTRS default value is 16 */
 882
 883         /* reading per RX ring stats */
 884         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 885                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
 886                         break;
 887
 888                 nfp_dev_stats.q_ipackets[i] =
 889                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i));
 890
 891                 nfp_dev_stats.q_ipackets[i] -=
 892                         hw->eth_stats_base.q_ipackets[i];
 893
 894                 nfp_dev_stats.q_ibytes[i] =
 895                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i) + 0x8);
 896
 897                 nfp_dev_stats.q_ibytes[i] -=
 898                         hw->eth_stats_base.q_ibytes[i];
 899         }
 900
 901         /* reading per TX ring stats */
 902         for (i = 0; i < dev->data->nb_tx_queues; i++) {
 903                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
 904                         break;
 905
 906                 nfp_dev_stats.q_opackets[i] =
 907                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i));
 908
 909                 nfp_dev_stats.q_opackets[i] -=
 910                         hw->eth_stats_base.q_opackets[i];
 911
 912                 nfp_dev_stats.q_obytes[i] =
 913                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i) + 0x8);
 914
 915                 nfp_dev_stats.q_obytes[i] -=
 916                         hw->eth_stats_base.q_obytes[i];
 917         }
 918
 919         nfp_dev_stats.ipackets =
 920                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_FRAMES);
 921
 922         nfp_dev_stats.ipackets -= hw->eth_stats_base.ipackets;
 923
 924         nfp_dev_stats.ibytes =
 925                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_OCTETS);
 926
 927         nfp_dev_stats.ibytes -= hw->eth_stats_base.ibytes;
 928
 929         nfp_dev_stats.opackets =
 930                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_FRAMES);
 931
 932         nfp_dev_stats.opackets -= hw->eth_stats_base.opackets;
 933
 934         nfp_dev_stats.obytes =
 935                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_OCTETS);
 936
 937         nfp_dev_stats.obytes -= hw->eth_stats_base.obytes;
 938
 939         /* reading general device stats */
 940         nfp_dev_stats.ierrors =
 941                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_ERRORS);
 942
 943         nfp_dev_stats.ierrors -= hw->eth_stats_base.ierrors;
 944
 945         nfp_dev_stats.oerrors =
 946                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_ERRORS);
 947
 948         nfp_dev_stats.oerrors -= hw->eth_stats_base.oerrors;
 949
 950         /* RX ring mbuf allocation failures */
 951         nfp_dev_stats.rx_nombuf = dev->data->rx_mbuf_alloc_failed;
 952
 953         nfp_dev_stats.imissed =
 954                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_DISCARDS);
 955
 956         nfp_dev_stats.imissed -= hw->eth_stats_base.imissed;
 957
 958         if (stats)
 959                 memcpy(stats, &nfp_dev_stats, sizeof(*stats));
 960 }
 961
 962 static void
 963 nfp_net_stats_reset(struct rte_eth_dev *dev)
 964 {
 965         int i;
 966         struct nfp_net_hw *hw;
 967
 968         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
 969
 970         /*
 971          * hw->eth_stats_base records the per counter starting point.
 972          * Lets update it now
 973          */
 974
 975         /* reading per RX ring stats */
 976         for (i = 0; i < dev->data->nb_rx_queues; i++) {
 977                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
 978                         break;
 979
 980                 hw->eth_stats_base.q_ipackets[i] =
 981                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i));
 982
 983                 hw->eth_stats_base.q_ibytes[i] =
 984                         nn_cfg_readq(hw, NFP_NET_CFG_RXR_STATS(i) + 0x8);
 985         }
 986
 987         /* reading per TX ring stats */
 988         for (i = 0; i < dev->data->nb_tx_queues; i++) {
 989                 if (i == RTE_ETHDEV_QUEUE_STAT_CNTRS)
 990                         break;
 991
 992                 hw->eth_stats_base.q_opackets[i] =
 993                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i));
 994
 995                 hw->eth_stats_base.q_obytes[i] =
 996                         nn_cfg_readq(hw, NFP_NET_CFG_TXR_STATS(i) + 0x8);
 997         }
 998
 999         hw->eth_stats_base.ipackets =
1000                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_FRAMES);
1001
1002         hw->eth_stats_base.ibytes =
1003                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_OCTETS);
1004
1005         hw->eth_stats_base.opackets =
1006                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_FRAMES);
1007
1008         hw->eth_stats_base.obytes =
1009                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_OCTETS);
1010
1011         /* reading general device stats */
1012         hw->eth_stats_base.ierrors =
1013                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_ERRORS);
1014
1015         hw->eth_stats_base.oerrors =
1016                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_TX_ERRORS);
1017
1018         /* RX ring mbuf allocation failures */
1019         dev->data->rx_mbuf_alloc_failed = 0;
1020
1021         hw->eth_stats_base.imissed =
1022                 nn_cfg_readq(hw, NFP_NET_CFG_STATS_RX_DISCARDS);
1023 }
1024
1025 static void
1026 nfp_net_infos_get(struct rte_eth_dev *dev, struct rte_eth_dev_info *dev_info)
1027 {
1028         struct nfp_net_hw *hw;
1029
1030         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1031
1032         dev_info->pci_dev = RTE_DEV_TO_PCI(dev->device);
1033         dev_info->max_rx_queues = (uint16_t)hw->max_rx_queues;
1034         dev_info->max_tx_queues = (uint16_t)hw->max_tx_queues;
1035         dev_info->min_rx_bufsize = ETHER_MIN_MTU;
1036         dev_info->max_rx_pktlen = hw->mtu;
1037         /* Next should change when PF support is implemented */
1038         dev_info->max_mac_addrs = 1;
1039
1040         if (hw->cap & NFP_NET_CFG_CTRL_RXVLAN)
1041                 dev_info->rx_offload_capa = DEV_RX_OFFLOAD_VLAN_STRIP;
1042
1043         if (hw->cap & NFP_NET_CFG_CTRL_RXCSUM)
1044                 dev_info->rx_offload_capa |= DEV_RX_OFFLOAD_IPV4_CKSUM |
1045                                              DEV_RX_OFFLOAD_UDP_CKSUM |
1046                                              DEV_RX_OFFLOAD_TCP_CKSUM;
1047
1048         if (hw->cap & NFP_NET_CFG_CTRL_TXVLAN)
1049                 dev_info->tx_offload_capa = DEV_TX_OFFLOAD_VLAN_INSERT;
1050
1051         if (hw->cap & NFP_NET_CFG_CTRL_TXCSUM)
1052                 dev_info->tx_offload_capa |= DEV_TX_OFFLOAD_IPV4_CKSUM |
1053                                              DEV_TX_OFFLOAD_UDP_CKSUM |
1054                                              DEV_TX_OFFLOAD_TCP_CKSUM;
1055
1056         dev_info->default_rxconf = (struct rte_eth_rxconf) {
1057                 .rx_thresh = {
1058                         .pthresh = DEFAULT_RX_PTHRESH,
1059                         .hthresh = DEFAULT_RX_HTHRESH,
1060                         .wthresh = DEFAULT_RX_WTHRESH,
1061                 },
1062                 .rx_free_thresh = DEFAULT_RX_FREE_THRESH,
1063                 .rx_drop_en = 0,
1064         };
1065
1066         dev_info->default_txconf = (struct rte_eth_txconf) {
1067                 .tx_thresh = {
1068                         .pthresh = DEFAULT_TX_PTHRESH,
1069                         .hthresh = DEFAULT_TX_HTHRESH,
1070                         .wthresh = DEFAULT_TX_WTHRESH,
1071                 },
1072                 .tx_free_thresh = DEFAULT_TX_FREE_THRESH,
1073                 .tx_rs_thresh = DEFAULT_TX_RSBIT_THRESH,
1074                 .txq_flags = ETH_TXQ_FLAGS_NOMULTSEGS |
1075                              ETH_TXQ_FLAGS_NOOFFLOADS,
1076         };
1077
1078         dev_info->reta_size = NFP_NET_CFG_RSS_ITBL_SZ;
1079         dev_info->hash_key_size = NFP_NET_CFG_RSS_KEY_SZ;
1080
1081         dev_info->speed_capa = ETH_SPEED_NUM_1G | ETH_LINK_SPEED_10G |
1082                                ETH_SPEED_NUM_25G | ETH_SPEED_NUM_40G |
1083                                ETH_SPEED_NUM_50G | ETH_LINK_SPEED_100G;
1084 }
1085
1086 static const uint32_t *
1087 nfp_net_supported_ptypes_get(struct rte_eth_dev *dev)
1088 {
1089         static const uint32_t ptypes[] = {
1090                 /* refers to nfp_net_set_hash() */
1091                 RTE_PTYPE_INNER_L3_IPV4,
1092                 RTE_PTYPE_INNER_L3_IPV6,
1093                 RTE_PTYPE_INNER_L3_IPV6_EXT,
1094                 RTE_PTYPE_INNER_L4_MASK,
1095                 RTE_PTYPE_UNKNOWN
1096         };
1097
1098         if (dev->rx_pkt_burst == nfp_net_recv_pkts)
1099                 return ptypes;
1100         return NULL;
1101 }
1102
1103 static uint32_t
1104 nfp_net_rx_queue_count(struct rte_eth_dev *dev, uint16_t queue_idx)
1105 {
1106         struct nfp_net_rxq *rxq;
1107         struct nfp_net_rx_desc *rxds;
1108         uint32_t idx;
1109         uint32_t count;
1110
1111         rxq = (struct nfp_net_rxq *)dev->data->rx_queues[queue_idx];
1112
1113         if (rxq == NULL) {
1114                 PMD_INIT_LOG(ERR, "Bad queue: %u\n", queue_idx);
1115                 return 0;
1116         }
1117
1118         idx = rxq->rd_p;
1119
1120         count = 0;
1121
1122         /*
1123          * Other PMDs are just checking the DD bit in intervals of 4
1124          * descriptors and counting all four if the first has the DD
1125          * bit on. Of course, this is not accurate but can be good for
1126          * perfomance. But ideally that should be done in descriptors
1127          * chunks belonging to the same cache line
1128          */
1129
1130         while (count < rxq->rx_count) {
1131                 rxds = &rxq->rxds[idx];
1132                 if ((rxds->rxd.meta_len_dd & PCIE_DESC_RX_DD) == 0)
1133                         break;
1134
1135                 count++;
1136                 idx++;
1137
1138                 /* Wrapping? */
1139                 if ((idx) == rxq->rx_count)
1140                         idx = 0;
1141         }
1142
1143         return count;
1144 }
1145
1146 static void
1147 nfp_net_dev_link_status_print(struct rte_eth_dev *dev)
1148 {
1149         struct rte_pci_device *pci_dev = RTE_DEV_TO_PCI(dev->device);
1150         struct rte_eth_link link;
1151
1152         memset(&link, 0, sizeof(link));
1153         nfp_net_dev_atomic_read_link_status(dev, &link);
1154         if (link.link_status)
1155                 RTE_LOG(INFO, PMD, "Port %d: Link Up - speed %u Mbps - %s\n",
1156                         (int)(dev->data->port_id), (unsigned)link.link_speed,
1157                         link.link_duplex == ETH_LINK_FULL_DUPLEX
1158                         ? "full-duplex" : "half-duplex");
1159         else
1160                 RTE_LOG(INFO, PMD, " Port %d: Link Down\n",
1161                         (int)(dev->data->port_id));
1162
1163         RTE_LOG(INFO, PMD, "PCI Address: %04d:%02d:%02d:%d\n",
1164                 pci_dev->addr.domain, pci_dev->addr.bus,
1165                 pci_dev->addr.devid, pci_dev->addr.function);
1166 }
1167
1168 /* Interrupt configuration and handling */
1169
1170 /*
1171  * nfp_net_irq_unmask - Unmask an interrupt
1172  *
1173  * If MSI-X auto-masking is enabled clear the mask bit, otherwise
1174  * clear the ICR for the entry.
1175  */
1176 static void
1177 nfp_net_irq_unmask(struct rte_eth_dev *dev)
1178 {
1179         struct nfp_net_hw *hw;
1180         struct rte_pci_device *pci_dev;
1181
1182         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1183         pci_dev = RTE_DEV_TO_PCI(dev->device);
1184
1185         if (hw->ctrl & NFP_NET_CFG_CTRL_MSIXAUTO) {
1186                 /* If MSI-X auto-masking is used, clear the entry */
1187                 rte_wmb();
1188                 rte_intr_enable(&pci_dev->intr_handle);
1189         } else {
1190                 /* Make sure all updates are written before un-masking */
1191                 rte_wmb();
1192                 nn_cfg_writeb(hw, NFP_NET_CFG_ICR(NFP_NET_IRQ_LSC_IDX),
1193                               NFP_NET_CFG_ICR_UNMASKED);
1194         }
1195 }
1196
1197 static void
1198 nfp_net_dev_interrupt_handler(__rte_unused struct rte_intr_handle *handle,
1199                               void *param)
1200 {
1201         int64_t timeout;
1202         struct rte_eth_link link;
1203         struct rte_eth_dev *dev = (struct rte_eth_dev *)param;
1204
1205         PMD_DRV_LOG(DEBUG, "We got a LSC interrupt!!!\n");
1206
1207         /* get the link status */
1208         memset(&link, 0, sizeof(link));
1209         nfp_net_dev_atomic_read_link_status(dev, &link);
1210
1211         nfp_net_link_update(dev, 0);
1212
1213         /* likely to up */
1214         if (!link.link_status) {
1215                 /* handle it 1 sec later, wait it being stable */
1216                 timeout = NFP_NET_LINK_UP_CHECK_TIMEOUT;
1217                 /* likely to down */
1218         } else {
1219                 /* handle it 4 sec later, wait it being stable */
1220                 timeout = NFP_NET_LINK_DOWN_CHECK_TIMEOUT;
1221         }
1222
1223         if (rte_eal_alarm_set(timeout * 1000,
1224                               nfp_net_dev_interrupt_delayed_handler,
1225                               (void *)dev) < 0) {
1226                 RTE_LOG(ERR, PMD, "Error setting alarm");
1227                 /* Unmasking */
1228                 nfp_net_irq_unmask(dev);
1229         }
1230 }
1231
1232 /*
1233  * Interrupt handler which shall be registered for alarm callback for delayed
1234  * handling specific interrupt to wait for the stable nic state. As the NIC
1235  * interrupt state is not stable for nfp after link is just down, it needs
1236  * to wait 4 seconds to get the stable status.
1237  *
1238  * @param handle   Pointer to interrupt handle.
1239  * @param param    The address of parameter (struct rte_eth_dev *)
1240  *
1241  * @return  void
1242  */
1243 static void
1244 nfp_net_dev_interrupt_delayed_handler(void *param)
1245 {
1246         struct rte_eth_dev *dev = (struct rte_eth_dev *)param;
1247
1248         nfp_net_link_update(dev, 0);
1249         _rte_eth_dev_callback_process(dev, RTE_ETH_EVENT_INTR_LSC, NULL);
1250
1251         nfp_net_dev_link_status_print(dev);
1252
1253         /* Unmasking */
1254         nfp_net_irq_unmask(dev);
1255 }
1256
1257 static int
1258 nfp_net_dev_mtu_set(struct rte_eth_dev *dev, uint16_t mtu)
1259 {
1260         struct nfp_net_hw *hw;
1261
1262         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1263
1264         /* check that mtu is within the allowed range */
1265         if ((mtu < ETHER_MIN_MTU) || ((uint32_t)mtu > hw->max_mtu))
1266                 return -EINVAL;
1267
1268         /* switch to jumbo mode if needed */
1269         if ((uint32_t)mtu > ETHER_MAX_LEN)
1270                 dev->data->dev_conf.rxmode.jumbo_frame = 1;
1271         else
1272                 dev->data->dev_conf.rxmode.jumbo_frame = 0;
1273
1274         /* update max frame size */
1275         dev->data->dev_conf.rxmode.max_rx_pkt_len = (uint32_t)mtu;
1276
1277         /* writing to configuration space */
1278         nn_cfg_writel(hw, NFP_NET_CFG_MTU, (uint32_t)mtu);
1279
1280         hw->mtu = mtu;
1281
1282         return 0;
1283 }
1284
1285 static int
1286 nfp_net_rx_queue_setup(struct rte_eth_dev *dev,
1287                        uint16_t queue_idx, uint16_t nb_desc,
1288                        unsigned int socket_id,
1289                        const struct rte_eth_rxconf *rx_conf,
1290                        struct rte_mempool *mp)
1291 {
1292         const struct rte_memzone *tz;
1293         struct nfp_net_rxq *rxq;
1294         struct nfp_net_hw *hw;
1295
1296         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1297
1298         PMD_INIT_FUNC_TRACE();
1299
1300         /* Validating number of descriptors */
1301         if (((nb_desc * sizeof(struct nfp_net_rx_desc)) % 128) != 0 ||
1302             (nb_desc > NFP_NET_MAX_RX_DESC) ||
1303             (nb_desc < NFP_NET_MIN_RX_DESC)) {
1304                 RTE_LOG(ERR, PMD, "Wrong nb_desc value\n");
1305                 return -EINVAL;
1306         }
1307
1308         /*
1309          * Free memory prior to re-allocation if needed. This is the case after
1310          * calling nfp_net_stop
1311          */
1312         if (dev->data->rx_queues[queue_idx]) {
1313                 nfp_net_rx_queue_release(dev->data->rx_queues[queue_idx]);
1314                 dev->data->rx_queues[queue_idx] = NULL;
1315         }
1316
1317         /* Allocating rx queue data structure */
1318         rxq = rte_zmalloc_socket("ethdev RX queue", sizeof(struct nfp_net_rxq),
1319                                  RTE_CACHE_LINE_SIZE, socket_id);
1320         if (rxq == NULL)
1321                 return -ENOMEM;
1322
1323         /* Hw queues mapping based on firmware confifguration */
1324         rxq->qidx = queue_idx;
1325         rxq->fl_qcidx = queue_idx * hw->stride_rx;
1326         rxq->rx_qcidx = rxq->fl_qcidx + (hw->stride_rx - 1);
1327         rxq->qcp_fl = hw->rx_bar + NFP_QCP_QUEUE_OFF(rxq->fl_qcidx);
1328         rxq->qcp_rx = hw->rx_bar + NFP_QCP_QUEUE_OFF(rxq->rx_qcidx);
1329
1330         /*
1331          * Tracking mbuf size for detecting a potential mbuf overflow due to
1332          * RX offset
1333          */
1334         rxq->mem_pool = mp;
1335         rxq->mbuf_size = rxq->mem_pool->elt_size;
1336         rxq->mbuf_size -= (sizeof(struct rte_mbuf) + RTE_PKTMBUF_HEADROOM);
1337         hw->flbufsz = rxq->mbuf_size;
1338
1339         rxq->rx_count = nb_desc;
1340         rxq->port_id = dev->data->port_id;
1341         rxq->rx_free_thresh = rx_conf->rx_free_thresh;
1342         rxq->crc_len = (uint8_t) ((dev->data->dev_conf.rxmode.hw_strip_crc) ? 0
1343                                   : ETHER_CRC_LEN);
1344         rxq->drop_en = rx_conf->rx_drop_en;
1345
1346         /*
1347          * Allocate RX ring hardware descriptors. A memzone large enough to
1348          * handle the maximum ring size is allocated in order to allow for
1349          * resizing in later calls to the queue setup function.
1350          */
1351         tz = ring_dma_zone_reserve(dev, "rx_ring", queue_idx,
1352                                    sizeof(struct nfp_net_rx_desc) *
1353                                    NFP_NET_MAX_RX_DESC, socket_id);
1354
1355         if (tz == NULL) {
1356                 RTE_LOG(ERR, PMD, "Error allocatig rx dma\n");
1357                 nfp_net_rx_queue_release(rxq);
1358                 return -ENOMEM;
1359         }
1360
1361         /* Saving physical and virtual addresses for the RX ring */
1362         rxq->dma = (uint64_t)tz->phys_addr;
1363         rxq->rxds = (struct nfp_net_rx_desc *)tz->addr;
1364
1365         /* mbuf pointers array for referencing mbufs linked to RX descriptors */
1366         rxq->rxbufs = rte_zmalloc_socket("rxq->rxbufs",
1367                                          sizeof(*rxq->rxbufs) * nb_desc,
1368                                          RTE_CACHE_LINE_SIZE, socket_id);
1369         if (rxq->rxbufs == NULL) {
1370                 nfp_net_rx_queue_release(rxq);
1371                 return -ENOMEM;
1372         }
1373
1374         PMD_RX_LOG(DEBUG, "rxbufs=%p hw_ring=%p dma_addr=0x%" PRIx64 "\n",
1375                    rxq->rxbufs, rxq->rxds, (unsigned long int)rxq->dma);
1376
1377         nfp_net_reset_rx_queue(rxq);
1378
1379         dev->data->rx_queues[queue_idx] = rxq;
1380         rxq->hw = hw;
1381
1382         /*
1383          * Telling the HW about the physical address of the RX ring and number
1384          * of descriptors in log2 format
1385          */
1386         nn_cfg_writeq(hw, NFP_NET_CFG_RXR_ADDR(queue_idx), rxq->dma);
1387         nn_cfg_writeb(hw, NFP_NET_CFG_RXR_SZ(queue_idx), log2(nb_desc));
1388
1389         return 0;
1390 }
1391
1392 static int
1393 nfp_net_rx_fill_freelist(struct nfp_net_rxq *rxq)
1394 {
1395         struct nfp_net_rx_buff *rxe = rxq->rxbufs;
1396         uint64_t dma_addr;
1397         unsigned i;
1398
1399         PMD_RX_LOG(DEBUG, "nfp_net_rx_fill_freelist for %u descriptors\n",
1400                    rxq->rx_count);
1401
1402         for (i = 0; i < rxq->rx_count; i++) {
1403                 struct nfp_net_rx_desc *rxd;
1404                 struct rte_mbuf *mbuf = rte_pktmbuf_alloc(rxq->mem_pool);
1405
1406                 if (mbuf == NULL) {
1407                         RTE_LOG(ERR, PMD, "RX mbuf alloc failed queue_id=%u\n",
1408                                 (unsigned)rxq->qidx);
1409                         return -ENOMEM;
1410                 }
1411
1412                 dma_addr = rte_cpu_to_le_64(RTE_MBUF_DMA_ADDR_DEFAULT(mbuf));
1413
1414                 rxd = &rxq->rxds[i];
1415                 rxd->fld.dd = 0;
1416                 rxd->fld.dma_addr_hi = (dma_addr >> 32) & 0xff;
1417                 rxd->fld.dma_addr_lo = dma_addr & 0xffffffff;
1418                 rxe[i].mbuf = mbuf;
1419                 PMD_RX_LOG(DEBUG, "[%d]: %" PRIx64 "\n", i, dma_addr);
1420         }
1421
1422         /* Make sure all writes are flushed before telling the hardware */
1423         rte_wmb();
1424
1425         /* Not advertising the whole ring as the firmware gets confused if so */
1426         PMD_RX_LOG(DEBUG, "Increment FL write pointer in %u\n",
1427                    rxq->rx_count - 1);
1428
1429         nfp_qcp_ptr_add(rxq->qcp_fl, NFP_QCP_WRITE_PTR, rxq->rx_count - 1);
1430
1431         return 0;
1432 }
1433
1434 static int
1435 nfp_net_tx_queue_setup(struct rte_eth_dev *dev, uint16_t queue_idx,
1436                        uint16_t nb_desc, unsigned int socket_id,
1437                        const struct rte_eth_txconf *tx_conf)
1438 {
1439         const struct rte_memzone *tz;
1440         struct nfp_net_txq *txq;
1441         uint16_t tx_free_thresh;
1442         struct nfp_net_hw *hw;
1443
1444         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
1445
1446         PMD_INIT_FUNC_TRACE();
1447
1448         /* Validating number of descriptors */
1449         if (((nb_desc * sizeof(struct nfp_net_tx_desc)) % 128) != 0 ||
1450             (nb_desc > NFP_NET_MAX_TX_DESC) ||
1451             (nb_desc < NFP_NET_MIN_TX_DESC)) {
1452                 RTE_LOG(ERR, PMD, "Wrong nb_desc value\n");
1453                 return -EINVAL;
1454         }
1455
1456         tx_free_thresh = (uint16_t)((tx_conf->tx_free_thresh) ?
1457                                     tx_conf->tx_free_thresh :
1458                                     DEFAULT_TX_FREE_THRESH);
1459
1460         if (tx_free_thresh > (nb_desc)) {
1461                 RTE_LOG(ERR, PMD,
1462                         "tx_free_thresh must be less than the number of TX "
1463                         "descriptors. (tx_free_thresh=%u port=%d "
1464                         "queue=%d)\n", (unsigned int)tx_free_thresh,
1465                         (int)dev->data->port_id, (int)queue_idx);
1466                 return -(EINVAL);
1467         }
1468
1469         /*
1470          * Free memory prior to re-allocation if needed. This is the case after
1471          * calling nfp_net_stop
1472          */
1473         if (dev->data->tx_queues[queue_idx]) {
1474                 PMD_TX_LOG(DEBUG, "Freeing memory prior to re-allocation %d\n",
1475                            queue_idx);
1476                 nfp_net_tx_queue_release(dev->data->tx_queues[queue_idx]);
1477                 dev->data->tx_queues[queue_idx] = NULL;
1478         }
1479
1480         /* Allocating tx queue data structure */
1481         txq = rte_zmalloc_socket("ethdev TX queue", sizeof(struct nfp_net_txq),
1482                                  RTE_CACHE_LINE_SIZE, socket_id);
1483         if (txq == NULL) {
1484                 RTE_LOG(ERR, PMD, "Error allocating tx dma\n");
1485                 return -ENOMEM;
1486         }
1487
1488         /*
1489          * Allocate TX ring hardware descriptors. A memzone large enough to
1490          * handle the maximum ring size is allocated in order to allow for
1491          * resizing in later calls to the queue setup function.
1492          */
1493         tz = ring_dma_zone_reserve(dev, "tx_ring", queue_idx,
1494                                    sizeof(struct nfp_net_tx_desc) *
1495                                    NFP_NET_MAX_TX_DESC, socket_id);
1496         if (tz == NULL) {
1497                 RTE_LOG(ERR, PMD, "Error allocating tx dma\n");
1498                 nfp_net_tx_queue_release(txq);
1499                 return -ENOMEM;
1500         }
1501
1502         txq->tx_count = nb_desc;
1503         txq->tx_free_thresh = tx_free_thresh;
1504         txq->tx_pthresh = tx_conf->tx_thresh.pthresh;
1505         txq->tx_hthresh = tx_conf->tx_thresh.hthresh;
1506         txq->tx_wthresh = tx_conf->tx_thresh.wthresh;
1507
1508         /* queue mapping based on firmware configuration */
1509         txq->qidx = queue_idx;
1510         txq->tx_qcidx = queue_idx * hw->stride_tx;
1511         txq->qcp_q = hw->tx_bar + NFP_QCP_QUEUE_OFF(txq->tx_qcidx);
1512
1513         txq->port_id = dev->data->port_id;
1514         txq->txq_flags = tx_conf->txq_flags;
1515
1516         /* Saving physical and virtual addresses for the TX ring */
1517         txq->dma = (uint64_t)tz->phys_addr;
1518         txq->txds = (struct nfp_net_tx_desc *)tz->addr;
1519
1520         /* mbuf pointers array for referencing mbufs linked to TX descriptors */
1521         txq->txbufs = rte_zmalloc_socket("txq->txbufs",
1522                                          sizeof(*txq->txbufs) * nb_desc,
1523                                          RTE_CACHE_LINE_SIZE, socket_id);
1524         if (txq->txbufs == NULL) {
1525                 nfp_net_tx_queue_release(txq);
1526                 return -ENOMEM;
1527         }
1528         PMD_TX_LOG(DEBUG, "txbufs=%p hw_ring=%p dma_addr=0x%" PRIx64 "\n",
1529                    txq->txbufs, txq->txds, (unsigned long int)txq->dma);
1530
1531         nfp_net_reset_tx_queue(txq);
1532
1533         dev->data->tx_queues[queue_idx] = txq;
1534         txq->hw = hw;
1535
1536         /*
1537          * Telling the HW about the physical address of the TX ring and number
1538          * of descriptors in log2 format
1539          */
1540         nn_cfg_writeq(hw, NFP_NET_CFG_TXR_ADDR(queue_idx), txq->dma);
1541         nn_cfg_writeb(hw, NFP_NET_CFG_TXR_SZ(queue_idx), log2(nb_desc));
1542
1543         return 0;
1544 }
1545
1546 /* nfp_net_tx_cksum - Set TX CSUM offload flags in TX descriptor */
1547 static inline void
1548 nfp_net_tx_cksum(struct nfp_net_txq *txq, struct nfp_net_tx_desc *txd,
1549                  struct rte_mbuf *mb)
1550 {
1551         uint64_t ol_flags;
1552         struct nfp_net_hw *hw = txq->hw;
1553
1554         if (!(hw->cap & NFP_NET_CFG_CTRL_TXCSUM))
1555                 return;
1556
1557         ol_flags = mb->ol_flags;
1558
1559         /* IPv6 does not need checksum */
1560         if (ol_flags & PKT_TX_IP_CKSUM)
1561                 txd->flags |= PCIE_DESC_TX_IP4_CSUM;
1562
1563         switch (ol_flags & PKT_TX_L4_MASK) {
1564         case PKT_TX_UDP_CKSUM:
1565                 txd->flags |= PCIE_DESC_TX_UDP_CSUM;
1566                 break;
1567         case PKT_TX_TCP_CKSUM:
1568                 txd->flags |= PCIE_DESC_TX_TCP_CSUM;
1569                 break;
1570         }
1571
1572         if (ol_flags & (PKT_TX_IP_CKSUM | PKT_TX_L4_MASK))
1573                 txd->flags |= PCIE_DESC_TX_CSUM;
1574 }
1575
1576 /* nfp_net_rx_cksum - set mbuf checksum flags based on RX descriptor flags */
1577 static inline void
1578 nfp_net_rx_cksum(struct nfp_net_rxq *rxq, struct nfp_net_rx_desc *rxd,
1579                  struct rte_mbuf *mb)
1580 {
1581         struct nfp_net_hw *hw = rxq->hw;
1582
1583         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RXCSUM))
1584                 return;
1585
1586         /* If IPv4 and IP checksum error, fail */
1587         if ((rxd->rxd.flags & PCIE_DESC_RX_IP4_CSUM) &&
1588             !(rxd->rxd.flags & PCIE_DESC_RX_IP4_CSUM_OK))
1589                 mb->ol_flags |= PKT_RX_IP_CKSUM_BAD;
1590
1591         /* If neither UDP nor TCP return */
1592         if (!(rxd->rxd.flags & PCIE_DESC_RX_TCP_CSUM) &&
1593             !(rxd->rxd.flags & PCIE_DESC_RX_UDP_CSUM))
1594                 return;
1595
1596         if ((rxd->rxd.flags & PCIE_DESC_RX_TCP_CSUM) &&
1597             !(rxd->rxd.flags & PCIE_DESC_RX_TCP_CSUM_OK))
1598                 mb->ol_flags |= PKT_RX_L4_CKSUM_BAD;
1599
1600         if ((rxd->rxd.flags & PCIE_DESC_RX_UDP_CSUM) &&
1601             !(rxd->rxd.flags & PCIE_DESC_RX_UDP_CSUM_OK))
1602                 mb->ol_flags |= PKT_RX_L4_CKSUM_BAD;
1603 }
1604
1605 #define NFP_HASH_OFFSET      ((uint8_t *)mbuf->buf_addr + mbuf->data_off - 4)
1606 #define NFP_HASH_TYPE_OFFSET ((uint8_t *)mbuf->buf_addr + mbuf->data_off - 8)
1607
1608 /*
1609  * nfp_net_set_hash - Set mbuf hash data
1610  *
1611  * The RSS hash and hash-type are pre-pended to the packet data.
1612  * Extract and decode it and set the mbuf fields.
1613  */
1614 static inline void
1615 nfp_net_set_hash(struct nfp_net_rxq *rxq, struct nfp_net_rx_desc *rxd,
1616                  struct rte_mbuf *mbuf)
1617 {
1618         uint32_t hash;
1619         uint32_t hash_type;
1620         struct nfp_net_hw *hw = rxq->hw;
1621
1622         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
1623                 return;
1624
1625         if (!(rxd->rxd.flags & PCIE_DESC_RX_RSS))
1626                 return;
1627
1628         hash = rte_be_to_cpu_32(*(uint32_t *)NFP_HASH_OFFSET);
1629         hash_type = rte_be_to_cpu_32(*(uint32_t *)NFP_HASH_TYPE_OFFSET);
1630
1631         mbuf->hash.rss = hash;
1632         mbuf->ol_flags |= PKT_RX_RSS_HASH;
1633
1634         switch (hash_type) {
1635         case NFP_NET_RSS_IPV4:
1636                 mbuf->packet_type |= RTE_PTYPE_INNER_L3_IPV4;
1637                 break;
1638         case NFP_NET_RSS_IPV6:
1639                 mbuf->packet_type |= RTE_PTYPE_INNER_L3_IPV6;
1640                 break;
1641         case NFP_NET_RSS_IPV6_EX:
1642                 mbuf->packet_type |= RTE_PTYPE_INNER_L3_IPV6_EXT;
1643                 break;
1644         default:
1645                 mbuf->packet_type |= RTE_PTYPE_INNER_L4_MASK;
1646         }
1647 }
1648
1649 static inline void
1650 nfp_net_mbuf_alloc_failed(struct nfp_net_rxq *rxq)
1651 {
1652         rte_eth_devices[rxq->port_id].data->rx_mbuf_alloc_failed++;
1653 }
1654
1655 #define NFP_DESC_META_LEN(d) (d->rxd.meta_len_dd & PCIE_DESC_RX_META_LEN_MASK)
1656
1657 /*
1658  * RX path design:
1659  *
1660  * There are some decissions to take:
1661  * 1) How to check DD RX descriptors bit
1662  * 2) How and when to allocate new mbufs
1663  *
1664  * Current implementation checks just one single DD bit each loop. As each
1665  * descriptor is 8 bytes, it is likely a good idea to check descriptors in
1666  * a single cache line instead. Tests with this change have not shown any
1667  * performance improvement but it requires further investigation. For example,
1668  * depending on which descriptor is next, the number of descriptors could be
1669  * less than 8 for just checking those in the same cache line. This implies
1670  * extra work which could be counterproductive by itself. Indeed, last firmware
1671  * changes are just doing this: writing several descriptors with the DD bit
1672  * for saving PCIe bandwidth and DMA operations from the NFP.
1673  *
1674  * Mbuf allocation is done when a new packet is received. Then the descriptor
1675  * is automatically linked with the new mbuf and the old one is given to the
1676  * user. The main drawback with this design is mbuf allocation is heavier than
1677  * using bulk allocations allowed by DPDK with rte_mempool_get_bulk. From the
1678  * cache point of view it does not seem allocating the mbuf early on as we are
1679  * doing now have any benefit at all. Again, tests with this change have not
1680  * shown any improvement. Also, rte_mempool_get_bulk returns all or nothing
1681  * so looking at the implications of this type of allocation should be studied
1682  * deeply
1683  */
1684
1685 static uint16_t
1686 nfp_net_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts, uint16_t nb_pkts)
1687 {
1688         struct nfp_net_rxq *rxq;
1689         struct nfp_net_rx_desc *rxds;
1690         struct nfp_net_rx_buff *rxb;
1691         struct nfp_net_hw *hw;
1692         struct rte_mbuf *mb;
1693         struct rte_mbuf *new_mb;
1694         uint16_t nb_hold;
1695         uint64_t dma_addr;
1696         int avail;
1697
1698         rxq = rx_queue;
1699         if (unlikely(rxq == NULL)) {
1700                 /*
1701                  * DPDK just checks the queue is lower than max queues
1702                  * enabled. But the queue needs to be configured
1703                  */
1704                 RTE_LOG_DP(ERR, PMD, "RX Bad queue\n");
1705                 return -EINVAL;
1706         }
1707
1708         hw = rxq->hw;
1709         avail = 0;
1710         nb_hold = 0;
1711
1712         while (avail < nb_pkts) {
1713                 rxb = &rxq->rxbufs[rxq->rd_p];
1714                 if (unlikely(rxb == NULL)) {
1715                         RTE_LOG_DP(ERR, PMD, "rxb does not exist!\n");
1716                         break;
1717                 }
1718
1719                 /*
1720                  * Memory barrier to ensure that we won't do other
1721                  * reads before the DD bit.
1722                  */
1723                 rte_rmb();
1724
1725                 rxds = &rxq->rxds[rxq->rd_p];
1726                 if ((rxds->rxd.meta_len_dd & PCIE_DESC_RX_DD) == 0)
1727                         break;
1728
1729                 /*
1730                  * We got a packet. Let's alloc a new mbuff for refilling the
1731                  * free descriptor ring as soon as possible
1732                  */
1733                 new_mb = rte_pktmbuf_alloc(rxq->mem_pool);
1734                 if (unlikely(new_mb == NULL)) {
1735                         RTE_LOG_DP(DEBUG, PMD, "RX mbuf alloc failed port_id=%u "
1736                                 "queue_id=%u\n", (unsigned)rxq->port_id,
1737                                 (unsigned)rxq->qidx);
1738                         nfp_net_mbuf_alloc_failed(rxq);
1739                         break;
1740                 }
1741
1742                 nb_hold++;
1743
1744                 /*
1745                  * Grab the mbuff and refill the descriptor with the
1746                  * previously allocated mbuff
1747                  */
1748                 mb = rxb->mbuf;
1749                 rxb->mbuf = new_mb;
1750
1751                 PMD_RX_LOG(DEBUG, "Packet len: %u, mbuf_size: %u\n",
1752                            rxds->rxd.data_len, rxq->mbuf_size);
1753
1754                 /* Size of this segment */
1755                 mb->data_len = rxds->rxd.data_len - NFP_DESC_META_LEN(rxds);
1756                 /* Size of the whole packet. We just support 1 segment */
1757                 mb->pkt_len = rxds->rxd.data_len - NFP_DESC_META_LEN(rxds);
1758
1759                 if (unlikely((mb->data_len + hw->rx_offset) >
1760                              rxq->mbuf_size)) {
1761                         /*
1762                          * This should not happen and the user has the
1763                          * responsibility of avoiding it. But we have
1764                          * to give some info about the error
1765                          */
1766                         RTE_LOG_DP(ERR, PMD,
1767                                 "mbuf overflow likely due to the RX offset.\n"
1768                                 "\t\tYour mbuf size should have extra space for"
1769                                 " RX offset=%u bytes.\n"
1770                                 "\t\tCurrently you just have %u bytes available"
1771                                 " but the received packet is %u bytes long",
1772                                 hw->rx_offset,
1773                                 rxq->mbuf_size - hw->rx_offset,
1774                                 mb->data_len);
1775                         return -EINVAL;
1776                 }
1777
1778                 /* Filling the received mbuff with packet info */
1779                 if (hw->rx_offset)
1780                         mb->data_off = RTE_PKTMBUF_HEADROOM + hw->rx_offset;
1781                 else
1782                         mb->data_off = RTE_PKTMBUF_HEADROOM +
1783                                        NFP_DESC_META_LEN(rxds);
1784
1785                 /* No scatter mode supported */
1786                 mb->nb_segs = 1;
1787                 mb->next = NULL;
1788
1789                 /* Checking the RSS flag */
1790                 nfp_net_set_hash(rxq, rxds, mb);
1791
1792                 /* Checking the checksum flag */
1793                 nfp_net_rx_cksum(rxq, rxds, mb);
1794
1795                 if ((rxds->rxd.flags & PCIE_DESC_RX_VLAN) &&
1796                     (hw->ctrl & NFP_NET_CFG_CTRL_RXVLAN)) {
1797                         mb->vlan_tci = rte_cpu_to_le_32(rxds->rxd.vlan);
1798                         mb->ol_flags |= PKT_RX_VLAN_PKT | PKT_RX_VLAN_STRIPPED;
1799                 }
1800
1801                 /* Adding the mbuff to the mbuff array passed by the app */
1802                 rx_pkts[avail++] = mb;
1803
1804                 /* Now resetting and updating the descriptor */
1805                 rxds->vals[0] = 0;
1806                 rxds->vals[1] = 0;
1807                 dma_addr = rte_cpu_to_le_64(RTE_MBUF_DMA_ADDR_DEFAULT(new_mb));
1808                 rxds->fld.dd = 0;
1809                 rxds->fld.dma_addr_hi = (dma_addr >> 32) & 0xff;
1810                 rxds->fld.dma_addr_lo = dma_addr & 0xffffffff;
1811
1812                 rxq->rd_p++;
1813                 if (unlikely(rxq->rd_p == rxq->rx_count)) /* wrapping?*/
1814                         rxq->rd_p = 0;
1815         }
1816
1817         if (nb_hold == 0)
1818                 return nb_hold;
1819
1820         PMD_RX_LOG(DEBUG, "RX  port_id=%u queue_id=%u, %d packets received\n",
1821                    (unsigned)rxq->port_id, (unsigned)rxq->qidx, nb_hold);
1822
1823         nb_hold += rxq->nb_rx_hold;
1824
1825         /*
1826          * FL descriptors needs to be written before incrementing the
1827          * FL queue WR pointer
1828          */
1829         rte_wmb();
1830         if (nb_hold > rxq->rx_free_thresh) {
1831                 PMD_RX_LOG(DEBUG, "port=%u queue=%u nb_hold=%u avail=%u\n",
1832                            (unsigned)rxq->port_id, (unsigned)rxq->qidx,
1833                            (unsigned)nb_hold, (unsigned)avail);
1834                 nfp_qcp_ptr_add(rxq->qcp_fl, NFP_QCP_WRITE_PTR, nb_hold);
1835                 nb_hold = 0;
1836         }
1837         rxq->nb_rx_hold = nb_hold;
1838
1839         return avail;
1840 }
1841
1842 /*
1843  * nfp_net_tx_free_bufs - Check for descriptors with a complete
1844  * status
1845  * @txq: TX queue to work with
1846  * Returns number of descriptors freed
1847  */
1848 int
1849 nfp_net_tx_free_bufs(struct nfp_net_txq *txq)
1850 {
1851         uint32_t qcp_rd_p;
1852         int todo;
1853
1854         PMD_TX_LOG(DEBUG, "queue %u. Check for descriptor with a complete"
1855                    " status\n", txq->qidx);
1856
1857         /* Work out how many packets have been sent */
1858         qcp_rd_p = nfp_qcp_read(txq->qcp_q, NFP_QCP_READ_PTR);
1859
1860         if (qcp_rd_p == txq->rd_p) {
1861                 PMD_TX_LOG(DEBUG, "queue %u: It seems harrier is not sending "
1862                            "packets (%u, %u)\n", txq->qidx,
1863                            qcp_rd_p, txq->rd_p);
1864                 return 0;
1865         }
1866
1867         if (qcp_rd_p > txq->rd_p)
1868                 todo = qcp_rd_p - txq->rd_p;
1869         else
1870                 todo = qcp_rd_p + txq->tx_count - txq->rd_p;
1871
1872         PMD_TX_LOG(DEBUG, "qcp_rd_p %u, txq->rd_p: %u, qcp->rd_p: %u\n",
1873                    qcp_rd_p, txq->rd_p, txq->rd_p);
1874
1875         if (todo == 0)
1876                 return todo;
1877
1878         txq->rd_p += todo;
1879         if (unlikely(txq->rd_p >= txq->tx_count))
1880                 txq->rd_p -= txq->tx_count;
1881
1882         return todo;
1883 }
1884
1885 /* Leaving always free descriptors for avoiding wrapping confusion */
1886 static inline
1887 uint32_t nfp_free_tx_desc(struct nfp_net_txq *txq)
1888 {
1889         if (txq->wr_p >= txq->rd_p)
1890                 return txq->tx_count - (txq->wr_p - txq->rd_p) - 8;
1891         else
1892                 return txq->rd_p - txq->wr_p - 8;
1893 }
1894
1895 /*
1896  * nfp_net_txq_full - Check if the TX queue free descriptors
1897  * is below tx_free_threshold
1898  *
1899  * @txq: TX queue to check
1900  *
1901  * This function uses the host copy* of read/write pointers
1902  */
1903 static inline
1904 uint32_t nfp_net_txq_full(struct nfp_net_txq *txq)
1905 {
1906         return (nfp_free_tx_desc(txq) < txq->tx_free_thresh);
1907 }
1908
1909 static uint16_t
1910 nfp_net_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts, uint16_t nb_pkts)
1911 {
1912         struct nfp_net_txq *txq;
1913         struct nfp_net_hw *hw;
1914         struct nfp_net_tx_desc *txds;
1915         struct rte_mbuf *pkt;
1916         uint64_t dma_addr;
1917         int pkt_size, dma_size;
1918         uint16_t free_descs, issued_descs;
1919         struct rte_mbuf **lmbuf;
1920         int i;
1921
1922         txq = tx_queue;
1923         hw = txq->hw;
1924         txds = &txq->txds[txq->wr_p];
1925
1926         PMD_TX_LOG(DEBUG, "working for queue %u at pos %d and %u packets\n",
1927                    txq->qidx, txq->wr_p, nb_pkts);
1928
1929         if ((nfp_free_tx_desc(txq) < nb_pkts) || (nfp_net_txq_full(txq)))
1930                 nfp_net_tx_free_bufs(txq);
1931
1932         free_descs = (uint16_t)nfp_free_tx_desc(txq);
1933         if (unlikely(free_descs == 0))
1934                 return 0;
1935
1936         pkt = *tx_pkts;
1937
1938         i = 0;
1939         issued_descs = 0;
1940         PMD_TX_LOG(DEBUG, "queue: %u. Sending %u packets\n",
1941                    txq->qidx, nb_pkts);
1942         /* Sending packets */
1943         while ((i < nb_pkts) && free_descs) {
1944                 /* Grabbing the mbuf linked to the current descriptor */
1945                 lmbuf = &txq->txbufs[txq->wr_p].mbuf;
1946                 /* Warming the cache for releasing the mbuf later on */
1947                 RTE_MBUF_PREFETCH_TO_FREE(*lmbuf);
1948
1949                 pkt = *(tx_pkts + i);
1950
1951                 if (unlikely((pkt->nb_segs > 1) &&
1952                              !(hw->cap & NFP_NET_CFG_CTRL_GATHER))) {
1953                         PMD_INIT_LOG(INFO, "NFP_NET_CFG_CTRL_GATHER not set\n");
1954                         rte_panic("Multisegment packet unsupported\n");
1955                 }
1956
1957                 /* Checking if we have enough descriptors */
1958                 if (unlikely(pkt->nb_segs > free_descs))
1959                         goto xmit_end;
1960
1961                 /*
1962                  * Checksum and VLAN flags just in the first descriptor for a
1963                  * multisegment packet
1964                  */
1965                 nfp_net_tx_cksum(txq, txds, pkt);
1966
1967                 if ((pkt->ol_flags & PKT_TX_VLAN_PKT) &&
1968                     (hw->cap & NFP_NET_CFG_CTRL_TXVLAN)) {
1969                         txds->flags |= PCIE_DESC_TX_VLAN;
1970                         txds->vlan = pkt->vlan_tci;
1971                 }
1972
1973                 if (pkt->ol_flags & PKT_TX_TCP_SEG)
1974                         rte_panic("TSO is not supported\n");
1975
1976                 /*
1977                  * mbuf data_len is the data in one segment and pkt_len data
1978                  * in the whole packet. When the packet is just one segment,
1979                  * then data_len = pkt_len
1980                  */
1981                 pkt_size = pkt->pkt_len;
1982
1983                 /* Releasing mbuf which was prefetched above */
1984                 if (*lmbuf)
1985                         rte_pktmbuf_free(*lmbuf);
1986                 /*
1987                  * Linking mbuf with descriptor for being released
1988                  * next time descriptor is used
1989                  */
1990                 *lmbuf = pkt;
1991
1992                 while (pkt_size) {
1993                         dma_size = pkt->data_len;
1994                         dma_addr = rte_mbuf_data_dma_addr(pkt);
1995                         PMD_TX_LOG(DEBUG, "Working with mbuf at dma address:"
1996                                    "%" PRIx64 "\n", dma_addr);
1997
1998                         /* Filling descriptors fields */
1999                         txds->dma_len = dma_size;
2000                         txds->data_len = pkt->pkt_len;
2001                         txds->dma_addr_hi = (dma_addr >> 32) & 0xff;
2002                         txds->dma_addr_lo = (dma_addr & 0xffffffff);
2003                         ASSERT(free_descs > 0);
2004                         free_descs--;
2005
2006                         txq->wr_p++;
2007                         if (unlikely(txq->wr_p == txq->tx_count)) /* wrapping?*/
2008                                 txq->wr_p = 0;
2009
2010                         pkt_size -= dma_size;
2011                         if (!pkt_size) {
2012                                 /* End of packet */
2013                                 txds->offset_eop |= PCIE_DESC_TX_EOP;
2014                         } else {
2015                                 txds->offset_eop &= PCIE_DESC_TX_OFFSET_MASK;
2016                                 pkt = pkt->next;
2017                         }
2018                         /* Referencing next free TX descriptor */
2019                         txds = &txq->txds[txq->wr_p];
2020                         issued_descs++;
2021                 }
2022                 i++;
2023         }
2024
2025 xmit_end:
2026         /* Increment write pointers. Force memory write before we let HW know */
2027         rte_wmb();
2028         nfp_qcp_ptr_add(txq->qcp_q, NFP_QCP_WRITE_PTR, issued_descs);
2029
2030         return i;
2031 }
2032
2033 static void
2034 nfp_net_vlan_offload_set(struct rte_eth_dev *dev, int mask)
2035 {
2036         uint32_t new_ctrl, update;
2037         struct nfp_net_hw *hw;
2038
2039         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2040         new_ctrl = 0;
2041
2042         if ((mask & ETH_VLAN_FILTER_OFFLOAD) ||
2043             (mask & ETH_VLAN_FILTER_OFFLOAD))
2044                 RTE_LOG(INFO, PMD, "Not support for ETH_VLAN_FILTER_OFFLOAD or"
2045                         " ETH_VLAN_FILTER_EXTEND");
2046
2047         /* Enable vlan strip if it is not configured yet */
2048         if ((mask & ETH_VLAN_STRIP_OFFLOAD) &&
2049             !(hw->ctrl & NFP_NET_CFG_CTRL_RXVLAN))
2050                 new_ctrl = hw->ctrl | NFP_NET_CFG_CTRL_RXVLAN;
2051
2052         /* Disable vlan strip just if it is configured */
2053         if (!(mask & ETH_VLAN_STRIP_OFFLOAD) &&
2054             (hw->ctrl & NFP_NET_CFG_CTRL_RXVLAN))
2055                 new_ctrl = hw->ctrl & ~NFP_NET_CFG_CTRL_RXVLAN;
2056
2057         if (new_ctrl == 0)
2058                 return;
2059
2060         update = NFP_NET_CFG_UPDATE_GEN;
2061
2062         if (nfp_net_reconfig(hw, new_ctrl, update) < 0)
2063                 return;
2064
2065         hw->ctrl = new_ctrl;
2066 }
2067
2068 /* Update Redirection Table(RETA) of Receive Side Scaling of Ethernet device */
2069 static int
2070 nfp_net_reta_update(struct rte_eth_dev *dev,
2071                     struct rte_eth_rss_reta_entry64 *reta_conf,
2072                     uint16_t reta_size)
2073 {
2074         uint32_t reta, mask;
2075         int i, j;
2076         int idx, shift;
2077         uint32_t update;
2078         struct nfp_net_hw *hw =
2079                 NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2080
2081         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
2082                 return -EINVAL;
2083
2084         if (reta_size != NFP_NET_CFG_RSS_ITBL_SZ) {
2085                 RTE_LOG(ERR, PMD, "The size of hash lookup table configured "
2086                         "(%d) doesn't match the number hardware can supported "
2087                         "(%d)\n", reta_size, NFP_NET_CFG_RSS_ITBL_SZ);
2088                 return -EINVAL;
2089         }
2090
2091         /*
2092          * Update Redirection Table. There are 128 8bit-entries which can be
2093          * manage as 32 32bit-entries
2094          */
2095         for (i = 0; i < reta_size; i += 4) {
2096                 /* Handling 4 RSS entries per loop */
2097                 idx = i / RTE_RETA_GROUP_SIZE;
2098                 shift = i % RTE_RETA_GROUP_SIZE;
2099                 mask = (uint8_t)((reta_conf[idx].mask >> shift) & 0xF);
2100
2101                 if (!mask)
2102                         continue;
2103
2104                 reta = 0;
2105                 /* If all 4 entries were set, don't need read RETA register */
2106                 if (mask != 0xF)
2107                         reta = nn_cfg_readl(hw, NFP_NET_CFG_RSS_ITBL + i);
2108
2109                 for (j = 0; j < 4; j++) {
2110                         if (!(mask & (0x1 << j)))
2111                                 continue;
2112                         if (mask != 0xF)
2113                                 /* Clearing the entry bits */
2114                                 reta &= ~(0xFF << (8 * j));
2115                         reta |= reta_conf[idx].reta[shift + j] << (8 * j);
2116                 }
2117                 nn_cfg_writel(hw, NFP_NET_CFG_RSS_ITBL + shift, reta);
2118         }
2119
2120         update = NFP_NET_CFG_UPDATE_RSS;
2121
2122         if (nfp_net_reconfig(hw, hw->ctrl, update) < 0)
2123                 return -EIO;
2124
2125         return 0;
2126 }
2127
2128  /* Query Redirection Table(RETA) of Receive Side Scaling of Ethernet device. */
2129 static int
2130 nfp_net_reta_query(struct rte_eth_dev *dev,
2131                    struct rte_eth_rss_reta_entry64 *reta_conf,
2132                    uint16_t reta_size)
2133 {
2134         uint8_t i, j, mask;
2135         int idx, shift;
2136         uint32_t reta;
2137         struct nfp_net_hw *hw;
2138
2139         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2140
2141         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
2142                 return -EINVAL;
2143
2144         if (reta_size != NFP_NET_CFG_RSS_ITBL_SZ) {
2145                 RTE_LOG(ERR, PMD, "The size of hash lookup table configured "
2146                         "(%d) doesn't match the number hardware can supported "
2147                         "(%d)\n", reta_size, NFP_NET_CFG_RSS_ITBL_SZ);
2148                 return -EINVAL;
2149         }
2150
2151         /*
2152          * Reading Redirection Table. There are 128 8bit-entries which can be
2153          * manage as 32 32bit-entries
2154          */
2155         for (i = 0; i < reta_size; i += 4) {
2156                 /* Handling 4 RSS entries per loop */
2157                 idx = i / RTE_RETA_GROUP_SIZE;
2158                 shift = i % RTE_RETA_GROUP_SIZE;
2159                 mask = (uint8_t)((reta_conf[idx].mask >> shift) & 0xF);
2160
2161                 if (!mask)
2162                         continue;
2163
2164                 reta = nn_cfg_readl(hw, NFP_NET_CFG_RSS_ITBL + shift);
2165                 for (j = 0; j < 4; j++) {
2166                         if (!(mask & (0x1 << j)))
2167                                 continue;
2168                         reta_conf->reta[shift + j] =
2169                                 (uint8_t)((reta >> (8 * j)) & 0xF);
2170                 }
2171         }
2172         return 0;
2173 }
2174
2175 static int
2176 nfp_net_rss_hash_update(struct rte_eth_dev *dev,
2177                         struct rte_eth_rss_conf *rss_conf)
2178 {
2179         uint32_t update;
2180         uint32_t cfg_rss_ctrl = 0;
2181         uint8_t key;
2182         uint64_t rss_hf;
2183         int i;
2184         struct nfp_net_hw *hw;
2185
2186         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2187
2188         rss_hf = rss_conf->rss_hf;
2189
2190         /* Checking if RSS is enabled */
2191         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS)) {
2192                 if (rss_hf != 0) { /* Enable RSS? */
2193                         RTE_LOG(ERR, PMD, "RSS unsupported\n");
2194                         return -EINVAL;
2195                 }
2196                 return 0; /* Nothing to do */
2197         }
2198
2199         if (rss_conf->rss_key_len > NFP_NET_CFG_RSS_KEY_SZ) {
2200                 RTE_LOG(ERR, PMD, "hash key too long\n");
2201                 return -EINVAL;
2202         }
2203
2204         if (rss_hf & ETH_RSS_IPV4)
2205                 cfg_rss_ctrl |= NFP_NET_CFG_RSS_IPV4 |
2206                                 NFP_NET_CFG_RSS_IPV4_TCP |
2207                                 NFP_NET_CFG_RSS_IPV4_UDP;
2208
2209         if (rss_hf & ETH_RSS_IPV6)
2210                 cfg_rss_ctrl |= NFP_NET_CFG_RSS_IPV6 |
2211                                 NFP_NET_CFG_RSS_IPV6_TCP |
2212                                 NFP_NET_CFG_RSS_IPV6_UDP;
2213
2214         /* configuring where to apply the RSS hash */
2215         nn_cfg_writel(hw, NFP_NET_CFG_RSS_CTRL, cfg_rss_ctrl);
2216
2217         /* Writing the key byte a byte */
2218         for (i = 0; i < rss_conf->rss_key_len; i++) {
2219                 memcpy(&key, &rss_conf->rss_key[i], 1);
2220                 nn_cfg_writeb(hw, NFP_NET_CFG_RSS_KEY + i, key);
2221         }
2222
2223         /* Writing the key size */
2224         nn_cfg_writeb(hw, NFP_NET_CFG_RSS_KEY_SZ, rss_conf->rss_key_len);
2225
2226         update = NFP_NET_CFG_UPDATE_RSS;
2227
2228         if (nfp_net_reconfig(hw, hw->ctrl, update) < 0)
2229                 return -EIO;
2230
2231         return 0;
2232 }
2233
2234 static int
2235 nfp_net_rss_hash_conf_get(struct rte_eth_dev *dev,
2236                           struct rte_eth_rss_conf *rss_conf)
2237 {
2238         uint64_t rss_hf;
2239         uint32_t cfg_rss_ctrl;
2240         uint8_t key;
2241         int i;
2242         struct nfp_net_hw *hw;
2243
2244         hw = NFP_NET_DEV_PRIVATE_TO_HW(dev->data->dev_private);
2245
2246         if (!(hw->ctrl & NFP_NET_CFG_CTRL_RSS))
2247                 return -EINVAL;
2248
2249         rss_hf = rss_conf->rss_hf;
2250         cfg_rss_ctrl = nn_cfg_readl(hw, NFP_NET_CFG_RSS_CTRL);
2251
2252         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV4)
2253                 rss_hf |= ETH_RSS_NONFRAG_IPV4_TCP | ETH_RSS_NONFRAG_IPV4_UDP;
2254
2255         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV4_TCP)
2256                 rss_hf |= ETH_RSS_NONFRAG_IPV4_TCP;
2257
2258         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV6_TCP)
2259                 rss_hf |= ETH_RSS_NONFRAG_IPV6_TCP;
2260
2261         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV4_UDP)
2262                 rss_hf |= ETH_RSS_NONFRAG_IPV4_UDP;
2263
2264         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV6_UDP)
2265                 rss_hf |= ETH_RSS_NONFRAG_IPV6_UDP;
2266
2267         if (cfg_rss_ctrl & NFP_NET_CFG_RSS_IPV6)
2268                 rss_hf |= ETH_RSS_NONFRAG_IPV4_UDP | ETH_RSS_NONFRAG_IPV6_UDP;
2269
2270         /* Reading the key size */
2271         rss_conf->rss_key_len = nn_cfg_readl(hw, NFP_NET_CFG_RSS_KEY_SZ);
2272
2273         /* Reading the key byte a byte */
2274         for (i = 0; i < rss_conf->rss_key_len; i++) {
2275                 key = nn_cfg_readb(hw, NFP_NET_CFG_RSS_KEY + i);
2276                 memcpy(&rss_conf->rss_key[i], &key, 1);
2277         }
2278
2279         return 0;
2280 }
2281
2282 /* Initialise and register driver with DPDK Application */
2283 static const struct eth_dev_ops nfp_net_eth_dev_ops = {
2284         .dev_configure          = nfp_net_configure,
2285         .dev_start              = nfp_net_start,
2286         .dev_stop               = nfp_net_stop,
2287         .dev_close              = nfp_net_close,
2288         .promiscuous_enable     = nfp_net_promisc_enable,
2289         .promiscuous_disable    = nfp_net_promisc_disable,
2290         .link_update            = nfp_net_link_update,
2291         .stats_get              = nfp_net_stats_get,
2292         .stats_reset            = nfp_net_stats_reset,
2293         .dev_infos_get          = nfp_net_infos_get,
2294         .dev_supported_ptypes_get = nfp_net_supported_ptypes_get,
2295         .mtu_set                = nfp_net_dev_mtu_set,
2296         .vlan_offload_set       = nfp_net_vlan_offload_set,
2297         .reta_update            = nfp_net_reta_update,
2298         .reta_query             = nfp_net_reta_query,
2299         .rss_hash_update        = nfp_net_rss_hash_update,
2300         .rss_hash_conf_get      = nfp_net_rss_hash_conf_get,
2301         .rx_queue_setup         = nfp_net_rx_queue_setup,
2302         .rx_queue_release       = nfp_net_rx_queue_release,
2303         .rx_queue_count         = nfp_net_rx_queue_count,
2304         .tx_queue_setup         = nfp_net_tx_queue_setup,
2305         .tx_queue_release       = nfp_net_tx_queue_release,
2306 };
2307
2308 static int
2309 nfp_net_init(struct rte_eth_dev *eth_dev)
2310 {
2311         struct rte_pci_device *pci_dev;
2312         struct nfp_net_hw *hw;
2313
2314         uint32_t tx_bar_off, rx_bar_off;
2315         uint32_t start_q;
2316         int stride = 4;
2317
2318         PMD_INIT_FUNC_TRACE();
2319
2320         hw = NFP_NET_DEV_PRIVATE_TO_HW(eth_dev->data->dev_private);
2321
2322         eth_dev->dev_ops = &nfp_net_eth_dev_ops;
2323         eth_dev->rx_pkt_burst = &nfp_net_recv_pkts;
2324         eth_dev->tx_pkt_burst = &nfp_net_xmit_pkts;
2325
2326         /* For secondary processes, the primary has done all the work */
2327         if (rte_eal_process_type() != RTE_PROC_PRIMARY)
2328                 return 0;
2329
2330         pci_dev = RTE_DEV_TO_PCI(eth_dev->device);
2331         rte_eth_copy_pci_info(eth_dev, pci_dev);
2332         eth_dev->data->dev_flags = RTE_ETH_DEV_DETACHABLE;
2333
2334         hw->device_id = pci_dev->id.device_id;
2335         hw->vendor_id = pci_dev->id.vendor_id;
2336         hw->subsystem_device_id = pci_dev->id.subsystem_device_id;
2337         hw->subsystem_vendor_id = pci_dev->id.subsystem_vendor_id;
2338
2339         PMD_INIT_LOG(DEBUG, "nfp_net: device (%u:%u) %u:%u:%u:%u\n",
2340                      pci_dev->id.vendor_id, pci_dev->id.device_id,
2341                      pci_dev->addr.domain, pci_dev->addr.bus,
2342                      pci_dev->addr.devid, pci_dev->addr.function);
2343
2344         hw->ctrl_bar = (uint8_t *)pci_dev->mem_resource[0].addr;
2345         if (hw->ctrl_bar == NULL) {
2346                 RTE_LOG(ERR, PMD,
2347                         "hw->ctrl_bar is NULL. BAR0 not configured\n");
2348                 return -ENODEV;
2349         }
2350         hw->max_rx_queues = nn_cfg_readl(hw, NFP_NET_CFG_MAX_RXRINGS);
2351         hw->max_tx_queues = nn_cfg_readl(hw, NFP_NET_CFG_MAX_TXRINGS);
2352
2353         /* Work out where in the BAR the queues start. */
2354         switch (pci_dev->id.device_id) {
2355         case PCI_DEVICE_ID_NFP6000_VF_NIC:
2356                 start_q = nn_cfg_readl(hw, NFP_NET_CFG_START_TXQ);
2357                 tx_bar_off = NFP_PCIE_QUEUE(start_q);
2358                 start_q = nn_cfg_readl(hw, NFP_NET_CFG_START_RXQ);
2359                 rx_bar_off = NFP_PCIE_QUEUE(start_q);
2360                 break;
2361         default:
2362                 RTE_LOG(ERR, PMD, "nfp_net: no device ID matching\n");
2363                 return -ENODEV;
2364         }
2365
2366         PMD_INIT_LOG(DEBUG, "tx_bar_off: 0x%08x\n", tx_bar_off);
2367         PMD_INIT_LOG(DEBUG, "rx_bar_off: 0x%08x\n", rx_bar_off);
2368
2369         hw->tx_bar = (uint8_t *)pci_dev->mem_resource[2].addr + tx_bar_off;
2370         hw->rx_bar = (uint8_t *)pci_dev->mem_resource[2].addr + rx_bar_off;
2371
2372         PMD_INIT_LOG(DEBUG, "ctrl_bar: %p, tx_bar: %p, rx_bar: %p\n",
2373                      hw->ctrl_bar, hw->tx_bar, hw->rx_bar);
2374
2375         nfp_net_cfg_queue_setup(hw);
2376
2377         /* Get some of the read-only fields from the config BAR */
2378         hw->ver = nn_cfg_readl(hw, NFP_NET_CFG_VERSION);
2379         hw->cap = nn_cfg_readl(hw, NFP_NET_CFG_CAP);
2380         hw->max_mtu = nn_cfg_readl(hw, NFP_NET_CFG_MAX_MTU);
2381         hw->mtu = hw->max_mtu;
2382
2383         if (NFD_CFG_MAJOR_VERSION_of(hw->ver) < 2)
2384                 hw->rx_offset = NFP_NET_RX_OFFSET;
2385         else
2386                 hw->rx_offset = nn_cfg_readl(hw, NFP_NET_CFG_RX_OFFSET_ADDR);
2387
2388         PMD_INIT_LOG(INFO, "VER: %#x, Maximum supported MTU: %d\n",
2389                      hw->ver, hw->max_mtu);
2390         PMD_INIT_LOG(INFO, "CAP: %#x, %s%s%s%s%s%s%s%s%s\n", hw->cap,
2391                      hw->cap & NFP_NET_CFG_CTRL_PROMISC ? "PROMISC " : "",
2392                      hw->cap & NFP_NET_CFG_CTRL_RXCSUM  ? "RXCSUM "  : "",
2393                      hw->cap & NFP_NET_CFG_CTRL_TXCSUM  ? "TXCSUM "  : "",
2394                      hw->cap & NFP_NET_CFG_CTRL_RXVLAN  ? "RXVLAN "  : "",
2395                      hw->cap & NFP_NET_CFG_CTRL_TXVLAN  ? "TXVLAN "  : "",
2396                      hw->cap & NFP_NET_CFG_CTRL_SCATTER ? "SCATTER " : "",
2397                      hw->cap & NFP_NET_CFG_CTRL_GATHER  ? "GATHER "  : "",
2398                      hw->cap & NFP_NET_CFG_CTRL_LSO     ? "TSO "     : "",
2399                      hw->cap & NFP_NET_CFG_CTRL_RSS     ? "RSS "     : "");
2400
2401         hw->ctrl = 0;
2402
2403         hw->stride_rx = stride;
2404         hw->stride_tx = stride;
2405
2406         PMD_INIT_LOG(INFO, "max_rx_queues: %u, max_tx_queues: %u\n",
2407                      hw->max_rx_queues, hw->max_tx_queues);
2408
2409         /* Initializing spinlock for reconfigs */
2410         rte_spinlock_init(&hw->reconfig_lock);
2411
2412         /* Allocating memory for mac addr */
2413         eth_dev->data->mac_addrs = rte_zmalloc("mac_addr", ETHER_ADDR_LEN, 0);
2414         if (eth_dev->data->mac_addrs == NULL) {
2415                 PMD_INIT_LOG(ERR, "Failed to space for MAC address");
2416                 return -ENOMEM;
2417         }
2418
2419         nfp_net_read_mac(hw);
2420
2421         if (!is_valid_assigned_ether_addr((struct ether_addr *)&hw->mac_addr))
2422                 /* Using random mac addresses for VFs */
2423                 eth_random_addr(&hw->mac_addr[0]);
2424
2425         /* Copying mac address to DPDK eth_dev struct */
2426         ether_addr_copy((struct ether_addr *)hw->mac_addr,
2427                         &eth_dev->data->mac_addrs[0]);
2428
2429         PMD_INIT_LOG(INFO, "port %d VendorID=0x%x DeviceID=0x%x "
2430                      "mac=%02x:%02x:%02x:%02x:%02x:%02x",
2431                      eth_dev->data->port_id, pci_dev->id.vendor_id,
2432                      pci_dev->id.device_id,
2433                      hw->mac_addr[0], hw->mac_addr[1], hw->mac_addr[2],
2434                      hw->mac_addr[3], hw->mac_addr[4], hw->mac_addr[5]);
2435
2436         /* Registering LSC interrupt handler */
2437         rte_intr_callback_register(&pci_dev->intr_handle,
2438                                    nfp_net_dev_interrupt_handler,
2439                                    (void *)eth_dev);
2440
2441         /* enable uio intr after callback register */
2442         rte_intr_enable(&pci_dev->intr_handle);
2443
2444         /* Telling the firmware about the LSC interrupt entry */
2445         nn_cfg_writeb(hw, NFP_NET_CFG_LSC, NFP_NET_IRQ_LSC_IDX);
2446
2447         /* Recording current stats counters values */
2448         nfp_net_stats_reset(eth_dev);
2449
2450         return 0;
2451 }
2452
2453 static struct rte_pci_id pci_id_nfp_net_map[] = {
2454         {
2455                 RTE_PCI_DEVICE(PCI_VENDOR_ID_NETRONOME,
2456                                PCI_DEVICE_ID_NFP6000_PF_NIC)
2457         },
2458         {
2459                 RTE_PCI_DEVICE(PCI_VENDOR_ID_NETRONOME,
2460                                PCI_DEVICE_ID_NFP6000_VF_NIC)
2461         },
2462         {
2463                 .vendor_id = 0,
2464         },
2465 };
2466
2467 static struct eth_driver rte_nfp_net_pmd = {
2468         .pci_drv = {
2469                 .id_table = pci_id_nfp_net_map,
2470                 .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_INTR_LSC,
2471                 .probe = rte_eth_dev_pci_probe,
2472                 .remove = rte_eth_dev_pci_remove,
2473         },
2474         .eth_dev_init = nfp_net_init,
2475         .dev_private_size = sizeof(struct nfp_net_adapter),
2476 };
2477
2478 RTE_PMD_REGISTER_PCI(net_nfp, rte_nfp_net_pmd.pci_drv);
2479 RTE_PMD_REGISTER_PCI_TABLE(net_nfp, pci_id_nfp_net_map);
2480 RTE_PMD_REGISTER_KMOD_DEP(net_nfp, "* igb_uio | uio_pci_generic | vfio");
2481
2482 /*
2483  * Local variables:
2484  * c-file-style: "Linux"
2485  * indent-tabs-mode: t
2486  * End:
2487  */