drivers/net/octeontx/base/octeontx_pkivf.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(c) 2017 Cavium, Inc
   3  */
   4
   5 #include <string.h>
   6
   7 #include <rte_eal.h>
   8 #include <rte_bus_pci.h>
   9
  10 #include "../octeontx_logs.h"
  11 #include "octeontx_io.h"
  12 #include "octeontx_pkivf.h"
  13
  14
  15 struct octeontx_pkivf {
  16         uint8_t         *bar0;
  17         uint8_t         status;
  18         uint16_t        domain;
  19         uint16_t        vfid;
  20 };
  21
  22 struct octeontx_pki_vf_ctl_s {
  23         struct octeontx_pkivf pki[PKI_VF_MAX];
  24 };
  25
  26 static struct octeontx_pki_vf_ctl_s pki_vf_ctl;
  27
  28 int
  29 octeontx_pki_port_open(int port)
  30 {
  31         uint16_t global_domain = octeontx_get_global_domain();
  32         struct octeontx_mbox_hdr hdr;
  33         pki_port_type_t port_type;
  34         int i, res;
  35
  36         /* Check if atleast one PKI vf is in application domain. */
  37         for (i = 0; i < PKI_VF_MAX; i++) {
  38                 if (pki_vf_ctl.pki[i].domain != global_domain)
  39                         continue;
  40                 break;
  41         }
  42
  43         if (i == PKI_VF_MAX)
  44                 return -ENODEV;
  45
  46         port_type.port_type = OCTTX_PORT_TYPE_NET;
  47         hdr.coproc = OCTEONTX_PKI_COPROC;
  48         hdr.msg = MBOX_PKI_PORT_OPEN;
  49         hdr.vfid = port;
  50
  51         res = octeontx_mbox_send(&hdr, &port_type, sizeof(pki_port_type_t),
  52                                  NULL, 0);
  53         if (res < 0)
  54                 return -EACCES;
  55         return res;
  56 }
  57
  58 int
  59 octeontx_pki_port_hash_config(int port, pki_hash_cfg_t *hash_cfg)
  60 {
  61         struct octeontx_mbox_hdr hdr;
  62         int res;
  63
  64         pki_hash_cfg_t h_cfg = *(pki_hash_cfg_t *)hash_cfg;
  65         int len = sizeof(pki_hash_cfg_t);
  66
  67         hdr.coproc = OCTEONTX_PKI_COPROC;
  68         hdr.msg = MBOX_PKI_PORT_HASH_CONFIG;
  69         hdr.vfid = port;
  70
  71         res = octeontx_mbox_send(&hdr, &h_cfg, len, NULL, 0);
  72         if (res < 0)
  73                 return -EACCES;
  74
  75         return res;
  76 }
  77
  78 int
  79 octeontx_pki_port_pktbuf_config(int port, pki_pktbuf_cfg_t *buf_cfg)
  80 {
  81         struct octeontx_mbox_hdr hdr;
  82         int res;
  83
  84         pki_pktbuf_cfg_t b_cfg = *(pki_pktbuf_cfg_t *)buf_cfg;
  85         int len = sizeof(pki_pktbuf_cfg_t);
  86
  87         hdr.coproc = OCTEONTX_PKI_COPROC;
  88         hdr.msg = MBOX_PKI_PORT_PKTBUF_CONFIG;
  89         hdr.vfid = port;
  90
  91         res = octeontx_mbox_send(&hdr, &b_cfg, len, NULL, 0);
  92         if (res < 0)
  93                 return -EACCES;
  94         return res;
  95 }
  96
  97 int
  98 octeontx_pki_port_create_qos(int port, pki_qos_cfg_t *qos_cfg)
  99 {
 100         struct octeontx_mbox_hdr hdr;
 101         int res;
 102
 103         pki_qos_cfg_t q_cfg = *(pki_qos_cfg_t *)qos_cfg;
 104         int len = sizeof(pki_qos_cfg_t);
 105
 106         hdr.coproc = OCTEONTX_PKI_COPROC;
 107         hdr.msg = MBOX_PKI_PORT_CREATE_QOS;
 108         hdr.vfid = port;
 109
 110         res = octeontx_mbox_send(&hdr, &q_cfg, len, NULL, 0);
 111         if (res < 0)
 112                 return -EACCES;
 113
 114         return res;
 115 }
 116
 117
 118 int
 119 octeontx_pki_port_errchk_config(int port, pki_errchk_cfg_t *cfg)
 120 {
 121         struct octeontx_mbox_hdr hdr;
 122         int res;
 123
 124         pki_errchk_cfg_t e_cfg;
 125         e_cfg = *((pki_errchk_cfg_t *)(cfg));
 126         int len = sizeof(pki_errchk_cfg_t);
 127
 128         hdr.coproc = OCTEONTX_PKI_COPROC;
 129         hdr.msg = MBOX_PKI_PORT_ERRCHK_CONFIG;
 130         hdr.vfid = port;
 131
 132         res = octeontx_mbox_send(&hdr, &e_cfg, len, NULL, 0);
 133         if (res < 0)
 134                 return -EACCES;
 135
 136         return res;
 137 }
 138
 139 #define PCI_VENDOR_ID_CAVIUM               0x177D
 140 #define PCI_DEVICE_ID_OCTEONTX_PKI_VF      0xA0DD
 141
 142 /* PKIVF pcie device */
 143 static int
 144 pkivf_probe(struct rte_pci_driver *pci_drv, struct rte_pci_device *pci_dev)
 145 {
 146         struct octeontx_pkivf *res;
 147         static uint8_t vf_cnt;
 148         uint16_t domain;
 149         uint16_t vfid;
 150         uint8_t *bar0;
 151         uint64_t val;
 152
 153         RTE_SET_USED(pci_drv);
 154         /* For secondary processes, the primary has done all the work */
 155         if (rte_eal_process_type() != RTE_PROC_PRIMARY)
 156                 return 0;
 157
 158         if (pci_dev->mem_resource[0].addr == NULL) {
 159                 octeontx_log_err("PKI Empty bar[0] %p",
 160                                  pci_dev->mem_resource[0].addr);
 161                 return -ENODEV;
 162         }
 163
 164         bar0 = pci_dev->mem_resource[0].addr;
 165         val = octeontx_read64(bar0);
 166         domain = val & 0xffff;
 167         vfid = (val >> 16) & 0xffff;
 168
 169         if (unlikely(vfid >= PKI_VF_MAX)) {
 170                 octeontx_log_err("pki: Invalid vfid %d", vfid);
 171                 return -EINVAL;
 172         }
 173
 174         res = &pki_vf_ctl.pki[vf_cnt++];
 175         res->vfid = vfid;
 176         res->domain = domain;
 177         res->bar0 = bar0;
 178
 179         octeontx_log_dbg("PKI Domain=%d vfid=%d", res->domain, res->vfid);
 180         return 0;
 181 }
 182
 183 static const struct rte_pci_id pci_pkivf_map[] = {
 184         {
 185                 RTE_PCI_DEVICE(PCI_VENDOR_ID_CAVIUM,
 186                                 PCI_DEVICE_ID_OCTEONTX_PKI_VF)
 187         },
 188         {
 189                 .vendor_id = 0,
 190         },
 191 };
 192
 193 static struct rte_pci_driver pci_pkivf = {
 194         .id_table = pci_pkivf_map,
 195         .drv_flags = RTE_PCI_DRV_NEED_MAPPING,
 196         .probe = pkivf_probe,
 197 };
 198
 199 RTE_PMD_REGISTER_PCI(octeontx_pkivf, pci_pkivf);