drivers/net/octeontx2/otx2_ethdev_ops.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(C) 2019 Marvell International Ltd.
   3  */
   4
   5 #include <rte_mbuf_pool_ops.h>
   6
   7 #include "otx2_ethdev.h"
   8
   9 int
  10 otx2_nix_mtu_set(struct rte_eth_dev *eth_dev, uint16_t mtu)
  11 {
  12         uint32_t buffsz, frame_size = mtu + NIX_L2_OVERHEAD;
  13         struct otx2_eth_dev *dev = otx2_eth_pmd_priv(eth_dev);
  14         struct rte_eth_dev_data *data = eth_dev->data;
  15         struct otx2_mbox *mbox = dev->mbox;
  16         struct nix_frs_cfg *req;
  17         int rc;
  18
  19         /* Check if MTU is within the allowed range */
  20         if (frame_size < NIX_MIN_FRS || frame_size > NIX_MAX_FRS)
  21                 return -EINVAL;
  22
  23         buffsz = data->min_rx_buf_size - RTE_PKTMBUF_HEADROOM;
  24
  25         /* Refuse MTU that requires the support of scattered packets
  26          * when this feature has not been enabled before.
  27          */
  28         if (data->dev_started && frame_size > buffsz &&
  29             !(dev->rx_offloads & DEV_RX_OFFLOAD_SCATTER))
  30                 return -EINVAL;
  31
  32         /* Check <seg size> * <max_seg>  >= max_frame */
  33         if ((dev->rx_offloads & DEV_RX_OFFLOAD_SCATTER) &&
  34             (frame_size > buffsz * NIX_RX_NB_SEG_MAX))
  35                 return -EINVAL;
  36
  37         req = otx2_mbox_alloc_msg_nix_set_hw_frs(mbox);
  38         req->update_smq = true;
  39         /* FRS HW config should exclude FCS but include NPC VTAG insert size */
  40         req->maxlen = frame_size - RTE_ETHER_CRC_LEN + NIX_MAX_VTAG_ACT_SIZE;
  41
  42         rc = otx2_mbox_process(mbox);
  43         if (rc)
  44                 return rc;
  45
  46         /* Now just update Rx MAXLEN */
  47         req = otx2_mbox_alloc_msg_nix_set_hw_frs(mbox);
  48         req->maxlen = frame_size - RTE_ETHER_CRC_LEN;
  49
  50         rc = otx2_mbox_process(mbox);
  51         if (rc)
  52                 return rc;
  53
  54         if (frame_size > RTE_ETHER_MAX_LEN)
  55                 dev->rx_offloads |= DEV_RX_OFFLOAD_JUMBO_FRAME;
  56         else
  57                 dev->rx_offloads &= ~DEV_RX_OFFLOAD_JUMBO_FRAME;
  58
  59         /* Update max_rx_pkt_len */
  60         data->dev_conf.rxmode.max_rx_pkt_len = frame_size;
  61
  62         return rc;
  63 }
  64
  65 int
  66 otx2_nix_recalc_mtu(struct rte_eth_dev *eth_dev)
  67 {
  68         struct otx2_eth_dev *dev = otx2_eth_pmd_priv(eth_dev);
  69         struct rte_eth_dev_data *data = eth_dev->data;
  70         struct rte_pktmbuf_pool_private *mbp_priv;
  71         struct otx2_eth_rxq *rxq;
  72         uint32_t buffsz;
  73         uint16_t mtu;
  74         int rc;
  75
  76         /* Get rx buffer size */
  77         rxq = data->rx_queues[0];
  78         mbp_priv = rte_mempool_get_priv(rxq->pool);
  79         buffsz = mbp_priv->mbuf_data_room_size - RTE_PKTMBUF_HEADROOM;
  80
  81         /* Setup scatter mode if needed by jumbo */
  82         if (data->dev_conf.rxmode.max_rx_pkt_len > buffsz)
  83                 dev->rx_offloads |= DEV_RX_OFFLOAD_SCATTER;
  84
  85         /* Setup MTU based on max_rx_pkt_len */
  86         mtu = data->dev_conf.rxmode.max_rx_pkt_len - NIX_L2_OVERHEAD;
  87
  88         rc = otx2_nix_mtu_set(eth_dev, mtu);
  89         if (rc)
  90                 otx2_err("Failed to set default MTU size %d", rc);
  91
  92         return rc;
  93 }
  94
  95 static void
  96 nix_cgx_promisc_config(struct rte_eth_dev *eth_dev, int en)
  97 {
  98         struct otx2_eth_dev *dev = otx2_eth_pmd_priv(eth_dev);
  99         struct otx2_mbox *mbox = dev->mbox;
 100
 101         if (otx2_dev_is_vf(dev))
 102                 return;
 103
 104         if (en)
 105                 otx2_mbox_alloc_msg_cgx_promisc_enable(mbox);
 106         else
 107                 otx2_mbox_alloc_msg_cgx_promisc_disable(mbox);
 108
 109         otx2_mbox_process(mbox);
 110 }
 111
 112 void
 113 otx2_nix_promisc_config(struct rte_eth_dev *eth_dev, int en)
 114 {
 115         struct otx2_eth_dev *dev = otx2_eth_pmd_priv(eth_dev);
 116         struct otx2_mbox *mbox = dev->mbox;
 117         struct nix_rx_mode *req;
 118
 119         if (otx2_dev_is_vf(dev))
 120                 return;
 121
 122         req = otx2_mbox_alloc_msg_nix_set_rx_mode(mbox);
 123
 124         if (en)
 125                 req->mode = NIX_RX_MODE_UCAST | NIX_RX_MODE_PROMISC;
 126
 127         otx2_mbox_process(mbox);
 128         eth_dev->data->promiscuous = en;
 129         otx2_nix_vlan_update_promisc(eth_dev, en);
 130 }
 131
 132 void
 133 otx2_nix_promisc_enable(struct rte_eth_dev *eth_dev)
 134 {
 135         otx2_nix_promisc_config(eth_dev, 1);
 136         nix_cgx_promisc_config(eth_dev, 1);
 137 }
 138
 139 void
 140 otx2_nix_promisc_disable(struct rte_eth_dev *eth_dev)
 141 {
 142         otx2_nix_promisc_config(eth_dev, 0);
 143         nix_cgx_promisc_config(eth_dev, 0);
 144 }
 145
 146 static void
 147 nix_allmulticast_config(struct rte_eth_dev *eth_dev, int en)
 148 {
 149         struct otx2_eth_dev *dev = otx2_eth_pmd_priv(eth_dev);
 150         struct otx2_mbox *mbox = dev->mbox;
 151         struct nix_rx_mode *req;
 152
 153         if (otx2_dev_is_vf(dev))
 154                 return;
 155
 156         req = otx2_mbox_alloc_msg_nix_set_rx_mode(mbox);
 157
 158         if (en)
 159                 req->mode = NIX_RX_MODE_UCAST | NIX_RX_MODE_ALLMULTI;
 160         else if (eth_dev->data->promiscuous)
 161                 req->mode = NIX_RX_MODE_UCAST | NIX_RX_MODE_PROMISC;
 162
 163         otx2_mbox_process(mbox);
 164 }
 165
 166 void
 167 otx2_nix_allmulticast_enable(struct rte_eth_dev *eth_dev)
 168 {
 169         nix_allmulticast_config(eth_dev, 1);
 170 }
 171
 172 void
 173 otx2_nix_allmulticast_disable(struct rte_eth_dev *eth_dev)
 174 {
 175         nix_allmulticast_config(eth_dev, 0);
 176 }
 177
 178 void
 179 otx2_nix_rxq_info_get(struct rte_eth_dev *eth_dev, uint16_t queue_id,
 180                       struct rte_eth_rxq_info *qinfo)
 181 {
 182         struct otx2_eth_rxq *rxq;
 183
 184         rxq = eth_dev->data->rx_queues[queue_id];
 185
 186         qinfo->mp = rxq->pool;
 187         qinfo->scattered_rx = eth_dev->data->scattered_rx;
 188         qinfo->nb_desc = rxq->qconf.nb_desc;
 189
 190         qinfo->conf.rx_free_thresh = 0;
 191         qinfo->conf.rx_drop_en = 0;
 192         qinfo->conf.rx_deferred_start = 0;
 193         qinfo->conf.offloads = rxq->offloads;
 194 }
 195
 196 void
 197 otx2_nix_txq_info_get(struct rte_eth_dev *eth_dev, uint16_t queue_id,
 198                       struct rte_eth_txq_info *qinfo)
 199 {
 200         struct otx2_eth_txq *txq;
 201
 202         txq = eth_dev->data->tx_queues[queue_id];
 203
 204         qinfo->nb_desc = txq->qconf.nb_desc;
 205
 206         qinfo->conf.tx_thresh.pthresh = 0;
 207         qinfo->conf.tx_thresh.hthresh = 0;
 208         qinfo->conf.tx_thresh.wthresh = 0;
 209
 210         qinfo->conf.tx_free_thresh = 0;
 211         qinfo->conf.tx_rs_thresh = 0;
 212         qinfo->conf.offloads = txq->offloads;
 213         qinfo->conf.tx_deferred_start = 0;
 214 }
 215
 216 static void
 217 nix_rx_head_tail_get(struct otx2_eth_dev *dev,
 218                      uint32_t *head, uint32_t *tail, uint16_t queue_idx)
 219 {
 220         uint64_t reg, val;
 221
 222         if (head == NULL || tail == NULL)
 223                 return;
 224
 225         reg = (((uint64_t)queue_idx) << 32);
 226         val = otx2_atomic64_add_nosync(reg, (int64_t *)
 227                                        (dev->base + NIX_LF_CQ_OP_STATUS));
 228         if (val & (OP_ERR | CQ_ERR))
 229                 val = 0;
 230
 231         *tail = (uint32_t)(val & 0xFFFFF);
 232         *head = (uint32_t)((val >> 20) & 0xFFFFF);
 233 }
 234
 235 uint32_t
 236 otx2_nix_rx_queue_count(struct rte_eth_dev *eth_dev, uint16_t queue_idx)
 237 {
 238         struct otx2_eth_rxq *rxq = eth_dev->data->rx_queues[queue_idx];
 239         struct otx2_eth_dev *dev = otx2_eth_pmd_priv(eth_dev);
 240         uint32_t head, tail;
 241
 242         nix_rx_head_tail_get(dev, &head, &tail, queue_idx);
 243         return (tail - head) % rxq->qlen;
 244 }
 245
 246 static inline int
 247 nix_offset_has_packet(uint32_t head, uint32_t tail, uint16_t offset)
 248 {
 249         /* Check given offset(queue index) has packet filled by HW */
 250         if (tail > head && offset <= tail && offset >= head)
 251                 return 1;
 252         /* Wrap around case */
 253         if (head > tail && (offset >= head || offset <= tail))
 254                 return 1;
 255
 256         return 0;
 257 }
 258
 259 int
 260 otx2_nix_rx_descriptor_done(void *rx_queue, uint16_t offset)
 261 {
 262         struct otx2_eth_rxq *rxq = rx_queue;
 263         uint32_t head, tail;
 264
 265         nix_rx_head_tail_get(otx2_eth_pmd_priv(rxq->eth_dev),
 266                              &head, &tail, rxq->rq);
 267
 268         return nix_offset_has_packet(head, tail, offset);
 269 }
 270
 271 int
 272 otx2_nix_rx_descriptor_status(void *rx_queue, uint16_t offset)
 273 {
 274         struct otx2_eth_rxq *rxq = rx_queue;
 275         uint32_t head, tail;
 276
 277         if (rxq->qlen >= offset)
 278                 return -EINVAL;
 279
 280         nix_rx_head_tail_get(otx2_eth_pmd_priv(rxq->eth_dev),
 281                              &head, &tail, rxq->rq);
 282
 283         if (nix_offset_has_packet(head, tail, offset))
 284                 return RTE_ETH_RX_DESC_DONE;
 285         else
 286                 return RTE_ETH_RX_DESC_AVAIL;
 287 }
 288
 289 /* It is a NOP for octeontx2 as HW frees the buffer on xmit */
 290 int
 291 otx2_nix_tx_done_cleanup(void *txq, uint32_t free_cnt)
 292 {
 293         RTE_SET_USED(txq);
 294         RTE_SET_USED(free_cnt);
 295
 296         return 0;
 297 }
 298
 299 int
 300 otx2_nix_fw_version_get(struct rte_eth_dev *eth_dev, char *fw_version,
 301                         size_t fw_size)
 302 {
 303         struct otx2_eth_dev *dev = otx2_eth_pmd_priv(eth_dev);
 304         int rc = (int)fw_size;
 305
 306         if (fw_size > sizeof(dev->mkex_pfl_name))
 307                 rc = sizeof(dev->mkex_pfl_name);
 308
 309         rc = strlcpy(fw_version, (char *)dev->mkex_pfl_name, rc);
 310
 311         rc += 1; /* Add the size of '\0' */
 312         if (fw_size < (uint32_t)rc)
 313                 return rc;
 314
 315         return 0;
 316 }
 317
 318 int
 319 otx2_nix_pool_ops_supported(struct rte_eth_dev *eth_dev, const char *pool)
 320 {
 321         RTE_SET_USED(eth_dev);
 322
 323         if (!strcmp(pool, rte_mbuf_platform_mempool_ops()))
 324                 return 0;
 325
 326         return -ENOTSUP;
 327 }
 328
 329 int
 330 otx2_nix_dev_filter_ctrl(struct rte_eth_dev *eth_dev,
 331                          enum rte_filter_type filter_type,
 332                          enum rte_filter_op filter_op, void *arg)
 333 {
 334         RTE_SET_USED(eth_dev);
 335
 336         if (filter_type != RTE_ETH_FILTER_GENERIC) {
 337                 otx2_err("Unsupported filter type %d", filter_type);
 338                 return -ENOTSUP;
 339         }
 340
 341         if (filter_op == RTE_ETH_FILTER_GET) {
 342                 *(const void **)arg = &otx2_flow_ops;
 343                 return 0;
 344         }
 345
 346         otx2_err("Invalid filter_op %d", filter_op);
 347         return -EINVAL;
 348 }
 349
 350 static struct cgx_fw_data *
 351 nix_get_fwdata(struct otx2_eth_dev *dev)
 352 {
 353         struct otx2_mbox *mbox = dev->mbox;
 354         struct cgx_fw_data *rsp = NULL;
 355         int rc;
 356
 357         otx2_mbox_alloc_msg_cgx_get_aux_link_info(mbox);
 358
 359         rc = otx2_mbox_process_msg(mbox, (void *)&rsp);
 360         if (rc) {
 361                 otx2_err("Failed to get fw data: %d", rc);
 362                 return NULL;
 363         }
 364
 365         return rsp;
 366 }
 367
 368 int
 369 otx2_nix_get_module_info(struct rte_eth_dev *eth_dev,
 370                          struct rte_eth_dev_module_info *modinfo)
 371 {
 372         struct otx2_eth_dev *dev = otx2_eth_pmd_priv(eth_dev);
 373         struct cgx_fw_data *rsp;
 374
 375         rsp = nix_get_fwdata(dev);
 376         if (rsp == NULL)
 377                 return -EIO;
 378
 379         modinfo->type = rsp->fwdata.sfp_eeprom.sff_id;
 380         modinfo->eeprom_len = SFP_EEPROM_SIZE;
 381
 382         return 0;
 383 }
 384
 385 int
 386 otx2_nix_get_module_eeprom(struct rte_eth_dev *eth_dev,
 387                            struct rte_dev_eeprom_info *info)
 388 {
 389         struct otx2_eth_dev *dev = otx2_eth_pmd_priv(eth_dev);
 390         struct cgx_fw_data *rsp;
 391
 392         if (!info->data || !info->length ||
 393             (info->offset + info->length > SFP_EEPROM_SIZE))
 394                 return -EINVAL;
 395
 396         rsp = nix_get_fwdata(dev);
 397         if (rsp == NULL)
 398                 return -EIO;
 399
 400         otx2_mbox_memcpy(info->data, rsp->fwdata.sfp_eeprom.buf + info->offset,
 401                          info->length);
 402
 403         return 0;
 404 }
 405
 406 int
 407 otx2_nix_info_get(struct rte_eth_dev *eth_dev, struct rte_eth_dev_info *devinfo)
 408 {
 409         struct rte_pci_device *pci_dev = RTE_ETH_DEV_TO_PCI(eth_dev);
 410         struct otx2_eth_dev *dev = otx2_eth_pmd_priv(eth_dev);
 411
 412         devinfo->min_rx_bufsize = NIX_MIN_FRS;
 413         devinfo->max_rx_pktlen = NIX_MAX_FRS;
 414         devinfo->max_rx_queues = RTE_MAX_QUEUES_PER_PORT;
 415         devinfo->max_tx_queues = RTE_MAX_QUEUES_PER_PORT;
 416         devinfo->max_mac_addrs = dev->max_mac_entries;
 417         devinfo->max_vfs = pci_dev->max_vfs;
 418         devinfo->max_mtu = devinfo->max_rx_pktlen - NIX_L2_OVERHEAD;
 419         devinfo->min_mtu = devinfo->min_rx_bufsize - NIX_L2_OVERHEAD;
 420
 421         devinfo->rx_offload_capa = dev->rx_offload_capa;
 422         devinfo->tx_offload_capa = dev->tx_offload_capa;
 423         devinfo->rx_queue_offload_capa = 0;
 424         devinfo->tx_queue_offload_capa = 0;
 425
 426         devinfo->reta_size = dev->rss_info.rss_size;
 427         devinfo->hash_key_size = NIX_HASH_KEY_SIZE;
 428         devinfo->flow_type_rss_offloads = NIX_RSS_OFFLOAD;
 429
 430         devinfo->default_rxconf = (struct rte_eth_rxconf) {
 431                 .rx_drop_en = 0,
 432                 .offloads = 0,
 433         };
 434
 435         devinfo->default_txconf = (struct rte_eth_txconf) {
 436                 .offloads = 0,
 437         };
 438
 439         devinfo->default_rxportconf = (struct rte_eth_dev_portconf) {
 440                 .ring_size = NIX_RX_DEFAULT_RING_SZ,
 441         };
 442
 443         devinfo->rx_desc_lim = (struct rte_eth_desc_lim) {
 444                 .nb_max = UINT16_MAX,
 445                 .nb_min = NIX_RX_MIN_DESC,
 446                 .nb_align = NIX_RX_MIN_DESC_ALIGN,
 447                 .nb_seg_max = NIX_RX_NB_SEG_MAX,
 448                 .nb_mtu_seg_max = NIX_RX_NB_SEG_MAX,
 449         };
 450         devinfo->rx_desc_lim.nb_max =
 451                 RTE_ALIGN_MUL_FLOOR(devinfo->rx_desc_lim.nb_max,
 452                                     NIX_RX_MIN_DESC_ALIGN);
 453
 454         devinfo->tx_desc_lim = (struct rte_eth_desc_lim) {
 455                 .nb_max = UINT16_MAX,
 456                 .nb_min = 1,
 457                 .nb_align = 1,
 458                 .nb_seg_max = NIX_TX_NB_SEG_MAX,
 459                 .nb_mtu_seg_max = NIX_TX_NB_SEG_MAX,
 460         };
 461
 462         /* Auto negotiation disabled */
 463         devinfo->speed_capa = ETH_LINK_SPEED_FIXED;
 464         devinfo->speed_capa |= ETH_LINK_SPEED_1G | ETH_LINK_SPEED_10G |
 465                                 ETH_LINK_SPEED_25G | ETH_LINK_SPEED_40G |
 466                                 ETH_LINK_SPEED_50G | ETH_LINK_SPEED_100G;
 467
 468         devinfo->dev_capa = RTE_ETH_DEV_CAPA_RUNTIME_RX_QUEUE_SETUP |
 469                                 RTE_ETH_DEV_CAPA_RUNTIME_TX_QUEUE_SETUP;
 470
 471         return 0;
 472 }