drivers/net/sfc/base/ef10_ev.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2012-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9 #if EFSYS_OPT_MON_STATS
  10 #include "mcdi_mon.h"
  11 #endif
  12
  13 #if EFX_OPTS_EF10()
  14
  15 #if EFSYS_OPT_QSTATS
  16 #define EFX_EV_QSTAT_INCR(_eep, _stat)                                  \
  17         do {                                                            \
  18                 (_eep)->ee_stat[_stat]++;                               \
  19         _NOTE(CONSTANTCONDITION)                                        \
  20         } while (B_FALSE)
  21 #else
  22 #define EFX_EV_QSTAT_INCR(_eep, _stat)
  23 #endif
  24
  25 /*
  26  * Non-interrupting event queue requires interrrupting event queue to
  27  * refer to for wake-up events even if wake ups are never used.
  28  * It could be even non-allocated event queue.
  29  */
  30 #define EFX_EF10_ALWAYS_INTERRUPTING_EVQ_INDEX  (0)
  31
  32 static  __checkReturn   boolean_t
  33 ef10_ev_rx(
  34         __in            efx_evq_t *eep,
  35         __in            efx_qword_t *eqp,
  36         __in            const efx_ev_callbacks_t *eecp,
  37         __in_opt        void *arg);
  38
  39 static  __checkReturn   boolean_t
  40 ef10_ev_tx(
  41         __in            efx_evq_t *eep,
  42         __in            efx_qword_t *eqp,
  43         __in            const efx_ev_callbacks_t *eecp,
  44         __in_opt        void *arg);
  45
  46 static  __checkReturn   boolean_t
  47 ef10_ev_driver(
  48         __in            efx_evq_t *eep,
  49         __in            efx_qword_t *eqp,
  50         __in            const efx_ev_callbacks_t *eecp,
  51         __in_opt        void *arg);
  52
  53 static  __checkReturn   boolean_t
  54 ef10_ev_drv_gen(
  55         __in            efx_evq_t *eep,
  56         __in            efx_qword_t *eqp,
  57         __in            const efx_ev_callbacks_t *eecp,
  58         __in_opt        void *arg);
  59
  60 static  __checkReturn   boolean_t
  61 ef10_ev_mcdi(
  62         __in            efx_evq_t *eep,
  63         __in            efx_qword_t *eqp,
  64         __in            const efx_ev_callbacks_t *eecp,
  65         __in_opt        void *arg);
  66
  67
  68 static  __checkReturn   efx_rc_t
  69 efx_mcdi_set_evq_tmr(
  70         __in            efx_nic_t *enp,
  71         __in            uint32_t instance,
  72         __in            uint32_t mode,
  73         __in            uint32_t timer_ns)
  74 {
  75         efx_mcdi_req_t req;
  76         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_SET_EVQ_TMR_IN_LEN,
  77                 MC_CMD_SET_EVQ_TMR_OUT_LEN);
  78         efx_rc_t rc;
  79
  80         req.emr_cmd = MC_CMD_SET_EVQ_TMR;
  81         req.emr_in_buf = payload;
  82         req.emr_in_length = MC_CMD_SET_EVQ_TMR_IN_LEN;
  83         req.emr_out_buf = payload;
  84         req.emr_out_length = MC_CMD_SET_EVQ_TMR_OUT_LEN;
  85
  86         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_INSTANCE, instance);
  87         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_TMR_LOAD_REQ_NS, timer_ns);
  88         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_TMR_RELOAD_REQ_NS, timer_ns);
  89         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_TMR_MODE, mode);
  90
  91         efx_mcdi_execute(enp, &req);
  92
  93         if (req.emr_rc != 0) {
  94                 rc = req.emr_rc;
  95                 goto fail1;
  96         }
  97
  98         if (req.emr_out_length_used < MC_CMD_SET_EVQ_TMR_OUT_LEN) {
  99                 rc = EMSGSIZE;
 100                 goto fail2;
 101         }
 102
 103         return (0);
 104
 105 fail2:
 106         EFSYS_PROBE(fail2);
 107 fail1:
 108         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 109
 110         return (rc);
 111 }
 112
 113 static  __checkReturn   efx_rc_t
 114 efx_mcdi_init_evq(
 115         __in            efx_nic_t *enp,
 116         __in            unsigned int instance,
 117         __in            efsys_mem_t *esmp,
 118         __in            size_t nevs,
 119         __in            uint32_t irq,
 120         __in            uint32_t us,
 121         __in            uint32_t flags,
 122         __in            boolean_t low_latency)
 123 {
 124         efx_mcdi_req_t req;
 125         EFX_MCDI_DECLARE_BUF(payload,
 126                 MC_CMD_INIT_EVQ_IN_LEN(EF10_EVQ_MAXNBUFS),
 127                 MC_CMD_INIT_EVQ_OUT_LEN);
 128         efx_qword_t *dma_addr;
 129         uint64_t addr;
 130         int npages;
 131         int i;
 132         boolean_t interrupting;
 133         int ev_cut_through;
 134         efx_rc_t rc;
 135
 136         npages = efx_evq_nbufs(enp, nevs);
 137         if (npages > EF10_EVQ_MAXNBUFS) {
 138                 rc = EINVAL;
 139                 goto fail1;
 140         }
 141
 142         req.emr_cmd = MC_CMD_INIT_EVQ;
 143         req.emr_in_buf = payload;
 144         req.emr_in_length = MC_CMD_INIT_EVQ_IN_LEN(npages);
 145         req.emr_out_buf = payload;
 146         req.emr_out_length = MC_CMD_INIT_EVQ_OUT_LEN;
 147
 148         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_SIZE, nevs);
 149         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_INSTANCE, instance);
 150         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_IRQ_NUM, irq);
 151
 152         interrupting = ((flags & EFX_EVQ_FLAGS_NOTIFY_MASK) ==
 153             EFX_EVQ_FLAGS_NOTIFY_INTERRUPT);
 154
 155         /*
 156          * On Huntington RX and TX event batching can only be requested together
 157          * (even if the datapath firmware doesn't actually support RX
 158          * batching). If event cut through is enabled no RX batching will occur.
 159          *
 160          * So always enable RX and TX event batching, and enable event cut
 161          * through if we want low latency operation.
 162          */
 163         switch (flags & EFX_EVQ_FLAGS_TYPE_MASK) {
 164         case EFX_EVQ_FLAGS_TYPE_AUTO:
 165                 ev_cut_through = low_latency ? 1 : 0;
 166                 break;
 167         case EFX_EVQ_FLAGS_TYPE_THROUGHPUT:
 168                 ev_cut_through = 0;
 169                 break;
 170         case EFX_EVQ_FLAGS_TYPE_LOW_LATENCY:
 171                 ev_cut_through = 1;
 172                 break;
 173         default:
 174                 rc = EINVAL;
 175                 goto fail2;
 176         }
 177         MCDI_IN_POPULATE_DWORD_6(req, INIT_EVQ_IN_FLAGS,
 178             INIT_EVQ_IN_FLAG_INTERRUPTING, interrupting,
 179             INIT_EVQ_IN_FLAG_RPTR_DOS, 0,
 180             INIT_EVQ_IN_FLAG_INT_ARMD, 0,
 181             INIT_EVQ_IN_FLAG_CUT_THRU, ev_cut_through,
 182             INIT_EVQ_IN_FLAG_RX_MERGE, 1,
 183             INIT_EVQ_IN_FLAG_TX_MERGE, 1);
 184
 185         /* If the value is zero then disable the timer */
 186         if (us == 0) {
 187                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_MODE,
 188                     MC_CMD_INIT_EVQ_IN_TMR_MODE_DIS);
 189                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_LOAD, 0);
 190                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_RELOAD, 0);
 191         } else {
 192                 unsigned int ticks;
 193
 194                 if ((rc = efx_ev_usecs_to_ticks(enp, us, &ticks)) != 0)
 195                         goto fail3;
 196
 197                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_MODE,
 198                     MC_CMD_INIT_EVQ_IN_TMR_INT_HLDOFF);
 199                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_LOAD, ticks);
 200                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_RELOAD, ticks);
 201         }
 202
 203         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_COUNT_MODE,
 204             MC_CMD_INIT_EVQ_IN_COUNT_MODE_DIS);
 205         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_COUNT_THRSHLD, 0);
 206
 207         dma_addr = MCDI_IN2(req, efx_qword_t, INIT_EVQ_IN_DMA_ADDR);
 208         addr = EFSYS_MEM_ADDR(esmp);
 209
 210         for (i = 0; i < npages; i++) {
 211                 EFX_POPULATE_QWORD_2(*dma_addr,
 212                     EFX_DWORD_1, (uint32_t)(addr >> 32),
 213                     EFX_DWORD_0, (uint32_t)(addr & 0xffffffff));
 214
 215                 dma_addr++;
 216                 addr += EFX_BUF_SIZE;
 217         }
 218
 219         efx_mcdi_execute(enp, &req);
 220
 221         if (req.emr_rc != 0) {
 222                 rc = req.emr_rc;
 223                 goto fail4;
 224         }
 225
 226         if (req.emr_out_length_used < MC_CMD_INIT_EVQ_OUT_LEN) {
 227                 rc = EMSGSIZE;
 228                 goto fail5;
 229         }
 230
 231         /* NOTE: ignore the returned IRQ param as firmware does not set it. */
 232
 233         return (0);
 234
 235 fail5:
 236         EFSYS_PROBE(fail5);
 237 fail4:
 238         EFSYS_PROBE(fail4);
 239 fail3:
 240         EFSYS_PROBE(fail3);
 241 fail2:
 242         EFSYS_PROBE(fail2);
 243 fail1:
 244         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 245
 246         return (rc);
 247 }
 248
 249
 250 static  __checkReturn   efx_rc_t
 251 efx_mcdi_init_evq_v2(
 252         __in            efx_nic_t *enp,
 253         __in            unsigned int instance,
 254         __in            efsys_mem_t *esmp,
 255         __in            size_t nevs,
 256         __in            uint32_t irq,
 257         __in            uint32_t us,
 258         __in            uint32_t flags)
 259 {
 260         efx_mcdi_req_t req;
 261         EFX_MCDI_DECLARE_BUF(payload,
 262                 MC_CMD_INIT_EVQ_V2_IN_LEN(EF10_EVQ_MAXNBUFS),
 263                 MC_CMD_INIT_EVQ_V2_OUT_LEN);
 264         boolean_t interrupting;
 265         unsigned int evq_type;
 266         efx_qword_t *dma_addr;
 267         uint64_t addr;
 268         int npages;
 269         int i;
 270         efx_rc_t rc;
 271
 272         npages = efx_evq_nbufs(enp, nevs);
 273         if (npages > EF10_EVQ_MAXNBUFS) {
 274                 rc = EINVAL;
 275                 goto fail1;
 276         }
 277
 278         req.emr_cmd = MC_CMD_INIT_EVQ;
 279         req.emr_in_buf = payload;
 280         req.emr_in_length = MC_CMD_INIT_EVQ_V2_IN_LEN(npages);
 281         req.emr_out_buf = payload;
 282         req.emr_out_length = MC_CMD_INIT_EVQ_V2_OUT_LEN;
 283
 284         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_SIZE, nevs);
 285         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_INSTANCE, instance);
 286         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_IRQ_NUM, irq);
 287
 288         interrupting = ((flags & EFX_EVQ_FLAGS_NOTIFY_MASK) ==
 289             EFX_EVQ_FLAGS_NOTIFY_INTERRUPT);
 290
 291         switch (flags & EFX_EVQ_FLAGS_TYPE_MASK) {
 292         case EFX_EVQ_FLAGS_TYPE_AUTO:
 293                 evq_type = MC_CMD_INIT_EVQ_V2_IN_FLAG_TYPE_AUTO;
 294                 break;
 295         case EFX_EVQ_FLAGS_TYPE_THROUGHPUT:
 296                 evq_type = MC_CMD_INIT_EVQ_V2_IN_FLAG_TYPE_THROUGHPUT;
 297                 break;
 298         case EFX_EVQ_FLAGS_TYPE_LOW_LATENCY:
 299                 evq_type = MC_CMD_INIT_EVQ_V2_IN_FLAG_TYPE_LOW_LATENCY;
 300                 break;
 301         default:
 302                 rc = EINVAL;
 303                 goto fail2;
 304         }
 305         MCDI_IN_POPULATE_DWORD_4(req, INIT_EVQ_V2_IN_FLAGS,
 306             INIT_EVQ_V2_IN_FLAG_INTERRUPTING, interrupting,
 307             INIT_EVQ_V2_IN_FLAG_RPTR_DOS, 0,
 308             INIT_EVQ_V2_IN_FLAG_INT_ARMD, 0,
 309             INIT_EVQ_V2_IN_FLAG_TYPE, evq_type);
 310
 311         /* If the value is zero then disable the timer */
 312         if (us == 0) {
 313                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_MODE,
 314                     MC_CMD_INIT_EVQ_V2_IN_TMR_MODE_DIS);
 315                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_LOAD, 0);
 316                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_RELOAD, 0);
 317         } else {
 318                 unsigned int ticks;
 319
 320                 if ((rc = efx_ev_usecs_to_ticks(enp, us, &ticks)) != 0)
 321                         goto fail3;
 322
 323                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_MODE,
 324                     MC_CMD_INIT_EVQ_V2_IN_TMR_INT_HLDOFF);
 325                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_LOAD, ticks);
 326                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_RELOAD, ticks);
 327         }
 328
 329         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_COUNT_MODE,
 330             MC_CMD_INIT_EVQ_V2_IN_COUNT_MODE_DIS);
 331         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_COUNT_THRSHLD, 0);
 332
 333         dma_addr = MCDI_IN2(req, efx_qword_t, INIT_EVQ_V2_IN_DMA_ADDR);
 334         addr = EFSYS_MEM_ADDR(esmp);
 335
 336         for (i = 0; i < npages; i++) {
 337                 EFX_POPULATE_QWORD_2(*dma_addr,
 338                     EFX_DWORD_1, (uint32_t)(addr >> 32),
 339                     EFX_DWORD_0, (uint32_t)(addr & 0xffffffff));
 340
 341                 dma_addr++;
 342                 addr += EFX_BUF_SIZE;
 343         }
 344
 345         efx_mcdi_execute(enp, &req);
 346
 347         if (req.emr_rc != 0) {
 348                 rc = req.emr_rc;
 349                 goto fail4;
 350         }
 351
 352         if (req.emr_out_length_used < MC_CMD_INIT_EVQ_V2_OUT_LEN) {
 353                 rc = EMSGSIZE;
 354                 goto fail5;
 355         }
 356
 357         /* NOTE: ignore the returned IRQ param as firmware does not set it. */
 358
 359         EFSYS_PROBE1(mcdi_evq_flags, uint32_t,
 360                     MCDI_OUT_DWORD(req, INIT_EVQ_V2_OUT_FLAGS));
 361
 362         return (0);
 363
 364 fail5:
 365         EFSYS_PROBE(fail5);
 366 fail4:
 367         EFSYS_PROBE(fail4);
 368 fail3:
 369         EFSYS_PROBE(fail3);
 370 fail2:
 371         EFSYS_PROBE(fail2);
 372 fail1:
 373         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 374
 375         return (rc);
 376 }
 377
 378 static  __checkReturn   efx_rc_t
 379 efx_mcdi_fini_evq(
 380         __in            efx_nic_t *enp,
 381         __in            uint32_t instance)
 382 {
 383         efx_mcdi_req_t req;
 384         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_FINI_EVQ_IN_LEN,
 385                 MC_CMD_FINI_EVQ_OUT_LEN);
 386         efx_rc_t rc;
 387
 388         req.emr_cmd = MC_CMD_FINI_EVQ;
 389         req.emr_in_buf = payload;
 390         req.emr_in_length = MC_CMD_FINI_EVQ_IN_LEN;
 391         req.emr_out_buf = payload;
 392         req.emr_out_length = MC_CMD_FINI_EVQ_OUT_LEN;
 393
 394         MCDI_IN_SET_DWORD(req, FINI_EVQ_IN_INSTANCE, instance);
 395
 396         efx_mcdi_execute_quiet(enp, &req);
 397
 398         if (req.emr_rc != 0) {
 399                 rc = req.emr_rc;
 400                 goto fail1;
 401         }
 402
 403         return (0);
 404
 405 fail1:
 406         /*
 407          * EALREADY is not an error, but indicates that the MC has rebooted and
 408          * that the EVQ has already been destroyed.
 409          */
 410         if (rc != EALREADY)
 411                 EFSYS_PROBE1(fail1, efx_rc_t, rc);
 412
 413         return (rc);
 414 }
 415
 416
 417
 418         __checkReturn   efx_rc_t
 419 ef10_ev_init(
 420         __in            efx_nic_t *enp)
 421 {
 422         _NOTE(ARGUNUSED(enp))
 423         return (0);
 424 }
 425
 426                         void
 427 ef10_ev_fini(
 428         __in            efx_nic_t *enp)
 429 {
 430         _NOTE(ARGUNUSED(enp))
 431 }
 432
 433         __checkReturn   efx_rc_t
 434 ef10_ev_qcreate(
 435         __in            efx_nic_t *enp,
 436         __in            unsigned int index,
 437         __in            efsys_mem_t *esmp,
 438         __in            size_t ndescs,
 439         __in            uint32_t id,
 440         __in            uint32_t us,
 441         __in            uint32_t flags,
 442         __in            efx_evq_t *eep)
 443 {
 444         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 445         uint32_t irq;
 446         efx_rc_t rc;
 447
 448         _NOTE(ARGUNUSED(id))    /* buftbl id managed by MC */
 449
 450         if (index >= encp->enc_evq_limit) {
 451                 rc = EINVAL;
 452                 goto fail1;
 453         }
 454
 455         if (us > encp->enc_evq_timer_max_us) {
 456                 rc = EINVAL;
 457                 goto fail2;
 458         }
 459
 460         /*
 461          * NO_CONT_EV mode is only requested from the firmware when creating
 462          * receive queues, but here it needs to be specified at event queue
 463          * creation, as the event handler needs to know which format is in use.
 464          *
 465          * If EFX_EVQ_FLAGS_NO_CONT_EV is specified, all receive queues for this
 466          * event queue will be created in NO_CONT_EV mode.
 467          *
 468          * See SF-109306-TC 5.11 "Events for RXQs in NO_CONT_EV mode".
 469          */
 470         if (flags & EFX_EVQ_FLAGS_NO_CONT_EV) {
 471                 if (enp->en_nic_cfg.enc_no_cont_ev_mode_supported == B_FALSE) {
 472                         rc = EINVAL;
 473                         goto fail3;
 474                 }
 475         }
 476
 477         /* Set up the handler table */
 478         eep->ee_rx      = ef10_ev_rx;
 479         eep->ee_tx      = ef10_ev_tx;
 480         eep->ee_driver  = ef10_ev_driver;
 481         eep->ee_drv_gen = ef10_ev_drv_gen;
 482         eep->ee_mcdi    = ef10_ev_mcdi;
 483
 484         /* Set up the event queue */
 485         /* INIT_EVQ expects function-relative vector number */
 486         if ((flags & EFX_EVQ_FLAGS_NOTIFY_MASK) ==
 487             EFX_EVQ_FLAGS_NOTIFY_INTERRUPT) {
 488                 irq = index;
 489         } else if (index == EFX_EF10_ALWAYS_INTERRUPTING_EVQ_INDEX) {
 490                 irq = index;
 491                 flags = (flags & ~EFX_EVQ_FLAGS_NOTIFY_MASK) |
 492                     EFX_EVQ_FLAGS_NOTIFY_INTERRUPT;
 493         } else {
 494                 irq = EFX_EF10_ALWAYS_INTERRUPTING_EVQ_INDEX;
 495         }
 496
 497         /*
 498          * Interrupts may be raised for events immediately after the queue is
 499          * created. See bug58606.
 500          */
 501
 502         if (encp->enc_init_evq_v2_supported) {
 503                 /*
 504                  * On Medford the low latency license is required to enable RX
 505                  * and event cut through and to disable RX batching.  If event
 506                  * queue type in flags is auto, we let the firmware decide the
 507                  * settings to use. If the adapter has a low latency license,
 508                  * it will choose the best settings for low latency, otherwise
 509                  * it will choose the best settings for throughput.
 510                  */
 511                 rc = efx_mcdi_init_evq_v2(enp, index, esmp, ndescs, irq, us,
 512                     flags);
 513                 if (rc != 0)
 514                         goto fail4;
 515         } else {
 516                 /*
 517                  * On Huntington we need to specify the settings to use.
 518                  * If event queue type in flags is auto, we favour throughput
 519                  * if the adapter is running virtualization supporting firmware
 520                  * (i.e. the full featured firmware variant)
 521                  * and latency otherwise. The Ethernet Virtual Bridging
 522                  * capability is used to make this decision. (Note though that
 523                  * the low latency firmware variant is also best for
 524                  * throughput and corresponding type should be specified
 525                  * to choose it.)
 526                  */
 527                 boolean_t low_latency = encp->enc_datapath_cap_evb ? 0 : 1;
 528                 rc = efx_mcdi_init_evq(enp, index, esmp, ndescs, irq, us, flags,
 529                     low_latency);
 530                 if (rc != 0)
 531                         goto fail5;
 532         }
 533
 534         return (0);
 535
 536 fail5:
 537         EFSYS_PROBE(fail5);
 538 fail4:
 539         EFSYS_PROBE(fail4);
 540 fail3:
 541         EFSYS_PROBE(fail3);
 542 fail2:
 543         EFSYS_PROBE(fail2);
 544 fail1:
 545         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 546
 547         return (rc);
 548 }
 549
 550                         void
 551 ef10_ev_qdestroy(
 552         __in            efx_evq_t *eep)
 553 {
 554         efx_nic_t *enp = eep->ee_enp;
 555
 556         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
 557
 558         (void) efx_mcdi_fini_evq(enp, eep->ee_index);
 559 }
 560
 561         __checkReturn   efx_rc_t
 562 ef10_ev_qprime(
 563         __in            efx_evq_t *eep,
 564         __in            unsigned int count)
 565 {
 566         efx_nic_t *enp = eep->ee_enp;
 567         uint32_t rptr;
 568         efx_dword_t dword;
 569
 570         rptr = count & eep->ee_mask;
 571
 572         if (enp->en_nic_cfg.enc_bug35388_workaround) {
 573                 EFX_STATIC_ASSERT(EF10_EVQ_MINNEVS >
 574                     (1 << ERF_DD_EVQ_IND_RPTR_WIDTH));
 575                 EFX_STATIC_ASSERT(EF10_EVQ_MAXNEVS <
 576                     (1 << 2 * ERF_DD_EVQ_IND_RPTR_WIDTH));
 577
 578                 EFX_POPULATE_DWORD_2(dword,
 579                     ERF_DD_EVQ_IND_RPTR_FLAGS,
 580                     EFE_DD_EVQ_IND_RPTR_FLAGS_HIGH,
 581                     ERF_DD_EVQ_IND_RPTR,
 582                     (rptr >> ERF_DD_EVQ_IND_RPTR_WIDTH));
 583                 EFX_BAR_VI_WRITED(enp, ER_DD_EVQ_INDIRECT, eep->ee_index,
 584                     &dword, B_FALSE);
 585
 586                 EFX_POPULATE_DWORD_2(dword,
 587                     ERF_DD_EVQ_IND_RPTR_FLAGS,
 588                     EFE_DD_EVQ_IND_RPTR_FLAGS_LOW,
 589                     ERF_DD_EVQ_IND_RPTR,
 590                     rptr & ((1 << ERF_DD_EVQ_IND_RPTR_WIDTH) - 1));
 591                 EFX_BAR_VI_WRITED(enp, ER_DD_EVQ_INDIRECT, eep->ee_index,
 592                     &dword, B_FALSE);
 593         } else {
 594                 EFX_POPULATE_DWORD_1(dword, ERF_DZ_EVQ_RPTR, rptr);
 595                 EFX_BAR_VI_WRITED(enp, ER_DZ_EVQ_RPTR_REG, eep->ee_index,
 596                     &dword, B_FALSE);
 597         }
 598
 599         return (0);
 600 }
 601
 602 static  __checkReturn   efx_rc_t
 603 efx_mcdi_driver_event(
 604         __in            efx_nic_t *enp,
 605         __in            uint32_t evq,
 606         __in            efx_qword_t data)
 607 {
 608         efx_mcdi_req_t req;
 609         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_DRIVER_EVENT_IN_LEN,
 610                 MC_CMD_DRIVER_EVENT_OUT_LEN);
 611         efx_rc_t rc;
 612
 613         req.emr_cmd = MC_CMD_DRIVER_EVENT;
 614         req.emr_in_buf = payload;
 615         req.emr_in_length = MC_CMD_DRIVER_EVENT_IN_LEN;
 616         req.emr_out_buf = payload;
 617         req.emr_out_length = MC_CMD_DRIVER_EVENT_OUT_LEN;
 618
 619         MCDI_IN_SET_DWORD(req, DRIVER_EVENT_IN_EVQ, evq);
 620
 621         MCDI_IN_SET_DWORD(req, DRIVER_EVENT_IN_DATA_LO,
 622             EFX_QWORD_FIELD(data, EFX_DWORD_0));
 623         MCDI_IN_SET_DWORD(req, DRIVER_EVENT_IN_DATA_HI,
 624             EFX_QWORD_FIELD(data, EFX_DWORD_1));
 625
 626         efx_mcdi_execute(enp, &req);
 627
 628         if (req.emr_rc != 0) {
 629                 rc = req.emr_rc;
 630                 goto fail1;
 631         }
 632
 633         return (0);
 634
 635 fail1:
 636         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 637
 638         return (rc);
 639 }
 640
 641                         void
 642 ef10_ev_qpost(
 643         __in    efx_evq_t *eep,
 644         __in    uint16_t data)
 645 {
 646         efx_nic_t *enp = eep->ee_enp;
 647         efx_qword_t event;
 648
 649         EFX_POPULATE_QWORD_3(event,
 650             ESF_DZ_DRV_CODE, ESE_DZ_EV_CODE_DRV_GEN_EV,
 651             ESF_DZ_DRV_SUB_CODE, 0,
 652             ESF_DZ_DRV_SUB_DATA_DW0, (uint32_t)data);
 653
 654         (void) efx_mcdi_driver_event(enp, eep->ee_index, event);
 655 }
 656
 657         __checkReturn   efx_rc_t
 658 ef10_ev_qmoderate(
 659         __in            efx_evq_t *eep,
 660         __in            unsigned int us)
 661 {
 662         efx_nic_t *enp = eep->ee_enp;
 663         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 664         efx_dword_t dword;
 665         uint32_t mode;
 666         efx_rc_t rc;
 667
 668         /* Check that hardware and MCDI use the same timer MODE values */
 669         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_DIS ==
 670             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_DIS);
 671         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_IMMED_START ==
 672             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_IMMED_START);
 673         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_TRIG_START ==
 674             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_TRIG_START);
 675         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_INT_HLDOFF ==
 676             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_INT_HLDOFF);
 677
 678         if (us > encp->enc_evq_timer_max_us) {
 679                 rc = EINVAL;
 680                 goto fail1;
 681         }
 682
 683         /* If the value is zero then disable the timer */
 684         if (us == 0) {
 685                 mode = FFE_CZ_TIMER_MODE_DIS;
 686         } else {
 687                 mode = FFE_CZ_TIMER_MODE_INT_HLDOFF;
 688         }
 689
 690         if (encp->enc_bug61265_workaround) {
 691                 uint32_t ns = us * 1000;
 692
 693                 rc = efx_mcdi_set_evq_tmr(enp, eep->ee_index, mode, ns);
 694                 if (rc != 0)
 695                         goto fail2;
 696         } else {
 697                 unsigned int ticks;
 698
 699                 if ((rc = efx_ev_usecs_to_ticks(enp, us, &ticks)) != 0)
 700                         goto fail3;
 701
 702                 if (encp->enc_bug35388_workaround) {
 703                         EFX_POPULATE_DWORD_3(dword,
 704                             ERF_DD_EVQ_IND_TIMER_FLAGS,
 705                             EFE_DD_EVQ_IND_TIMER_FLAGS,
 706                             ERF_DD_EVQ_IND_TIMER_MODE, mode,
 707                             ERF_DD_EVQ_IND_TIMER_VAL, ticks);
 708                         EFX_BAR_VI_WRITED(enp, ER_DD_EVQ_INDIRECT,
 709                             eep->ee_index, &dword, 0);
 710                 } else {
 711                         /*
 712                          * NOTE: The TMR_REL field introduced in Medford2 is
 713                          * ignored on earlier EF10 controllers. See bug66418
 714                          * comment 9 for details.
 715                          */
 716                         EFX_POPULATE_DWORD_3(dword,
 717                             ERF_DZ_TC_TIMER_MODE, mode,
 718                             ERF_DZ_TC_TIMER_VAL, ticks,
 719                             ERF_FZ_TC_TMR_REL_VAL, ticks);
 720                         EFX_BAR_VI_WRITED(enp, ER_DZ_EVQ_TMR_REG,
 721                             eep->ee_index, &dword, 0);
 722                 }
 723         }
 724
 725         return (0);
 726
 727 fail3:
 728         EFSYS_PROBE(fail3);
 729 fail2:
 730         EFSYS_PROBE(fail2);
 731 fail1:
 732         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 733
 734         return (rc);
 735 }
 736
 737
 738 #if EFSYS_OPT_QSTATS
 739                         void
 740 ef10_ev_qstats_update(
 741         __in                            efx_evq_t *eep,
 742         __inout_ecount(EV_NQSTATS)      efsys_stat_t *stat)
 743 {
 744         unsigned int id;
 745
 746         for (id = 0; id < EV_NQSTATS; id++) {
 747                 efsys_stat_t *essp = &stat[id];
 748
 749                 EFSYS_STAT_INCR(essp, eep->ee_stat[id]);
 750                 eep->ee_stat[id] = 0;
 751         }
 752 }
 753 #endif /* EFSYS_OPT_QSTATS */
 754
 755 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
 756
 757 static  __checkReturn   boolean_t
 758 ef10_ev_rx_packed_stream(
 759         __in            efx_evq_t *eep,
 760         __in            efx_qword_t *eqp,
 761         __in            const efx_ev_callbacks_t *eecp,
 762         __in_opt        void *arg)
 763 {
 764         uint32_t label;
 765         uint32_t pkt_count_lbits;
 766         uint16_t flags;
 767         boolean_t should_abort;
 768         efx_evq_rxq_state_t *eersp;
 769         unsigned int pkt_count;
 770         unsigned int current_id;
 771         boolean_t new_buffer;
 772
 773         pkt_count_lbits = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_DSC_PTR_LBITS);
 774         label = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_QLABEL);
 775         new_buffer = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_EV_ROTATE);
 776
 777         flags = 0;
 778
 779         eersp = &eep->ee_rxq_state[label];
 780
 781         /*
 782          * RX_DSC_PTR_LBITS has least significant bits of the global
 783          * (not per-buffer) packet counter. It is guaranteed that
 784          * maximum number of completed packets fits in lbits-mask.
 785          * So, modulo lbits-mask arithmetic should be used to calculate
 786          * packet counter increment.
 787          */
 788         pkt_count = (pkt_count_lbits - eersp->eers_rx_stream_npackets) &
 789             EFX_MASK32(ESF_DZ_RX_DSC_PTR_LBITS);
 790         eersp->eers_rx_stream_npackets += pkt_count;
 791
 792         if (new_buffer) {
 793                 flags |= EFX_PKT_PACKED_STREAM_NEW_BUFFER;
 794 #if EFSYS_OPT_RX_PACKED_STREAM
 795                 /*
 796                  * If both packed stream and equal stride super-buffer
 797                  * modes are compiled in, in theory credits should be
 798                  * be maintained for packed stream only, but right now
 799                  * these modes are not distinguished in the event queue
 800                  * Rx queue state and it is OK to increment the counter
 801                  * regardless (it might be event cheaper than branching
 802                  * since neighbour structure member are updated as well).
 803                  */
 804                 eersp->eers_rx_packed_stream_credits++;
 805 #endif
 806                 eersp->eers_rx_read_ptr++;
 807         }
 808         current_id = eersp->eers_rx_read_ptr & eersp->eers_rx_mask;
 809
 810         /* Check for errors that invalidate checksum and L3/L4 fields */
 811         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_TRUNC_ERR) != 0) {
 812                 /* RX frame truncated */
 813                 EFX_EV_QSTAT_INCR(eep, EV_RX_FRM_TRUNC);
 814                 flags |= EFX_DISCARD;
 815                 goto deliver;
 816         }
 817         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_ECRC_ERR) != 0) {
 818                 /* Bad Ethernet frame CRC */
 819                 EFX_EV_QSTAT_INCR(eep, EV_RX_ETH_CRC_ERR);
 820                 flags |= EFX_DISCARD;
 821                 goto deliver;
 822         }
 823
 824         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_PARSE_INCOMPLETE)) {
 825                 EFX_EV_QSTAT_INCR(eep, EV_RX_PARSE_INCOMPLETE);
 826                 flags |= EFX_PKT_PACKED_STREAM_PARSE_INCOMPLETE;
 827                 goto deliver;
 828         }
 829
 830         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_IPCKSUM_ERR))
 831                 EFX_EV_QSTAT_INCR(eep, EV_RX_IPV4_HDR_CHKSUM_ERR);
 832
 833         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_TCPUDP_CKSUM_ERR))
 834                 EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_UDP_CHKSUM_ERR);
 835
 836 deliver:
 837         /* If we're not discarding the packet then it is ok */
 838         if (~flags & EFX_DISCARD)
 839                 EFX_EV_QSTAT_INCR(eep, EV_RX_OK);
 840
 841         EFSYS_ASSERT(eecp->eec_rx_ps != NULL);
 842         should_abort = eecp->eec_rx_ps(arg, label, current_id, pkt_count,
 843             flags);
 844
 845         return (should_abort);
 846 }
 847
 848 #endif /* EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER */
 849
 850 static  __checkReturn   boolean_t
 851 ef10_ev_rx(
 852         __in            efx_evq_t *eep,
 853         __in            efx_qword_t *eqp,
 854         __in            const efx_ev_callbacks_t *eecp,
 855         __in_opt        void *arg)
 856 {
 857         efx_nic_t *enp = eep->ee_enp;
 858         uint32_t size;
 859         uint32_t label;
 860         uint32_t mac_class;
 861         uint32_t eth_tag_class;
 862         uint32_t l3_class;
 863         uint32_t l4_class;
 864         uint32_t next_read_lbits;
 865         uint16_t flags;
 866         boolean_t cont;
 867         boolean_t should_abort;
 868         efx_evq_rxq_state_t *eersp;
 869         unsigned int desc_count;
 870         unsigned int last_used_id;
 871
 872         EFX_EV_QSTAT_INCR(eep, EV_RX);
 873
 874         /* Discard events after RXQ/TXQ errors, or hardware not available */
 875         if (enp->en_reset_flags &
 876             (EFX_RESET_RXQ_ERR | EFX_RESET_TXQ_ERR | EFX_RESET_HW_UNAVAIL))
 877                 return (B_FALSE);
 878
 879         /* Basic packet information */
 880         label = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_QLABEL);
 881         eersp = &eep->ee_rxq_state[label];
 882
 883 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
 884         /*
 885          * Packed stream events are very different,
 886          * so handle them separately
 887          */
 888         if (eersp->eers_rx_packed_stream)
 889                 return (ef10_ev_rx_packed_stream(eep, eqp, eecp, arg));
 890 #endif
 891
 892         size = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_BYTES);
 893         cont = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_CONT);
 894         next_read_lbits = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_DSC_PTR_LBITS);
 895         eth_tag_class = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_ETH_TAG_CLASS);
 896         mac_class = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_MAC_CLASS);
 897         l3_class = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_L3_CLASS);
 898
 899         /*
 900          * RX_L4_CLASS is 3 bits wide on Huntington and Medford, but is only
 901          * 2 bits wide on Medford2. Check it is safe to use the Medford2 field
 902          * and values for all EF10 controllers.
 903          */
 904         EFX_STATIC_ASSERT(ESF_FZ_RX_L4_CLASS_LBN == ESF_DE_RX_L4_CLASS_LBN);
 905         EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_TCP == ESE_DE_L4_CLASS_TCP);
 906         EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UDP == ESE_DE_L4_CLASS_UDP);
 907         EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UNKNOWN == ESE_DE_L4_CLASS_UNKNOWN);
 908
 909         l4_class = EFX_QWORD_FIELD(*eqp, ESF_FZ_RX_L4_CLASS);
 910
 911         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_DROP_EVENT) != 0) {
 912                 /* Drop this event */
 913                 return (B_FALSE);
 914         }
 915         flags = 0;
 916
 917         if (cont != 0) {
 918                 /*
 919                  * This may be part of a scattered frame, or it may be a
 920                  * truncated frame if scatter is disabled on this RXQ.
 921                  * Overlength frames can be received if e.g. a VF is configured
 922                  * for 1500 MTU but connected to a port set to 9000 MTU
 923                  * (see bug56567).
 924                  * FIXME: There is not yet any driver that supports scatter on
 925                  * Huntington.  Scatter support is required for OSX.
 926                  */
 927                 flags |= EFX_PKT_CONT;
 928         }
 929
 930         if (mac_class == ESE_DZ_MAC_CLASS_UCAST)
 931                 flags |= EFX_PKT_UNICAST;
 932
 933         /*
 934          * Increment the count of descriptors read.
 935          *
 936          * In NO_CONT_EV mode, RX_DSC_PTR_LBITS is actually a packet count, but
 937          * when scatter is disabled, there is only one descriptor per packet and
 938          * so it can be treated the same.
 939          *
 940          * TODO: Support scatter in NO_CONT_EV mode.
 941          */
 942         desc_count = (next_read_lbits - eersp->eers_rx_read_ptr) &
 943             EFX_MASK32(ESF_DZ_RX_DSC_PTR_LBITS);
 944         eersp->eers_rx_read_ptr += desc_count;
 945
 946         /* Calculate the index of the last descriptor consumed */
 947         last_used_id = (eersp->eers_rx_read_ptr - 1) & eersp->eers_rx_mask;
 948
 949         if (eep->ee_flags & EFX_EVQ_FLAGS_NO_CONT_EV) {
 950                 if (desc_count > 1)
 951                         EFX_EV_QSTAT_INCR(eep, EV_RX_BATCH);
 952
 953                 /* Always read the length from the prefix in NO_CONT_EV mode. */
 954                 flags |= EFX_PKT_PREFIX_LEN;
 955
 956                 /*
 957                  * Check for an aborted scatter, signalled by the ABORT bit in
 958                  * NO_CONT_EV mode. The ABORT bit was not used before NO_CONT_EV
 959                  * mode was added as it was broken in Huntington silicon.
 960                  */
 961                 if (EFX_QWORD_FIELD(*eqp, ESF_EZ_RX_ABORT) != 0) {
 962                         flags |= EFX_DISCARD;
 963                         goto deliver;
 964                 }
 965         } else if (desc_count > 1) {
 966                 /*
 967                  * FIXME: add error checking to make sure this a batched event.
 968                  * This could also be an aborted scatter, see Bug36629.
 969                  */
 970                 EFX_EV_QSTAT_INCR(eep, EV_RX_BATCH);
 971                 flags |= EFX_PKT_PREFIX_LEN;
 972         }
 973
 974         /* Check for errors that invalidate checksum and L3/L4 fields */
 975         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_TRUNC_ERR) != 0) {
 976                 /* RX frame truncated */
 977                 EFX_EV_QSTAT_INCR(eep, EV_RX_FRM_TRUNC);
 978                 flags |= EFX_DISCARD;
 979                 goto deliver;
 980         }
 981         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_ECRC_ERR) != 0) {
 982                 /* Bad Ethernet frame CRC */
 983                 EFX_EV_QSTAT_INCR(eep, EV_RX_ETH_CRC_ERR);
 984                 flags |= EFX_DISCARD;
 985                 goto deliver;
 986         }
 987         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_PARSE_INCOMPLETE)) {
 988                 /*
 989                  * Hardware parse failed, due to malformed headers
 990                  * or headers that are too long for the parser.
 991                  * Headers and checksums must be validated by the host.
 992                  */
 993                 EFX_EV_QSTAT_INCR(eep, EV_RX_PARSE_INCOMPLETE);
 994                 goto deliver;
 995         }
 996
 997         if ((eth_tag_class == ESE_DZ_ETH_TAG_CLASS_VLAN1) ||
 998             (eth_tag_class == ESE_DZ_ETH_TAG_CLASS_VLAN2)) {
 999                 flags |= EFX_PKT_VLAN_TAGGED;
1000         }
1001
1002         switch (l3_class) {
1003         case ESE_DZ_L3_CLASS_IP4:
1004         case ESE_DZ_L3_CLASS_IP4_FRAG:
1005                 flags |= EFX_PKT_IPV4;
1006                 if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_IPCKSUM_ERR)) {
1007                         EFX_EV_QSTAT_INCR(eep, EV_RX_IPV4_HDR_CHKSUM_ERR);
1008                 } else {
1009                         flags |= EFX_CKSUM_IPV4;
1010                 }
1011
1012                 /*
1013                  * RX_L4_CLASS is 3 bits wide on Huntington and Medford, but is
1014                  * only 2 bits wide on Medford2. Check it is safe to use the
1015                  * Medford2 field and values for all EF10 controllers.
1016                  */
1017                 EFX_STATIC_ASSERT(ESF_FZ_RX_L4_CLASS_LBN ==
1018                     ESF_DE_RX_L4_CLASS_LBN);
1019                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_TCP == ESE_DE_L4_CLASS_TCP);
1020                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UDP == ESE_DE_L4_CLASS_UDP);
1021                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UNKNOWN ==
1022                     ESE_DE_L4_CLASS_UNKNOWN);
1023
1024                 if (l4_class == ESE_FZ_L4_CLASS_TCP) {
1025                         EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_IPV4);
1026                         flags |= EFX_PKT_TCP;
1027                 } else if (l4_class == ESE_FZ_L4_CLASS_UDP) {
1028                         EFX_EV_QSTAT_INCR(eep, EV_RX_UDP_IPV4);
1029                         flags |= EFX_PKT_UDP;
1030                 } else {
1031                         EFX_EV_QSTAT_INCR(eep, EV_RX_OTHER_IPV4);
1032                 }
1033                 break;
1034
1035         case ESE_DZ_L3_CLASS_IP6:
1036         case ESE_DZ_L3_CLASS_IP6_FRAG:
1037                 flags |= EFX_PKT_IPV6;
1038
1039                 /*
1040                  * RX_L4_CLASS is 3 bits wide on Huntington and Medford, but is
1041                  * only 2 bits wide on Medford2. Check it is safe to use the
1042                  * Medford2 field and values for all EF10 controllers.
1043                  */
1044                 EFX_STATIC_ASSERT(ESF_FZ_RX_L4_CLASS_LBN ==
1045                     ESF_DE_RX_L4_CLASS_LBN);
1046                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_TCP == ESE_DE_L4_CLASS_TCP);
1047                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UDP == ESE_DE_L4_CLASS_UDP);
1048                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UNKNOWN ==
1049                     ESE_DE_L4_CLASS_UNKNOWN);
1050
1051                 if (l4_class == ESE_FZ_L4_CLASS_TCP) {
1052                         EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_IPV6);
1053                         flags |= EFX_PKT_TCP;
1054                 } else if (l4_class == ESE_FZ_L4_CLASS_UDP) {
1055                         EFX_EV_QSTAT_INCR(eep, EV_RX_UDP_IPV6);
1056                         flags |= EFX_PKT_UDP;
1057                 } else {
1058                         EFX_EV_QSTAT_INCR(eep, EV_RX_OTHER_IPV6);
1059                 }
1060                 break;
1061
1062         default:
1063                 EFX_EV_QSTAT_INCR(eep, EV_RX_NON_IP);
1064                 break;
1065         }
1066
1067         if (flags & (EFX_PKT_TCP | EFX_PKT_UDP)) {
1068                 if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_TCPUDP_CKSUM_ERR)) {
1069                         EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_UDP_CHKSUM_ERR);
1070                 } else {
1071                         flags |= EFX_CKSUM_TCPUDP;
1072                 }
1073         }
1074
1075 deliver:
1076         /* If we're not discarding the packet then it is ok */
1077         if (~flags & EFX_DISCARD)
1078                 EFX_EV_QSTAT_INCR(eep, EV_RX_OK);
1079
1080         EFSYS_ASSERT(eecp->eec_rx != NULL);
1081         should_abort = eecp->eec_rx(arg, label, last_used_id, size, flags);
1082
1083         return (should_abort);
1084 }
1085
1086 static  __checkReturn   boolean_t
1087 ef10_ev_tx(
1088         __in            efx_evq_t *eep,
1089         __in            efx_qword_t *eqp,
1090         __in            const efx_ev_callbacks_t *eecp,
1091         __in_opt        void *arg)
1092 {
1093         efx_nic_t *enp = eep->ee_enp;
1094         uint32_t id;
1095         uint32_t label;
1096         boolean_t should_abort;
1097
1098         EFX_EV_QSTAT_INCR(eep, EV_TX);
1099
1100         /* Discard events after RXQ/TXQ errors, or hardware not available */
1101         if (enp->en_reset_flags &
1102             (EFX_RESET_RXQ_ERR | EFX_RESET_TXQ_ERR | EFX_RESET_HW_UNAVAIL))
1103                 return (B_FALSE);
1104
1105         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_TX_DROP_EVENT) != 0) {
1106                 /* Drop this event */
1107                 return (B_FALSE);
1108         }
1109
1110         /* Per-packet TX completion (was per-descriptor for Falcon/Siena) */
1111         id = EFX_QWORD_FIELD(*eqp, ESF_DZ_TX_DESCR_INDX);
1112         label = EFX_QWORD_FIELD(*eqp, ESF_DZ_TX_QLABEL);
1113
1114         EFSYS_PROBE2(tx_complete, uint32_t, label, uint32_t, id);
1115
1116         EFSYS_ASSERT(eecp->eec_tx != NULL);
1117         should_abort = eecp->eec_tx(arg, label, id);
1118
1119         return (should_abort);
1120 }
1121
1122 static  __checkReturn   boolean_t
1123 ef10_ev_driver(
1124         __in            efx_evq_t *eep,
1125         __in            efx_qword_t *eqp,
1126         __in            const efx_ev_callbacks_t *eecp,
1127         __in_opt        void *arg)
1128 {
1129         unsigned int code;
1130         boolean_t should_abort;
1131
1132         EFX_EV_QSTAT_INCR(eep, EV_DRIVER);
1133         should_abort = B_FALSE;
1134
1135         code = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_SUB_CODE);
1136         switch (code) {
1137         case ESE_DZ_DRV_TIMER_EV: {
1138                 uint32_t id;
1139
1140                 id = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_TMR_ID);
1141
1142                 EFSYS_ASSERT(eecp->eec_timer != NULL);
1143                 should_abort = eecp->eec_timer(arg, id);
1144                 break;
1145         }
1146
1147         case ESE_DZ_DRV_WAKE_UP_EV: {
1148                 uint32_t id;
1149
1150                 id = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_EVQ_ID);
1151
1152                 EFSYS_ASSERT(eecp->eec_wake_up != NULL);
1153                 should_abort = eecp->eec_wake_up(arg, id);
1154                 break;
1155         }
1156
1157         case ESE_DZ_DRV_START_UP_EV:
1158                 EFSYS_ASSERT(eecp->eec_initialized != NULL);
1159                 should_abort = eecp->eec_initialized(arg);
1160                 break;
1161
1162         default:
1163                 EFSYS_PROBE3(bad_event, unsigned int, eep->ee_index,
1164                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1165                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1166                 break;
1167         }
1168
1169         return (should_abort);
1170 }
1171
1172 static  __checkReturn   boolean_t
1173 ef10_ev_drv_gen(
1174         __in            efx_evq_t *eep,
1175         __in            efx_qword_t *eqp,
1176         __in            const efx_ev_callbacks_t *eecp,
1177         __in_opt        void *arg)
1178 {
1179         uint32_t data;
1180         boolean_t should_abort;
1181
1182         EFX_EV_QSTAT_INCR(eep, EV_DRV_GEN);
1183         should_abort = B_FALSE;
1184
1185         data = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_SUB_DATA_DW0);
1186         if (data >= ((uint32_t)1 << 16)) {
1187                 EFSYS_PROBE3(bad_event, unsigned int, eep->ee_index,
1188                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1189                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1190
1191                 return (B_TRUE);
1192         }
1193
1194         EFSYS_ASSERT(eecp->eec_software != NULL);
1195         should_abort = eecp->eec_software(arg, (uint16_t)data);
1196
1197         return (should_abort);
1198 }
1199
1200 static  __checkReturn   boolean_t
1201 ef10_ev_mcdi(
1202         __in            efx_evq_t *eep,
1203         __in            efx_qword_t *eqp,
1204         __in            const efx_ev_callbacks_t *eecp,
1205         __in_opt        void *arg)
1206 {
1207         efx_nic_t *enp = eep->ee_enp;
1208         unsigned int code;
1209         boolean_t should_abort = B_FALSE;
1210
1211         EFX_EV_QSTAT_INCR(eep, EV_MCDI_RESPONSE);
1212
1213         code = EFX_QWORD_FIELD(*eqp, MCDI_EVENT_CODE);
1214         switch (code) {
1215         case MCDI_EVENT_CODE_BADSSERT:
1216                 efx_mcdi_ev_death(enp, EINTR);
1217                 break;
1218
1219         case MCDI_EVENT_CODE_CMDDONE:
1220                 efx_mcdi_ev_cpl(enp,
1221                     MCDI_EV_FIELD(eqp, CMDDONE_SEQ),
1222                     MCDI_EV_FIELD(eqp, CMDDONE_DATALEN),
1223                     MCDI_EV_FIELD(eqp, CMDDONE_ERRNO));
1224                 break;
1225
1226 #if EFSYS_OPT_MCDI_PROXY_AUTH
1227         case MCDI_EVENT_CODE_PROXY_RESPONSE:
1228                 /*
1229                  * This event notifies a function that an authorization request
1230                  * has been processed. If the request was authorized then the
1231                  * function can now re-send the original MCDI request.
1232                  * See SF-113652-SW "SR-IOV Proxied Network Access Control".
1233                  */
1234                 efx_mcdi_ev_proxy_response(enp,
1235                     MCDI_EV_FIELD(eqp, PROXY_RESPONSE_HANDLE),
1236                     MCDI_EV_FIELD(eqp, PROXY_RESPONSE_RC));
1237                 break;
1238 #endif /* EFSYS_OPT_MCDI_PROXY_AUTH */
1239
1240         case MCDI_EVENT_CODE_LINKCHANGE: {
1241                 efx_link_mode_t link_mode;
1242
1243                 ef10_phy_link_ev(enp, eqp, &link_mode);
1244                 should_abort = eecp->eec_link_change(arg, link_mode);
1245                 break;
1246         }
1247
1248         case MCDI_EVENT_CODE_SENSOREVT: {
1249 #if EFSYS_OPT_MON_STATS
1250                 efx_mon_stat_t id;
1251                 efx_mon_stat_value_t value;
1252                 efx_rc_t rc;
1253
1254                 /* Decode monitor stat for MCDI sensor (if supported) */
1255                 if ((rc = mcdi_mon_ev(enp, eqp, &id, &value)) == 0) {
1256                         /* Report monitor stat change */
1257                         should_abort = eecp->eec_monitor(arg, id, value);
1258                 } else if (rc == ENOTSUP) {
1259                         should_abort = eecp->eec_exception(arg,
1260                                 EFX_EXCEPTION_UNKNOWN_SENSOREVT,
1261                                 MCDI_EV_FIELD(eqp, DATA));
1262                 } else {
1263                         EFSYS_ASSERT(rc == ENODEV);     /* Wrong port */
1264                 }
1265 #endif
1266                 break;
1267         }
1268
1269         case MCDI_EVENT_CODE_SCHEDERR:
1270                 /* Informational only */
1271                 break;
1272
1273         case MCDI_EVENT_CODE_REBOOT:
1274                 /* Falcon/Siena only (should not been seen with Huntington). */
1275                 efx_mcdi_ev_death(enp, EIO);
1276                 break;
1277
1278         case MCDI_EVENT_CODE_MC_REBOOT:
1279                 /* MC_REBOOT event is used for Huntington (EF10) and later. */
1280                 efx_mcdi_ev_death(enp, EIO);
1281                 break;
1282
1283         case MCDI_EVENT_CODE_MAC_STATS_DMA:
1284 #if EFSYS_OPT_MAC_STATS
1285                 if (eecp->eec_mac_stats != NULL) {
1286                         eecp->eec_mac_stats(arg,
1287                             MCDI_EV_FIELD(eqp, MAC_STATS_DMA_GENERATION));
1288                 }
1289 #endif
1290                 break;
1291
1292         case MCDI_EVENT_CODE_FWALERT: {
1293                 uint32_t reason = MCDI_EV_FIELD(eqp, FWALERT_REASON);
1294
1295                 if (reason == MCDI_EVENT_FWALERT_REASON_SRAM_ACCESS)
1296                         should_abort = eecp->eec_exception(arg,
1297                                 EFX_EXCEPTION_FWALERT_SRAM,
1298                                 MCDI_EV_FIELD(eqp, FWALERT_DATA));
1299                 else
1300                         should_abort = eecp->eec_exception(arg,
1301                                 EFX_EXCEPTION_UNKNOWN_FWALERT,
1302                                 MCDI_EV_FIELD(eqp, DATA));
1303                 break;
1304         }
1305
1306         case MCDI_EVENT_CODE_TX_ERR: {
1307                 /*
1308                  * After a TXQ error is detected, firmware sends a TX_ERR event.
1309                  * This may be followed by TX completions (which we discard),
1310                  * and then finally by a TX_FLUSH event. Firmware destroys the
1311                  * TXQ automatically after sending the TX_FLUSH event.
1312                  */
1313                 enp->en_reset_flags |= EFX_RESET_TXQ_ERR;
1314
1315                 EFSYS_PROBE2(tx_descq_err,
1316                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1317                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1318
1319                 /* Inform the driver that a reset is required. */
1320                 eecp->eec_exception(arg, EFX_EXCEPTION_TX_ERROR,
1321                     MCDI_EV_FIELD(eqp, TX_ERR_DATA));
1322                 break;
1323         }
1324
1325         case MCDI_EVENT_CODE_TX_FLUSH: {
1326                 uint32_t txq_index = MCDI_EV_FIELD(eqp, TX_FLUSH_TXQ);
1327
1328                 /*
1329                  * EF10 firmware sends two TX_FLUSH events: one to the txq's
1330                  * event queue, and one to evq 0 (with TX_FLUSH_TO_DRIVER set).
1331                  * We want to wait for all completions, so ignore the events
1332                  * with TX_FLUSH_TO_DRIVER.
1333                  */
1334                 if (MCDI_EV_FIELD(eqp, TX_FLUSH_TO_DRIVER) != 0) {
1335                         should_abort = B_FALSE;
1336                         break;
1337                 }
1338
1339                 EFX_EV_QSTAT_INCR(eep, EV_DRIVER_TX_DESCQ_FLS_DONE);
1340
1341                 EFSYS_PROBE1(tx_descq_fls_done, uint32_t, txq_index);
1342
1343                 EFSYS_ASSERT(eecp->eec_txq_flush_done != NULL);
1344                 should_abort = eecp->eec_txq_flush_done(arg, txq_index);
1345                 break;
1346         }
1347
1348         case MCDI_EVENT_CODE_RX_ERR: {
1349                 /*
1350                  * After an RXQ error is detected, firmware sends an RX_ERR
1351                  * event. This may be followed by RX events (which we discard),
1352                  * and then finally by an RX_FLUSH event. Firmware destroys the
1353                  * RXQ automatically after sending the RX_FLUSH event.
1354                  */
1355                 enp->en_reset_flags |= EFX_RESET_RXQ_ERR;
1356
1357                 EFSYS_PROBE2(rx_descq_err,
1358                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1359                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1360
1361                 /* Inform the driver that a reset is required. */
1362                 eecp->eec_exception(arg, EFX_EXCEPTION_RX_ERROR,
1363                     MCDI_EV_FIELD(eqp, RX_ERR_DATA));
1364                 break;
1365         }
1366
1367         case MCDI_EVENT_CODE_RX_FLUSH: {
1368                 uint32_t rxq_index = MCDI_EV_FIELD(eqp, RX_FLUSH_RXQ);
1369
1370                 /*
1371                  * EF10 firmware sends two RX_FLUSH events: one to the rxq's
1372                  * event queue, and one to evq 0 (with RX_FLUSH_TO_DRIVER set).
1373                  * We want to wait for all completions, so ignore the events
1374                  * with RX_FLUSH_TO_DRIVER.
1375                  */
1376                 if (MCDI_EV_FIELD(eqp, RX_FLUSH_TO_DRIVER) != 0) {
1377                         should_abort = B_FALSE;
1378                         break;
1379                 }
1380
1381                 EFX_EV_QSTAT_INCR(eep, EV_DRIVER_RX_DESCQ_FLS_DONE);
1382
1383                 EFSYS_PROBE1(rx_descq_fls_done, uint32_t, rxq_index);
1384
1385                 EFSYS_ASSERT(eecp->eec_rxq_flush_done != NULL);
1386                 should_abort = eecp->eec_rxq_flush_done(arg, rxq_index);
1387                 break;
1388         }
1389
1390         default:
1391                 EFSYS_PROBE3(bad_event, unsigned int, eep->ee_index,
1392                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1393                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1394                 break;
1395         }
1396
1397         return (should_abort);
1398 }
1399
1400                 void
1401 ef10_ev_rxlabel_init(
1402         __in            efx_evq_t *eep,
1403         __in            efx_rxq_t *erp,
1404         __in            unsigned int label,
1405         __in            efx_rxq_type_t type)
1406 {
1407         efx_evq_rxq_state_t *eersp;
1408 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
1409         boolean_t packed_stream = (type == EFX_RXQ_TYPE_PACKED_STREAM);
1410         boolean_t es_super_buffer = (type == EFX_RXQ_TYPE_ES_SUPER_BUFFER);
1411 #endif
1412
1413         _NOTE(ARGUNUSED(type))
1414         EFSYS_ASSERT3U(label, <, EFX_ARRAY_SIZE(eep->ee_rxq_state));
1415         eersp = &eep->ee_rxq_state[label];
1416
1417         EFSYS_ASSERT3U(eersp->eers_rx_mask, ==, 0);
1418
1419 #if EFSYS_OPT_RX_PACKED_STREAM
1420         /*
1421          * For packed stream modes, the very first event will
1422          * have a new buffer flag set, so it will be incremented,
1423          * yielding the correct pointer. That results in a simpler
1424          * code than trying to detect start-of-the-world condition
1425          * in the event handler.
1426          */
1427         eersp->eers_rx_read_ptr = packed_stream ? ~0 : 0;
1428 #else
1429         eersp->eers_rx_read_ptr = 0;
1430 #endif
1431         eersp->eers_rx_mask = erp->er_mask;
1432 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
1433         eersp->eers_rx_stream_npackets = 0;
1434         eersp->eers_rx_packed_stream = packed_stream || es_super_buffer;
1435 #endif
1436 #if EFSYS_OPT_RX_PACKED_STREAM
1437         if (packed_stream) {
1438                 eersp->eers_rx_packed_stream_credits = (eep->ee_mask + 1) /
1439                     EFX_DIV_ROUND_UP(EFX_RX_PACKED_STREAM_MEM_PER_CREDIT,
1440                     EFX_RX_PACKED_STREAM_MIN_PACKET_SPACE);
1441                 EFSYS_ASSERT3U(eersp->eers_rx_packed_stream_credits, !=, 0);
1442                 /*
1443                  * A single credit is allocated to the queue when it is started.
1444                  * It is immediately spent by the first packet which has NEW
1445                  * BUFFER flag set, though, but still we shall take into
1446                  * account, as to not wrap around the maximum number of credits
1447                  * accidentally
1448                  */
1449                 eersp->eers_rx_packed_stream_credits--;
1450                 EFSYS_ASSERT3U(eersp->eers_rx_packed_stream_credits, <=,
1451                     EFX_RX_PACKED_STREAM_MAX_CREDITS);
1452         }
1453 #endif
1454 }
1455
1456                 void
1457 ef10_ev_rxlabel_fini(
1458         __in            efx_evq_t *eep,
1459         __in            unsigned int label)
1460 {
1461         efx_evq_rxq_state_t *eersp;
1462
1463         EFSYS_ASSERT3U(label, <, EFX_ARRAY_SIZE(eep->ee_rxq_state));
1464         eersp = &eep->ee_rxq_state[label];
1465
1466         EFSYS_ASSERT3U(eersp->eers_rx_mask, !=, 0);
1467
1468         eersp->eers_rx_read_ptr = 0;
1469         eersp->eers_rx_mask = 0;
1470 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
1471         eersp->eers_rx_stream_npackets = 0;
1472         eersp->eers_rx_packed_stream = B_FALSE;
1473 #endif
1474 #if EFSYS_OPT_RX_PACKED_STREAM
1475         eersp->eers_rx_packed_stream_credits = 0;
1476 #endif
1477 }
1478
1479 #endif  /* EFX_OPTS_EF10() */