drivers/net/sfc/base/ef10_ev.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2012-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9 #if EFSYS_OPT_MON_STATS
  10 #include "mcdi_mon.h"
  11 #endif
  12
  13 #if EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD || EFSYS_OPT_MEDFORD2
  14
  15 #if EFSYS_OPT_QSTATS
  16 #define EFX_EV_QSTAT_INCR(_eep, _stat)                                  \
  17         do {                                                            \
  18                 (_eep)->ee_stat[_stat]++;                               \
  19         _NOTE(CONSTANTCONDITION)                                        \
  20         } while (B_FALSE)
  21 #else
  22 #define EFX_EV_QSTAT_INCR(_eep, _stat)
  23 #endif
  24
  25 /*
  26  * Non-interrupting event queue requires interrrupting event queue to
  27  * refer to for wake-up events even if wake ups are never used.
  28  * It could be even non-allocated event queue.
  29  */
  30 #define EFX_EF10_ALWAYS_INTERRUPTING_EVQ_INDEX  (0)
  31
  32 static  __checkReturn   boolean_t
  33 ef10_ev_rx(
  34         __in            efx_evq_t *eep,
  35         __in            efx_qword_t *eqp,
  36         __in            const efx_ev_callbacks_t *eecp,
  37         __in_opt        void *arg);
  38
  39 static  __checkReturn   boolean_t
  40 ef10_ev_tx(
  41         __in            efx_evq_t *eep,
  42         __in            efx_qword_t *eqp,
  43         __in            const efx_ev_callbacks_t *eecp,
  44         __in_opt        void *arg);
  45
  46 static  __checkReturn   boolean_t
  47 ef10_ev_driver(
  48         __in            efx_evq_t *eep,
  49         __in            efx_qword_t *eqp,
  50         __in            const efx_ev_callbacks_t *eecp,
  51         __in_opt        void *arg);
  52
  53 static  __checkReturn   boolean_t
  54 ef10_ev_drv_gen(
  55         __in            efx_evq_t *eep,
  56         __in            efx_qword_t *eqp,
  57         __in            const efx_ev_callbacks_t *eecp,
  58         __in_opt        void *arg);
  59
  60 static  __checkReturn   boolean_t
  61 ef10_ev_mcdi(
  62         __in            efx_evq_t *eep,
  63         __in            efx_qword_t *eqp,
  64         __in            const efx_ev_callbacks_t *eecp,
  65         __in_opt        void *arg);
  66
  67
  68 static  __checkReturn   efx_rc_t
  69 efx_mcdi_set_evq_tmr(
  70         __in            efx_nic_t *enp,
  71         __in            uint32_t instance,
  72         __in            uint32_t mode,
  73         __in            uint32_t timer_ns)
  74 {
  75         efx_mcdi_req_t req;
  76         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_SET_EVQ_TMR_IN_LEN,
  77                 MC_CMD_SET_EVQ_TMR_OUT_LEN);
  78         efx_rc_t rc;
  79
  80         req.emr_cmd = MC_CMD_SET_EVQ_TMR;
  81         req.emr_in_buf = payload;
  82         req.emr_in_length = MC_CMD_SET_EVQ_TMR_IN_LEN;
  83         req.emr_out_buf = payload;
  84         req.emr_out_length = MC_CMD_SET_EVQ_TMR_OUT_LEN;
  85
  86         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_INSTANCE, instance);
  87         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_TMR_LOAD_REQ_NS, timer_ns);
  88         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_TMR_RELOAD_REQ_NS, timer_ns);
  89         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_TMR_MODE, mode);
  90
  91         efx_mcdi_execute(enp, &req);
  92
  93         if (req.emr_rc != 0) {
  94                 rc = req.emr_rc;
  95                 goto fail1;
  96         }
  97
  98         if (req.emr_out_length_used < MC_CMD_SET_EVQ_TMR_OUT_LEN) {
  99                 rc = EMSGSIZE;
 100                 goto fail2;
 101         }
 102
 103         return (0);
 104
 105 fail2:
 106         EFSYS_PROBE(fail2);
 107 fail1:
 108         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 109
 110         return (rc);
 111 }
 112
 113 static  __checkReturn   efx_rc_t
 114 efx_mcdi_init_evq(
 115         __in            efx_nic_t *enp,
 116         __in            unsigned int instance,
 117         __in            efsys_mem_t *esmp,
 118         __in            size_t nevs,
 119         __in            uint32_t irq,
 120         __in            uint32_t us,
 121         __in            uint32_t flags,
 122         __in            boolean_t low_latency)
 123 {
 124         efx_mcdi_req_t req;
 125         EFX_MCDI_DECLARE_BUF(payload,
 126                 MC_CMD_INIT_EVQ_IN_LEN(EFX_EVQ_NBUFS(EFX_EVQ_MAXNEVS)),
 127                 MC_CMD_INIT_EVQ_OUT_LEN);
 128         efx_qword_t *dma_addr;
 129         uint64_t addr;
 130         int npages;
 131         int i;
 132         boolean_t interrupting;
 133         int ev_cut_through;
 134         efx_rc_t rc;
 135
 136         npages = EFX_EVQ_NBUFS(nevs);
 137         if (MC_CMD_INIT_EVQ_IN_LEN(npages) > MC_CMD_INIT_EVQ_IN_LENMAX) {
 138                 rc = EINVAL;
 139                 goto fail1;
 140         }
 141
 142         req.emr_cmd = MC_CMD_INIT_EVQ;
 143         req.emr_in_buf = payload;
 144         req.emr_in_length = MC_CMD_INIT_EVQ_IN_LEN(npages);
 145         req.emr_out_buf = payload;
 146         req.emr_out_length = MC_CMD_INIT_EVQ_OUT_LEN;
 147
 148         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_SIZE, nevs);
 149         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_INSTANCE, instance);
 150         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_IRQ_NUM, irq);
 151
 152         interrupting = ((flags & EFX_EVQ_FLAGS_NOTIFY_MASK) ==
 153             EFX_EVQ_FLAGS_NOTIFY_INTERRUPT);
 154
 155         /*
 156          * On Huntington RX and TX event batching can only be requested together
 157          * (even if the datapath firmware doesn't actually support RX
 158          * batching). If event cut through is enabled no RX batching will occur.
 159          *
 160          * So always enable RX and TX event batching, and enable event cut
 161          * through if we want low latency operation.
 162          */
 163         switch (flags & EFX_EVQ_FLAGS_TYPE_MASK) {
 164         case EFX_EVQ_FLAGS_TYPE_AUTO:
 165                 ev_cut_through = low_latency ? 1 : 0;
 166                 break;
 167         case EFX_EVQ_FLAGS_TYPE_THROUGHPUT:
 168                 ev_cut_through = 0;
 169                 break;
 170         case EFX_EVQ_FLAGS_TYPE_LOW_LATENCY:
 171                 ev_cut_through = 1;
 172                 break;
 173         default:
 174                 rc = EINVAL;
 175                 goto fail2;
 176         }
 177         MCDI_IN_POPULATE_DWORD_6(req, INIT_EVQ_IN_FLAGS,
 178             INIT_EVQ_IN_FLAG_INTERRUPTING, interrupting,
 179             INIT_EVQ_IN_FLAG_RPTR_DOS, 0,
 180             INIT_EVQ_IN_FLAG_INT_ARMD, 0,
 181             INIT_EVQ_IN_FLAG_CUT_THRU, ev_cut_through,
 182             INIT_EVQ_IN_FLAG_RX_MERGE, 1,
 183             INIT_EVQ_IN_FLAG_TX_MERGE, 1);
 184
 185         /* If the value is zero then disable the timer */
 186         if (us == 0) {
 187                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_MODE,
 188                     MC_CMD_INIT_EVQ_IN_TMR_MODE_DIS);
 189                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_LOAD, 0);
 190                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_RELOAD, 0);
 191         } else {
 192                 unsigned int ticks;
 193
 194                 if ((rc = efx_ev_usecs_to_ticks(enp, us, &ticks)) != 0)
 195                         goto fail3;
 196
 197                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_MODE,
 198                     MC_CMD_INIT_EVQ_IN_TMR_INT_HLDOFF);
 199                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_LOAD, ticks);
 200                 MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_TMR_RELOAD, ticks);
 201         }
 202
 203         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_COUNT_MODE,
 204             MC_CMD_INIT_EVQ_IN_COUNT_MODE_DIS);
 205         MCDI_IN_SET_DWORD(req, INIT_EVQ_IN_COUNT_THRSHLD, 0);
 206
 207         dma_addr = MCDI_IN2(req, efx_qword_t, INIT_EVQ_IN_DMA_ADDR);
 208         addr = EFSYS_MEM_ADDR(esmp);
 209
 210         for (i = 0; i < npages; i++) {
 211                 EFX_POPULATE_QWORD_2(*dma_addr,
 212                     EFX_DWORD_1, (uint32_t)(addr >> 32),
 213                     EFX_DWORD_0, (uint32_t)(addr & 0xffffffff));
 214
 215                 dma_addr++;
 216                 addr += EFX_BUF_SIZE;
 217         }
 218
 219         efx_mcdi_execute(enp, &req);
 220
 221         if (req.emr_rc != 0) {
 222                 rc = req.emr_rc;
 223                 goto fail4;
 224         }
 225
 226         if (req.emr_out_length_used < MC_CMD_INIT_EVQ_OUT_LEN) {
 227                 rc = EMSGSIZE;
 228                 goto fail5;
 229         }
 230
 231         /* NOTE: ignore the returned IRQ param as firmware does not set it. */
 232
 233         return (0);
 234
 235 fail5:
 236         EFSYS_PROBE(fail5);
 237 fail4:
 238         EFSYS_PROBE(fail4);
 239 fail3:
 240         EFSYS_PROBE(fail3);
 241 fail2:
 242         EFSYS_PROBE(fail2);
 243 fail1:
 244         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 245
 246         return (rc);
 247 }
 248
 249
 250 static  __checkReturn   efx_rc_t
 251 efx_mcdi_init_evq_v2(
 252         __in            efx_nic_t *enp,
 253         __in            unsigned int instance,
 254         __in            efsys_mem_t *esmp,
 255         __in            size_t nevs,
 256         __in            uint32_t irq,
 257         __in            uint32_t us,
 258         __in            uint32_t flags)
 259 {
 260         efx_mcdi_req_t req;
 261         EFX_MCDI_DECLARE_BUF(payload,
 262                 MC_CMD_INIT_EVQ_V2_IN_LEN(EFX_EVQ_NBUFS(EFX_EVQ_MAXNEVS)),
 263                 MC_CMD_INIT_EVQ_V2_OUT_LEN);
 264         boolean_t interrupting;
 265         unsigned int evq_type;
 266         efx_qword_t *dma_addr;
 267         uint64_t addr;
 268         int npages;
 269         int i;
 270         efx_rc_t rc;
 271
 272         npages = EFX_EVQ_NBUFS(nevs);
 273         if (MC_CMD_INIT_EVQ_V2_IN_LEN(npages) > MC_CMD_INIT_EVQ_V2_IN_LENMAX) {
 274                 rc = EINVAL;
 275                 goto fail1;
 276         }
 277
 278         req.emr_cmd = MC_CMD_INIT_EVQ;
 279         req.emr_in_buf = payload;
 280         req.emr_in_length = MC_CMD_INIT_EVQ_V2_IN_LEN(npages);
 281         req.emr_out_buf = payload;
 282         req.emr_out_length = MC_CMD_INIT_EVQ_V2_OUT_LEN;
 283
 284         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_SIZE, nevs);
 285         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_INSTANCE, instance);
 286         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_IRQ_NUM, irq);
 287
 288         interrupting = ((flags & EFX_EVQ_FLAGS_NOTIFY_MASK) ==
 289             EFX_EVQ_FLAGS_NOTIFY_INTERRUPT);
 290
 291         switch (flags & EFX_EVQ_FLAGS_TYPE_MASK) {
 292         case EFX_EVQ_FLAGS_TYPE_AUTO:
 293                 evq_type = MC_CMD_INIT_EVQ_V2_IN_FLAG_TYPE_AUTO;
 294                 break;
 295         case EFX_EVQ_FLAGS_TYPE_THROUGHPUT:
 296                 evq_type = MC_CMD_INIT_EVQ_V2_IN_FLAG_TYPE_THROUGHPUT;
 297                 break;
 298         case EFX_EVQ_FLAGS_TYPE_LOW_LATENCY:
 299                 evq_type = MC_CMD_INIT_EVQ_V2_IN_FLAG_TYPE_LOW_LATENCY;
 300                 break;
 301         default:
 302                 rc = EINVAL;
 303                 goto fail2;
 304         }
 305         MCDI_IN_POPULATE_DWORD_4(req, INIT_EVQ_V2_IN_FLAGS,
 306             INIT_EVQ_V2_IN_FLAG_INTERRUPTING, interrupting,
 307             INIT_EVQ_V2_IN_FLAG_RPTR_DOS, 0,
 308             INIT_EVQ_V2_IN_FLAG_INT_ARMD, 0,
 309             INIT_EVQ_V2_IN_FLAG_TYPE, evq_type);
 310
 311         /* If the value is zero then disable the timer */
 312         if (us == 0) {
 313                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_MODE,
 314                     MC_CMD_INIT_EVQ_V2_IN_TMR_MODE_DIS);
 315                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_LOAD, 0);
 316                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_RELOAD, 0);
 317         } else {
 318                 unsigned int ticks;
 319
 320                 if ((rc = efx_ev_usecs_to_ticks(enp, us, &ticks)) != 0)
 321                         goto fail3;
 322
 323                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_MODE,
 324                     MC_CMD_INIT_EVQ_V2_IN_TMR_INT_HLDOFF);
 325                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_LOAD, ticks);
 326                 MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_TMR_RELOAD, ticks);
 327         }
 328
 329         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_COUNT_MODE,
 330             MC_CMD_INIT_EVQ_V2_IN_COUNT_MODE_DIS);
 331         MCDI_IN_SET_DWORD(req, INIT_EVQ_V2_IN_COUNT_THRSHLD, 0);
 332
 333         dma_addr = MCDI_IN2(req, efx_qword_t, INIT_EVQ_V2_IN_DMA_ADDR);
 334         addr = EFSYS_MEM_ADDR(esmp);
 335
 336         for (i = 0; i < npages; i++) {
 337                 EFX_POPULATE_QWORD_2(*dma_addr,
 338                     EFX_DWORD_1, (uint32_t)(addr >> 32),
 339                     EFX_DWORD_0, (uint32_t)(addr & 0xffffffff));
 340
 341                 dma_addr++;
 342                 addr += EFX_BUF_SIZE;
 343         }
 344
 345         efx_mcdi_execute(enp, &req);
 346
 347         if (req.emr_rc != 0) {
 348                 rc = req.emr_rc;
 349                 goto fail4;
 350         }
 351
 352         if (req.emr_out_length_used < MC_CMD_INIT_EVQ_V2_OUT_LEN) {
 353                 rc = EMSGSIZE;
 354                 goto fail5;
 355         }
 356
 357         /* NOTE: ignore the returned IRQ param as firmware does not set it. */
 358
 359         EFSYS_PROBE1(mcdi_evq_flags, uint32_t,
 360                     MCDI_OUT_DWORD(req, INIT_EVQ_V2_OUT_FLAGS));
 361
 362         return (0);
 363
 364 fail5:
 365         EFSYS_PROBE(fail5);
 366 fail4:
 367         EFSYS_PROBE(fail4);
 368 fail3:
 369         EFSYS_PROBE(fail3);
 370 fail2:
 371         EFSYS_PROBE(fail2);
 372 fail1:
 373         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 374
 375         return (rc);
 376 }
 377
 378 static  __checkReturn   efx_rc_t
 379 efx_mcdi_fini_evq(
 380         __in            efx_nic_t *enp,
 381         __in            uint32_t instance)
 382 {
 383         efx_mcdi_req_t req;
 384         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_FINI_EVQ_IN_LEN,
 385                 MC_CMD_FINI_EVQ_OUT_LEN);
 386         efx_rc_t rc;
 387
 388         req.emr_cmd = MC_CMD_FINI_EVQ;
 389         req.emr_in_buf = payload;
 390         req.emr_in_length = MC_CMD_FINI_EVQ_IN_LEN;
 391         req.emr_out_buf = payload;
 392         req.emr_out_length = MC_CMD_FINI_EVQ_OUT_LEN;
 393
 394         MCDI_IN_SET_DWORD(req, FINI_EVQ_IN_INSTANCE, instance);
 395
 396         efx_mcdi_execute_quiet(enp, &req);
 397
 398         if (req.emr_rc != 0) {
 399                 rc = req.emr_rc;
 400                 goto fail1;
 401         }
 402
 403         return (0);
 404
 405 fail1:
 406         /*
 407          * EALREADY is not an error, but indicates that the MC has rebooted and
 408          * that the EVQ has already been destroyed.
 409          */
 410         if (rc != EALREADY)
 411                 EFSYS_PROBE1(fail1, efx_rc_t, rc);
 412
 413         return (rc);
 414 }
 415
 416
 417
 418         __checkReturn   efx_rc_t
 419 ef10_ev_init(
 420         __in            efx_nic_t *enp)
 421 {
 422         _NOTE(ARGUNUSED(enp))
 423         return (0);
 424 }
 425
 426                         void
 427 ef10_ev_fini(
 428         __in            efx_nic_t *enp)
 429 {
 430         _NOTE(ARGUNUSED(enp))
 431 }
 432
 433         __checkReturn   efx_rc_t
 434 ef10_ev_qcreate(
 435         __in            efx_nic_t *enp,
 436         __in            unsigned int index,
 437         __in            efsys_mem_t *esmp,
 438         __in            size_t ndescs,
 439         __in            uint32_t id,
 440         __in            uint32_t us,
 441         __in            uint32_t flags,
 442         __in            efx_evq_t *eep)
 443 {
 444         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 445         uint32_t irq;
 446         efx_rc_t rc;
 447
 448         _NOTE(ARGUNUSED(id))    /* buftbl id managed by MC */
 449         EFX_STATIC_ASSERT(ISP2(EFX_EVQ_MAXNEVS));
 450         EFX_STATIC_ASSERT(ISP2(EFX_EVQ_MINNEVS));
 451
 452         if (!ISP2(ndescs) ||
 453             (ndescs < EFX_EVQ_MINNEVS) || (ndescs > EFX_EVQ_MAXNEVS)) {
 454                 rc = EINVAL;
 455                 goto fail1;
 456         }
 457
 458         if (index >= encp->enc_evq_limit) {
 459                 rc = EINVAL;
 460                 goto fail2;
 461         }
 462
 463         if (us > encp->enc_evq_timer_max_us) {
 464                 rc = EINVAL;
 465                 goto fail3;
 466         }
 467
 468         /* Set up the handler table */
 469         eep->ee_rx      = ef10_ev_rx;
 470         eep->ee_tx      = ef10_ev_tx;
 471         eep->ee_driver  = ef10_ev_driver;
 472         eep->ee_drv_gen = ef10_ev_drv_gen;
 473         eep->ee_mcdi    = ef10_ev_mcdi;
 474
 475         /* Set up the event queue */
 476         /* INIT_EVQ expects function-relative vector number */
 477         if ((flags & EFX_EVQ_FLAGS_NOTIFY_MASK) ==
 478             EFX_EVQ_FLAGS_NOTIFY_INTERRUPT) {
 479                 irq = index;
 480         } else if (index == EFX_EF10_ALWAYS_INTERRUPTING_EVQ_INDEX) {
 481                 irq = index;
 482                 flags = (flags & ~EFX_EVQ_FLAGS_NOTIFY_MASK) |
 483                     EFX_EVQ_FLAGS_NOTIFY_INTERRUPT;
 484         } else {
 485                 irq = EFX_EF10_ALWAYS_INTERRUPTING_EVQ_INDEX;
 486         }
 487
 488         /*
 489          * Interrupts may be raised for events immediately after the queue is
 490          * created. See bug58606.
 491          */
 492
 493         if (encp->enc_init_evq_v2_supported) {
 494                 /*
 495                  * On Medford the low latency license is required to enable RX
 496                  * and event cut through and to disable RX batching.  If event
 497                  * queue type in flags is auto, we let the firmware decide the
 498                  * settings to use. If the adapter has a low latency license,
 499                  * it will choose the best settings for low latency, otherwise
 500                  * it will choose the best settings for throughput.
 501                  */
 502                 rc = efx_mcdi_init_evq_v2(enp, index, esmp, ndescs, irq, us,
 503                     flags);
 504                 if (rc != 0)
 505                         goto fail4;
 506         } else {
 507                 /*
 508                  * On Huntington we need to specify the settings to use.
 509                  * If event queue type in flags is auto, we favour throughput
 510                  * if the adapter is running virtualization supporting firmware
 511                  * (i.e. the full featured firmware variant)
 512                  * and latency otherwise. The Ethernet Virtual Bridging
 513                  * capability is used to make this decision. (Note though that
 514                  * the low latency firmware variant is also best for
 515                  * throughput and corresponding type should be specified
 516                  * to choose it.)
 517                  */
 518                 boolean_t low_latency = encp->enc_datapath_cap_evb ? 0 : 1;
 519                 rc = efx_mcdi_init_evq(enp, index, esmp, ndescs, irq, us, flags,
 520                     low_latency);
 521                 if (rc != 0)
 522                         goto fail5;
 523         }
 524
 525         return (0);
 526
 527 fail5:
 528         EFSYS_PROBE(fail5);
 529 fail4:
 530         EFSYS_PROBE(fail4);
 531 fail3:
 532         EFSYS_PROBE(fail3);
 533 fail2:
 534         EFSYS_PROBE(fail2);
 535 fail1:
 536         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 537
 538         return (rc);
 539 }
 540
 541                         void
 542 ef10_ev_qdestroy(
 543         __in            efx_evq_t *eep)
 544 {
 545         efx_nic_t *enp = eep->ee_enp;
 546
 547         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 548             enp->en_family == EFX_FAMILY_MEDFORD ||
 549             enp->en_family == EFX_FAMILY_MEDFORD2);
 550
 551         (void) efx_mcdi_fini_evq(enp, eep->ee_index);
 552 }
 553
 554         __checkReturn   efx_rc_t
 555 ef10_ev_qprime(
 556         __in            efx_evq_t *eep,
 557         __in            unsigned int count)
 558 {
 559         efx_nic_t *enp = eep->ee_enp;
 560         uint32_t rptr;
 561         efx_dword_t dword;
 562
 563         rptr = count & eep->ee_mask;
 564
 565         if (enp->en_nic_cfg.enc_bug35388_workaround) {
 566                 EFX_STATIC_ASSERT(EFX_EVQ_MINNEVS >
 567                     (1 << ERF_DD_EVQ_IND_RPTR_WIDTH));
 568                 EFX_STATIC_ASSERT(EFX_EVQ_MAXNEVS <
 569                     (1 << 2 * ERF_DD_EVQ_IND_RPTR_WIDTH));
 570
 571                 EFX_POPULATE_DWORD_2(dword,
 572                     ERF_DD_EVQ_IND_RPTR_FLAGS,
 573                     EFE_DD_EVQ_IND_RPTR_FLAGS_HIGH,
 574                     ERF_DD_EVQ_IND_RPTR,
 575                     (rptr >> ERF_DD_EVQ_IND_RPTR_WIDTH));
 576                 EFX_BAR_VI_WRITED(enp, ER_DD_EVQ_INDIRECT, eep->ee_index,
 577                     &dword, B_FALSE);
 578
 579                 EFX_POPULATE_DWORD_2(dword,
 580                     ERF_DD_EVQ_IND_RPTR_FLAGS,
 581                     EFE_DD_EVQ_IND_RPTR_FLAGS_LOW,
 582                     ERF_DD_EVQ_IND_RPTR,
 583                     rptr & ((1 << ERF_DD_EVQ_IND_RPTR_WIDTH) - 1));
 584                 EFX_BAR_VI_WRITED(enp, ER_DD_EVQ_INDIRECT, eep->ee_index,
 585                     &dword, B_FALSE);
 586         } else {
 587                 EFX_POPULATE_DWORD_1(dword, ERF_DZ_EVQ_RPTR, rptr);
 588                 EFX_BAR_VI_WRITED(enp, ER_DZ_EVQ_RPTR_REG, eep->ee_index,
 589                     &dword, B_FALSE);
 590         }
 591
 592         return (0);
 593 }
 594
 595 static  __checkReturn   efx_rc_t
 596 efx_mcdi_driver_event(
 597         __in            efx_nic_t *enp,
 598         __in            uint32_t evq,
 599         __in            efx_qword_t data)
 600 {
 601         efx_mcdi_req_t req;
 602         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_DRIVER_EVENT_IN_LEN,
 603                 MC_CMD_DRIVER_EVENT_OUT_LEN);
 604         efx_rc_t rc;
 605
 606         req.emr_cmd = MC_CMD_DRIVER_EVENT;
 607         req.emr_in_buf = payload;
 608         req.emr_in_length = MC_CMD_DRIVER_EVENT_IN_LEN;
 609         req.emr_out_buf = payload;
 610         req.emr_out_length = MC_CMD_DRIVER_EVENT_OUT_LEN;
 611
 612         MCDI_IN_SET_DWORD(req, DRIVER_EVENT_IN_EVQ, evq);
 613
 614         MCDI_IN_SET_DWORD(req, DRIVER_EVENT_IN_DATA_LO,
 615             EFX_QWORD_FIELD(data, EFX_DWORD_0));
 616         MCDI_IN_SET_DWORD(req, DRIVER_EVENT_IN_DATA_HI,
 617             EFX_QWORD_FIELD(data, EFX_DWORD_1));
 618
 619         efx_mcdi_execute(enp, &req);
 620
 621         if (req.emr_rc != 0) {
 622                 rc = req.emr_rc;
 623                 goto fail1;
 624         }
 625
 626         return (0);
 627
 628 fail1:
 629         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 630
 631         return (rc);
 632 }
 633
 634                         void
 635 ef10_ev_qpost(
 636         __in    efx_evq_t *eep,
 637         __in    uint16_t data)
 638 {
 639         efx_nic_t *enp = eep->ee_enp;
 640         efx_qword_t event;
 641
 642         EFX_POPULATE_QWORD_3(event,
 643             ESF_DZ_DRV_CODE, ESE_DZ_EV_CODE_DRV_GEN_EV,
 644             ESF_DZ_DRV_SUB_CODE, 0,
 645             ESF_DZ_DRV_SUB_DATA_DW0, (uint32_t)data);
 646
 647         (void) efx_mcdi_driver_event(enp, eep->ee_index, event);
 648 }
 649
 650         __checkReturn   efx_rc_t
 651 ef10_ev_qmoderate(
 652         __in            efx_evq_t *eep,
 653         __in            unsigned int us)
 654 {
 655         efx_nic_t *enp = eep->ee_enp;
 656         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 657         efx_dword_t dword;
 658         uint32_t mode;
 659         efx_rc_t rc;
 660
 661         /* Check that hardware and MCDI use the same timer MODE values */
 662         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_DIS ==
 663             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_DIS);
 664         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_IMMED_START ==
 665             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_IMMED_START);
 666         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_TRIG_START ==
 667             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_TRIG_START);
 668         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_INT_HLDOFF ==
 669             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_INT_HLDOFF);
 670
 671         if (us > encp->enc_evq_timer_max_us) {
 672                 rc = EINVAL;
 673                 goto fail1;
 674         }
 675
 676         /* If the value is zero then disable the timer */
 677         if (us == 0) {
 678                 mode = FFE_CZ_TIMER_MODE_DIS;
 679         } else {
 680                 mode = FFE_CZ_TIMER_MODE_INT_HLDOFF;
 681         }
 682
 683         if (encp->enc_bug61265_workaround) {
 684                 uint32_t ns = us * 1000;
 685
 686                 rc = efx_mcdi_set_evq_tmr(enp, eep->ee_index, mode, ns);
 687                 if (rc != 0)
 688                         goto fail2;
 689         } else {
 690                 unsigned int ticks;
 691
 692                 if ((rc = efx_ev_usecs_to_ticks(enp, us, &ticks)) != 0)
 693                         goto fail3;
 694
 695                 if (encp->enc_bug35388_workaround) {
 696                         EFX_POPULATE_DWORD_3(dword,
 697                             ERF_DD_EVQ_IND_TIMER_FLAGS,
 698                             EFE_DD_EVQ_IND_TIMER_FLAGS,
 699                             ERF_DD_EVQ_IND_TIMER_MODE, mode,
 700                             ERF_DD_EVQ_IND_TIMER_VAL, ticks);
 701                         EFX_BAR_VI_WRITED(enp, ER_DD_EVQ_INDIRECT,
 702                             eep->ee_index, &dword, 0);
 703                 } else {
 704                         /*
 705                          * NOTE: The TMR_REL field introduced in Medford2 is
 706                          * ignored on earlier EF10 controllers. See bug66418
 707                          * comment 9 for details.
 708                          */
 709                         EFX_POPULATE_DWORD_3(dword,
 710                             ERF_DZ_TC_TIMER_MODE, mode,
 711                             ERF_DZ_TC_TIMER_VAL, ticks,
 712                             ERF_FZ_TC_TMR_REL_VAL, ticks);
 713                         EFX_BAR_VI_WRITED(enp, ER_DZ_EVQ_TMR_REG,
 714                             eep->ee_index, &dword, 0);
 715                 }
 716         }
 717
 718         return (0);
 719
 720 fail3:
 721         EFSYS_PROBE(fail3);
 722 fail2:
 723         EFSYS_PROBE(fail2);
 724 fail1:
 725         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 726
 727         return (rc);
 728 }
 729
 730
 731 #if EFSYS_OPT_QSTATS
 732                         void
 733 ef10_ev_qstats_update(
 734         __in                            efx_evq_t *eep,
 735         __inout_ecount(EV_NQSTATS)      efsys_stat_t *stat)
 736 {
 737         unsigned int id;
 738
 739         for (id = 0; id < EV_NQSTATS; id++) {
 740                 efsys_stat_t *essp = &stat[id];
 741
 742                 EFSYS_STAT_INCR(essp, eep->ee_stat[id]);
 743                 eep->ee_stat[id] = 0;
 744         }
 745 }
 746 #endif /* EFSYS_OPT_QSTATS */
 747
 748 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
 749
 750 static  __checkReturn   boolean_t
 751 ef10_ev_rx_packed_stream(
 752         __in            efx_evq_t *eep,
 753         __in            efx_qword_t *eqp,
 754         __in            const efx_ev_callbacks_t *eecp,
 755         __in_opt        void *arg)
 756 {
 757         uint32_t label;
 758         uint32_t pkt_count_lbits;
 759         uint16_t flags;
 760         boolean_t should_abort;
 761         efx_evq_rxq_state_t *eersp;
 762         unsigned int pkt_count;
 763         unsigned int current_id;
 764         boolean_t new_buffer;
 765
 766         pkt_count_lbits = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_DSC_PTR_LBITS);
 767         label = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_QLABEL);
 768         new_buffer = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_EV_ROTATE);
 769
 770         flags = 0;
 771
 772         eersp = &eep->ee_rxq_state[label];
 773
 774         /*
 775          * RX_DSC_PTR_LBITS has least significant bits of the global
 776          * (not per-buffer) packet counter. It is guaranteed that
 777          * maximum number of completed packets fits in lbits-mask.
 778          * So, modulo lbits-mask arithmetic should be used to calculate
 779          * packet counter increment.
 780          */
 781         pkt_count = (pkt_count_lbits - eersp->eers_rx_stream_npackets) &
 782             EFX_MASK32(ESF_DZ_RX_DSC_PTR_LBITS);
 783         eersp->eers_rx_stream_npackets += pkt_count;
 784
 785         if (new_buffer) {
 786                 flags |= EFX_PKT_PACKED_STREAM_NEW_BUFFER;
 787 #if EFSYS_OPT_RX_PACKED_STREAM
 788                 /*
 789                  * If both packed stream and equal stride super-buffer
 790                  * modes are compiled in, in theory credits should be
 791                  * be maintained for packed stream only, but right now
 792                  * these modes are not distinguished in the event queue
 793                  * Rx queue state and it is OK to increment the counter
 794                  * regardless (it might be event cheaper than branching
 795                  * since neighbour structure member are updated as well).
 796                  */
 797                 eersp->eers_rx_packed_stream_credits++;
 798 #endif
 799                 eersp->eers_rx_read_ptr++;
 800         }
 801         current_id = eersp->eers_rx_read_ptr & eersp->eers_rx_mask;
 802
 803         /* Check for errors that invalidate checksum and L3/L4 fields */
 804         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_TRUNC_ERR) != 0) {
 805                 /* RX frame truncated */
 806                 EFX_EV_QSTAT_INCR(eep, EV_RX_FRM_TRUNC);
 807                 flags |= EFX_DISCARD;
 808                 goto deliver;
 809         }
 810         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_ECRC_ERR) != 0) {
 811                 /* Bad Ethernet frame CRC */
 812                 EFX_EV_QSTAT_INCR(eep, EV_RX_ETH_CRC_ERR);
 813                 flags |= EFX_DISCARD;
 814                 goto deliver;
 815         }
 816
 817         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_PARSE_INCOMPLETE)) {
 818                 flags |= EFX_PKT_PACKED_STREAM_PARSE_INCOMPLETE;
 819                 goto deliver;
 820         }
 821
 822         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_IPCKSUM_ERR))
 823                 EFX_EV_QSTAT_INCR(eep, EV_RX_IPV4_HDR_CHKSUM_ERR);
 824
 825         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_TCPUDP_CKSUM_ERR))
 826                 EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_UDP_CHKSUM_ERR);
 827
 828 deliver:
 829         /* If we're not discarding the packet then it is ok */
 830         if (~flags & EFX_DISCARD)
 831                 EFX_EV_QSTAT_INCR(eep, EV_RX_OK);
 832
 833         EFSYS_ASSERT(eecp->eec_rx_ps != NULL);
 834         should_abort = eecp->eec_rx_ps(arg, label, current_id, pkt_count,
 835             flags);
 836
 837         return (should_abort);
 838 }
 839
 840 #endif /* EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER */
 841
 842 static  __checkReturn   boolean_t
 843 ef10_ev_rx(
 844         __in            efx_evq_t *eep,
 845         __in            efx_qword_t *eqp,
 846         __in            const efx_ev_callbacks_t *eecp,
 847         __in_opt        void *arg)
 848 {
 849         efx_nic_t *enp = eep->ee_enp;
 850         uint32_t size;
 851         uint32_t label;
 852         uint32_t mac_class;
 853         uint32_t eth_tag_class;
 854         uint32_t l3_class;
 855         uint32_t l4_class;
 856         uint32_t next_read_lbits;
 857         uint16_t flags;
 858         boolean_t cont;
 859         boolean_t should_abort;
 860         efx_evq_rxq_state_t *eersp;
 861         unsigned int desc_count;
 862         unsigned int last_used_id;
 863
 864         EFX_EV_QSTAT_INCR(eep, EV_RX);
 865
 866         /* Discard events after RXQ/TXQ errors */
 867         if (enp->en_reset_flags & (EFX_RESET_RXQ_ERR | EFX_RESET_TXQ_ERR))
 868                 return (B_FALSE);
 869
 870         /* Basic packet information */
 871         label = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_QLABEL);
 872         eersp = &eep->ee_rxq_state[label];
 873
 874 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
 875         /*
 876          * Packed stream events are very different,
 877          * so handle them separately
 878          */
 879         if (eersp->eers_rx_packed_stream)
 880                 return (ef10_ev_rx_packed_stream(eep, eqp, eecp, arg));
 881 #endif
 882
 883         size = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_BYTES);
 884         cont = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_CONT);
 885         next_read_lbits = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_DSC_PTR_LBITS);
 886         eth_tag_class = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_ETH_TAG_CLASS);
 887         mac_class = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_MAC_CLASS);
 888         l3_class = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_L3_CLASS);
 889
 890         /*
 891          * RX_L4_CLASS is 3 bits wide on Huntington and Medford, but is only
 892          * 2 bits wide on Medford2. Check it is safe to use the Medford2 field
 893          * and values for all EF10 controllers.
 894          */
 895         EFX_STATIC_ASSERT(ESF_FZ_RX_L4_CLASS_LBN == ESF_DE_RX_L4_CLASS_LBN);
 896         EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_TCP == ESE_DE_L4_CLASS_TCP);
 897         EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UDP == ESE_DE_L4_CLASS_UDP);
 898         EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UNKNOWN == ESE_DE_L4_CLASS_UNKNOWN);
 899
 900         l4_class = EFX_QWORD_FIELD(*eqp, ESF_FZ_RX_L4_CLASS);
 901
 902         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_DROP_EVENT) != 0) {
 903                 /* Drop this event */
 904                 return (B_FALSE);
 905         }
 906         flags = 0;
 907
 908         if (cont != 0) {
 909                 /*
 910                  * This may be part of a scattered frame, or it may be a
 911                  * truncated frame if scatter is disabled on this RXQ.
 912                  * Overlength frames can be received if e.g. a VF is configured
 913                  * for 1500 MTU but connected to a port set to 9000 MTU
 914                  * (see bug56567).
 915                  * FIXME: There is not yet any driver that supports scatter on
 916                  * Huntington.  Scatter support is required for OSX.
 917                  */
 918                 flags |= EFX_PKT_CONT;
 919         }
 920
 921         if (mac_class == ESE_DZ_MAC_CLASS_UCAST)
 922                 flags |= EFX_PKT_UNICAST;
 923
 924         /* Increment the count of descriptors read */
 925         desc_count = (next_read_lbits - eersp->eers_rx_read_ptr) &
 926             EFX_MASK32(ESF_DZ_RX_DSC_PTR_LBITS);
 927         eersp->eers_rx_read_ptr += desc_count;
 928
 929         /*
 930          * FIXME: add error checking to make sure this a batched event.
 931          * This could also be an aborted scatter, see Bug36629.
 932          */
 933         if (desc_count > 1) {
 934                 EFX_EV_QSTAT_INCR(eep, EV_RX_BATCH);
 935                 flags |= EFX_PKT_PREFIX_LEN;
 936         }
 937
 938         /* Calculate the index of the last descriptor consumed */
 939         last_used_id = (eersp->eers_rx_read_ptr - 1) & eersp->eers_rx_mask;
 940
 941         /* Check for errors that invalidate checksum and L3/L4 fields */
 942         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_TRUNC_ERR) != 0) {
 943                 /* RX frame truncated */
 944                 EFX_EV_QSTAT_INCR(eep, EV_RX_FRM_TRUNC);
 945                 flags |= EFX_DISCARD;
 946                 goto deliver;
 947         }
 948         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_ECRC_ERR) != 0) {
 949                 /* Bad Ethernet frame CRC */
 950                 EFX_EV_QSTAT_INCR(eep, EV_RX_ETH_CRC_ERR);
 951                 flags |= EFX_DISCARD;
 952                 goto deliver;
 953         }
 954         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_PARSE_INCOMPLETE)) {
 955                 /*
 956                  * Hardware parse failed, due to malformed headers
 957                  * or headers that are too long for the parser.
 958                  * Headers and checksums must be validated by the host.
 959                  */
 960                 /* TODO: EFX_EV_QSTAT_INCR(eep, EV_RX_PARSE_INCOMPLETE); */
 961                 goto deliver;
 962         }
 963
 964         if ((eth_tag_class == ESE_DZ_ETH_TAG_CLASS_VLAN1) ||
 965             (eth_tag_class == ESE_DZ_ETH_TAG_CLASS_VLAN2)) {
 966                 flags |= EFX_PKT_VLAN_TAGGED;
 967         }
 968
 969         switch (l3_class) {
 970         case ESE_DZ_L3_CLASS_IP4:
 971         case ESE_DZ_L3_CLASS_IP4_FRAG:
 972                 flags |= EFX_PKT_IPV4;
 973                 if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_IPCKSUM_ERR)) {
 974                         EFX_EV_QSTAT_INCR(eep, EV_RX_IPV4_HDR_CHKSUM_ERR);
 975                 } else {
 976                         flags |= EFX_CKSUM_IPV4;
 977                 }
 978
 979                 /*
 980                  * RX_L4_CLASS is 3 bits wide on Huntington and Medford, but is
 981                  * only 2 bits wide on Medford2. Check it is safe to use the
 982                  * Medford2 field and values for all EF10 controllers.
 983                  */
 984                 EFX_STATIC_ASSERT(ESF_FZ_RX_L4_CLASS_LBN ==
 985                     ESF_DE_RX_L4_CLASS_LBN);
 986                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_TCP == ESE_DE_L4_CLASS_TCP);
 987                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UDP == ESE_DE_L4_CLASS_UDP);
 988                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UNKNOWN ==
 989                     ESE_DE_L4_CLASS_UNKNOWN);
 990
 991                 if (l4_class == ESE_FZ_L4_CLASS_TCP) {
 992                         EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_IPV4);
 993                         flags |= EFX_PKT_TCP;
 994                 } else if (l4_class == ESE_FZ_L4_CLASS_UDP) {
 995                         EFX_EV_QSTAT_INCR(eep, EV_RX_UDP_IPV4);
 996                         flags |= EFX_PKT_UDP;
 997                 } else {
 998                         EFX_EV_QSTAT_INCR(eep, EV_RX_OTHER_IPV4);
 999                 }
1000                 break;
1001
1002         case ESE_DZ_L3_CLASS_IP6:
1003         case ESE_DZ_L3_CLASS_IP6_FRAG:
1004                 flags |= EFX_PKT_IPV6;
1005
1006                 /*
1007                  * RX_L4_CLASS is 3 bits wide on Huntington and Medford, but is
1008                  * only 2 bits wide on Medford2. Check it is safe to use the
1009                  * Medford2 field and values for all EF10 controllers.
1010                  */
1011                 EFX_STATIC_ASSERT(ESF_FZ_RX_L4_CLASS_LBN ==
1012                     ESF_DE_RX_L4_CLASS_LBN);
1013                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_TCP == ESE_DE_L4_CLASS_TCP);
1014                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UDP == ESE_DE_L4_CLASS_UDP);
1015                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UNKNOWN ==
1016                     ESE_DE_L4_CLASS_UNKNOWN);
1017
1018                 if (l4_class == ESE_FZ_L4_CLASS_TCP) {
1019                         EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_IPV6);
1020                         flags |= EFX_PKT_TCP;
1021                 } else if (l4_class == ESE_FZ_L4_CLASS_UDP) {
1022                         EFX_EV_QSTAT_INCR(eep, EV_RX_UDP_IPV6);
1023                         flags |= EFX_PKT_UDP;
1024                 } else {
1025                         EFX_EV_QSTAT_INCR(eep, EV_RX_OTHER_IPV6);
1026                 }
1027                 break;
1028
1029         default:
1030                 EFX_EV_QSTAT_INCR(eep, EV_RX_NON_IP);
1031                 break;
1032         }
1033
1034         if (flags & (EFX_PKT_TCP | EFX_PKT_UDP)) {
1035                 if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_TCPUDP_CKSUM_ERR)) {
1036                         EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_UDP_CHKSUM_ERR);
1037                 } else {
1038                         flags |= EFX_CKSUM_TCPUDP;
1039                 }
1040         }
1041
1042 deliver:
1043         /* If we're not discarding the packet then it is ok */
1044         if (~flags & EFX_DISCARD)
1045                 EFX_EV_QSTAT_INCR(eep, EV_RX_OK);
1046
1047         EFSYS_ASSERT(eecp->eec_rx != NULL);
1048         should_abort = eecp->eec_rx(arg, label, last_used_id, size, flags);
1049
1050         return (should_abort);
1051 }
1052
1053 static  __checkReturn   boolean_t
1054 ef10_ev_tx(
1055         __in            efx_evq_t *eep,
1056         __in            efx_qword_t *eqp,
1057         __in            const efx_ev_callbacks_t *eecp,
1058         __in_opt        void *arg)
1059 {
1060         efx_nic_t *enp = eep->ee_enp;
1061         uint32_t id;
1062         uint32_t label;
1063         boolean_t should_abort;
1064
1065         EFX_EV_QSTAT_INCR(eep, EV_TX);
1066
1067         /* Discard events after RXQ/TXQ errors */
1068         if (enp->en_reset_flags & (EFX_RESET_RXQ_ERR | EFX_RESET_TXQ_ERR))
1069                 return (B_FALSE);
1070
1071         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_TX_DROP_EVENT) != 0) {
1072                 /* Drop this event */
1073                 return (B_FALSE);
1074         }
1075
1076         /* Per-packet TX completion (was per-descriptor for Falcon/Siena) */
1077         id = EFX_QWORD_FIELD(*eqp, ESF_DZ_TX_DESCR_INDX);
1078         label = EFX_QWORD_FIELD(*eqp, ESF_DZ_TX_QLABEL);
1079
1080         EFSYS_PROBE2(tx_complete, uint32_t, label, uint32_t, id);
1081
1082         EFSYS_ASSERT(eecp->eec_tx != NULL);
1083         should_abort = eecp->eec_tx(arg, label, id);
1084
1085         return (should_abort);
1086 }
1087
1088 static  __checkReturn   boolean_t
1089 ef10_ev_driver(
1090         __in            efx_evq_t *eep,
1091         __in            efx_qword_t *eqp,
1092         __in            const efx_ev_callbacks_t *eecp,
1093         __in_opt        void *arg)
1094 {
1095         unsigned int code;
1096         boolean_t should_abort;
1097
1098         EFX_EV_QSTAT_INCR(eep, EV_DRIVER);
1099         should_abort = B_FALSE;
1100
1101         code = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_SUB_CODE);
1102         switch (code) {
1103         case ESE_DZ_DRV_TIMER_EV: {
1104                 uint32_t id;
1105
1106                 id = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_TMR_ID);
1107
1108                 EFSYS_ASSERT(eecp->eec_timer != NULL);
1109                 should_abort = eecp->eec_timer(arg, id);
1110                 break;
1111         }
1112
1113         case ESE_DZ_DRV_WAKE_UP_EV: {
1114                 uint32_t id;
1115
1116                 id = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_EVQ_ID);
1117
1118                 EFSYS_ASSERT(eecp->eec_wake_up != NULL);
1119                 should_abort = eecp->eec_wake_up(arg, id);
1120                 break;
1121         }
1122
1123         case ESE_DZ_DRV_START_UP_EV:
1124                 EFSYS_ASSERT(eecp->eec_initialized != NULL);
1125                 should_abort = eecp->eec_initialized(arg);
1126                 break;
1127
1128         default:
1129                 EFSYS_PROBE3(bad_event, unsigned int, eep->ee_index,
1130                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1131                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1132                 break;
1133         }
1134
1135         return (should_abort);
1136 }
1137
1138 static  __checkReturn   boolean_t
1139 ef10_ev_drv_gen(
1140         __in            efx_evq_t *eep,
1141         __in            efx_qword_t *eqp,
1142         __in            const efx_ev_callbacks_t *eecp,
1143         __in_opt        void *arg)
1144 {
1145         uint32_t data;
1146         boolean_t should_abort;
1147
1148         EFX_EV_QSTAT_INCR(eep, EV_DRV_GEN);
1149         should_abort = B_FALSE;
1150
1151         data = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_SUB_DATA_DW0);
1152         if (data >= ((uint32_t)1 << 16)) {
1153                 EFSYS_PROBE3(bad_event, unsigned int, eep->ee_index,
1154                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1155                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1156
1157                 return (B_TRUE);
1158         }
1159
1160         EFSYS_ASSERT(eecp->eec_software != NULL);
1161         should_abort = eecp->eec_software(arg, (uint16_t)data);
1162
1163         return (should_abort);
1164 }
1165
1166 static  __checkReturn   boolean_t
1167 ef10_ev_mcdi(
1168         __in            efx_evq_t *eep,
1169         __in            efx_qword_t *eqp,
1170         __in            const efx_ev_callbacks_t *eecp,
1171         __in_opt        void *arg)
1172 {
1173         efx_nic_t *enp = eep->ee_enp;
1174         unsigned int code;
1175         boolean_t should_abort = B_FALSE;
1176
1177         EFX_EV_QSTAT_INCR(eep, EV_MCDI_RESPONSE);
1178
1179         code = EFX_QWORD_FIELD(*eqp, MCDI_EVENT_CODE);
1180         switch (code) {
1181         case MCDI_EVENT_CODE_BADSSERT:
1182                 efx_mcdi_ev_death(enp, EINTR);
1183                 break;
1184
1185         case MCDI_EVENT_CODE_CMDDONE:
1186                 efx_mcdi_ev_cpl(enp,
1187                     MCDI_EV_FIELD(eqp, CMDDONE_SEQ),
1188                     MCDI_EV_FIELD(eqp, CMDDONE_DATALEN),
1189                     MCDI_EV_FIELD(eqp, CMDDONE_ERRNO));
1190                 break;
1191
1192 #if EFSYS_OPT_MCDI_PROXY_AUTH
1193         case MCDI_EVENT_CODE_PROXY_RESPONSE:
1194                 /*
1195                  * This event notifies a function that an authorization request
1196                  * has been processed. If the request was authorized then the
1197                  * function can now re-send the original MCDI request.
1198                  * See SF-113652-SW "SR-IOV Proxied Network Access Control".
1199                  */
1200                 efx_mcdi_ev_proxy_response(enp,
1201                     MCDI_EV_FIELD(eqp, PROXY_RESPONSE_HANDLE),
1202                     MCDI_EV_FIELD(eqp, PROXY_RESPONSE_RC));
1203                 break;
1204 #endif /* EFSYS_OPT_MCDI_PROXY_AUTH */
1205
1206         case MCDI_EVENT_CODE_LINKCHANGE: {
1207                 efx_link_mode_t link_mode;
1208
1209                 ef10_phy_link_ev(enp, eqp, &link_mode);
1210                 should_abort = eecp->eec_link_change(arg, link_mode);
1211                 break;
1212         }
1213
1214         case MCDI_EVENT_CODE_SENSOREVT: {
1215 #if EFSYS_OPT_MON_STATS
1216                 efx_mon_stat_t id;
1217                 efx_mon_stat_value_t value;
1218                 efx_rc_t rc;
1219
1220                 /* Decode monitor stat for MCDI sensor (if supported) */
1221                 if ((rc = mcdi_mon_ev(enp, eqp, &id, &value)) == 0) {
1222                         /* Report monitor stat change */
1223                         should_abort = eecp->eec_monitor(arg, id, value);
1224                 } else if (rc == ENOTSUP) {
1225                         should_abort = eecp->eec_exception(arg,
1226                                 EFX_EXCEPTION_UNKNOWN_SENSOREVT,
1227                                 MCDI_EV_FIELD(eqp, DATA));
1228                 } else {
1229                         EFSYS_ASSERT(rc == ENODEV);     /* Wrong port */
1230                 }
1231 #endif
1232                 break;
1233         }
1234
1235         case MCDI_EVENT_CODE_SCHEDERR:
1236                 /* Informational only */
1237                 break;
1238
1239         case MCDI_EVENT_CODE_REBOOT:
1240                 /* Falcon/Siena only (should not been seen with Huntington). */
1241                 efx_mcdi_ev_death(enp, EIO);
1242                 break;
1243
1244         case MCDI_EVENT_CODE_MC_REBOOT:
1245                 /* MC_REBOOT event is used for Huntington (EF10) and later. */
1246                 efx_mcdi_ev_death(enp, EIO);
1247                 break;
1248
1249         case MCDI_EVENT_CODE_MAC_STATS_DMA:
1250 #if EFSYS_OPT_MAC_STATS
1251                 if (eecp->eec_mac_stats != NULL) {
1252                         eecp->eec_mac_stats(arg,
1253                             MCDI_EV_FIELD(eqp, MAC_STATS_DMA_GENERATION));
1254                 }
1255 #endif
1256                 break;
1257
1258         case MCDI_EVENT_CODE_FWALERT: {
1259                 uint32_t reason = MCDI_EV_FIELD(eqp, FWALERT_REASON);
1260
1261                 if (reason == MCDI_EVENT_FWALERT_REASON_SRAM_ACCESS)
1262                         should_abort = eecp->eec_exception(arg,
1263                                 EFX_EXCEPTION_FWALERT_SRAM,
1264                                 MCDI_EV_FIELD(eqp, FWALERT_DATA));
1265                 else
1266                         should_abort = eecp->eec_exception(arg,
1267                                 EFX_EXCEPTION_UNKNOWN_FWALERT,
1268                                 MCDI_EV_FIELD(eqp, DATA));
1269                 break;
1270         }
1271
1272         case MCDI_EVENT_CODE_TX_ERR: {
1273                 /*
1274                  * After a TXQ error is detected, firmware sends a TX_ERR event.
1275                  * This may be followed by TX completions (which we discard),
1276                  * and then finally by a TX_FLUSH event. Firmware destroys the
1277                  * TXQ automatically after sending the TX_FLUSH event.
1278                  */
1279                 enp->en_reset_flags |= EFX_RESET_TXQ_ERR;
1280
1281                 EFSYS_PROBE2(tx_descq_err,
1282                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1283                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1284
1285                 /* Inform the driver that a reset is required. */
1286                 eecp->eec_exception(arg, EFX_EXCEPTION_TX_ERROR,
1287                     MCDI_EV_FIELD(eqp, TX_ERR_DATA));
1288                 break;
1289         }
1290
1291         case MCDI_EVENT_CODE_TX_FLUSH: {
1292                 uint32_t txq_index = MCDI_EV_FIELD(eqp, TX_FLUSH_TXQ);
1293
1294                 /*
1295                  * EF10 firmware sends two TX_FLUSH events: one to the txq's
1296                  * event queue, and one to evq 0 (with TX_FLUSH_TO_DRIVER set).
1297                  * We want to wait for all completions, so ignore the events
1298                  * with TX_FLUSH_TO_DRIVER.
1299                  */
1300                 if (MCDI_EV_FIELD(eqp, TX_FLUSH_TO_DRIVER) != 0) {
1301                         should_abort = B_FALSE;
1302                         break;
1303                 }
1304
1305                 EFX_EV_QSTAT_INCR(eep, EV_DRIVER_TX_DESCQ_FLS_DONE);
1306
1307                 EFSYS_PROBE1(tx_descq_fls_done, uint32_t, txq_index);
1308
1309                 EFSYS_ASSERT(eecp->eec_txq_flush_done != NULL);
1310                 should_abort = eecp->eec_txq_flush_done(arg, txq_index);
1311                 break;
1312         }
1313
1314         case MCDI_EVENT_CODE_RX_ERR: {
1315                 /*
1316                  * After an RXQ error is detected, firmware sends an RX_ERR
1317                  * event. This may be followed by RX events (which we discard),
1318                  * and then finally by an RX_FLUSH event. Firmware destroys the
1319                  * RXQ automatically after sending the RX_FLUSH event.
1320                  */
1321                 enp->en_reset_flags |= EFX_RESET_RXQ_ERR;
1322
1323                 EFSYS_PROBE2(rx_descq_err,
1324                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1325                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1326
1327                 /* Inform the driver that a reset is required. */
1328                 eecp->eec_exception(arg, EFX_EXCEPTION_RX_ERROR,
1329                     MCDI_EV_FIELD(eqp, RX_ERR_DATA));
1330                 break;
1331         }
1332
1333         case MCDI_EVENT_CODE_RX_FLUSH: {
1334                 uint32_t rxq_index = MCDI_EV_FIELD(eqp, RX_FLUSH_RXQ);
1335
1336                 /*
1337                  * EF10 firmware sends two RX_FLUSH events: one to the rxq's
1338                  * event queue, and one to evq 0 (with RX_FLUSH_TO_DRIVER set).
1339                  * We want to wait for all completions, so ignore the events
1340                  * with RX_FLUSH_TO_DRIVER.
1341                  */
1342                 if (MCDI_EV_FIELD(eqp, RX_FLUSH_TO_DRIVER) != 0) {
1343                         should_abort = B_FALSE;
1344                         break;
1345                 }
1346
1347                 EFX_EV_QSTAT_INCR(eep, EV_DRIVER_RX_DESCQ_FLS_DONE);
1348
1349                 EFSYS_PROBE1(rx_descq_fls_done, uint32_t, rxq_index);
1350
1351                 EFSYS_ASSERT(eecp->eec_rxq_flush_done != NULL);
1352                 should_abort = eecp->eec_rxq_flush_done(arg, rxq_index);
1353                 break;
1354         }
1355
1356         default:
1357                 EFSYS_PROBE3(bad_event, unsigned int, eep->ee_index,
1358                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1359                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1360                 break;
1361         }
1362
1363         return (should_abort);
1364 }
1365
1366                 void
1367 ef10_ev_rxlabel_init(
1368         __in            efx_evq_t *eep,
1369         __in            efx_rxq_t *erp,
1370         __in            unsigned int label,
1371         __in            efx_rxq_type_t type)
1372 {
1373         efx_evq_rxq_state_t *eersp;
1374 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
1375         boolean_t packed_stream = (type == EFX_RXQ_TYPE_PACKED_STREAM);
1376         boolean_t es_super_buffer = (type == EFX_RXQ_TYPE_ES_SUPER_BUFFER);
1377 #endif
1378
1379         _NOTE(ARGUNUSED(type))
1380         EFSYS_ASSERT3U(label, <, EFX_ARRAY_SIZE(eep->ee_rxq_state));
1381         eersp = &eep->ee_rxq_state[label];
1382
1383         EFSYS_ASSERT3U(eersp->eers_rx_mask, ==, 0);
1384
1385 #if EFSYS_OPT_RX_PACKED_STREAM
1386         /*
1387          * For packed stream modes, the very first event will
1388          * have a new buffer flag set, so it will be incremented,
1389          * yielding the correct pointer. That results in a simpler
1390          * code than trying to detect start-of-the-world condition
1391          * in the event handler.
1392          */
1393         eersp->eers_rx_read_ptr = packed_stream ? ~0 : 0;
1394 #else
1395         eersp->eers_rx_read_ptr = 0;
1396 #endif
1397         eersp->eers_rx_mask = erp->er_mask;
1398 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
1399         eersp->eers_rx_stream_npackets = 0;
1400         eersp->eers_rx_packed_stream = packed_stream || es_super_buffer;
1401 #endif
1402 #if EFSYS_OPT_RX_PACKED_STREAM
1403         if (packed_stream) {
1404                 eersp->eers_rx_packed_stream_credits = (eep->ee_mask + 1) /
1405                     EFX_DIV_ROUND_UP(EFX_RX_PACKED_STREAM_MEM_PER_CREDIT,
1406                     EFX_RX_PACKED_STREAM_MIN_PACKET_SPACE);
1407                 EFSYS_ASSERT3U(eersp->eers_rx_packed_stream_credits, !=, 0);
1408                 /*
1409                  * A single credit is allocated to the queue when it is started.
1410                  * It is immediately spent by the first packet which has NEW
1411                  * BUFFER flag set, though, but still we shall take into
1412                  * account, as to not wrap around the maximum number of credits
1413                  * accidentally
1414                  */
1415                 eersp->eers_rx_packed_stream_credits--;
1416                 EFSYS_ASSERT3U(eersp->eers_rx_packed_stream_credits, <=,
1417                     EFX_RX_PACKED_STREAM_MAX_CREDITS);
1418         }
1419 #endif
1420 }
1421
1422                 void
1423 ef10_ev_rxlabel_fini(
1424         __in            efx_evq_t *eep,
1425         __in            unsigned int label)
1426 {
1427         efx_evq_rxq_state_t *eersp;
1428
1429         EFSYS_ASSERT3U(label, <, EFX_ARRAY_SIZE(eep->ee_rxq_state));
1430         eersp = &eep->ee_rxq_state[label];
1431
1432         EFSYS_ASSERT3U(eersp->eers_rx_mask, !=, 0);
1433
1434         eersp->eers_rx_read_ptr = 0;
1435         eersp->eers_rx_mask = 0;
1436 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
1437         eersp->eers_rx_stream_npackets = 0;
1438         eersp->eers_rx_packed_stream = B_FALSE;
1439 #endif
1440 #if EFSYS_OPT_RX_PACKED_STREAM
1441         eersp->eers_rx_packed_stream_credits = 0;
1442 #endif
1443 }
1444
1445 #endif  /* EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD || EFSYS_OPT_MEDFORD2 */