drivers/net/sfc/base/ef10_nic.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright(c) 2019-2020 Xilinx, Inc.
   4  * Copyright(c) 2012-2019 Solarflare Communications Inc.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9 #if EFSYS_OPT_MON_MCDI
  10 #include "mcdi_mon.h"
  11 #endif
  12
  13 #if EFX_OPTS_EF10()
  14
  15 #include "ef10_tlv_layout.h"
  16
  17         __checkReturn   efx_rc_t
  18 efx_mcdi_get_port_assignment(
  19         __in            efx_nic_t *enp,
  20         __out           uint32_t *portp)
  21 {
  22         efx_mcdi_req_t req;
  23         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_PORT_ASSIGNMENT_IN_LEN,
  24                 MC_CMD_GET_PORT_ASSIGNMENT_OUT_LEN);
  25         efx_rc_t rc;
  26
  27         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
  28
  29         req.emr_cmd = MC_CMD_GET_PORT_ASSIGNMENT;
  30         req.emr_in_buf = payload;
  31         req.emr_in_length = MC_CMD_GET_PORT_ASSIGNMENT_IN_LEN;
  32         req.emr_out_buf = payload;
  33         req.emr_out_length = MC_CMD_GET_PORT_ASSIGNMENT_OUT_LEN;
  34
  35         efx_mcdi_execute(enp, &req);
  36
  37         if (req.emr_rc != 0) {
  38                 rc = req.emr_rc;
  39                 goto fail1;
  40         }
  41
  42         if (req.emr_out_length_used < MC_CMD_GET_PORT_ASSIGNMENT_OUT_LEN) {
  43                 rc = EMSGSIZE;
  44                 goto fail2;
  45         }
  46
  47         *portp = MCDI_OUT_DWORD(req, GET_PORT_ASSIGNMENT_OUT_PORT);
  48
  49         return (0);
  50
  51 fail2:
  52         EFSYS_PROBE(fail2);
  53 fail1:
  54         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  55
  56         return (rc);
  57 }
  58
  59         __checkReturn   efx_rc_t
  60 efx_mcdi_get_port_modes(
  61         __in            efx_nic_t *enp,
  62         __out           uint32_t *modesp,
  63         __out_opt       uint32_t *current_modep,
  64         __out_opt       uint32_t *default_modep)
  65 {
  66         efx_mcdi_req_t req;
  67         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_PORT_MODES_IN_LEN,
  68                 MC_CMD_GET_PORT_MODES_OUT_LEN);
  69         efx_rc_t rc;
  70
  71         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
  72
  73         req.emr_cmd = MC_CMD_GET_PORT_MODES;
  74         req.emr_in_buf = payload;
  75         req.emr_in_length = MC_CMD_GET_PORT_MODES_IN_LEN;
  76         req.emr_out_buf = payload;
  77         req.emr_out_length = MC_CMD_GET_PORT_MODES_OUT_LEN;
  78
  79         efx_mcdi_execute(enp, &req);
  80
  81         if (req.emr_rc != 0) {
  82                 rc = req.emr_rc;
  83                 goto fail1;
  84         }
  85
  86         /*
  87          * Require only Modes and DefaultMode fields, unless the current mode
  88          * was requested (CurrentMode field was added for Medford).
  89          */
  90         if (req.emr_out_length_used <
  91             MC_CMD_GET_PORT_MODES_OUT_CURRENT_MODE_OFST) {
  92                 rc = EMSGSIZE;
  93                 goto fail2;
  94         }
  95         if ((current_modep != NULL) && (req.emr_out_length_used <
  96             MC_CMD_GET_PORT_MODES_OUT_CURRENT_MODE_OFST + 4)) {
  97                 rc = EMSGSIZE;
  98                 goto fail3;
  99         }
 100
 101         *modesp = MCDI_OUT_DWORD(req, GET_PORT_MODES_OUT_MODES);
 102
 103         if (current_modep != NULL) {
 104                 *current_modep = MCDI_OUT_DWORD(req,
 105                                             GET_PORT_MODES_OUT_CURRENT_MODE);
 106         }
 107
 108         if (default_modep != NULL) {
 109                 *default_modep = MCDI_OUT_DWORD(req,
 110                                             GET_PORT_MODES_OUT_DEFAULT_MODE);
 111         }
 112
 113         return (0);
 114
 115 fail3:
 116         EFSYS_PROBE(fail3);
 117 fail2:
 118         EFSYS_PROBE(fail2);
 119 fail1:
 120         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 121
 122         return (rc);
 123 }
 124
 125         __checkReturn   efx_rc_t
 126 ef10_nic_get_port_mode_bandwidth(
 127         __in            efx_nic_t *enp,
 128         __out           uint32_t *bandwidth_mbpsp)
 129 {
 130         uint32_t port_modes;
 131         uint32_t current_mode;
 132         efx_port_t *epp = &(enp->en_port);
 133
 134         uint32_t single_lane;
 135         uint32_t dual_lane;
 136         uint32_t quad_lane;
 137         uint32_t bandwidth;
 138         efx_rc_t rc;
 139
 140         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes,
 141                                     &current_mode, NULL)) != 0) {
 142                 /* No port mode info available. */
 143                 goto fail1;
 144         }
 145
 146         if (epp->ep_phy_cap_mask & (1 << EFX_PHY_CAP_25000FDX))
 147                 single_lane = 25000;
 148         else
 149                 single_lane = 10000;
 150
 151         if (epp->ep_phy_cap_mask & (1 << EFX_PHY_CAP_50000FDX))
 152                 dual_lane = 50000;
 153         else
 154                 dual_lane = 20000;
 155
 156         if (epp->ep_phy_cap_mask & (1 << EFX_PHY_CAP_100000FDX))
 157                 quad_lane = 100000;
 158         else
 159                 quad_lane = 40000;
 160
 161         switch (current_mode) {
 162         case TLV_PORT_MODE_1x1_NA:                      /* mode 0 */
 163                 bandwidth = single_lane;
 164                 break;
 165         case TLV_PORT_MODE_1x2_NA:                      /* mode 10 */
 166         case TLV_PORT_MODE_NA_1x2:                      /* mode 11 */
 167                 bandwidth = dual_lane;
 168                 break;
 169         case TLV_PORT_MODE_1x1_1x1:                     /* mode 2 */
 170                 bandwidth = single_lane + single_lane;
 171                 break;
 172         case TLV_PORT_MODE_4x1_NA:                      /* mode 4 */
 173         case TLV_PORT_MODE_NA_4x1:                      /* mode 8 */
 174                 bandwidth = 4 * single_lane;
 175                 break;
 176         case TLV_PORT_MODE_2x1_2x1:                     /* mode 5 */
 177                 bandwidth = (2 * single_lane) + (2 * single_lane);
 178                 break;
 179         case TLV_PORT_MODE_1x2_1x2:                     /* mode 12 */
 180                 bandwidth = dual_lane + dual_lane;
 181                 break;
 182         case TLV_PORT_MODE_1x2_2x1:                     /* mode 17 */
 183         case TLV_PORT_MODE_2x1_1x2:                     /* mode 18 */
 184                 bandwidth = dual_lane + (2 * single_lane);
 185                 break;
 186         /* Legacy Medford-only mode. Do not use (see bug63270) */
 187         case TLV_PORT_MODE_10G_10G_10G_10G_Q1_Q2:       /* mode 9 */
 188                 bandwidth = 4 * single_lane;
 189                 break;
 190         case TLV_PORT_MODE_1x4_NA:                      /* mode 1 */
 191         case TLV_PORT_MODE_NA_1x4:                      /* mode 22 */
 192                 bandwidth = quad_lane;
 193                 break;
 194         case TLV_PORT_MODE_2x2_NA:                      /* mode 13 */
 195         case TLV_PORT_MODE_NA_2x2:                      /* mode 14 */
 196                 bandwidth = 2 * dual_lane;
 197                 break;
 198         case TLV_PORT_MODE_1x4_2x1:                     /* mode 6 */
 199         case TLV_PORT_MODE_2x1_1x4:                     /* mode 7 */
 200                 bandwidth = quad_lane + (2 * single_lane);
 201                 break;
 202         case TLV_PORT_MODE_1x4_1x2:                     /* mode 15 */
 203         case TLV_PORT_MODE_1x2_1x4:                     /* mode 16 */
 204                 bandwidth = quad_lane + dual_lane;
 205                 break;
 206         case TLV_PORT_MODE_1x4_1x4:                     /* mode 3 */
 207                 bandwidth = quad_lane + quad_lane;
 208                 break;
 209         default:
 210                 rc = EINVAL;
 211                 goto fail2;
 212         }
 213
 214         *bandwidth_mbpsp = bandwidth;
 215
 216         return (0);
 217
 218 fail2:
 219         EFSYS_PROBE(fail2);
 220 fail1:
 221         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 222
 223         return (rc);
 224 }
 225
 226         __checkReturn           efx_rc_t
 227 efx_mcdi_vadaptor_alloc(
 228         __in                    efx_nic_t *enp,
 229         __in                    uint32_t port_id)
 230 {
 231         efx_mcdi_req_t req;
 232         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_VADAPTOR_ALLOC_IN_LEN,
 233                 MC_CMD_VADAPTOR_ALLOC_OUT_LEN);
 234         efx_rc_t rc;
 235
 236         req.emr_cmd = MC_CMD_VADAPTOR_ALLOC;
 237         req.emr_in_buf = payload;
 238         req.emr_in_length = MC_CMD_VADAPTOR_ALLOC_IN_LEN;
 239         req.emr_out_buf = payload;
 240         req.emr_out_length = MC_CMD_VADAPTOR_ALLOC_OUT_LEN;
 241
 242         MCDI_IN_SET_DWORD(req, VADAPTOR_ALLOC_IN_UPSTREAM_PORT_ID, port_id);
 243         MCDI_IN_POPULATE_DWORD_1(req, VADAPTOR_ALLOC_IN_FLAGS,
 244             VADAPTOR_ALLOC_IN_FLAG_PERMIT_SET_MAC_WHEN_FILTERS_INSTALLED,
 245             enp->en_nic_cfg.enc_allow_set_mac_with_installed_filters ? 1 : 0);
 246
 247         efx_mcdi_execute(enp, &req);
 248
 249         if (req.emr_rc != 0) {
 250                 rc = req.emr_rc;
 251                 goto fail1;
 252         }
 253
 254         return (0);
 255
 256 fail1:
 257         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 258
 259         return (rc);
 260 }
 261
 262         __checkReturn           efx_rc_t
 263 efx_mcdi_vadaptor_free(
 264         __in                    efx_nic_t *enp,
 265         __in                    uint32_t port_id)
 266 {
 267         efx_mcdi_req_t req;
 268         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_VADAPTOR_FREE_IN_LEN,
 269                 MC_CMD_VADAPTOR_FREE_OUT_LEN);
 270         efx_rc_t rc;
 271
 272         req.emr_cmd = MC_CMD_VADAPTOR_FREE;
 273         req.emr_in_buf = payload;
 274         req.emr_in_length = MC_CMD_VADAPTOR_FREE_IN_LEN;
 275         req.emr_out_buf = payload;
 276         req.emr_out_length = MC_CMD_VADAPTOR_FREE_OUT_LEN;
 277
 278         MCDI_IN_SET_DWORD(req, VADAPTOR_FREE_IN_UPSTREAM_PORT_ID, port_id);
 279
 280         efx_mcdi_execute(enp, &req);
 281
 282         if (req.emr_rc != 0) {
 283                 rc = req.emr_rc;
 284                 goto fail1;
 285         }
 286
 287         return (0);
 288
 289 fail1:
 290         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 291
 292         return (rc);
 293 }
 294
 295         __checkReturn   efx_rc_t
 296 efx_mcdi_get_mac_address_pf(
 297         __in                    efx_nic_t *enp,
 298         __out_ecount_opt(6)     uint8_t mac_addrp[6])
 299 {
 300         efx_mcdi_req_t req;
 301         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_MAC_ADDRESSES_IN_LEN,
 302                 MC_CMD_GET_MAC_ADDRESSES_OUT_LEN);
 303         efx_rc_t rc;
 304
 305         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
 306
 307         req.emr_cmd = MC_CMD_GET_MAC_ADDRESSES;
 308         req.emr_in_buf = payload;
 309         req.emr_in_length = MC_CMD_GET_MAC_ADDRESSES_IN_LEN;
 310         req.emr_out_buf = payload;
 311         req.emr_out_length = MC_CMD_GET_MAC_ADDRESSES_OUT_LEN;
 312
 313         efx_mcdi_execute(enp, &req);
 314
 315         if (req.emr_rc != 0) {
 316                 rc = req.emr_rc;
 317                 goto fail1;
 318         }
 319
 320         if (req.emr_out_length_used < MC_CMD_GET_MAC_ADDRESSES_OUT_LEN) {
 321                 rc = EMSGSIZE;
 322                 goto fail2;
 323         }
 324
 325         if (MCDI_OUT_DWORD(req, GET_MAC_ADDRESSES_OUT_MAC_COUNT) < 1) {
 326                 rc = ENOENT;
 327                 goto fail3;
 328         }
 329
 330         if (mac_addrp != NULL) {
 331                 uint8_t *addrp;
 332
 333                 addrp = MCDI_OUT2(req, uint8_t,
 334                     GET_MAC_ADDRESSES_OUT_MAC_ADDR_BASE);
 335
 336                 EFX_MAC_ADDR_COPY(mac_addrp, addrp);
 337         }
 338
 339         return (0);
 340
 341 fail3:
 342         EFSYS_PROBE(fail3);
 343 fail2:
 344         EFSYS_PROBE(fail2);
 345 fail1:
 346         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 347
 348         return (rc);
 349 }
 350
 351         __checkReturn   efx_rc_t
 352 efx_mcdi_get_mac_address_vf(
 353         __in                    efx_nic_t *enp,
 354         __out_ecount_opt(6)     uint8_t mac_addrp[6])
 355 {
 356         efx_mcdi_req_t req;
 357         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_VPORT_GET_MAC_ADDRESSES_IN_LEN,
 358                 MC_CMD_VPORT_GET_MAC_ADDRESSES_OUT_LENMAX);
 359         efx_rc_t rc;
 360
 361         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
 362
 363         req.emr_cmd = MC_CMD_VPORT_GET_MAC_ADDRESSES;
 364         req.emr_in_buf = payload;
 365         req.emr_in_length = MC_CMD_VPORT_GET_MAC_ADDRESSES_IN_LEN;
 366         req.emr_out_buf = payload;
 367         req.emr_out_length = MC_CMD_VPORT_GET_MAC_ADDRESSES_OUT_LENMAX;
 368
 369         MCDI_IN_SET_DWORD(req, VPORT_GET_MAC_ADDRESSES_IN_VPORT_ID,
 370             EVB_PORT_ID_ASSIGNED);
 371
 372         efx_mcdi_execute(enp, &req);
 373
 374         if (req.emr_rc != 0) {
 375                 rc = req.emr_rc;
 376                 goto fail1;
 377         }
 378
 379         if (req.emr_out_length_used <
 380             MC_CMD_VPORT_GET_MAC_ADDRESSES_OUT_LENMIN) {
 381                 rc = EMSGSIZE;
 382                 goto fail2;
 383         }
 384
 385         if (MCDI_OUT_DWORD(req,
 386                 VPORT_GET_MAC_ADDRESSES_OUT_MACADDR_COUNT) < 1) {
 387                 rc = ENOENT;
 388                 goto fail3;
 389         }
 390
 391         if (mac_addrp != NULL) {
 392                 uint8_t *addrp;
 393
 394                 addrp = MCDI_OUT2(req, uint8_t,
 395                     VPORT_GET_MAC_ADDRESSES_OUT_MACADDR);
 396
 397                 EFX_MAC_ADDR_COPY(mac_addrp, addrp);
 398         }
 399
 400         return (0);
 401
 402 fail3:
 403         EFSYS_PROBE(fail3);
 404 fail2:
 405         EFSYS_PROBE(fail2);
 406 fail1:
 407         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 408
 409         return (rc);
 410 }
 411
 412         __checkReturn   efx_rc_t
 413 efx_mcdi_get_clock(
 414         __in            efx_nic_t *enp,
 415         __out           uint32_t *sys_freqp,
 416         __out           uint32_t *dpcpu_freqp)
 417 {
 418         efx_mcdi_req_t req;
 419         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_CLOCK_IN_LEN,
 420                 MC_CMD_GET_CLOCK_OUT_LEN);
 421         efx_rc_t rc;
 422
 423         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
 424
 425         req.emr_cmd = MC_CMD_GET_CLOCK;
 426         req.emr_in_buf = payload;
 427         req.emr_in_length = MC_CMD_GET_CLOCK_IN_LEN;
 428         req.emr_out_buf = payload;
 429         req.emr_out_length = MC_CMD_GET_CLOCK_OUT_LEN;
 430
 431         efx_mcdi_execute(enp, &req);
 432
 433         if (req.emr_rc != 0) {
 434                 rc = req.emr_rc;
 435                 goto fail1;
 436         }
 437
 438         if (req.emr_out_length_used < MC_CMD_GET_CLOCK_OUT_LEN) {
 439                 rc = EMSGSIZE;
 440                 goto fail2;
 441         }
 442
 443         *sys_freqp = MCDI_OUT_DWORD(req, GET_CLOCK_OUT_SYS_FREQ);
 444         if (*sys_freqp == 0) {
 445                 rc = EINVAL;
 446                 goto fail3;
 447         }
 448         *dpcpu_freqp = MCDI_OUT_DWORD(req, GET_CLOCK_OUT_DPCPU_FREQ);
 449         if (*dpcpu_freqp == 0) {
 450                 rc = EINVAL;
 451                 goto fail4;
 452         }
 453
 454         return (0);
 455
 456 fail4:
 457         EFSYS_PROBE(fail4);
 458 fail3:
 459         EFSYS_PROBE(fail3);
 460 fail2:
 461         EFSYS_PROBE(fail2);
 462 fail1:
 463         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 464
 465         return (rc);
 466 }
 467
 468         __checkReturn   efx_rc_t
 469 efx_mcdi_get_rxdp_config(
 470         __in            efx_nic_t *enp,
 471         __out           uint32_t *end_paddingp)
 472 {
 473         efx_mcdi_req_t req;
 474         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_RXDP_CONFIG_IN_LEN,
 475                 MC_CMD_GET_RXDP_CONFIG_OUT_LEN);
 476         uint32_t end_padding;
 477         efx_rc_t rc;
 478
 479         req.emr_cmd = MC_CMD_GET_RXDP_CONFIG;
 480         req.emr_in_buf = payload;
 481         req.emr_in_length = MC_CMD_GET_RXDP_CONFIG_IN_LEN;
 482         req.emr_out_buf = payload;
 483         req.emr_out_length = MC_CMD_GET_RXDP_CONFIG_OUT_LEN;
 484
 485         efx_mcdi_execute(enp, &req);
 486         if (req.emr_rc != 0) {
 487                 rc = req.emr_rc;
 488                 goto fail1;
 489         }
 490
 491         if (MCDI_OUT_DWORD_FIELD(req, GET_RXDP_CONFIG_OUT_DATA,
 492                                     GET_RXDP_CONFIG_OUT_PAD_HOST_DMA) == 0) {
 493                 /* RX DMA end padding is disabled */
 494                 end_padding = 0;
 495         } else {
 496                 switch (MCDI_OUT_DWORD_FIELD(req, GET_RXDP_CONFIG_OUT_DATA,
 497                                             GET_RXDP_CONFIG_OUT_PAD_HOST_LEN)) {
 498                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_64:
 499                         end_padding = 64;
 500                         break;
 501                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_128:
 502                         end_padding = 128;
 503                         break;
 504                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_256:
 505                         end_padding = 256;
 506                         break;
 507                 default:
 508                         rc = ENOTSUP;
 509                         goto fail2;
 510                 }
 511         }
 512
 513         *end_paddingp = end_padding;
 514
 515         return (0);
 516
 517 fail2:
 518         EFSYS_PROBE(fail2);
 519 fail1:
 520         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 521
 522         return (rc);
 523 }
 524
 525         __checkReturn   efx_rc_t
 526 efx_mcdi_get_vector_cfg(
 527         __in            efx_nic_t *enp,
 528         __out_opt       uint32_t *vec_basep,
 529         __out_opt       uint32_t *pf_nvecp,
 530         __out_opt       uint32_t *vf_nvecp)
 531 {
 532         efx_mcdi_req_t req;
 533         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_VECTOR_CFG_IN_LEN,
 534                 MC_CMD_GET_VECTOR_CFG_OUT_LEN);
 535         efx_rc_t rc;
 536
 537         req.emr_cmd = MC_CMD_GET_VECTOR_CFG;
 538         req.emr_in_buf = payload;
 539         req.emr_in_length = MC_CMD_GET_VECTOR_CFG_IN_LEN;
 540         req.emr_out_buf = payload;
 541         req.emr_out_length = MC_CMD_GET_VECTOR_CFG_OUT_LEN;
 542
 543         efx_mcdi_execute(enp, &req);
 544
 545         if (req.emr_rc != 0) {
 546                 rc = req.emr_rc;
 547                 goto fail1;
 548         }
 549
 550         if (req.emr_out_length_used < MC_CMD_GET_VECTOR_CFG_OUT_LEN) {
 551                 rc = EMSGSIZE;
 552                 goto fail2;
 553         }
 554
 555         if (vec_basep != NULL)
 556                 *vec_basep = MCDI_OUT_DWORD(req, GET_VECTOR_CFG_OUT_VEC_BASE);
 557         if (pf_nvecp != NULL)
 558                 *pf_nvecp = MCDI_OUT_DWORD(req, GET_VECTOR_CFG_OUT_VECS_PER_PF);
 559         if (vf_nvecp != NULL)
 560                 *vf_nvecp = MCDI_OUT_DWORD(req, GET_VECTOR_CFG_OUT_VECS_PER_VF);
 561
 562         return (0);
 563
 564 fail2:
 565         EFSYS_PROBE(fail2);
 566 fail1:
 567         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 568
 569         return (rc);
 570 }
 571
 572 static  __checkReturn   efx_rc_t
 573 efx_mcdi_alloc_vis(
 574         __in            efx_nic_t *enp,
 575         __in            uint32_t min_vi_count,
 576         __in            uint32_t max_vi_count,
 577         __out           uint32_t *vi_basep,
 578         __out           uint32_t *vi_countp,
 579         __out           uint32_t *vi_shiftp)
 580 {
 581         efx_mcdi_req_t req;
 582         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_ALLOC_VIS_IN_LEN,
 583                 MC_CMD_ALLOC_VIS_EXT_OUT_LEN);
 584         efx_rc_t rc;
 585
 586         if (vi_countp == NULL) {
 587                 rc = EINVAL;
 588                 goto fail1;
 589         }
 590
 591         req.emr_cmd = MC_CMD_ALLOC_VIS;
 592         req.emr_in_buf = payload;
 593         req.emr_in_length = MC_CMD_ALLOC_VIS_IN_LEN;
 594         req.emr_out_buf = payload;
 595         req.emr_out_length = MC_CMD_ALLOC_VIS_EXT_OUT_LEN;
 596
 597         MCDI_IN_SET_DWORD(req, ALLOC_VIS_IN_MIN_VI_COUNT, min_vi_count);
 598         MCDI_IN_SET_DWORD(req, ALLOC_VIS_IN_MAX_VI_COUNT, max_vi_count);
 599
 600         efx_mcdi_execute(enp, &req);
 601
 602         if (req.emr_rc != 0) {
 603                 rc = req.emr_rc;
 604                 goto fail2;
 605         }
 606
 607         if (req.emr_out_length_used < MC_CMD_ALLOC_VIS_OUT_LEN) {
 608                 rc = EMSGSIZE;
 609                 goto fail3;
 610         }
 611
 612         *vi_basep = MCDI_OUT_DWORD(req, ALLOC_VIS_OUT_VI_BASE);
 613         *vi_countp = MCDI_OUT_DWORD(req, ALLOC_VIS_OUT_VI_COUNT);
 614
 615         /* Report VI_SHIFT if available (always zero for Huntington) */
 616         if (req.emr_out_length_used < MC_CMD_ALLOC_VIS_EXT_OUT_LEN)
 617                 *vi_shiftp = 0;
 618         else
 619                 *vi_shiftp = MCDI_OUT_DWORD(req, ALLOC_VIS_EXT_OUT_VI_SHIFT);
 620
 621         return (0);
 622
 623 fail3:
 624         EFSYS_PROBE(fail3);
 625 fail2:
 626         EFSYS_PROBE(fail2);
 627 fail1:
 628         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 629
 630         return (rc);
 631 }
 632
 633
 634 static  __checkReturn   efx_rc_t
 635 efx_mcdi_free_vis(
 636         __in            efx_nic_t *enp)
 637 {
 638         efx_mcdi_req_t req;
 639         efx_rc_t rc;
 640
 641         EFX_STATIC_ASSERT(MC_CMD_FREE_VIS_IN_LEN == 0);
 642         EFX_STATIC_ASSERT(MC_CMD_FREE_VIS_OUT_LEN == 0);
 643
 644         req.emr_cmd = MC_CMD_FREE_VIS;
 645         req.emr_in_buf = NULL;
 646         req.emr_in_length = 0;
 647         req.emr_out_buf = NULL;
 648         req.emr_out_length = 0;
 649
 650         efx_mcdi_execute_quiet(enp, &req);
 651
 652         /* Ignore ELREADY (no allocated VIs, so nothing to free) */
 653         if ((req.emr_rc != 0) && (req.emr_rc != EALREADY)) {
 654                 rc = req.emr_rc;
 655                 goto fail1;
 656         }
 657
 658         return (0);
 659
 660 fail1:
 661         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 662
 663         return (rc);
 664 }
 665
 666
 667 static  __checkReturn   efx_rc_t
 668 efx_mcdi_alloc_piobuf(
 669         __in            efx_nic_t *enp,
 670         __out           efx_piobuf_handle_t *handlep)
 671 {
 672         efx_mcdi_req_t req;
 673         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_ALLOC_PIOBUF_IN_LEN,
 674                 MC_CMD_ALLOC_PIOBUF_OUT_LEN);
 675         efx_rc_t rc;
 676
 677         if (handlep == NULL) {
 678                 rc = EINVAL;
 679                 goto fail1;
 680         }
 681
 682         req.emr_cmd = MC_CMD_ALLOC_PIOBUF;
 683         req.emr_in_buf = payload;
 684         req.emr_in_length = MC_CMD_ALLOC_PIOBUF_IN_LEN;
 685         req.emr_out_buf = payload;
 686         req.emr_out_length = MC_CMD_ALLOC_PIOBUF_OUT_LEN;
 687
 688         efx_mcdi_execute_quiet(enp, &req);
 689
 690         if (req.emr_rc != 0) {
 691                 rc = req.emr_rc;
 692                 goto fail2;
 693         }
 694
 695         if (req.emr_out_length_used < MC_CMD_ALLOC_PIOBUF_OUT_LEN) {
 696                 rc = EMSGSIZE;
 697                 goto fail3;
 698         }
 699
 700         *handlep = MCDI_OUT_DWORD(req, ALLOC_PIOBUF_OUT_PIOBUF_HANDLE);
 701
 702         return (0);
 703
 704 fail3:
 705         EFSYS_PROBE(fail3);
 706 fail2:
 707         EFSYS_PROBE(fail2);
 708 fail1:
 709         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 710
 711         return (rc);
 712 }
 713
 714 static  __checkReturn   efx_rc_t
 715 efx_mcdi_free_piobuf(
 716         __in            efx_nic_t *enp,
 717         __in            efx_piobuf_handle_t handle)
 718 {
 719         efx_mcdi_req_t req;
 720         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_FREE_PIOBUF_IN_LEN,
 721                 MC_CMD_FREE_PIOBUF_OUT_LEN);
 722         efx_rc_t rc;
 723
 724         req.emr_cmd = MC_CMD_FREE_PIOBUF;
 725         req.emr_in_buf = payload;
 726         req.emr_in_length = MC_CMD_FREE_PIOBUF_IN_LEN;
 727         req.emr_out_buf = payload;
 728         req.emr_out_length = MC_CMD_FREE_PIOBUF_OUT_LEN;
 729
 730         MCDI_IN_SET_DWORD(req, FREE_PIOBUF_IN_PIOBUF_HANDLE, handle);
 731
 732         efx_mcdi_execute_quiet(enp, &req);
 733
 734         if (req.emr_rc != 0) {
 735                 rc = req.emr_rc;
 736                 goto fail1;
 737         }
 738
 739         return (0);
 740
 741 fail1:
 742         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 743
 744         return (rc);
 745 }
 746
 747 static  __checkReturn   efx_rc_t
 748 efx_mcdi_link_piobuf(
 749         __in            efx_nic_t *enp,
 750         __in            uint32_t vi_index,
 751         __in            efx_piobuf_handle_t handle)
 752 {
 753         efx_mcdi_req_t req;
 754         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_LINK_PIOBUF_IN_LEN,
 755                 MC_CMD_LINK_PIOBUF_OUT_LEN);
 756         efx_rc_t rc;
 757
 758         req.emr_cmd = MC_CMD_LINK_PIOBUF;
 759         req.emr_in_buf = payload;
 760         req.emr_in_length = MC_CMD_LINK_PIOBUF_IN_LEN;
 761         req.emr_out_buf = payload;
 762         req.emr_out_length = MC_CMD_LINK_PIOBUF_OUT_LEN;
 763
 764         MCDI_IN_SET_DWORD(req, LINK_PIOBUF_IN_PIOBUF_HANDLE, handle);
 765         MCDI_IN_SET_DWORD(req, LINK_PIOBUF_IN_TXQ_INSTANCE, vi_index);
 766
 767         efx_mcdi_execute(enp, &req);
 768
 769         if (req.emr_rc != 0) {
 770                 rc = req.emr_rc;
 771                 goto fail1;
 772         }
 773
 774         return (0);
 775
 776 fail1:
 777         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 778
 779         return (rc);
 780 }
 781
 782 static  __checkReturn   efx_rc_t
 783 efx_mcdi_unlink_piobuf(
 784         __in            efx_nic_t *enp,
 785         __in            uint32_t vi_index)
 786 {
 787         efx_mcdi_req_t req;
 788         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_UNLINK_PIOBUF_IN_LEN,
 789                 MC_CMD_UNLINK_PIOBUF_OUT_LEN);
 790         efx_rc_t rc;
 791
 792         req.emr_cmd = MC_CMD_UNLINK_PIOBUF;
 793         req.emr_in_buf = payload;
 794         req.emr_in_length = MC_CMD_UNLINK_PIOBUF_IN_LEN;
 795         req.emr_out_buf = payload;
 796         req.emr_out_length = MC_CMD_UNLINK_PIOBUF_OUT_LEN;
 797
 798         MCDI_IN_SET_DWORD(req, UNLINK_PIOBUF_IN_TXQ_INSTANCE, vi_index);
 799
 800         efx_mcdi_execute_quiet(enp, &req);
 801
 802         if (req.emr_rc != 0) {
 803                 rc = req.emr_rc;
 804                 goto fail1;
 805         }
 806
 807         return (0);
 808
 809 fail1:
 810         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 811
 812         return (rc);
 813 }
 814
 815 static                  void
 816 ef10_nic_alloc_piobufs(
 817         __in            efx_nic_t *enp,
 818         __in            uint32_t max_piobuf_count)
 819 {
 820         efx_piobuf_handle_t *handlep;
 821         unsigned int i;
 822
 823         EFSYS_ASSERT3U(max_piobuf_count, <=,
 824             EFX_ARRAY_SIZE(enp->en_arch.ef10.ena_piobuf_handle));
 825
 826         enp->en_arch.ef10.ena_piobuf_count = 0;
 827
 828         for (i = 0; i < max_piobuf_count; i++) {
 829                 handlep = &enp->en_arch.ef10.ena_piobuf_handle[i];
 830
 831                 if (efx_mcdi_alloc_piobuf(enp, handlep) != 0)
 832                         goto fail1;
 833
 834                 enp->en_arch.ef10.ena_pio_alloc_map[i] = 0;
 835                 enp->en_arch.ef10.ena_piobuf_count++;
 836         }
 837
 838         return;
 839
 840 fail1:
 841         for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
 842                 handlep = &enp->en_arch.ef10.ena_piobuf_handle[i];
 843
 844                 (void) efx_mcdi_free_piobuf(enp, *handlep);
 845                 *handlep = EFX_PIOBUF_HANDLE_INVALID;
 846         }
 847         enp->en_arch.ef10.ena_piobuf_count = 0;
 848 }
 849
 850
 851 static                  void
 852 ef10_nic_free_piobufs(
 853         __in            efx_nic_t *enp)
 854 {
 855         efx_piobuf_handle_t *handlep;
 856         unsigned int i;
 857
 858         for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
 859                 handlep = &enp->en_arch.ef10.ena_piobuf_handle[i];
 860
 861                 (void) efx_mcdi_free_piobuf(enp, *handlep);
 862                 *handlep = EFX_PIOBUF_HANDLE_INVALID;
 863         }
 864         enp->en_arch.ef10.ena_piobuf_count = 0;
 865 }
 866
 867 /* Sub-allocate a block from a piobuf */
 868         __checkReturn   efx_rc_t
 869 ef10_nic_pio_alloc(
 870         __inout         efx_nic_t *enp,
 871         __out           uint32_t *bufnump,
 872         __out           efx_piobuf_handle_t *handlep,
 873         __out           uint32_t *blknump,
 874         __out           uint32_t *offsetp,
 875         __out           size_t *sizep)
 876 {
 877         efx_nic_cfg_t *encp = &enp->en_nic_cfg;
 878         efx_drv_cfg_t *edcp = &enp->en_drv_cfg;
 879         uint32_t blk_per_buf;
 880         uint32_t buf, blk;
 881         efx_rc_t rc;
 882
 883         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
 884         EFSYS_ASSERT(bufnump);
 885         EFSYS_ASSERT(handlep);
 886         EFSYS_ASSERT(blknump);
 887         EFSYS_ASSERT(offsetp);
 888         EFSYS_ASSERT(sizep);
 889
 890         if ((edcp->edc_pio_alloc_size == 0) ||
 891             (enp->en_arch.ef10.ena_piobuf_count == 0)) {
 892                 rc = ENOMEM;
 893                 goto fail1;
 894         }
 895         blk_per_buf = encp->enc_piobuf_size / edcp->edc_pio_alloc_size;
 896
 897         for (buf = 0; buf < enp->en_arch.ef10.ena_piobuf_count; buf++) {
 898                 uint32_t *map = &enp->en_arch.ef10.ena_pio_alloc_map[buf];
 899
 900                 if (~(*map) == 0)
 901                         continue;
 902
 903                 EFSYS_ASSERT3U(blk_per_buf, <=, (8 * sizeof (*map)));
 904                 for (blk = 0; blk < blk_per_buf; blk++) {
 905                         if ((*map & (1u << blk)) == 0) {
 906                                 *map |= (1u << blk);
 907                                 goto done;
 908                         }
 909                 }
 910         }
 911         rc = ENOMEM;
 912         goto fail2;
 913
 914 done:
 915         *handlep = enp->en_arch.ef10.ena_piobuf_handle[buf];
 916         *bufnump = buf;
 917         *blknump = blk;
 918         *sizep = edcp->edc_pio_alloc_size;
 919         *offsetp = blk * (*sizep);
 920
 921         return (0);
 922
 923 fail2:
 924         EFSYS_PROBE(fail2);
 925 fail1:
 926         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 927
 928         return (rc);
 929 }
 930
 931 /* Free a piobuf sub-allocated block */
 932         __checkReturn   efx_rc_t
 933 ef10_nic_pio_free(
 934         __inout         efx_nic_t *enp,
 935         __in            uint32_t bufnum,
 936         __in            uint32_t blknum)
 937 {
 938         uint32_t *map;
 939         efx_rc_t rc;
 940
 941         if ((bufnum >= enp->en_arch.ef10.ena_piobuf_count) ||
 942             (blknum >= (8 * sizeof (*map)))) {
 943                 rc = EINVAL;
 944                 goto fail1;
 945         }
 946
 947         map = &enp->en_arch.ef10.ena_pio_alloc_map[bufnum];
 948         if ((*map & (1u << blknum)) == 0) {
 949                 rc = ENOENT;
 950                 goto fail2;
 951         }
 952         *map &= ~(1u << blknum);
 953
 954         return (0);
 955
 956 fail2:
 957         EFSYS_PROBE(fail2);
 958 fail1:
 959         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 960
 961         return (rc);
 962 }
 963
 964         __checkReturn   efx_rc_t
 965 ef10_nic_pio_link(
 966         __inout         efx_nic_t *enp,
 967         __in            uint32_t vi_index,
 968         __in            efx_piobuf_handle_t handle)
 969 {
 970         return (efx_mcdi_link_piobuf(enp, vi_index, handle));
 971 }
 972
 973         __checkReturn   efx_rc_t
 974 ef10_nic_pio_unlink(
 975         __inout         efx_nic_t *enp,
 976         __in            uint32_t vi_index)
 977 {
 978         return (efx_mcdi_unlink_piobuf(enp, vi_index));
 979 }
 980
 981 static  __checkReturn   efx_rc_t
 982 ef10_mcdi_get_pf_count(
 983         __in            efx_nic_t *enp,
 984         __out           uint32_t *pf_countp)
 985 {
 986         efx_mcdi_req_t req;
 987         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_PF_COUNT_IN_LEN,
 988                 MC_CMD_GET_PF_COUNT_OUT_LEN);
 989         efx_rc_t rc;
 990
 991         req.emr_cmd = MC_CMD_GET_PF_COUNT;
 992         req.emr_in_buf = payload;
 993         req.emr_in_length = MC_CMD_GET_PF_COUNT_IN_LEN;
 994         req.emr_out_buf = payload;
 995         req.emr_out_length = MC_CMD_GET_PF_COUNT_OUT_LEN;
 996
 997         efx_mcdi_execute(enp, &req);
 998
 999         if (req.emr_rc != 0) {
1000                 rc = req.emr_rc;
1001                 goto fail1;
1002         }
1003
1004         if (req.emr_out_length_used < MC_CMD_GET_PF_COUNT_OUT_LEN) {
1005                 rc = EMSGSIZE;
1006                 goto fail2;
1007         }
1008
1009         *pf_countp = *MCDI_OUT(req, uint8_t,
1010                                 MC_CMD_GET_PF_COUNT_OUT_PF_COUNT_OFST);
1011
1012         EFSYS_ASSERT(*pf_countp != 0);
1013
1014         return (0);
1015
1016 fail2:
1017         EFSYS_PROBE(fail2);
1018 fail1:
1019         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1020
1021         return (rc);
1022 }
1023
1024 static  __checkReturn   efx_rc_t
1025 ef10_get_datapath_caps(
1026         __in            efx_nic_t *enp)
1027 {
1028         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1029         efx_mcdi_req_t req;
1030         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_CAPABILITIES_IN_LEN,
1031                 MC_CMD_GET_CAPABILITIES_V5_OUT_LEN);
1032         efx_rc_t rc;
1033
1034         if ((rc = ef10_mcdi_get_pf_count(enp, &encp->enc_hw_pf_count)) != 0)
1035                 goto fail1;
1036
1037
1038         req.emr_cmd = MC_CMD_GET_CAPABILITIES;
1039         req.emr_in_buf = payload;
1040         req.emr_in_length = MC_CMD_GET_CAPABILITIES_IN_LEN;
1041         req.emr_out_buf = payload;
1042         req.emr_out_length = MC_CMD_GET_CAPABILITIES_V5_OUT_LEN;
1043
1044         efx_mcdi_execute_quiet(enp, &req);
1045
1046         if (req.emr_rc != 0) {
1047                 rc = req.emr_rc;
1048                 goto fail2;
1049         }
1050
1051         if (req.emr_out_length_used < MC_CMD_GET_CAPABILITIES_OUT_LEN) {
1052                 rc = EMSGSIZE;
1053                 goto fail3;
1054         }
1055
1056 #define CAP_FLAGS1(_req, _flag)                                         \
1057         (MCDI_OUT_DWORD((_req), GET_CAPABILITIES_OUT_FLAGS1) &          \
1058         (1u << (MC_CMD_GET_CAPABILITIES_V2_OUT_ ## _flag ## _LBN)))
1059
1060 #define CAP_FLAGS2(_req, _flag)                                         \
1061         (((_req).emr_out_length_used >= MC_CMD_GET_CAPABILITIES_V2_OUT_LEN) && \
1062             (MCDI_OUT_DWORD((_req), GET_CAPABILITIES_V2_OUT_FLAGS2) &   \
1063             (1u << (MC_CMD_GET_CAPABILITIES_V2_OUT_ ## _flag ## _LBN))))
1064
1065         /*
1066          * Huntington RXDP firmware inserts a 0 or 14 byte prefix.
1067          * We only support the 14 byte prefix here.
1068          */
1069         if (CAP_FLAGS1(req, RX_PREFIX_LEN_14) == 0) {
1070                 rc = ENOTSUP;
1071                 goto fail4;
1072         }
1073         encp->enc_rx_prefix_size = 14;
1074
1075 #if EFSYS_OPT_RX_SCALE
1076         /* Check if the firmware supports additional RSS modes */
1077         if (CAP_FLAGS1(req, ADDITIONAL_RSS_MODES))
1078                 encp->enc_rx_scale_additional_modes_supported = B_TRUE;
1079         else
1080                 encp->enc_rx_scale_additional_modes_supported = B_FALSE;
1081 #endif /* EFSYS_OPT_RX_SCALE */
1082
1083         /* Check if the firmware supports TSO */
1084         if (CAP_FLAGS1(req, TX_TSO))
1085                 encp->enc_fw_assisted_tso_enabled = B_TRUE;
1086         else
1087                 encp->enc_fw_assisted_tso_enabled = B_FALSE;
1088
1089         /* Check if the firmware supports FATSOv2 */
1090         if (CAP_FLAGS2(req, TX_TSO_V2)) {
1091                 encp->enc_fw_assisted_tso_v2_enabled = B_TRUE;
1092                 encp->enc_fw_assisted_tso_v2_n_contexts = MCDI_OUT_WORD(req,
1093                     GET_CAPABILITIES_V2_OUT_TX_TSO_V2_N_CONTEXTS);
1094         } else {
1095                 encp->enc_fw_assisted_tso_v2_enabled = B_FALSE;
1096                 encp->enc_fw_assisted_tso_v2_n_contexts = 0;
1097         }
1098
1099         /* Check if the firmware supports FATSOv2 encap */
1100         if (CAP_FLAGS2(req, TX_TSO_V2_ENCAP))
1101                 encp->enc_fw_assisted_tso_v2_encap_enabled = B_TRUE;
1102         else
1103                 encp->enc_fw_assisted_tso_v2_encap_enabled = B_FALSE;
1104
1105         /* Check if the firmware has vadapter/vport/vswitch support */
1106         if (CAP_FLAGS1(req, EVB))
1107                 encp->enc_datapath_cap_evb = B_TRUE;
1108         else
1109                 encp->enc_datapath_cap_evb = B_FALSE;
1110
1111         /* Check if the firmware supports vport reconfiguration */
1112         if (CAP_FLAGS1(req, VPORT_RECONFIGURE))
1113                 encp->enc_vport_reconfigure_supported = B_TRUE;
1114         else
1115                 encp->enc_vport_reconfigure_supported = B_FALSE;
1116
1117         /* Check if the firmware supports VLAN insertion */
1118         if (CAP_FLAGS1(req, TX_VLAN_INSERTION))
1119                 encp->enc_hw_tx_insert_vlan_enabled = B_TRUE;
1120         else
1121                 encp->enc_hw_tx_insert_vlan_enabled = B_FALSE;
1122
1123         /* Check if the firmware supports RX event batching */
1124         if (CAP_FLAGS1(req, RX_BATCHING))
1125                 encp->enc_rx_batching_enabled = B_TRUE;
1126         else
1127                 encp->enc_rx_batching_enabled = B_FALSE;
1128
1129         /*
1130          * Even if batching isn't reported as supported, we may still get
1131          * batched events (see bug61153).
1132          */
1133         encp->enc_rx_batch_max = 16;
1134
1135         /* Check if the firmware supports disabling scatter on RXQs */
1136         if (CAP_FLAGS1(req, RX_DISABLE_SCATTER))
1137                 encp->enc_rx_disable_scatter_supported = B_TRUE;
1138         else
1139                 encp->enc_rx_disable_scatter_supported = B_FALSE;
1140
1141         /* Check if the firmware supports packed stream mode */
1142         if (CAP_FLAGS1(req, RX_PACKED_STREAM))
1143                 encp->enc_rx_packed_stream_supported = B_TRUE;
1144         else
1145                 encp->enc_rx_packed_stream_supported = B_FALSE;
1146
1147         /*
1148          * Check if the firmware supports configurable buffer sizes
1149          * for packed stream mode (otherwise buffer size is 1Mbyte)
1150          */
1151         if (CAP_FLAGS1(req, RX_PACKED_STREAM_VAR_BUFFERS))
1152                 encp->enc_rx_var_packed_stream_supported = B_TRUE;
1153         else
1154                 encp->enc_rx_var_packed_stream_supported = B_FALSE;
1155
1156         /* Check if the firmware supports equal stride super-buffer mode */
1157         if (CAP_FLAGS2(req, EQUAL_STRIDE_SUPER_BUFFER))
1158                 encp->enc_rx_es_super_buffer_supported = B_TRUE;
1159         else
1160                 encp->enc_rx_es_super_buffer_supported = B_FALSE;
1161
1162         /* Check if the firmware supports FW subvariant w/o Tx checksumming */
1163         if (CAP_FLAGS2(req, FW_SUBVARIANT_NO_TX_CSUM))
1164                 encp->enc_fw_subvariant_no_tx_csum_supported = B_TRUE;
1165         else
1166                 encp->enc_fw_subvariant_no_tx_csum_supported = B_FALSE;
1167
1168         /* Check if the firmware supports set mac with running filters */
1169         if (CAP_FLAGS1(req, VADAPTOR_PERMIT_SET_MAC_WHEN_FILTERS_INSTALLED))
1170                 encp->enc_allow_set_mac_with_installed_filters = B_TRUE;
1171         else
1172                 encp->enc_allow_set_mac_with_installed_filters = B_FALSE;
1173
1174         /*
1175          * Check if firmware supports the extended MC_CMD_SET_MAC, which allows
1176          * specifying which parameters to configure.
1177          */
1178         if (CAP_FLAGS1(req, SET_MAC_ENHANCED))
1179                 encp->enc_enhanced_set_mac_supported = B_TRUE;
1180         else
1181                 encp->enc_enhanced_set_mac_supported = B_FALSE;
1182
1183         /*
1184          * Check if firmware supports version 2 of MC_CMD_INIT_EVQ, which allows
1185          * us to let the firmware choose the settings to use on an EVQ.
1186          */
1187         if (CAP_FLAGS2(req, INIT_EVQ_V2))
1188                 encp->enc_init_evq_v2_supported = B_TRUE;
1189         else
1190                 encp->enc_init_evq_v2_supported = B_FALSE;
1191
1192         /*
1193          * Check if the NO_CONT_EV mode for RX events is supported.
1194          */
1195         if (CAP_FLAGS2(req, INIT_RXQ_NO_CONT_EV))
1196                 encp->enc_no_cont_ev_mode_supported = B_TRUE;
1197         else
1198                 encp->enc_no_cont_ev_mode_supported = B_FALSE;
1199
1200         /*
1201          * Check if buffer size may and must be specified on INIT_RXQ.
1202          * It may be always specified to efx_rx_qcreate(), but will be
1203          * just kept libefx internal if MCDI does not support it.
1204          */
1205         if (CAP_FLAGS2(req, INIT_RXQ_WITH_BUFFER_SIZE))
1206                 encp->enc_init_rxq_with_buffer_size = B_TRUE;
1207         else
1208                 encp->enc_init_rxq_with_buffer_size = B_FALSE;
1209
1210         /*
1211          * Check if firmware-verified NVRAM updates must be used.
1212          *
1213          * The firmware trusted installer requires all NVRAM updates to use
1214          * version 2 of MC_CMD_NVRAM_UPDATE_START (to enable verified update)
1215          * and version 2 of MC_CMD_NVRAM_UPDATE_FINISH (to verify the updated
1216          * partition and report the result).
1217          */
1218         if (CAP_FLAGS2(req, NVRAM_UPDATE_REPORT_VERIFY_RESULT))
1219                 encp->enc_nvram_update_verify_result_supported = B_TRUE;
1220         else
1221                 encp->enc_nvram_update_verify_result_supported = B_FALSE;
1222
1223         if (CAP_FLAGS2(req, NVRAM_UPDATE_POLL_VERIFY_RESULT))
1224                 encp->enc_nvram_update_poll_verify_result_supported = B_TRUE;
1225         else
1226                 encp->enc_nvram_update_poll_verify_result_supported = B_FALSE;
1227
1228         /*
1229          * Check if firmware update via the BUNDLE partition is supported
1230          */
1231         if (CAP_FLAGS2(req, BUNDLE_UPDATE))
1232                 encp->enc_nvram_bundle_update_supported = B_TRUE;
1233         else
1234                 encp->enc_nvram_bundle_update_supported = B_FALSE;
1235
1236         /*
1237          * Check if firmware provides packet memory and Rx datapath
1238          * counters.
1239          */
1240         if (CAP_FLAGS1(req, PM_AND_RXDP_COUNTERS))
1241                 encp->enc_pm_and_rxdp_counters = B_TRUE;
1242         else
1243                 encp->enc_pm_and_rxdp_counters = B_FALSE;
1244
1245         /*
1246          * Check if the 40G MAC hardware is capable of reporting
1247          * statistics for Tx size bins.
1248          */
1249         if (CAP_FLAGS2(req, MAC_STATS_40G_TX_SIZE_BINS))
1250                 encp->enc_mac_stats_40g_tx_size_bins = B_TRUE;
1251         else
1252                 encp->enc_mac_stats_40g_tx_size_bins = B_FALSE;
1253
1254         /*
1255          * Check if firmware supports VXLAN and NVGRE tunnels.
1256          * The capability indicates Geneve protocol support as well.
1257          */
1258         if (CAP_FLAGS1(req, VXLAN_NVGRE)) {
1259                 encp->enc_tunnel_encapsulations_supported =
1260                     (1u << EFX_TUNNEL_PROTOCOL_VXLAN) |
1261                     (1u << EFX_TUNNEL_PROTOCOL_GENEVE) |
1262                     (1u << EFX_TUNNEL_PROTOCOL_NVGRE);
1263
1264                 EFX_STATIC_ASSERT(EFX_TUNNEL_MAXNENTRIES ==
1265                     MC_CMD_SET_TUNNEL_ENCAP_UDP_PORTS_IN_ENTRIES_MAXNUM);
1266                 encp->enc_tunnel_config_udp_entries_max =
1267                     EFX_TUNNEL_MAXNENTRIES;
1268         } else {
1269                 encp->enc_tunnel_config_udp_entries_max = 0;
1270         }
1271
1272         /*
1273          * Check if firmware reports the VI window mode.
1274          * Medford2 has a variable VI window size (8K, 16K or 64K).
1275          * Medford and Huntington have a fixed 8K VI window size.
1276          */
1277         if (req.emr_out_length_used >= MC_CMD_GET_CAPABILITIES_V3_OUT_LEN) {
1278                 uint8_t mode =
1279                     MCDI_OUT_BYTE(req, GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE);
1280
1281                 switch (mode) {
1282                 case MC_CMD_GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE_8K:
1283                         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_8K;
1284                         break;
1285                 case MC_CMD_GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE_16K:
1286                         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_16K;
1287                         break;
1288                 case MC_CMD_GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE_64K:
1289                         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_64K;
1290                         break;
1291                 default:
1292                         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_INVALID;
1293                         break;
1294                 }
1295         } else if ((enp->en_family == EFX_FAMILY_HUNTINGTON) ||
1296                     (enp->en_family == EFX_FAMILY_MEDFORD)) {
1297                 /* Huntington and Medford have fixed 8K window size */
1298                 encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_8K;
1299         } else {
1300                 encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_INVALID;
1301         }
1302
1303         /* Check if firmware supports extended MAC stats. */
1304         if (req.emr_out_length_used >= MC_CMD_GET_CAPABILITIES_V4_OUT_LEN) {
1305                 /* Extended stats buffer supported */
1306                 encp->enc_mac_stats_nstats = MCDI_OUT_WORD(req,
1307                     GET_CAPABILITIES_V4_OUT_MAC_STATS_NUM_STATS);
1308         } else {
1309                 /* Use Siena-compatible legacy MAC stats */
1310                 encp->enc_mac_stats_nstats = MC_CMD_MAC_NSTATS;
1311         }
1312
1313         if (encp->enc_mac_stats_nstats >= MC_CMD_MAC_NSTATS_V2)
1314                 encp->enc_fec_counters = B_TRUE;
1315         else
1316                 encp->enc_fec_counters = B_FALSE;
1317
1318         /* Check if the firmware provides head-of-line blocking counters */
1319         if (CAP_FLAGS2(req, RXDP_HLB_IDLE))
1320                 encp->enc_hlb_counters = B_TRUE;
1321         else
1322                 encp->enc_hlb_counters = B_FALSE;
1323
1324 #if EFSYS_OPT_RX_SCALE
1325         if (CAP_FLAGS1(req, RX_RSS_LIMITED)) {
1326                 /* Only one exclusive RSS context is available per port. */
1327                 encp->enc_rx_scale_max_exclusive_contexts = 1;
1328
1329                 switch (enp->en_family) {
1330                 case EFX_FAMILY_MEDFORD2:
1331                         encp->enc_rx_scale_hash_alg_mask =
1332                             (1U << EFX_RX_HASHALG_TOEPLITZ);
1333                         break;
1334
1335                 case EFX_FAMILY_MEDFORD:
1336                 case EFX_FAMILY_HUNTINGTON:
1337                         /*
1338                          * Packed stream firmware variant maintains a
1339                          * non-standard algorithm for hash computation.
1340                          * It implies explicit XORing together
1341                          * source + destination IP addresses (or last
1342                          * four bytes in the case of IPv6) and using the
1343                          * resulting value as the input to a Toeplitz hash.
1344                          */
1345                         encp->enc_rx_scale_hash_alg_mask =
1346                             (1U << EFX_RX_HASHALG_PACKED_STREAM);
1347                         break;
1348
1349                 default:
1350                         rc = EINVAL;
1351                         goto fail5;
1352                 }
1353
1354                 /* Port numbers cannot contribute to the hash value */
1355                 encp->enc_rx_scale_l4_hash_supported = B_FALSE;
1356         } else {
1357                 /*
1358                  * Maximum number of exclusive RSS contexts.
1359                  * EF10 hardware supports 64 in total, but 6 are reserved
1360                  * for shared contexts. They are a global resource so
1361                  * not all may be available.
1362                  */
1363                 encp->enc_rx_scale_max_exclusive_contexts = 64 - 6;
1364
1365                 encp->enc_rx_scale_hash_alg_mask =
1366                     (1U << EFX_RX_HASHALG_TOEPLITZ);
1367
1368                 /*
1369                  * It is possible to use port numbers as
1370                  * the input data for hash computation.
1371                  */
1372                 encp->enc_rx_scale_l4_hash_supported = B_TRUE;
1373         }
1374 #endif /* EFSYS_OPT_RX_SCALE */
1375
1376         /* Check if the firmware supports "FLAG" and "MARK" filter actions */
1377         if (CAP_FLAGS2(req, FILTER_ACTION_FLAG))
1378                 encp->enc_filter_action_flag_supported = B_TRUE;
1379         else
1380                 encp->enc_filter_action_flag_supported = B_FALSE;
1381
1382         if (CAP_FLAGS2(req, FILTER_ACTION_MARK))
1383                 encp->enc_filter_action_mark_supported = B_TRUE;
1384         else
1385                 encp->enc_filter_action_mark_supported = B_FALSE;
1386
1387         /* Get maximum supported value for "MARK" filter action */
1388         if (req.emr_out_length_used >= MC_CMD_GET_CAPABILITIES_V5_OUT_LEN)
1389                 encp->enc_filter_action_mark_max = MCDI_OUT_DWORD(req,
1390                     GET_CAPABILITIES_V5_OUT_FILTER_ACTION_MARK_MAX);
1391         else
1392                 encp->enc_filter_action_mark_max = 0;
1393
1394 #undef CAP_FLAGS1
1395 #undef CAP_FLAGS2
1396
1397         return (0);
1398
1399 #if EFSYS_OPT_RX_SCALE
1400 fail5:
1401         EFSYS_PROBE(fail5);
1402 #endif /* EFSYS_OPT_RX_SCALE */
1403 fail4:
1404         EFSYS_PROBE(fail4);
1405 fail3:
1406         EFSYS_PROBE(fail3);
1407 fail2:
1408         EFSYS_PROBE(fail2);
1409 fail1:
1410         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1411
1412         return (rc);
1413 }
1414
1415
1416 #define EF10_LEGACY_PF_PRIVILEGE_MASK                                   \
1417         (MC_CMD_PRIVILEGE_MASK_IN_GRP_ADMIN                     |       \
1418         MC_CMD_PRIVILEGE_MASK_IN_GRP_LINK                       |       \
1419         MC_CMD_PRIVILEGE_MASK_IN_GRP_ONLOAD                     |       \
1420         MC_CMD_PRIVILEGE_MASK_IN_GRP_PTP                        |       \
1421         MC_CMD_PRIVILEGE_MASK_IN_GRP_INSECURE_FILTERS           |       \
1422         MC_CMD_PRIVILEGE_MASK_IN_GRP_MAC_SPOOFING               |       \
1423         MC_CMD_PRIVILEGE_MASK_IN_GRP_UNICAST                    |       \
1424         MC_CMD_PRIVILEGE_MASK_IN_GRP_MULTICAST                  |       \
1425         MC_CMD_PRIVILEGE_MASK_IN_GRP_BROADCAST                  |       \
1426         MC_CMD_PRIVILEGE_MASK_IN_GRP_ALL_MULTICAST              |       \
1427         MC_CMD_PRIVILEGE_MASK_IN_GRP_PROMISCUOUS)
1428
1429 #define EF10_LEGACY_VF_PRIVILEGE_MASK   0
1430
1431
1432         __checkReturn           efx_rc_t
1433 ef10_get_privilege_mask(
1434         __in                    efx_nic_t *enp,
1435         __out                   uint32_t *maskp)
1436 {
1437         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1438         uint32_t mask;
1439         efx_rc_t rc;
1440
1441         if ((rc = efx_mcdi_privilege_mask(enp, encp->enc_pf, encp->enc_vf,
1442                                             &mask)) != 0) {
1443                 if (rc != ENOTSUP)
1444                         goto fail1;
1445
1446                 /* Fallback for old firmware without privilege mask support */
1447                 if (EFX_PCI_FUNCTION_IS_PF(encp)) {
1448                         /* Assume PF has admin privilege */
1449                         mask = EF10_LEGACY_PF_PRIVILEGE_MASK;
1450                 } else {
1451                         /* VF is always unprivileged by default */
1452                         mask = EF10_LEGACY_VF_PRIVILEGE_MASK;
1453                 }
1454         }
1455
1456         *maskp = mask;
1457
1458         return (0);
1459
1460 fail1:
1461         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1462
1463         return (rc);
1464 }
1465
1466
1467 #define EFX_EXT_PORT_MAX        4
1468 #define EFX_EXT_PORT_NA         0xFF
1469
1470 /*
1471  * Table of mapping schemes from port number to external number.
1472  *
1473  * Each port number ultimately corresponds to a connector: either as part of
1474  * a cable assembly attached to a module inserted in an SFP+/QSFP+ cage on
1475  * the board, or fixed to the board (e.g. 10GBASE-T magjack on SFN5121T
1476  * "Salina"). In general:
1477  *
1478  * Port number (0-based)
1479  *     |
1480  *   port mapping (n:1)
1481  *     |
1482  *     v
1483  * External port number (1-based)
1484  *     |
1485  *   fixed (1:1) or cable assembly (1:m)
1486  *     |
1487  *     v
1488  * Connector
1489  *
1490  * The external numbering refers to the cages or magjacks on the board,
1491  * as visibly annotated on the board or back panel. This table describes
1492  * how to determine which external cage/magjack corresponds to the port
1493  * numbers used by the driver.
1494  *
1495  * The count of consecutive port numbers that map to each external number,
1496  * is determined by the chip family and the current port mode.
1497  *
1498  * For the Huntington family, the current port mode cannot be discovered,
1499  * but a single mapping is used by all modes for a given chip variant,
1500  * so the mapping used is instead the last match in the table to the full
1501  * set of port modes to which the NIC can be configured. Therefore the
1502  * ordering of entries in the mapping table is significant.
1503  */
1504 static struct ef10_external_port_map_s {
1505         efx_family_t    family;
1506         uint32_t        modes_mask;
1507         uint8_t         base_port[EFX_EXT_PORT_MAX];
1508 }       __ef10_external_port_mappings[] = {
1509         /*
1510          * Modes used by Huntington family controllers where each port
1511          * number maps to a separate cage.
1512          * SFN7x22F (Torino):
1513          *      port 0 -> cage 1
1514          *      port 1 -> cage 2
1515          * SFN7xx4F (Pavia):
1516          *      port 0 -> cage 1
1517          *      port 1 -> cage 2
1518          *      port 2 -> cage 3
1519          *      port 3 -> cage 4
1520          */
1521         {
1522                 EFX_FAMILY_HUNTINGTON,
1523                 (1U << TLV_PORT_MODE_10G) |                     /* mode 0 */
1524                 (1U << TLV_PORT_MODE_10G_10G) |                 /* mode 2 */
1525                 (1U << TLV_PORT_MODE_10G_10G_10G_10G),          /* mode 4 */
1526                 { 0, 1, 2, 3 }
1527         },
1528         /*
1529          * Modes which for Huntington identify a chip variant where 2
1530          * adjacent port numbers map to each cage.
1531          * SFN7x42Q (Monza):
1532          *      port 0 -> cage 1
1533          *      port 1 -> cage 1
1534          *      port 2 -> cage 2
1535          *      port 3 -> cage 2
1536          */
1537         {
1538                 EFX_FAMILY_HUNTINGTON,
1539                 (1U << TLV_PORT_MODE_40G) |                     /* mode 1 */
1540                 (1U << TLV_PORT_MODE_40G_40G) |                 /* mode 3 */
1541                 (1U << TLV_PORT_MODE_40G_10G_10G) |             /* mode 6 */
1542                 (1U << TLV_PORT_MODE_10G_10G_40G),              /* mode 7 */
1543                 { 0, 2, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA }
1544         },
1545         /*
1546          * Modes that on Medford allocate each port number to a separate
1547          * cage.
1548          *      port 0 -> cage 1
1549          *      port 1 -> cage 2
1550          *      port 2 -> cage 3
1551          *      port 3 -> cage 4
1552          */
1553         {
1554                 EFX_FAMILY_MEDFORD,
1555                 (1U << TLV_PORT_MODE_1x1_NA) |                  /* mode 0 */
1556                 (1U << TLV_PORT_MODE_1x4_NA) |                  /* mode 1 */
1557                 (1U << TLV_PORT_MODE_1x1_1x1),                  /* mode 2 */
1558                 { 0, 1, 2, 3 }
1559         },
1560         /*
1561          * Modes that on Medford allocate 2 adjacent port numbers to each
1562          * cage.
1563          *      port 0 -> cage 1
1564          *      port 1 -> cage 1
1565          *      port 2 -> cage 2
1566          *      port 3 -> cage 2
1567          */
1568         {
1569                 EFX_FAMILY_MEDFORD,
1570                 (1U << TLV_PORT_MODE_1x4_1x4) |                 /* mode 3 */
1571                 (1U << TLV_PORT_MODE_2x1_2x1) |                 /* mode 5 */
1572                 (1U << TLV_PORT_MODE_1x4_2x1) |                 /* mode 6 */
1573                 (1U << TLV_PORT_MODE_2x1_1x4) |                 /* mode 7 */
1574                 /* Do not use 10G_10G_10G_10G_Q1_Q2 (see bug63270) */
1575                 (1U << TLV_PORT_MODE_10G_10G_10G_10G_Q1_Q2),    /* mode 9 */
1576                 { 0, 2, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA }
1577         },
1578         /*
1579          * Modes that on Medford allocate 4 adjacent port numbers to
1580          * cage 1.
1581          *      port 0 -> cage 1
1582          *      port 1 -> cage 1
1583          *      port 2 -> cage 1
1584          *      port 3 -> cage 1
1585          */
1586         {
1587                 EFX_FAMILY_MEDFORD,
1588                 /* Do not use 10G_10G_10G_10G_Q1 (see bug63270) */
1589                 (1U << TLV_PORT_MODE_4x1_NA),                   /* mode 4 */
1590                 { 0, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA }
1591         },
1592         /*
1593          * Modes that on Medford allocate 4 adjacent port numbers to
1594          * cage 2.
1595          *      port 0 -> cage 2
1596          *      port 1 -> cage 2
1597          *      port 2 -> cage 2
1598          *      port 3 -> cage 2
1599          */
1600         {
1601                 EFX_FAMILY_MEDFORD,
1602                 (1U << TLV_PORT_MODE_NA_4x1),                   /* mode 8 */
1603                 { EFX_EXT_PORT_NA, 0, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA }
1604         },
1605         /*
1606          * Modes that on Medford2 allocate each port number to a separate
1607          * cage.
1608          *      port 0 -> cage 1
1609          *      port 1 -> cage 2
1610          *      port 2 -> cage 3
1611          *      port 3 -> cage 4
1612          */
1613         {
1614                 EFX_FAMILY_MEDFORD2,
1615                 (1U << TLV_PORT_MODE_1x1_NA) |                  /* mode 0 */
1616                 (1U << TLV_PORT_MODE_1x4_NA) |                  /* mode 1 */
1617                 (1U << TLV_PORT_MODE_1x1_1x1) |                 /* mode 2 */
1618                 (1U << TLV_PORT_MODE_1x4_1x4) |                 /* mode 3 */
1619                 (1U << TLV_PORT_MODE_1x2_NA) |                  /* mode 10 */
1620                 (1U << TLV_PORT_MODE_1x2_1x2) |                 /* mode 12 */
1621                 (1U << TLV_PORT_MODE_1x4_1x2) |                 /* mode 15 */
1622                 (1U << TLV_PORT_MODE_1x2_1x4),                  /* mode 16 */
1623                 { 0, 1, 2, 3 }
1624         },
1625         /*
1626          * Modes that on Medford2 allocate 1 port to cage 1 and the rest
1627          * to cage 2.
1628          *      port 0 -> cage 1
1629          *      port 1 -> cage 2
1630          *      port 2 -> cage 2
1631          */
1632         {
1633                 EFX_FAMILY_MEDFORD2,
1634                 (1U << TLV_PORT_MODE_1x2_2x1) |                 /* mode 17 */
1635                 (1U << TLV_PORT_MODE_1x4_2x1),                  /* mode 6 */
1636                 { 0, 1, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA }
1637         },
1638         /*
1639          * Modes that on Medford2 allocate 2 adjacent port numbers to cage 1
1640          * and the rest to cage 2.
1641          *      port 0 -> cage 1
1642          *      port 1 -> cage 1
1643          *      port 2 -> cage 2
1644          *      port 3 -> cage 2
1645          */
1646         {
1647                 EFX_FAMILY_MEDFORD2,
1648                 (1U << TLV_PORT_MODE_2x1_2x1) |                 /* mode 4 */
1649                 (1U << TLV_PORT_MODE_2x1_1x4) |                 /* mode 7 */
1650                 (1U << TLV_PORT_MODE_2x2_NA) |                  /* mode 13 */
1651                 (1U << TLV_PORT_MODE_2x1_1x2),                  /* mode 18 */
1652                 { 0, 2, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA }
1653         },
1654         /*
1655          * Modes that on Medford2 allocate up to 4 adjacent port numbers
1656          * to cage 1.
1657          *      port 0 -> cage 1
1658          *      port 1 -> cage 1
1659          *      port 2 -> cage 1
1660          *      port 3 -> cage 1
1661          */
1662         {
1663                 EFX_FAMILY_MEDFORD2,
1664                 (1U << TLV_PORT_MODE_4x1_NA),                   /* mode 5 */
1665                 { 0, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA }
1666         },
1667         /*
1668          * Modes that on Medford2 allocate up to 4 adjacent port numbers
1669          * to cage 2.
1670          *      port 0 -> cage 2
1671          *      port 1 -> cage 2
1672          *      port 2 -> cage 2
1673          *      port 3 -> cage 2
1674          */
1675         {
1676                 EFX_FAMILY_MEDFORD2,
1677                 (1U << TLV_PORT_MODE_NA_4x1) |                  /* mode 8 */
1678                 (1U << TLV_PORT_MODE_NA_1x2) |                  /* mode 11 */
1679                 (1U << TLV_PORT_MODE_NA_2x2),                   /* mode 14 */
1680                 { EFX_EXT_PORT_NA, 0, EFX_EXT_PORT_NA, EFX_EXT_PORT_NA }
1681         },
1682 };
1683
1684 static  __checkReturn   efx_rc_t
1685 ef10_external_port_mapping(
1686         __in            efx_nic_t *enp,
1687         __in            uint32_t port,
1688         __out           uint8_t *external_portp)
1689 {
1690         efx_rc_t rc;
1691         int i;
1692         uint32_t port_modes;
1693         uint32_t matches;
1694         uint32_t current;
1695         struct ef10_external_port_map_s *mapp = NULL;
1696         int ext_index = port; /* Default 1-1 mapping */
1697
1698         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes, &current,
1699                     NULL)) != 0) {
1700                 /*
1701                  * No current port mode information (i.e. Huntington)
1702                  * - infer mapping from available modes
1703                  */
1704                 if ((rc = efx_mcdi_get_port_modes(enp,
1705                             &port_modes, NULL, NULL)) != 0) {
1706                         /*
1707                          * No port mode information available
1708                          * - use default mapping
1709                          */
1710                         goto out;
1711                 }
1712         } else {
1713                 /* Only need to scan the current mode */
1714                 port_modes = 1 << current;
1715         }
1716
1717         /*
1718          * Infer the internal port -> external number mapping from
1719          * the possible port modes for this NIC.
1720          */
1721         for (i = 0; i < EFX_ARRAY_SIZE(__ef10_external_port_mappings); ++i) {
1722                 struct ef10_external_port_map_s *eepmp =
1723                     &__ef10_external_port_mappings[i];
1724                 if (eepmp->family != enp->en_family)
1725                         continue;
1726                 matches = (eepmp->modes_mask & port_modes);
1727                 if (matches != 0) {
1728                         /*
1729                          * Some modes match. For some Huntington boards
1730                          * there will be multiple matches. The mapping on the
1731                          * last match is used.
1732                          */
1733                         mapp = eepmp;
1734                         port_modes &= ~matches;
1735                 }
1736         }
1737
1738         if (port_modes != 0) {
1739                 /* Some advertised modes are not supported */
1740                 rc = ENOTSUP;
1741                 goto fail1;
1742         }
1743
1744 out:
1745         if (mapp != NULL) {
1746                 /*
1747                  * External ports are assigned a sequence of consecutive
1748                  * port numbers, so find the one with the closest base_port.
1749                  */
1750                 uint32_t delta = EFX_EXT_PORT_NA;
1751
1752                 for (i = 0; i < EFX_EXT_PORT_MAX; i++) {
1753                         uint32_t base = mapp->base_port[i];
1754                         if ((base != EFX_EXT_PORT_NA) && (base <= port)) {
1755                                 if ((port - base) < delta) {
1756                                         delta = (port - base);
1757                                         ext_index = i;
1758                                 }
1759                         }
1760                 }
1761         }
1762         *external_portp = (uint8_t)(ext_index + 1);
1763
1764         return (0);
1765
1766 fail1:
1767         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1768
1769         return (rc);
1770 }
1771
1772 static  __checkReturn   efx_rc_t
1773 ef10_set_workaround_bug26807(
1774         __in            efx_nic_t *enp)
1775 {
1776         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1777         uint32_t flags;
1778         efx_rc_t rc;
1779
1780         /*
1781          * If the bug26807 workaround is enabled, then firmware has enabled
1782          * support for chained multicast filters. Firmware will reset (FLR)
1783          * functions which have filters in the hardware filter table when the
1784          * workaround is enabled/disabled.
1785          *
1786          * We must recheck if the workaround is enabled after inserting the
1787          * first hardware filter, in case it has been changed since this check.
1788          */
1789         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG26807,
1790             B_TRUE, &flags);
1791         if (rc == 0) {
1792                 encp->enc_bug26807_workaround = B_TRUE;
1793                 if (flags & (1 << MC_CMD_WORKAROUND_EXT_OUT_FLR_DONE_LBN)) {
1794                         /*
1795                          * Other functions had installed filters before the
1796                          * workaround was enabled, and they have been reset
1797                          * by firmware.
1798                          */
1799                         EFSYS_PROBE(bug26807_workaround_flr_done);
1800                         /* FIXME: bump MC warm boot count ? */
1801                 }
1802         } else if (rc == EACCES) {
1803                 /*
1804                  * Unprivileged functions cannot enable the workaround in older
1805                  * firmware.
1806                  */
1807                 encp->enc_bug26807_workaround = B_FALSE;
1808         } else if ((rc == ENOTSUP) || (rc == ENOENT)) {
1809                 encp->enc_bug26807_workaround = B_FALSE;
1810         } else {
1811                 goto fail1;
1812         }
1813
1814         return (0);
1815
1816 fail1:
1817         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1818
1819         return (rc);
1820 }
1821
1822 static  __checkReturn   efx_rc_t
1823 ef10_nic_board_cfg(
1824         __in            efx_nic_t *enp)
1825 {
1826         const efx_nic_ops_t *enop = enp->en_enop;
1827         efx_mcdi_iface_t *emip = &(enp->en_mcdi.em_emip);
1828         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1829         ef10_link_state_t els;
1830         efx_port_t *epp = &(enp->en_port);
1831         uint32_t board_type = 0;
1832         uint32_t base, nvec;
1833         uint32_t port;
1834         uint32_t mask;
1835         uint32_t pf;
1836         uint32_t vf;
1837         uint8_t mac_addr[6] = { 0 };
1838         efx_rc_t rc;
1839
1840         /* Get the (zero-based) MCDI port number */
1841         if ((rc = efx_mcdi_get_port_assignment(enp, &port)) != 0)
1842                 goto fail1;
1843
1844         /* EFX MCDI interface uses one-based port numbers */
1845         emip->emi_port = port + 1;
1846
1847         encp->enc_assigned_port = port;
1848
1849         if ((rc = ef10_external_port_mapping(enp, port,
1850                     &encp->enc_external_port)) != 0)
1851                 goto fail2;
1852
1853         /*
1854          * Get PCIe function number from firmware (used for
1855          * per-function privilege and dynamic config info).
1856          *  - PCIe PF: pf = PF number, vf = 0xffff.
1857          *  - PCIe VF: pf = parent PF, vf = VF number.
1858          */
1859         if ((rc = efx_mcdi_get_function_info(enp, &pf, &vf)) != 0)
1860                 goto fail3;
1861
1862         encp->enc_pf = pf;
1863         encp->enc_vf = vf;
1864
1865         /* MAC address for this function */
1866         if (EFX_PCI_FUNCTION_IS_PF(encp)) {
1867                 rc = efx_mcdi_get_mac_address_pf(enp, mac_addr);
1868 #if EFSYS_OPT_ALLOW_UNCONFIGURED_NIC
1869                 /*
1870                  * Disable static config checking, ONLY for manufacturing test
1871                  * and setup at the factory, to allow the static config to be
1872                  * installed.
1873                  */
1874 #else /* EFSYS_OPT_ALLOW_UNCONFIGURED_NIC */
1875                 if ((rc == 0) && (mac_addr[0] & 0x02)) {
1876                         /*
1877                          * If the static config does not include a global MAC
1878                          * address pool then the board may return a locally
1879                          * administered MAC address (this should only happen on
1880                          * incorrectly programmed boards).
1881                          */
1882                         rc = EINVAL;
1883                 }
1884 #endif /* EFSYS_OPT_ALLOW_UNCONFIGURED_NIC */
1885         } else {
1886                 rc = efx_mcdi_get_mac_address_vf(enp, mac_addr);
1887         }
1888         if (rc != 0)
1889                 goto fail4;
1890
1891         EFX_MAC_ADDR_COPY(encp->enc_mac_addr, mac_addr);
1892
1893         /* Board configuration (legacy) */
1894         rc = efx_mcdi_get_board_cfg(enp, &board_type, NULL, NULL);
1895         if (rc != 0) {
1896                 /* Unprivileged functions may not be able to read board cfg */
1897                 if (rc == EACCES)
1898                         board_type = 0;
1899                 else
1900                         goto fail5;
1901         }
1902
1903         encp->enc_board_type = board_type;
1904         encp->enc_clk_mult = 1; /* not used for EF10 */
1905
1906         /* Fill out fields in enp->en_port and enp->en_nic_cfg from MCDI */
1907         if ((rc = efx_mcdi_get_phy_cfg(enp)) != 0)
1908                 goto fail6;
1909
1910         /*
1911          * Firmware with support for *_FEC capability bits does not
1912          * report that the corresponding *_FEC_REQUESTED bits are supported.
1913          * Add them here so that drivers understand that they are supported.
1914          */
1915         if (epp->ep_phy_cap_mask & (1u << EFX_PHY_CAP_BASER_FEC))
1916                 epp->ep_phy_cap_mask |=
1917                     (1u << EFX_PHY_CAP_BASER_FEC_REQUESTED);
1918         if (epp->ep_phy_cap_mask & (1u << EFX_PHY_CAP_RS_FEC))
1919                 epp->ep_phy_cap_mask |=
1920                     (1u << EFX_PHY_CAP_RS_FEC_REQUESTED);
1921         if (epp->ep_phy_cap_mask & (1u << EFX_PHY_CAP_25G_BASER_FEC))
1922                 epp->ep_phy_cap_mask |=
1923                     (1u << EFX_PHY_CAP_25G_BASER_FEC_REQUESTED);
1924
1925         /* Obtain the default PHY advertised capabilities */
1926         if ((rc = ef10_phy_get_link(enp, &els)) != 0)
1927                 goto fail7;
1928         epp->ep_default_adv_cap_mask = els.epls.epls_adv_cap_mask;
1929         epp->ep_adv_cap_mask = els.epls.epls_adv_cap_mask;
1930
1931         /* Check capabilities of running datapath firmware */
1932         if ((rc = ef10_get_datapath_caps(enp)) != 0)
1933                 goto fail8;
1934
1935         /* Alignment for WPTR updates */
1936         encp->enc_rx_push_align = EF10_RX_WPTR_ALIGN;
1937
1938         encp->enc_tx_dma_desc_size_max = EFX_MASK32(ESF_DZ_RX_KER_BYTE_CNT);
1939         /* No boundary crossing limits */
1940         encp->enc_tx_dma_desc_boundary = 0;
1941
1942         /*
1943          * Maximum number of bytes into the frame the TCP header can start for
1944          * firmware assisted TSO to work.
1945          */
1946         encp->enc_tx_tso_tcp_header_offset_limit = EF10_TCP_HEADER_OFFSET_LIMIT;
1947
1948         /*
1949          * Set resource limits for MC_CMD_ALLOC_VIS. Note that we cannot use
1950          * MC_CMD_GET_RESOURCE_LIMITS here as that reports the available
1951          * resources (allocated to this PCIe function), which is zero until
1952          * after we have allocated VIs.
1953          */
1954         encp->enc_evq_limit = 1024;
1955         encp->enc_rxq_limit = EFX_RXQ_LIMIT_TARGET;
1956         encp->enc_txq_limit = EFX_TXQ_LIMIT_TARGET;
1957
1958         encp->enc_buftbl_limit = UINT32_MAX;
1959
1960         /* Get interrupt vector limits */
1961         if ((rc = efx_mcdi_get_vector_cfg(enp, &base, &nvec, NULL)) != 0) {
1962                 if (EFX_PCI_FUNCTION_IS_PF(encp))
1963                         goto fail9;
1964
1965                 /* Ignore error (cannot query vector limits from a VF). */
1966                 base = 0;
1967                 nvec = 1024;
1968         }
1969         encp->enc_intr_vec_base = base;
1970         encp->enc_intr_limit = nvec;
1971
1972         /*
1973          * Get the current privilege mask. Note that this may be modified
1974          * dynamically, so this value is informational only. DO NOT use
1975          * the privilege mask to check for sufficient privileges, as that
1976          * can result in time-of-check/time-of-use bugs.
1977          */
1978         if ((rc = ef10_get_privilege_mask(enp, &mask)) != 0)
1979                 goto fail10;
1980         encp->enc_privilege_mask = mask;
1981
1982         if ((rc = ef10_set_workaround_bug26807(enp)) != 0)
1983                 goto fail11;
1984
1985         /* Get remaining controller-specific board config */
1986         if ((rc = enop->eno_board_cfg(enp)) != 0)
1987                 if (rc != EACCES)
1988                         goto fail12;
1989
1990         return (0);
1991
1992 fail12:
1993         EFSYS_PROBE(fail12);
1994 fail11:
1995         EFSYS_PROBE(fail11);
1996 fail10:
1997         EFSYS_PROBE(fail10);
1998 fail9:
1999         EFSYS_PROBE(fail9);
2000 fail8:
2001         EFSYS_PROBE(fail8);
2002 fail7:
2003         EFSYS_PROBE(fail7);
2004 fail6:
2005         EFSYS_PROBE(fail6);
2006 fail5:
2007         EFSYS_PROBE(fail5);
2008 fail4:
2009         EFSYS_PROBE(fail4);
2010 fail3:
2011         EFSYS_PROBE(fail3);
2012 fail2:
2013         EFSYS_PROBE(fail2);
2014 fail1:
2015         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2016
2017         return (rc);
2018 }
2019
2020         __checkReturn   efx_rc_t
2021 ef10_nic_probe(
2022         __in            efx_nic_t *enp)
2023 {
2024         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
2025         efx_drv_cfg_t *edcp = &(enp->en_drv_cfg);
2026         efx_rc_t rc;
2027
2028         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
2029
2030         /* Read and clear any assertion state */
2031         if ((rc = efx_mcdi_read_assertion(enp)) != 0)
2032                 goto fail1;
2033
2034         /* Exit the assertion handler */
2035         if ((rc = efx_mcdi_exit_assertion_handler(enp)) != 0)
2036                 if (rc != EACCES)
2037                         goto fail2;
2038
2039         if ((rc = efx_mcdi_drv_attach(enp, B_TRUE)) != 0)
2040                 goto fail3;
2041
2042         if ((rc = ef10_nic_board_cfg(enp)) != 0)
2043                 goto fail4;
2044
2045         /*
2046          * Set default driver config limits (based on board config).
2047          *
2048          * FIXME: For now allocate a fixed number of VIs which is likely to be
2049          * sufficient and small enough to allow multiple functions on the same
2050          * port.
2051          */
2052         edcp->edc_min_vi_count = edcp->edc_max_vi_count =
2053             MIN(128, MAX(encp->enc_rxq_limit, encp->enc_txq_limit));
2054
2055         /* The client driver must configure and enable PIO buffer support */
2056         edcp->edc_max_piobuf_count = 0;
2057         edcp->edc_pio_alloc_size = 0;
2058
2059 #if EFSYS_OPT_MAC_STATS
2060         /* Wipe the MAC statistics */
2061         if ((rc = efx_mcdi_mac_stats_clear(enp)) != 0)
2062                 goto fail5;
2063 #endif
2064
2065 #if EFSYS_OPT_LOOPBACK
2066         if ((rc = efx_mcdi_get_loopback_modes(enp)) != 0)
2067                 goto fail6;
2068 #endif
2069
2070 #if EFSYS_OPT_MON_STATS
2071         if ((rc = mcdi_mon_cfg_build(enp)) != 0) {
2072                 /* Unprivileged functions do not have access to sensors */
2073                 if (rc != EACCES)
2074                         goto fail7;
2075         }
2076 #endif
2077
2078         encp->enc_features = enp->en_features;
2079
2080         return (0);
2081
2082 #if EFSYS_OPT_MON_STATS
2083 fail7:
2084         EFSYS_PROBE(fail7);
2085 #endif
2086 #if EFSYS_OPT_LOOPBACK
2087 fail6:
2088         EFSYS_PROBE(fail6);
2089 #endif
2090 #if EFSYS_OPT_MAC_STATS
2091 fail5:
2092         EFSYS_PROBE(fail5);
2093 #endif
2094 fail4:
2095         EFSYS_PROBE(fail4);
2096 fail3:
2097         EFSYS_PROBE(fail3);
2098 fail2:
2099         EFSYS_PROBE(fail2);
2100 fail1:
2101         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2102
2103         return (rc);
2104 }
2105
2106         __checkReturn   efx_rc_t
2107 ef10_nic_set_drv_limits(
2108         __inout         efx_nic_t *enp,
2109         __in            efx_drv_limits_t *edlp)
2110 {
2111         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
2112         efx_drv_cfg_t *edcp = &(enp->en_drv_cfg);
2113         uint32_t min_evq_count, max_evq_count;
2114         uint32_t min_rxq_count, max_rxq_count;
2115         uint32_t min_txq_count, max_txq_count;
2116         efx_rc_t rc;
2117
2118         if (edlp == NULL) {
2119                 rc = EINVAL;
2120                 goto fail1;
2121         }
2122
2123         /* Get minimum required and maximum usable VI limits */
2124         min_evq_count = MIN(edlp->edl_min_evq_count, encp->enc_evq_limit);
2125         min_rxq_count = MIN(edlp->edl_min_rxq_count, encp->enc_rxq_limit);
2126         min_txq_count = MIN(edlp->edl_min_txq_count, encp->enc_txq_limit);
2127
2128         edcp->edc_min_vi_count =
2129             MAX(min_evq_count, MAX(min_rxq_count, min_txq_count));
2130
2131         max_evq_count = MIN(edlp->edl_max_evq_count, encp->enc_evq_limit);
2132         max_rxq_count = MIN(edlp->edl_max_rxq_count, encp->enc_rxq_limit);
2133         max_txq_count = MIN(edlp->edl_max_txq_count, encp->enc_txq_limit);
2134
2135         edcp->edc_max_vi_count =
2136             MAX(max_evq_count, MAX(max_rxq_count, max_txq_count));
2137
2138         /*
2139          * Check limits for sub-allocated piobuf blocks.
2140          * PIO is optional, so don't fail if the limits are incorrect.
2141          */
2142         if ((encp->enc_piobuf_size == 0) ||
2143             (encp->enc_piobuf_limit == 0) ||
2144             (edlp->edl_min_pio_alloc_size == 0) ||
2145             (edlp->edl_min_pio_alloc_size > encp->enc_piobuf_size)) {
2146                 /* Disable PIO */
2147                 edcp->edc_max_piobuf_count = 0;
2148                 edcp->edc_pio_alloc_size = 0;
2149         } else {
2150                 uint32_t blk_size, blk_count, blks_per_piobuf;
2151
2152                 blk_size =
2153                     MAX(edlp->edl_min_pio_alloc_size,
2154                             encp->enc_piobuf_min_alloc_size);
2155
2156                 blks_per_piobuf = encp->enc_piobuf_size / blk_size;
2157                 EFSYS_ASSERT3U(blks_per_piobuf, <=, 32);
2158
2159                 blk_count = (encp->enc_piobuf_limit * blks_per_piobuf);
2160
2161                 /* A zero max pio alloc count means unlimited */
2162                 if ((edlp->edl_max_pio_alloc_count > 0) &&
2163                     (edlp->edl_max_pio_alloc_count < blk_count)) {
2164                         blk_count = edlp->edl_max_pio_alloc_count;
2165                 }
2166
2167                 edcp->edc_pio_alloc_size = blk_size;
2168                 edcp->edc_max_piobuf_count =
2169                     (blk_count + (blks_per_piobuf - 1)) / blks_per_piobuf;
2170         }
2171
2172         return (0);
2173
2174 fail1:
2175         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2176
2177         return (rc);
2178 }
2179
2180
2181         __checkReturn   efx_rc_t
2182 ef10_nic_reset(
2183         __in            efx_nic_t *enp)
2184 {
2185         efx_mcdi_req_t req;
2186         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_ENTITY_RESET_IN_LEN,
2187                 MC_CMD_ENTITY_RESET_OUT_LEN);
2188         efx_rc_t rc;
2189
2190         /* ef10_nic_reset() is called to recover from BADASSERT failures. */
2191         if ((rc = efx_mcdi_read_assertion(enp)) != 0)
2192                 goto fail1;
2193         if ((rc = efx_mcdi_exit_assertion_handler(enp)) != 0)
2194                 goto fail2;
2195
2196         req.emr_cmd = MC_CMD_ENTITY_RESET;
2197         req.emr_in_buf = payload;
2198         req.emr_in_length = MC_CMD_ENTITY_RESET_IN_LEN;
2199         req.emr_out_buf = payload;
2200         req.emr_out_length = MC_CMD_ENTITY_RESET_OUT_LEN;
2201
2202         MCDI_IN_POPULATE_DWORD_1(req, ENTITY_RESET_IN_FLAG,
2203             ENTITY_RESET_IN_FUNCTION_RESOURCE_RESET, 1);
2204
2205         efx_mcdi_execute(enp, &req);
2206
2207         if (req.emr_rc != 0) {
2208                 rc = req.emr_rc;
2209                 goto fail3;
2210         }
2211
2212         /* Clear RX/TX DMA queue errors */
2213         enp->en_reset_flags &= ~(EFX_RESET_RXQ_ERR | EFX_RESET_TXQ_ERR);
2214
2215         return (0);
2216
2217 fail3:
2218         EFSYS_PROBE(fail3);
2219 fail2:
2220         EFSYS_PROBE(fail2);
2221 fail1:
2222         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2223
2224         return (rc);
2225 }
2226
2227 static  __checkReturn   efx_rc_t
2228 ef10_upstream_port_vadaptor_alloc(
2229         __in            efx_nic_t *enp)
2230 {
2231         uint32_t retry;
2232         uint32_t delay_us;
2233         efx_rc_t rc;
2234
2235         /*
2236          * On a VF, this may fail with MC_CMD_ERR_NO_EVB_PORT (ENOENT) if the PF
2237          * driver has yet to bring up the EVB port. See bug 56147. In this case,
2238          * retry the request several times after waiting a while. The wait time
2239          * between retries starts small (10ms) and exponentially increases.
2240          * Total wait time is a little over two seconds. Retry logic in the
2241          * client driver may mean this whole loop is repeated if it continues to
2242          * fail.
2243          */
2244         retry = 0;
2245         delay_us = 10000;
2246         while ((rc = efx_mcdi_vadaptor_alloc(enp, EVB_PORT_ID_ASSIGNED)) != 0) {
2247                 if (EFX_PCI_FUNCTION_IS_PF(&enp->en_nic_cfg) ||
2248                     (rc != ENOENT)) {
2249                         /*
2250                          * Do not retry alloc for PF, or for other errors on
2251                          * a VF.
2252                          */
2253                         goto fail1;
2254                 }
2255
2256                 /* VF startup before PF is ready. Retry allocation. */
2257                 if (retry > 5) {
2258                         /* Too many attempts */
2259                         rc = EINVAL;
2260                         goto fail2;
2261                 }
2262                 EFSYS_PROBE1(mcdi_no_evb_port_retry, int, retry);
2263                 EFSYS_SLEEP(delay_us);
2264                 retry++;
2265                 if (delay_us < 500000)
2266                         delay_us <<= 2;
2267         }
2268
2269         return (0);
2270
2271 fail2:
2272         EFSYS_PROBE(fail2);
2273 fail1:
2274         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2275
2276         return (rc);
2277 }
2278
2279         __checkReturn   efx_rc_t
2280 ef10_nic_init(
2281         __in            efx_nic_t *enp)
2282 {
2283         efx_drv_cfg_t *edcp = &(enp->en_drv_cfg);
2284         uint32_t min_vi_count, max_vi_count;
2285         uint32_t vi_count, vi_base, vi_shift;
2286         uint32_t i;
2287         uint32_t vi_window_size;
2288         efx_rc_t rc;
2289         boolean_t alloc_vadaptor = B_TRUE;
2290
2291         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
2292
2293         /* Enable reporting of some events (e.g. link change) */
2294         if ((rc = efx_mcdi_log_ctrl(enp)) != 0)
2295                 goto fail1;
2296
2297         /* Allocate (optional) on-chip PIO buffers */
2298         ef10_nic_alloc_piobufs(enp, edcp->edc_max_piobuf_count);
2299
2300         /*
2301          * For best performance, PIO writes should use a write-combined
2302          * (WC) memory mapping. Using a separate WC mapping for the PIO
2303          * aperture of each VI would be a burden to drivers (and not
2304          * possible if the host page size is >4Kbyte).
2305          *
2306          * To avoid this we use a single uncached (UC) mapping for VI
2307          * register access, and a single WC mapping for extra VIs used
2308          * for PIO writes.
2309          *
2310          * Each piobuf must be linked to a VI in the WC mapping, and to
2311          * each VI that is using a sub-allocated block from the piobuf.
2312          */
2313         min_vi_count = edcp->edc_min_vi_count;
2314         max_vi_count =
2315             edcp->edc_max_vi_count + enp->en_arch.ef10.ena_piobuf_count;
2316
2317         /* Ensure that the previously attached driver's VIs are freed */
2318         if ((rc = efx_mcdi_free_vis(enp)) != 0)
2319                 goto fail2;
2320
2321         /*
2322          * Reserve VI resources (EVQ+RXQ+TXQ) for this PCIe function. If this
2323          * fails then retrying the request for fewer VI resources may succeed.
2324          */
2325         vi_count = 0;
2326         if ((rc = efx_mcdi_alloc_vis(enp, min_vi_count, max_vi_count,
2327                     &vi_base, &vi_count, &vi_shift)) != 0)
2328                 goto fail3;
2329
2330         EFSYS_PROBE2(vi_alloc, uint32_t, vi_base, uint32_t, vi_count);
2331
2332         if (vi_count < min_vi_count) {
2333                 rc = ENOMEM;
2334                 goto fail4;
2335         }
2336
2337         enp->en_arch.ef10.ena_vi_base = vi_base;
2338         enp->en_arch.ef10.ena_vi_count = vi_count;
2339         enp->en_arch.ef10.ena_vi_shift = vi_shift;
2340
2341         if (vi_count < min_vi_count + enp->en_arch.ef10.ena_piobuf_count) {
2342                 /* Not enough extra VIs to map piobufs */
2343                 ef10_nic_free_piobufs(enp);
2344         }
2345
2346         enp->en_arch.ef10.ena_pio_write_vi_base =
2347             vi_count - enp->en_arch.ef10.ena_piobuf_count;
2348
2349         EFSYS_ASSERT3U(enp->en_nic_cfg.enc_vi_window_shift, !=,
2350             EFX_VI_WINDOW_SHIFT_INVALID);
2351         EFSYS_ASSERT3U(enp->en_nic_cfg.enc_vi_window_shift, <=,
2352             EFX_VI_WINDOW_SHIFT_64K);
2353         vi_window_size = 1U << enp->en_nic_cfg.enc_vi_window_shift;
2354
2355         /* Save UC memory mapping details */
2356         enp->en_arch.ef10.ena_uc_mem_map_offset = 0;
2357         if (enp->en_arch.ef10.ena_piobuf_count > 0) {
2358                 enp->en_arch.ef10.ena_uc_mem_map_size =
2359                     (vi_window_size *
2360                     enp->en_arch.ef10.ena_pio_write_vi_base);
2361         } else {
2362                 enp->en_arch.ef10.ena_uc_mem_map_size =
2363                     (vi_window_size *
2364                     enp->en_arch.ef10.ena_vi_count);
2365         }
2366
2367         /* Save WC memory mapping details */
2368         enp->en_arch.ef10.ena_wc_mem_map_offset =
2369             enp->en_arch.ef10.ena_uc_mem_map_offset +
2370             enp->en_arch.ef10.ena_uc_mem_map_size;
2371
2372         enp->en_arch.ef10.ena_wc_mem_map_size =
2373             (vi_window_size *
2374             enp->en_arch.ef10.ena_piobuf_count);
2375
2376         /* Link piobufs to extra VIs in WC mapping */
2377         if (enp->en_arch.ef10.ena_piobuf_count > 0) {
2378                 for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
2379                         rc = efx_mcdi_link_piobuf(enp,
2380                             enp->en_arch.ef10.ena_pio_write_vi_base + i,
2381                             enp->en_arch.ef10.ena_piobuf_handle[i]);
2382                         if (rc != 0)
2383                                 break;
2384                 }
2385         }
2386
2387         /*
2388          * For SR-IOV use case, vAdaptor is allocated for PF and associated VFs
2389          * during NIC initialization when vSwitch is created and vports are
2390          * allocated. Hence, skip vAdaptor allocation for EVB and update vport
2391          * id in NIC structure with the one allocated for PF.
2392          */
2393
2394         enp->en_vport_id = EVB_PORT_ID_ASSIGNED;
2395 #if EFSYS_OPT_EVB
2396         if ((enp->en_vswitchp != NULL) && (enp->en_vswitchp->ev_evcp != NULL)) {
2397                 /* For EVB use vport allocated on vswitch */
2398                 enp->en_vport_id = enp->en_vswitchp->ev_evcp->evc_vport_id;
2399                 alloc_vadaptor = B_FALSE;
2400         }
2401 #endif
2402         if (alloc_vadaptor != B_FALSE) {
2403                 /* Allocate a vAdaptor attached to our upstream vPort/pPort */
2404                 if ((rc = ef10_upstream_port_vadaptor_alloc(enp)) != 0)
2405                         goto fail5;
2406         }
2407         enp->en_nic_cfg.enc_mcdi_max_payload_length = MCDI_CTL_SDU_LEN_MAX_V2;
2408
2409         return (0);
2410
2411 fail5:
2412         EFSYS_PROBE(fail5);
2413 fail4:
2414         EFSYS_PROBE(fail4);
2415 fail3:
2416         EFSYS_PROBE(fail3);
2417 fail2:
2418         EFSYS_PROBE(fail2);
2419
2420         ef10_nic_free_piobufs(enp);
2421
2422 fail1:
2423         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2424
2425         return (rc);
2426 }
2427
2428         __checkReturn   efx_rc_t
2429 ef10_nic_get_vi_pool(
2430         __in            efx_nic_t *enp,
2431         __out           uint32_t *vi_countp)
2432 {
2433         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
2434
2435         /*
2436          * Report VIs that the client driver can use.
2437          * Do not include VIs used for PIO buffer writes.
2438          */
2439         *vi_countp = enp->en_arch.ef10.ena_pio_write_vi_base;
2440
2441         return (0);
2442 }
2443
2444         __checkReturn   efx_rc_t
2445 ef10_nic_get_bar_region(
2446         __in            efx_nic_t *enp,
2447         __in            efx_nic_region_t region,
2448         __out           uint32_t *offsetp,
2449         __out           size_t *sizep)
2450 {
2451         efx_rc_t rc;
2452
2453         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
2454
2455         /*
2456          * TODO: Specify host memory mapping alignment and granularity
2457          * in efx_drv_limits_t so that they can be taken into account
2458          * when allocating extra VIs for PIO writes.
2459          */
2460         switch (region) {
2461         case EFX_REGION_VI:
2462                 /* UC mapped memory BAR region for VI registers */
2463                 *offsetp = enp->en_arch.ef10.ena_uc_mem_map_offset;
2464                 *sizep = enp->en_arch.ef10.ena_uc_mem_map_size;
2465                 break;
2466
2467         case EFX_REGION_PIO_WRITE_VI:
2468                 /* WC mapped memory BAR region for piobuf writes */
2469                 *offsetp = enp->en_arch.ef10.ena_wc_mem_map_offset;
2470                 *sizep = enp->en_arch.ef10.ena_wc_mem_map_size;
2471                 break;
2472
2473         default:
2474                 rc = EINVAL;
2475                 goto fail1;
2476         }
2477
2478         return (0);
2479
2480 fail1:
2481         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2482
2483         return (rc);
2484 }
2485
2486         __checkReturn   boolean_t
2487 ef10_nic_hw_unavailable(
2488         __in            efx_nic_t *enp)
2489 {
2490         efx_dword_t dword;
2491
2492         if (enp->en_reset_flags & EFX_RESET_HW_UNAVAIL)
2493                 return (B_TRUE);
2494
2495         EFX_BAR_READD(enp, ER_DZ_BIU_MC_SFT_STATUS_REG, &dword, B_FALSE);
2496         if (EFX_DWORD_FIELD(dword, EFX_DWORD_0) == 0xffffffff)
2497                 goto unavail;
2498
2499         return (B_FALSE);
2500
2501 unavail:
2502         ef10_nic_set_hw_unavailable(enp);
2503
2504         return (B_TRUE);
2505 }
2506
2507                         void
2508 ef10_nic_set_hw_unavailable(
2509         __in            efx_nic_t *enp)
2510 {
2511         EFSYS_PROBE(hw_unavail);
2512         enp->en_reset_flags |= EFX_RESET_HW_UNAVAIL;
2513 }
2514
2515
2516                         void
2517 ef10_nic_fini(
2518         __in            efx_nic_t *enp)
2519 {
2520         uint32_t i;
2521         efx_rc_t rc;
2522         boolean_t do_vadaptor_free = B_TRUE;
2523
2524 #if EFSYS_OPT_EVB
2525         if (enp->en_vswitchp != NULL) {
2526                 /*
2527                  * For SR-IOV the vAdaptor is freed with the vswitch,
2528                  * so do not free it here.
2529                  */
2530                 do_vadaptor_free = B_FALSE;
2531         }
2532 #endif
2533         if (do_vadaptor_free != B_FALSE) {
2534                 (void) efx_mcdi_vadaptor_free(enp, enp->en_vport_id);
2535                 enp->en_vport_id = EVB_PORT_ID_NULL;
2536         }
2537
2538         /* Unlink piobufs from extra VIs in WC mapping */
2539         if (enp->en_arch.ef10.ena_piobuf_count > 0) {
2540                 for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
2541                         rc = efx_mcdi_unlink_piobuf(enp,
2542                             enp->en_arch.ef10.ena_pio_write_vi_base + i);
2543                         if (rc != 0)
2544                                 break;
2545                 }
2546         }
2547
2548         ef10_nic_free_piobufs(enp);
2549
2550         (void) efx_mcdi_free_vis(enp);
2551         enp->en_arch.ef10.ena_vi_count = 0;
2552 }
2553
2554                         void
2555 ef10_nic_unprobe(
2556         __in            efx_nic_t *enp)
2557 {
2558 #if EFSYS_OPT_MON_STATS
2559         mcdi_mon_cfg_free(enp);
2560 #endif /* EFSYS_OPT_MON_STATS */
2561         (void) efx_mcdi_drv_attach(enp, B_FALSE);
2562 }
2563
2564 #if EFSYS_OPT_DIAG
2565
2566         __checkReturn   efx_rc_t
2567 ef10_nic_register_test(
2568         __in            efx_nic_t *enp)
2569 {
2570         efx_rc_t rc;
2571
2572         /* FIXME */
2573         _NOTE(ARGUNUSED(enp))
2574         _NOTE(CONSTANTCONDITION)
2575         if (B_FALSE) {
2576                 rc = ENOTSUP;
2577                 goto fail1;
2578         }
2579         /* FIXME */
2580
2581         return (0);
2582
2583 fail1:
2584         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2585
2586         return (rc);
2587 }
2588
2589 #endif  /* EFSYS_OPT_DIAG */
2590
2591 #if EFSYS_OPT_FW_SUBVARIANT_AWARE
2592
2593         __checkReturn   efx_rc_t
2594 efx_mcdi_get_nic_global(
2595         __in            efx_nic_t *enp,
2596         __in            uint32_t key,
2597         __out           uint32_t *valuep)
2598 {
2599         efx_mcdi_req_t req;
2600         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_GET_NIC_GLOBAL_IN_LEN,
2601                 MC_CMD_GET_NIC_GLOBAL_OUT_LEN);
2602         efx_rc_t rc;
2603
2604         req.emr_cmd = MC_CMD_GET_NIC_GLOBAL;
2605         req.emr_in_buf = payload;
2606         req.emr_in_length = MC_CMD_GET_NIC_GLOBAL_IN_LEN;
2607         req.emr_out_buf = payload;
2608         req.emr_out_length = MC_CMD_GET_NIC_GLOBAL_OUT_LEN;
2609
2610         MCDI_IN_SET_DWORD(req, GET_NIC_GLOBAL_IN_KEY, key);
2611
2612         efx_mcdi_execute(enp, &req);
2613
2614         if (req.emr_rc != 0) {
2615                 rc = req.emr_rc;
2616                 goto fail1;
2617         }
2618
2619         if (req.emr_out_length_used != MC_CMD_GET_NIC_GLOBAL_OUT_LEN) {
2620                 rc = EMSGSIZE;
2621                 goto fail2;
2622         }
2623
2624         *valuep = MCDI_OUT_DWORD(req, GET_NIC_GLOBAL_OUT_VALUE);
2625
2626         return (0);
2627
2628 fail2:
2629         EFSYS_PROBE(fail2);
2630 fail1:
2631         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2632
2633         return (rc);
2634 }
2635
2636         __checkReturn   efx_rc_t
2637 efx_mcdi_set_nic_global(
2638         __in            efx_nic_t *enp,
2639         __in            uint32_t key,
2640         __in            uint32_t value)
2641 {
2642         efx_mcdi_req_t req;
2643         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_SET_NIC_GLOBAL_IN_LEN, 0);
2644         efx_rc_t rc;
2645
2646         req.emr_cmd = MC_CMD_SET_NIC_GLOBAL;
2647         req.emr_in_buf = payload;
2648         req.emr_in_length = MC_CMD_SET_NIC_GLOBAL_IN_LEN;
2649         req.emr_out_buf = NULL;
2650         req.emr_out_length = 0;
2651
2652         MCDI_IN_SET_DWORD(req, SET_NIC_GLOBAL_IN_KEY, key);
2653         MCDI_IN_SET_DWORD(req, SET_NIC_GLOBAL_IN_VALUE, value);
2654
2655         efx_mcdi_execute(enp, &req);
2656
2657         if (req.emr_rc != 0) {
2658                 rc = req.emr_rc;
2659                 goto fail1;
2660         }
2661
2662         return (0);
2663
2664 fail1:
2665         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2666
2667         return (rc);
2668 }
2669
2670 #endif  /* EFSYS_OPT_FW_SUBVARIANT_AWARE */
2671
2672 #endif  /* EFX_OPTS_EF10() */