drivers/net/sfc/base/ef10_nic.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2012-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9 #if EFSYS_OPT_MON_MCDI
  10 #include "mcdi_mon.h"
  11 #endif
  12
  13 #if EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD || EFSYS_OPT_MEDFORD2
  14
  15 #include "ef10_tlv_layout.h"
  16
  17         __checkReturn   efx_rc_t
  18 efx_mcdi_get_port_assignment(
  19         __in            efx_nic_t *enp,
  20         __out           uint32_t *portp)
  21 {
  22         efx_mcdi_req_t req;
  23         uint8_t payload[MAX(MC_CMD_GET_PORT_ASSIGNMENT_IN_LEN,
  24                             MC_CMD_GET_PORT_ASSIGNMENT_OUT_LEN)];
  25         efx_rc_t rc;
  26
  27         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
  28             enp->en_family == EFX_FAMILY_MEDFORD ||
  29             enp->en_family == EFX_FAMILY_MEDFORD2);
  30
  31         (void) memset(payload, 0, sizeof (payload));
  32         req.emr_cmd = MC_CMD_GET_PORT_ASSIGNMENT;
  33         req.emr_in_buf = payload;
  34         req.emr_in_length = MC_CMD_GET_PORT_ASSIGNMENT_IN_LEN;
  35         req.emr_out_buf = payload;
  36         req.emr_out_length = MC_CMD_GET_PORT_ASSIGNMENT_OUT_LEN;
  37
  38         efx_mcdi_execute(enp, &req);
  39
  40         if (req.emr_rc != 0) {
  41                 rc = req.emr_rc;
  42                 goto fail1;
  43         }
  44
  45         if (req.emr_out_length_used < MC_CMD_GET_PORT_ASSIGNMENT_OUT_LEN) {
  46                 rc = EMSGSIZE;
  47                 goto fail2;
  48         }
  49
  50         *portp = MCDI_OUT_DWORD(req, GET_PORT_ASSIGNMENT_OUT_PORT);
  51
  52         return (0);
  53
  54 fail2:
  55         EFSYS_PROBE(fail2);
  56 fail1:
  57         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  58
  59         return (rc);
  60 }
  61
  62         __checkReturn   efx_rc_t
  63 efx_mcdi_get_port_modes(
  64         __in            efx_nic_t *enp,
  65         __out           uint32_t *modesp,
  66         __out_opt       uint32_t *current_modep)
  67 {
  68         efx_mcdi_req_t req;
  69         uint8_t payload[MAX(MC_CMD_GET_PORT_MODES_IN_LEN,
  70                             MC_CMD_GET_PORT_MODES_OUT_LEN)];
  71         efx_rc_t rc;
  72
  73         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
  74             enp->en_family == EFX_FAMILY_MEDFORD ||
  75             enp->en_family == EFX_FAMILY_MEDFORD2);
  76
  77         (void) memset(payload, 0, sizeof (payload));
  78         req.emr_cmd = MC_CMD_GET_PORT_MODES;
  79         req.emr_in_buf = payload;
  80         req.emr_in_length = MC_CMD_GET_PORT_MODES_IN_LEN;
  81         req.emr_out_buf = payload;
  82         req.emr_out_length = MC_CMD_GET_PORT_MODES_OUT_LEN;
  83
  84         efx_mcdi_execute(enp, &req);
  85
  86         if (req.emr_rc != 0) {
  87                 rc = req.emr_rc;
  88                 goto fail1;
  89         }
  90
  91         /*
  92          * Require only Modes and DefaultMode fields, unless the current mode
  93          * was requested (CurrentMode field was added for Medford).
  94          */
  95         if (req.emr_out_length_used <
  96             MC_CMD_GET_PORT_MODES_OUT_CURRENT_MODE_OFST) {
  97                 rc = EMSGSIZE;
  98                 goto fail2;
  99         }
 100         if ((current_modep != NULL) && (req.emr_out_length_used <
 101             MC_CMD_GET_PORT_MODES_OUT_CURRENT_MODE_OFST + 4)) {
 102                 rc = EMSGSIZE;
 103                 goto fail3;
 104         }
 105
 106         *modesp = MCDI_OUT_DWORD(req, GET_PORT_MODES_OUT_MODES);
 107
 108         if (current_modep != NULL) {
 109                 *current_modep = MCDI_OUT_DWORD(req,
 110                                             GET_PORT_MODES_OUT_CURRENT_MODE);
 111         }
 112
 113         return (0);
 114
 115 fail3:
 116         EFSYS_PROBE(fail3);
 117 fail2:
 118         EFSYS_PROBE(fail2);
 119 fail1:
 120         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 121
 122         return (rc);
 123 }
 124
 125         __checkReturn   efx_rc_t
 126 ef10_nic_get_port_mode_bandwidth(
 127         __in            uint32_t port_mode,
 128         __out           uint32_t *bandwidth_mbpsp)
 129 {
 130         uint32_t bandwidth;
 131         efx_rc_t rc;
 132
 133         switch (port_mode) {
 134         case TLV_PORT_MODE_10G:
 135                 bandwidth = 10000;
 136                 break;
 137         case TLV_PORT_MODE_10G_10G:
 138                 bandwidth = 10000 * 2;
 139                 break;
 140         case TLV_PORT_MODE_10G_10G_10G_10G:
 141         case TLV_PORT_MODE_10G_10G_10G_10G_Q:
 142         case TLV_PORT_MODE_10G_10G_10G_10G_Q1_Q2:
 143         case TLV_PORT_MODE_10G_10G_10G_10G_Q2:
 144                 bandwidth = 10000 * 4;
 145                 break;
 146         case TLV_PORT_MODE_40G:
 147                 bandwidth = 40000;
 148                 break;
 149         case TLV_PORT_MODE_40G_40G:
 150                 bandwidth = 40000 * 2;
 151                 break;
 152         case TLV_PORT_MODE_40G_10G_10G:
 153         case TLV_PORT_MODE_10G_10G_40G:
 154                 bandwidth = 40000 + (10000 * 2);
 155                 break;
 156         default:
 157                 rc = EINVAL;
 158                 goto fail1;
 159         }
 160
 161         *bandwidth_mbpsp = bandwidth;
 162
 163         return (0);
 164
 165 fail1:
 166         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 167
 168         return (rc);
 169 }
 170
 171 static  __checkReturn           efx_rc_t
 172 efx_mcdi_vadaptor_alloc(
 173         __in                    efx_nic_t *enp,
 174         __in                    uint32_t port_id)
 175 {
 176         efx_mcdi_req_t req;
 177         uint8_t payload[MAX(MC_CMD_VADAPTOR_ALLOC_IN_LEN,
 178                             MC_CMD_VADAPTOR_ALLOC_OUT_LEN)];
 179         efx_rc_t rc;
 180
 181         EFSYS_ASSERT3U(enp->en_vport_id, ==, EVB_PORT_ID_NULL);
 182
 183         (void) memset(payload, 0, sizeof (payload));
 184         req.emr_cmd = MC_CMD_VADAPTOR_ALLOC;
 185         req.emr_in_buf = payload;
 186         req.emr_in_length = MC_CMD_VADAPTOR_ALLOC_IN_LEN;
 187         req.emr_out_buf = payload;
 188         req.emr_out_length = MC_CMD_VADAPTOR_ALLOC_OUT_LEN;
 189
 190         MCDI_IN_SET_DWORD(req, VADAPTOR_ALLOC_IN_UPSTREAM_PORT_ID, port_id);
 191         MCDI_IN_POPULATE_DWORD_1(req, VADAPTOR_ALLOC_IN_FLAGS,
 192             VADAPTOR_ALLOC_IN_FLAG_PERMIT_SET_MAC_WHEN_FILTERS_INSTALLED,
 193             enp->en_nic_cfg.enc_allow_set_mac_with_installed_filters ? 1 : 0);
 194
 195         efx_mcdi_execute(enp, &req);
 196
 197         if (req.emr_rc != 0) {
 198                 rc = req.emr_rc;
 199                 goto fail1;
 200         }
 201
 202         return (0);
 203
 204 fail1:
 205         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 206
 207         return (rc);
 208 }
 209
 210 static  __checkReturn           efx_rc_t
 211 efx_mcdi_vadaptor_free(
 212         __in                    efx_nic_t *enp,
 213         __in                    uint32_t port_id)
 214 {
 215         efx_mcdi_req_t req;
 216         uint8_t payload[MAX(MC_CMD_VADAPTOR_FREE_IN_LEN,
 217                             MC_CMD_VADAPTOR_FREE_OUT_LEN)];
 218         efx_rc_t rc;
 219
 220         (void) memset(payload, 0, sizeof (payload));
 221         req.emr_cmd = MC_CMD_VADAPTOR_FREE;
 222         req.emr_in_buf = payload;
 223         req.emr_in_length = MC_CMD_VADAPTOR_FREE_IN_LEN;
 224         req.emr_out_buf = payload;
 225         req.emr_out_length = MC_CMD_VADAPTOR_FREE_OUT_LEN;
 226
 227         MCDI_IN_SET_DWORD(req, VADAPTOR_FREE_IN_UPSTREAM_PORT_ID, port_id);
 228
 229         efx_mcdi_execute(enp, &req);
 230
 231         if (req.emr_rc != 0) {
 232                 rc = req.emr_rc;
 233                 goto fail1;
 234         }
 235
 236         return (0);
 237
 238 fail1:
 239         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 240
 241         return (rc);
 242 }
 243
 244         __checkReturn   efx_rc_t
 245 efx_mcdi_get_mac_address_pf(
 246         __in                    efx_nic_t *enp,
 247         __out_ecount_opt(6)     uint8_t mac_addrp[6])
 248 {
 249         efx_mcdi_req_t req;
 250         uint8_t payload[MAX(MC_CMD_GET_MAC_ADDRESSES_IN_LEN,
 251                             MC_CMD_GET_MAC_ADDRESSES_OUT_LEN)];
 252         efx_rc_t rc;
 253
 254         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 255             enp->en_family == EFX_FAMILY_MEDFORD ||
 256             enp->en_family == EFX_FAMILY_MEDFORD2);
 257
 258         (void) memset(payload, 0, sizeof (payload));
 259         req.emr_cmd = MC_CMD_GET_MAC_ADDRESSES;
 260         req.emr_in_buf = payload;
 261         req.emr_in_length = MC_CMD_GET_MAC_ADDRESSES_IN_LEN;
 262         req.emr_out_buf = payload;
 263         req.emr_out_length = MC_CMD_GET_MAC_ADDRESSES_OUT_LEN;
 264
 265         efx_mcdi_execute(enp, &req);
 266
 267         if (req.emr_rc != 0) {
 268                 rc = req.emr_rc;
 269                 goto fail1;
 270         }
 271
 272         if (req.emr_out_length_used < MC_CMD_GET_MAC_ADDRESSES_OUT_LEN) {
 273                 rc = EMSGSIZE;
 274                 goto fail2;
 275         }
 276
 277         if (MCDI_OUT_DWORD(req, GET_MAC_ADDRESSES_OUT_MAC_COUNT) < 1) {
 278                 rc = ENOENT;
 279                 goto fail3;
 280         }
 281
 282         if (mac_addrp != NULL) {
 283                 uint8_t *addrp;
 284
 285                 addrp = MCDI_OUT2(req, uint8_t,
 286                     GET_MAC_ADDRESSES_OUT_MAC_ADDR_BASE);
 287
 288                 EFX_MAC_ADDR_COPY(mac_addrp, addrp);
 289         }
 290
 291         return (0);
 292
 293 fail3:
 294         EFSYS_PROBE(fail3);
 295 fail2:
 296         EFSYS_PROBE(fail2);
 297 fail1:
 298         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 299
 300         return (rc);
 301 }
 302
 303         __checkReturn   efx_rc_t
 304 efx_mcdi_get_mac_address_vf(
 305         __in                    efx_nic_t *enp,
 306         __out_ecount_opt(6)     uint8_t mac_addrp[6])
 307 {
 308         efx_mcdi_req_t req;
 309         uint8_t payload[MAX(MC_CMD_VPORT_GET_MAC_ADDRESSES_IN_LEN,
 310                             MC_CMD_VPORT_GET_MAC_ADDRESSES_OUT_LENMAX)];
 311         efx_rc_t rc;
 312
 313         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 314             enp->en_family == EFX_FAMILY_MEDFORD ||
 315             enp->en_family == EFX_FAMILY_MEDFORD2);
 316
 317         (void) memset(payload, 0, sizeof (payload));
 318         req.emr_cmd = MC_CMD_VPORT_GET_MAC_ADDRESSES;
 319         req.emr_in_buf = payload;
 320         req.emr_in_length = MC_CMD_VPORT_GET_MAC_ADDRESSES_IN_LEN;
 321         req.emr_out_buf = payload;
 322         req.emr_out_length = MC_CMD_VPORT_GET_MAC_ADDRESSES_OUT_LENMAX;
 323
 324         MCDI_IN_SET_DWORD(req, VPORT_GET_MAC_ADDRESSES_IN_VPORT_ID,
 325             EVB_PORT_ID_ASSIGNED);
 326
 327         efx_mcdi_execute(enp, &req);
 328
 329         if (req.emr_rc != 0) {
 330                 rc = req.emr_rc;
 331                 goto fail1;
 332         }
 333
 334         if (req.emr_out_length_used <
 335             MC_CMD_VPORT_GET_MAC_ADDRESSES_OUT_LENMIN) {
 336                 rc = EMSGSIZE;
 337                 goto fail2;
 338         }
 339
 340         if (MCDI_OUT_DWORD(req,
 341                 VPORT_GET_MAC_ADDRESSES_OUT_MACADDR_COUNT) < 1) {
 342                 rc = ENOENT;
 343                 goto fail3;
 344         }
 345
 346         if (mac_addrp != NULL) {
 347                 uint8_t *addrp;
 348
 349                 addrp = MCDI_OUT2(req, uint8_t,
 350                     VPORT_GET_MAC_ADDRESSES_OUT_MACADDR);
 351
 352                 EFX_MAC_ADDR_COPY(mac_addrp, addrp);
 353         }
 354
 355         return (0);
 356
 357 fail3:
 358         EFSYS_PROBE(fail3);
 359 fail2:
 360         EFSYS_PROBE(fail2);
 361 fail1:
 362         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 363
 364         return (rc);
 365 }
 366
 367         __checkReturn   efx_rc_t
 368 efx_mcdi_get_clock(
 369         __in            efx_nic_t *enp,
 370         __out           uint32_t *sys_freqp,
 371         __out           uint32_t *dpcpu_freqp)
 372 {
 373         efx_mcdi_req_t req;
 374         uint8_t payload[MAX(MC_CMD_GET_CLOCK_IN_LEN,
 375                             MC_CMD_GET_CLOCK_OUT_LEN)];
 376         efx_rc_t rc;
 377
 378         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 379             enp->en_family == EFX_FAMILY_MEDFORD ||
 380             enp->en_family == EFX_FAMILY_MEDFORD2);
 381
 382         (void) memset(payload, 0, sizeof (payload));
 383         req.emr_cmd = MC_CMD_GET_CLOCK;
 384         req.emr_in_buf = payload;
 385         req.emr_in_length = MC_CMD_GET_CLOCK_IN_LEN;
 386         req.emr_out_buf = payload;
 387         req.emr_out_length = MC_CMD_GET_CLOCK_OUT_LEN;
 388
 389         efx_mcdi_execute(enp, &req);
 390
 391         if (req.emr_rc != 0) {
 392                 rc = req.emr_rc;
 393                 goto fail1;
 394         }
 395
 396         if (req.emr_out_length_used < MC_CMD_GET_CLOCK_OUT_LEN) {
 397                 rc = EMSGSIZE;
 398                 goto fail2;
 399         }
 400
 401         *sys_freqp = MCDI_OUT_DWORD(req, GET_CLOCK_OUT_SYS_FREQ);
 402         if (*sys_freqp == 0) {
 403                 rc = EINVAL;
 404                 goto fail3;
 405         }
 406         *dpcpu_freqp = MCDI_OUT_DWORD(req, GET_CLOCK_OUT_DPCPU_FREQ);
 407         if (*dpcpu_freqp == 0) {
 408                 rc = EINVAL;
 409                 goto fail4;
 410         }
 411
 412         return (0);
 413
 414 fail4:
 415         EFSYS_PROBE(fail4);
 416 fail3:
 417         EFSYS_PROBE(fail3);
 418 fail2:
 419         EFSYS_PROBE(fail2);
 420 fail1:
 421         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 422
 423         return (rc);
 424 }
 425
 426         __checkReturn   efx_rc_t
 427 efx_mcdi_get_rxdp_config(
 428         __in            efx_nic_t *enp,
 429         __out           uint32_t *end_paddingp)
 430 {
 431         efx_mcdi_req_t req;
 432         uint8_t payload[MAX(MC_CMD_GET_RXDP_CONFIG_IN_LEN,
 433                             MC_CMD_GET_RXDP_CONFIG_OUT_LEN)];
 434         uint32_t end_padding;
 435         efx_rc_t rc;
 436
 437         memset(payload, 0, sizeof (payload));
 438         req.emr_cmd = MC_CMD_GET_RXDP_CONFIG;
 439         req.emr_in_buf = payload;
 440         req.emr_in_length = MC_CMD_GET_RXDP_CONFIG_IN_LEN;
 441         req.emr_out_buf = payload;
 442         req.emr_out_length = MC_CMD_GET_RXDP_CONFIG_OUT_LEN;
 443
 444         efx_mcdi_execute(enp, &req);
 445         if (req.emr_rc != 0) {
 446                 rc = req.emr_rc;
 447                 goto fail1;
 448         }
 449
 450         if (MCDI_OUT_DWORD_FIELD(req, GET_RXDP_CONFIG_OUT_DATA,
 451                                     GET_RXDP_CONFIG_OUT_PAD_HOST_DMA) == 0) {
 452                 /* RX DMA end padding is disabled */
 453                 end_padding = 0;
 454         } else {
 455                 switch (MCDI_OUT_DWORD_FIELD(req, GET_RXDP_CONFIG_OUT_DATA,
 456                                             GET_RXDP_CONFIG_OUT_PAD_HOST_LEN)) {
 457                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_64:
 458                         end_padding = 64;
 459                         break;
 460                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_128:
 461                         end_padding = 128;
 462                         break;
 463                 case MC_CMD_SET_RXDP_CONFIG_IN_PAD_HOST_256:
 464                         end_padding = 256;
 465                         break;
 466                 default:
 467                         rc = ENOTSUP;
 468                         goto fail2;
 469                 }
 470         }
 471
 472         *end_paddingp = end_padding;
 473
 474         return (0);
 475
 476 fail2:
 477         EFSYS_PROBE(fail2);
 478 fail1:
 479         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 480
 481         return (rc);
 482 }
 483
 484         __checkReturn   efx_rc_t
 485 efx_mcdi_get_vector_cfg(
 486         __in            efx_nic_t *enp,
 487         __out_opt       uint32_t *vec_basep,
 488         __out_opt       uint32_t *pf_nvecp,
 489         __out_opt       uint32_t *vf_nvecp)
 490 {
 491         efx_mcdi_req_t req;
 492         uint8_t payload[MAX(MC_CMD_GET_VECTOR_CFG_IN_LEN,
 493                             MC_CMD_GET_VECTOR_CFG_OUT_LEN)];
 494         efx_rc_t rc;
 495
 496         (void) memset(payload, 0, sizeof (payload));
 497         req.emr_cmd = MC_CMD_GET_VECTOR_CFG;
 498         req.emr_in_buf = payload;
 499         req.emr_in_length = MC_CMD_GET_VECTOR_CFG_IN_LEN;
 500         req.emr_out_buf = payload;
 501         req.emr_out_length = MC_CMD_GET_VECTOR_CFG_OUT_LEN;
 502
 503         efx_mcdi_execute(enp, &req);
 504
 505         if (req.emr_rc != 0) {
 506                 rc = req.emr_rc;
 507                 goto fail1;
 508         }
 509
 510         if (req.emr_out_length_used < MC_CMD_GET_VECTOR_CFG_OUT_LEN) {
 511                 rc = EMSGSIZE;
 512                 goto fail2;
 513         }
 514
 515         if (vec_basep != NULL)
 516                 *vec_basep = MCDI_OUT_DWORD(req, GET_VECTOR_CFG_OUT_VEC_BASE);
 517         if (pf_nvecp != NULL)
 518                 *pf_nvecp = MCDI_OUT_DWORD(req, GET_VECTOR_CFG_OUT_VECS_PER_PF);
 519         if (vf_nvecp != NULL)
 520                 *vf_nvecp = MCDI_OUT_DWORD(req, GET_VECTOR_CFG_OUT_VECS_PER_VF);
 521
 522         return (0);
 523
 524 fail2:
 525         EFSYS_PROBE(fail2);
 526 fail1:
 527         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 528
 529         return (rc);
 530 }
 531
 532 static  __checkReturn   efx_rc_t
 533 efx_mcdi_alloc_vis(
 534         __in            efx_nic_t *enp,
 535         __in            uint32_t min_vi_count,
 536         __in            uint32_t max_vi_count,
 537         __out           uint32_t *vi_basep,
 538         __out           uint32_t *vi_countp,
 539         __out           uint32_t *vi_shiftp)
 540 {
 541         efx_mcdi_req_t req;
 542         uint8_t payload[MAX(MC_CMD_ALLOC_VIS_IN_LEN,
 543                             MC_CMD_ALLOC_VIS_EXT_OUT_LEN)];
 544         efx_rc_t rc;
 545
 546         if (vi_countp == NULL) {
 547                 rc = EINVAL;
 548                 goto fail1;
 549         }
 550
 551         (void) memset(payload, 0, sizeof (payload));
 552         req.emr_cmd = MC_CMD_ALLOC_VIS;
 553         req.emr_in_buf = payload;
 554         req.emr_in_length = MC_CMD_ALLOC_VIS_IN_LEN;
 555         req.emr_out_buf = payload;
 556         req.emr_out_length = MC_CMD_ALLOC_VIS_EXT_OUT_LEN;
 557
 558         MCDI_IN_SET_DWORD(req, ALLOC_VIS_IN_MIN_VI_COUNT, min_vi_count);
 559         MCDI_IN_SET_DWORD(req, ALLOC_VIS_IN_MAX_VI_COUNT, max_vi_count);
 560
 561         efx_mcdi_execute(enp, &req);
 562
 563         if (req.emr_rc != 0) {
 564                 rc = req.emr_rc;
 565                 goto fail2;
 566         }
 567
 568         if (req.emr_out_length_used < MC_CMD_ALLOC_VIS_OUT_LEN) {
 569                 rc = EMSGSIZE;
 570                 goto fail3;
 571         }
 572
 573         *vi_basep = MCDI_OUT_DWORD(req, ALLOC_VIS_OUT_VI_BASE);
 574         *vi_countp = MCDI_OUT_DWORD(req, ALLOC_VIS_OUT_VI_COUNT);
 575
 576         /* Report VI_SHIFT if available (always zero for Huntington) */
 577         if (req.emr_out_length_used < MC_CMD_ALLOC_VIS_EXT_OUT_LEN)
 578                 *vi_shiftp = 0;
 579         else
 580                 *vi_shiftp = MCDI_OUT_DWORD(req, ALLOC_VIS_EXT_OUT_VI_SHIFT);
 581
 582         return (0);
 583
 584 fail3:
 585         EFSYS_PROBE(fail3);
 586 fail2:
 587         EFSYS_PROBE(fail2);
 588 fail1:
 589         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 590
 591         return (rc);
 592 }
 593
 594
 595 static  __checkReturn   efx_rc_t
 596 efx_mcdi_free_vis(
 597         __in            efx_nic_t *enp)
 598 {
 599         efx_mcdi_req_t req;
 600         efx_rc_t rc;
 601
 602         EFX_STATIC_ASSERT(MC_CMD_FREE_VIS_IN_LEN == 0);
 603         EFX_STATIC_ASSERT(MC_CMD_FREE_VIS_OUT_LEN == 0);
 604
 605         req.emr_cmd = MC_CMD_FREE_VIS;
 606         req.emr_in_buf = NULL;
 607         req.emr_in_length = 0;
 608         req.emr_out_buf = NULL;
 609         req.emr_out_length = 0;
 610
 611         efx_mcdi_execute_quiet(enp, &req);
 612
 613         /* Ignore ELREADY (no allocated VIs, so nothing to free) */
 614         if ((req.emr_rc != 0) && (req.emr_rc != EALREADY)) {
 615                 rc = req.emr_rc;
 616                 goto fail1;
 617         }
 618
 619         return (0);
 620
 621 fail1:
 622         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 623
 624         return (rc);
 625 }
 626
 627
 628 static  __checkReturn   efx_rc_t
 629 efx_mcdi_alloc_piobuf(
 630         __in            efx_nic_t *enp,
 631         __out           efx_piobuf_handle_t *handlep)
 632 {
 633         efx_mcdi_req_t req;
 634         uint8_t payload[MAX(MC_CMD_ALLOC_PIOBUF_IN_LEN,
 635                             MC_CMD_ALLOC_PIOBUF_OUT_LEN)];
 636         efx_rc_t rc;
 637
 638         if (handlep == NULL) {
 639                 rc = EINVAL;
 640                 goto fail1;
 641         }
 642
 643         (void) memset(payload, 0, sizeof (payload));
 644         req.emr_cmd = MC_CMD_ALLOC_PIOBUF;
 645         req.emr_in_buf = payload;
 646         req.emr_in_length = MC_CMD_ALLOC_PIOBUF_IN_LEN;
 647         req.emr_out_buf = payload;
 648         req.emr_out_length = MC_CMD_ALLOC_PIOBUF_OUT_LEN;
 649
 650         efx_mcdi_execute_quiet(enp, &req);
 651
 652         if (req.emr_rc != 0) {
 653                 rc = req.emr_rc;
 654                 goto fail2;
 655         }
 656
 657         if (req.emr_out_length_used < MC_CMD_ALLOC_PIOBUF_OUT_LEN) {
 658                 rc = EMSGSIZE;
 659                 goto fail3;
 660         }
 661
 662         *handlep = MCDI_OUT_DWORD(req, ALLOC_PIOBUF_OUT_PIOBUF_HANDLE);
 663
 664         return (0);
 665
 666 fail3:
 667         EFSYS_PROBE(fail3);
 668 fail2:
 669         EFSYS_PROBE(fail2);
 670 fail1:
 671         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 672
 673         return (rc);
 674 }
 675
 676 static  __checkReturn   efx_rc_t
 677 efx_mcdi_free_piobuf(
 678         __in            efx_nic_t *enp,
 679         __in            efx_piobuf_handle_t handle)
 680 {
 681         efx_mcdi_req_t req;
 682         uint8_t payload[MAX(MC_CMD_FREE_PIOBUF_IN_LEN,
 683                             MC_CMD_FREE_PIOBUF_OUT_LEN)];
 684         efx_rc_t rc;
 685
 686         (void) memset(payload, 0, sizeof (payload));
 687         req.emr_cmd = MC_CMD_FREE_PIOBUF;
 688         req.emr_in_buf = payload;
 689         req.emr_in_length = MC_CMD_FREE_PIOBUF_IN_LEN;
 690         req.emr_out_buf = payload;
 691         req.emr_out_length = MC_CMD_FREE_PIOBUF_OUT_LEN;
 692
 693         MCDI_IN_SET_DWORD(req, FREE_PIOBUF_IN_PIOBUF_HANDLE, handle);
 694
 695         efx_mcdi_execute_quiet(enp, &req);
 696
 697         if (req.emr_rc != 0) {
 698                 rc = req.emr_rc;
 699                 goto fail1;
 700         }
 701
 702         return (0);
 703
 704 fail1:
 705         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 706
 707         return (rc);
 708 }
 709
 710 static  __checkReturn   efx_rc_t
 711 efx_mcdi_link_piobuf(
 712         __in            efx_nic_t *enp,
 713         __in            uint32_t vi_index,
 714         __in            efx_piobuf_handle_t handle)
 715 {
 716         efx_mcdi_req_t req;
 717         uint8_t payload[MAX(MC_CMD_LINK_PIOBUF_IN_LEN,
 718                             MC_CMD_LINK_PIOBUF_OUT_LEN)];
 719         efx_rc_t rc;
 720
 721         (void) memset(payload, 0, sizeof (payload));
 722         req.emr_cmd = MC_CMD_LINK_PIOBUF;
 723         req.emr_in_buf = payload;
 724         req.emr_in_length = MC_CMD_LINK_PIOBUF_IN_LEN;
 725         req.emr_out_buf = payload;
 726         req.emr_out_length = MC_CMD_LINK_PIOBUF_OUT_LEN;
 727
 728         MCDI_IN_SET_DWORD(req, LINK_PIOBUF_IN_PIOBUF_HANDLE, handle);
 729         MCDI_IN_SET_DWORD(req, LINK_PIOBUF_IN_TXQ_INSTANCE, vi_index);
 730
 731         efx_mcdi_execute(enp, &req);
 732
 733         if (req.emr_rc != 0) {
 734                 rc = req.emr_rc;
 735                 goto fail1;
 736         }
 737
 738         return (0);
 739
 740 fail1:
 741         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 742
 743         return (rc);
 744 }
 745
 746 static  __checkReturn   efx_rc_t
 747 efx_mcdi_unlink_piobuf(
 748         __in            efx_nic_t *enp,
 749         __in            uint32_t vi_index)
 750 {
 751         efx_mcdi_req_t req;
 752         uint8_t payload[MAX(MC_CMD_UNLINK_PIOBUF_IN_LEN,
 753                             MC_CMD_UNLINK_PIOBUF_OUT_LEN)];
 754         efx_rc_t rc;
 755
 756         (void) memset(payload, 0, sizeof (payload));
 757         req.emr_cmd = MC_CMD_UNLINK_PIOBUF;
 758         req.emr_in_buf = payload;
 759         req.emr_in_length = MC_CMD_UNLINK_PIOBUF_IN_LEN;
 760         req.emr_out_buf = payload;
 761         req.emr_out_length = MC_CMD_UNLINK_PIOBUF_OUT_LEN;
 762
 763         MCDI_IN_SET_DWORD(req, UNLINK_PIOBUF_IN_TXQ_INSTANCE, vi_index);
 764
 765         efx_mcdi_execute_quiet(enp, &req);
 766
 767         if (req.emr_rc != 0) {
 768                 rc = req.emr_rc;
 769                 goto fail1;
 770         }
 771
 772         return (0);
 773
 774 fail1:
 775         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 776
 777         return (rc);
 778 }
 779
 780 static                  void
 781 ef10_nic_alloc_piobufs(
 782         __in            efx_nic_t *enp,
 783         __in            uint32_t max_piobuf_count)
 784 {
 785         efx_piobuf_handle_t *handlep;
 786         unsigned int i;
 787
 788         EFSYS_ASSERT3U(max_piobuf_count, <=,
 789             EFX_ARRAY_SIZE(enp->en_arch.ef10.ena_piobuf_handle));
 790
 791         enp->en_arch.ef10.ena_piobuf_count = 0;
 792
 793         for (i = 0; i < max_piobuf_count; i++) {
 794                 handlep = &enp->en_arch.ef10.ena_piobuf_handle[i];
 795
 796                 if (efx_mcdi_alloc_piobuf(enp, handlep) != 0)
 797                         goto fail1;
 798
 799                 enp->en_arch.ef10.ena_pio_alloc_map[i] = 0;
 800                 enp->en_arch.ef10.ena_piobuf_count++;
 801         }
 802
 803         return;
 804
 805 fail1:
 806         for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
 807                 handlep = &enp->en_arch.ef10.ena_piobuf_handle[i];
 808
 809                 efx_mcdi_free_piobuf(enp, *handlep);
 810                 *handlep = EFX_PIOBUF_HANDLE_INVALID;
 811         }
 812         enp->en_arch.ef10.ena_piobuf_count = 0;
 813 }
 814
 815
 816 static                  void
 817 ef10_nic_free_piobufs(
 818         __in            efx_nic_t *enp)
 819 {
 820         efx_piobuf_handle_t *handlep;
 821         unsigned int i;
 822
 823         for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
 824                 handlep = &enp->en_arch.ef10.ena_piobuf_handle[i];
 825
 826                 efx_mcdi_free_piobuf(enp, *handlep);
 827                 *handlep = EFX_PIOBUF_HANDLE_INVALID;
 828         }
 829         enp->en_arch.ef10.ena_piobuf_count = 0;
 830 }
 831
 832 /* Sub-allocate a block from a piobuf */
 833         __checkReturn   efx_rc_t
 834 ef10_nic_pio_alloc(
 835         __inout         efx_nic_t *enp,
 836         __out           uint32_t *bufnump,
 837         __out           efx_piobuf_handle_t *handlep,
 838         __out           uint32_t *blknump,
 839         __out           uint32_t *offsetp,
 840         __out           size_t *sizep)
 841 {
 842         efx_nic_cfg_t *encp = &enp->en_nic_cfg;
 843         efx_drv_cfg_t *edcp = &enp->en_drv_cfg;
 844         uint32_t blk_per_buf;
 845         uint32_t buf, blk;
 846         efx_rc_t rc;
 847
 848         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
 849             enp->en_family == EFX_FAMILY_MEDFORD ||
 850             enp->en_family == EFX_FAMILY_MEDFORD2);
 851         EFSYS_ASSERT(bufnump);
 852         EFSYS_ASSERT(handlep);
 853         EFSYS_ASSERT(blknump);
 854         EFSYS_ASSERT(offsetp);
 855         EFSYS_ASSERT(sizep);
 856
 857         if ((edcp->edc_pio_alloc_size == 0) ||
 858             (enp->en_arch.ef10.ena_piobuf_count == 0)) {
 859                 rc = ENOMEM;
 860                 goto fail1;
 861         }
 862         blk_per_buf = encp->enc_piobuf_size / edcp->edc_pio_alloc_size;
 863
 864         for (buf = 0; buf < enp->en_arch.ef10.ena_piobuf_count; buf++) {
 865                 uint32_t *map = &enp->en_arch.ef10.ena_pio_alloc_map[buf];
 866
 867                 if (~(*map) == 0)
 868                         continue;
 869
 870                 EFSYS_ASSERT3U(blk_per_buf, <=, (8 * sizeof (*map)));
 871                 for (blk = 0; blk < blk_per_buf; blk++) {
 872                         if ((*map & (1u << blk)) == 0) {
 873                                 *map |= (1u << blk);
 874                                 goto done;
 875                         }
 876                 }
 877         }
 878         rc = ENOMEM;
 879         goto fail2;
 880
 881 done:
 882         *handlep = enp->en_arch.ef10.ena_piobuf_handle[buf];
 883         *bufnump = buf;
 884         *blknump = blk;
 885         *sizep = edcp->edc_pio_alloc_size;
 886         *offsetp = blk * (*sizep);
 887
 888         return (0);
 889
 890 fail2:
 891         EFSYS_PROBE(fail2);
 892 fail1:
 893         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 894
 895         return (rc);
 896 }
 897
 898 /* Free a piobuf sub-allocated block */
 899         __checkReturn   efx_rc_t
 900 ef10_nic_pio_free(
 901         __inout         efx_nic_t *enp,
 902         __in            uint32_t bufnum,
 903         __in            uint32_t blknum)
 904 {
 905         uint32_t *map;
 906         efx_rc_t rc;
 907
 908         if ((bufnum >= enp->en_arch.ef10.ena_piobuf_count) ||
 909             (blknum >= (8 * sizeof (*map)))) {
 910                 rc = EINVAL;
 911                 goto fail1;
 912         }
 913
 914         map = &enp->en_arch.ef10.ena_pio_alloc_map[bufnum];
 915         if ((*map & (1u << blknum)) == 0) {
 916                 rc = ENOENT;
 917                 goto fail2;
 918         }
 919         *map &= ~(1u << blknum);
 920
 921         return (0);
 922
 923 fail2:
 924         EFSYS_PROBE(fail2);
 925 fail1:
 926         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 927
 928         return (rc);
 929 }
 930
 931         __checkReturn   efx_rc_t
 932 ef10_nic_pio_link(
 933         __inout         efx_nic_t *enp,
 934         __in            uint32_t vi_index,
 935         __in            efx_piobuf_handle_t handle)
 936 {
 937         return (efx_mcdi_link_piobuf(enp, vi_index, handle));
 938 }
 939
 940         __checkReturn   efx_rc_t
 941 ef10_nic_pio_unlink(
 942         __inout         efx_nic_t *enp,
 943         __in            uint32_t vi_index)
 944 {
 945         return (efx_mcdi_unlink_piobuf(enp, vi_index));
 946 }
 947
 948 static  __checkReturn   efx_rc_t
 949 ef10_mcdi_get_pf_count(
 950         __in            efx_nic_t *enp,
 951         __out           uint32_t *pf_countp)
 952 {
 953         efx_mcdi_req_t req;
 954         uint8_t payload[MAX(MC_CMD_GET_PF_COUNT_IN_LEN,
 955                             MC_CMD_GET_PF_COUNT_OUT_LEN)];
 956         efx_rc_t rc;
 957
 958         (void) memset(payload, 0, sizeof (payload));
 959         req.emr_cmd = MC_CMD_GET_PF_COUNT;
 960         req.emr_in_buf = payload;
 961         req.emr_in_length = MC_CMD_GET_PF_COUNT_IN_LEN;
 962         req.emr_out_buf = payload;
 963         req.emr_out_length = MC_CMD_GET_PF_COUNT_OUT_LEN;
 964
 965         efx_mcdi_execute(enp, &req);
 966
 967         if (req.emr_rc != 0) {
 968                 rc = req.emr_rc;
 969                 goto fail1;
 970         }
 971
 972         if (req.emr_out_length_used < MC_CMD_GET_PF_COUNT_OUT_LEN) {
 973                 rc = EMSGSIZE;
 974                 goto fail2;
 975         }
 976
 977         *pf_countp = *MCDI_OUT(req, uint8_t,
 978                                 MC_CMD_GET_PF_COUNT_OUT_PF_COUNT_OFST);
 979
 980         EFSYS_ASSERT(*pf_countp != 0);
 981
 982         return (0);
 983
 984 fail2:
 985         EFSYS_PROBE(fail2);
 986 fail1:
 987         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 988
 989         return (rc);
 990 }
 991
 992         __checkReturn   efx_rc_t
 993 ef10_get_datapath_caps(
 994         __in            efx_nic_t *enp)
 995 {
 996         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 997         efx_mcdi_req_t req;
 998         uint8_t payload[MAX(MC_CMD_GET_CAPABILITIES_IN_LEN,
 999                             MC_CMD_GET_CAPABILITIES_V4_OUT_LEN)];
1000         efx_rc_t rc;
1001
1002         if ((rc = ef10_mcdi_get_pf_count(enp, &encp->enc_hw_pf_count)) != 0)
1003                 goto fail1;
1004
1005
1006         (void) memset(payload, 0, sizeof (payload));
1007         req.emr_cmd = MC_CMD_GET_CAPABILITIES;
1008         req.emr_in_buf = payload;
1009         req.emr_in_length = MC_CMD_GET_CAPABILITIES_IN_LEN;
1010         req.emr_out_buf = payload;
1011         req.emr_out_length = MC_CMD_GET_CAPABILITIES_V4_OUT_LEN;
1012
1013         efx_mcdi_execute_quiet(enp, &req);
1014
1015         if (req.emr_rc != 0) {
1016                 rc = req.emr_rc;
1017                 goto fail2;
1018         }
1019
1020         if (req.emr_out_length_used < MC_CMD_GET_CAPABILITIES_OUT_LEN) {
1021                 rc = EMSGSIZE;
1022                 goto fail3;
1023         }
1024
1025 #define CAP_FLAGS1(_req, _flag)                                         \
1026         (MCDI_OUT_DWORD((_req), GET_CAPABILITIES_OUT_FLAGS1) &          \
1027         (1u << (MC_CMD_GET_CAPABILITIES_V2_OUT_ ## _flag ## _LBN)))
1028
1029 #define CAP_FLAGS2(_req, _flag)                                         \
1030         (((_req).emr_out_length_used >= MC_CMD_GET_CAPABILITIES_V2_OUT_LEN) && \
1031             (MCDI_OUT_DWORD((_req), GET_CAPABILITIES_V2_OUT_FLAGS2) &   \
1032             (1u << (MC_CMD_GET_CAPABILITIES_V2_OUT_ ## _flag ## _LBN))))
1033
1034         /*
1035          * Huntington RXDP firmware inserts a 0 or 14 byte prefix.
1036          * We only support the 14 byte prefix here.
1037          */
1038         if (CAP_FLAGS1(req, RX_PREFIX_LEN_14) == 0) {
1039                 rc = ENOTSUP;
1040                 goto fail4;
1041         }
1042         encp->enc_rx_prefix_size = 14;
1043
1044         /* Check if the firmware supports TSO */
1045         if (CAP_FLAGS1(req, TX_TSO))
1046                 encp->enc_fw_assisted_tso_enabled = B_TRUE;
1047         else
1048                 encp->enc_fw_assisted_tso_enabled = B_FALSE;
1049
1050         /* Check if the firmware supports FATSOv2 */
1051         if (CAP_FLAGS2(req, TX_TSO_V2)) {
1052                 encp->enc_fw_assisted_tso_v2_enabled = B_TRUE;
1053                 encp->enc_fw_assisted_tso_v2_n_contexts = MCDI_OUT_WORD(req,
1054                     GET_CAPABILITIES_V2_OUT_TX_TSO_V2_N_CONTEXTS);
1055         } else {
1056                 encp->enc_fw_assisted_tso_v2_enabled = B_FALSE;
1057                 encp->enc_fw_assisted_tso_v2_n_contexts = 0;
1058         }
1059
1060         /* Check if the firmware has vadapter/vport/vswitch support */
1061         if (CAP_FLAGS1(req, EVB))
1062                 encp->enc_datapath_cap_evb = B_TRUE;
1063         else
1064                 encp->enc_datapath_cap_evb = B_FALSE;
1065
1066         /* Check if the firmware supports VLAN insertion */
1067         if (CAP_FLAGS1(req, TX_VLAN_INSERTION))
1068                 encp->enc_hw_tx_insert_vlan_enabled = B_TRUE;
1069         else
1070                 encp->enc_hw_tx_insert_vlan_enabled = B_FALSE;
1071
1072         /* Check if the firmware supports RX event batching */
1073         if (CAP_FLAGS1(req, RX_BATCHING))
1074                 encp->enc_rx_batching_enabled = B_TRUE;
1075         else
1076                 encp->enc_rx_batching_enabled = B_FALSE;
1077
1078         /*
1079          * Even if batching isn't reported as supported, we may still get
1080          * batched events (see bug61153).
1081          */
1082         encp->enc_rx_batch_max = 16;
1083
1084         /* Check if the firmware supports disabling scatter on RXQs */
1085         if (CAP_FLAGS1(req, RX_DISABLE_SCATTER))
1086                 encp->enc_rx_disable_scatter_supported = B_TRUE;
1087         else
1088                 encp->enc_rx_disable_scatter_supported = B_FALSE;
1089
1090         /* Check if the firmware supports packed stream mode */
1091         if (CAP_FLAGS1(req, RX_PACKED_STREAM))
1092                 encp->enc_rx_packed_stream_supported = B_TRUE;
1093         else
1094                 encp->enc_rx_packed_stream_supported = B_FALSE;
1095
1096         /*
1097          * Check if the firmware supports configurable buffer sizes
1098          * for packed stream mode (otherwise buffer size is 1Mbyte)
1099          */
1100         if (CAP_FLAGS1(req, RX_PACKED_STREAM_VAR_BUFFERS))
1101                 encp->enc_rx_var_packed_stream_supported = B_TRUE;
1102         else
1103                 encp->enc_rx_var_packed_stream_supported = B_FALSE;
1104
1105         /* Check if the firmware supports set mac with running filters */
1106         if (CAP_FLAGS1(req, VADAPTOR_PERMIT_SET_MAC_WHEN_FILTERS_INSTALLED))
1107                 encp->enc_allow_set_mac_with_installed_filters = B_TRUE;
1108         else
1109                 encp->enc_allow_set_mac_with_installed_filters = B_FALSE;
1110
1111         /*
1112          * Check if firmware supports the extended MC_CMD_SET_MAC, which allows
1113          * specifying which parameters to configure.
1114          */
1115         if (CAP_FLAGS1(req, SET_MAC_ENHANCED))
1116                 encp->enc_enhanced_set_mac_supported = B_TRUE;
1117         else
1118                 encp->enc_enhanced_set_mac_supported = B_FALSE;
1119
1120         /*
1121          * Check if firmware supports version 2 of MC_CMD_INIT_EVQ, which allows
1122          * us to let the firmware choose the settings to use on an EVQ.
1123          */
1124         if (CAP_FLAGS2(req, INIT_EVQ_V2))
1125                 encp->enc_init_evq_v2_supported = B_TRUE;
1126         else
1127                 encp->enc_init_evq_v2_supported = B_FALSE;
1128
1129         /*
1130          * Check if firmware-verified NVRAM updates must be used.
1131          *
1132          * The firmware trusted installer requires all NVRAM updates to use
1133          * version 2 of MC_CMD_NVRAM_UPDATE_START (to enable verified update)
1134          * and version 2 of MC_CMD_NVRAM_UPDATE_FINISH (to verify the updated
1135          * partition and report the result).
1136          */
1137         if (CAP_FLAGS2(req, NVRAM_UPDATE_REPORT_VERIFY_RESULT))
1138                 encp->enc_nvram_update_verify_result_supported = B_TRUE;
1139         else
1140                 encp->enc_nvram_update_verify_result_supported = B_FALSE;
1141
1142         /*
1143          * Check if firmware provides packet memory and Rx datapath
1144          * counters.
1145          */
1146         if (CAP_FLAGS1(req, PM_AND_RXDP_COUNTERS))
1147                 encp->enc_pm_and_rxdp_counters = B_TRUE;
1148         else
1149                 encp->enc_pm_and_rxdp_counters = B_FALSE;
1150
1151         /*
1152          * Check if the 40G MAC hardware is capable of reporting
1153          * statistics for Tx size bins.
1154          */
1155         if (CAP_FLAGS2(req, MAC_STATS_40G_TX_SIZE_BINS))
1156                 encp->enc_mac_stats_40g_tx_size_bins = B_TRUE;
1157         else
1158                 encp->enc_mac_stats_40g_tx_size_bins = B_FALSE;
1159
1160         /*
1161          * Check if firmware supports VXLAN and NVGRE tunnels.
1162          * The capability indicates Geneve protocol support as well.
1163          */
1164         if (CAP_FLAGS1(req, VXLAN_NVGRE)) {
1165                 encp->enc_tunnel_encapsulations_supported =
1166                     (1u << EFX_TUNNEL_PROTOCOL_VXLAN) |
1167                     (1u << EFX_TUNNEL_PROTOCOL_GENEVE) |
1168                     (1u << EFX_TUNNEL_PROTOCOL_NVGRE);
1169
1170                 EFX_STATIC_ASSERT(EFX_TUNNEL_MAXNENTRIES ==
1171                     MC_CMD_SET_TUNNEL_ENCAP_UDP_PORTS_IN_ENTRIES_MAXNUM);
1172                 encp->enc_tunnel_config_udp_entries_max =
1173                     EFX_TUNNEL_MAXNENTRIES;
1174         } else {
1175                 encp->enc_tunnel_config_udp_entries_max = 0;
1176         }
1177
1178         /* Check if firmware supports extended MAC stats. */
1179         if (req.emr_out_length_used >= MC_CMD_GET_CAPABILITIES_V4_OUT_LEN) {
1180                 /* Extended stats buffer supported */
1181                 encp->enc_mac_stats_nstats = MCDI_OUT_WORD(req,
1182                     GET_CAPABILITIES_V4_OUT_MAC_STATS_NUM_STATS);
1183         } else {
1184                 /* Use Siena-compatible legacy MAC stats */
1185                 encp->enc_mac_stats_nstats = MC_CMD_MAC_NSTATS;
1186         }
1187
1188         if (encp->enc_mac_stats_nstats >= MC_CMD_MAC_NSTATS_V2)
1189                 encp->enc_fec_counters = B_TRUE;
1190         else
1191                 encp->enc_fec_counters = B_FALSE;
1192
1193 #undef CAP_FLAGS1
1194 #undef CAP_FLAGS2
1195
1196         return (0);
1197
1198 fail4:
1199         EFSYS_PROBE(fail4);
1200 fail3:
1201         EFSYS_PROBE(fail3);
1202 fail2:
1203         EFSYS_PROBE(fail2);
1204 fail1:
1205         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1206
1207         return (rc);
1208 }
1209
1210         __checkReturn   efx_rc_t
1211 ef10_get_vi_window_shift(
1212         __in            efx_nic_t *enp,
1213         __out           uint32_t *vi_window_shiftp)
1214 {
1215         efx_mcdi_req_t req;
1216         uint8_t payload[MAX(MC_CMD_GET_CAPABILITIES_IN_LEN,
1217                             MC_CMD_GET_CAPABILITIES_V3_OUT_LEN)];
1218         uint32_t mode;
1219         efx_rc_t rc;
1220
1221         (void) memset(payload, 0, sizeof (payload));
1222         req.emr_cmd = MC_CMD_GET_CAPABILITIES;
1223         req.emr_in_buf = payload;
1224         req.emr_in_length = MC_CMD_GET_CAPABILITIES_IN_LEN;
1225         req.emr_out_buf = payload;
1226         req.emr_out_length = MC_CMD_GET_CAPABILITIES_V3_OUT_LEN;
1227
1228         efx_mcdi_execute_quiet(enp, &req);
1229
1230         if (req.emr_rc != 0) {
1231                 rc = req.emr_rc;
1232                 goto fail1;
1233         }
1234
1235         if (req.emr_out_length_used < MC_CMD_GET_CAPABILITIES_V3_OUT_LEN) {
1236                 rc = EMSGSIZE;
1237                 goto fail2;
1238         }
1239         mode = MCDI_OUT_BYTE(req, GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE);
1240
1241         switch (mode) {
1242         case MC_CMD_GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE_8K:
1243                 EFX_STATIC_ASSERT(1U << EFX_VI_WINDOW_SHIFT_8K == 8 * 1024);
1244                 *vi_window_shiftp = EFX_VI_WINDOW_SHIFT_8K;
1245                 break;
1246
1247         case MC_CMD_GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE_16K:
1248                 EFX_STATIC_ASSERT(1U << EFX_VI_WINDOW_SHIFT_16K == 16 * 1024);
1249                 *vi_window_shiftp = EFX_VI_WINDOW_SHIFT_16K;
1250                 break;
1251
1252         case MC_CMD_GET_CAPABILITIES_V3_OUT_VI_WINDOW_MODE_64K:
1253                 EFX_STATIC_ASSERT(1U << EFX_VI_WINDOW_SHIFT_64K == 64 * 1024);
1254                 *vi_window_shiftp = EFX_VI_WINDOW_SHIFT_64K;
1255                 break;
1256
1257         default:
1258                 *vi_window_shiftp = EFX_VI_WINDOW_SHIFT_INVALID;
1259                 rc = EINVAL;
1260                 goto fail3;
1261         }
1262
1263         return (0);
1264
1265 fail3:
1266         EFSYS_PROBE(fail3);
1267 fail2:
1268         EFSYS_PROBE(fail2);
1269 fail1:
1270         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1271
1272         return (rc);
1273 }
1274
1275
1276 #define EF10_LEGACY_PF_PRIVILEGE_MASK                                   \
1277         (MC_CMD_PRIVILEGE_MASK_IN_GRP_ADMIN                     |       \
1278         MC_CMD_PRIVILEGE_MASK_IN_GRP_LINK                       |       \
1279         MC_CMD_PRIVILEGE_MASK_IN_GRP_ONLOAD                     |       \
1280         MC_CMD_PRIVILEGE_MASK_IN_GRP_PTP                        |       \
1281         MC_CMD_PRIVILEGE_MASK_IN_GRP_INSECURE_FILTERS           |       \
1282         MC_CMD_PRIVILEGE_MASK_IN_GRP_MAC_SPOOFING               |       \
1283         MC_CMD_PRIVILEGE_MASK_IN_GRP_UNICAST                    |       \
1284         MC_CMD_PRIVILEGE_MASK_IN_GRP_MULTICAST                  |       \
1285         MC_CMD_PRIVILEGE_MASK_IN_GRP_BROADCAST                  |       \
1286         MC_CMD_PRIVILEGE_MASK_IN_GRP_ALL_MULTICAST              |       \
1287         MC_CMD_PRIVILEGE_MASK_IN_GRP_PROMISCUOUS)
1288
1289 #define EF10_LEGACY_VF_PRIVILEGE_MASK   0
1290
1291
1292         __checkReturn           efx_rc_t
1293 ef10_get_privilege_mask(
1294         __in                    efx_nic_t *enp,
1295         __out                   uint32_t *maskp)
1296 {
1297         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1298         uint32_t mask;
1299         efx_rc_t rc;
1300
1301         if ((rc = efx_mcdi_privilege_mask(enp, encp->enc_pf, encp->enc_vf,
1302                                             &mask)) != 0) {
1303                 if (rc != ENOTSUP)
1304                         goto fail1;
1305
1306                 /* Fallback for old firmware without privilege mask support */
1307                 if (EFX_PCI_FUNCTION_IS_PF(encp)) {
1308                         /* Assume PF has admin privilege */
1309                         mask = EF10_LEGACY_PF_PRIVILEGE_MASK;
1310                 } else {
1311                         /* VF is always unprivileged by default */
1312                         mask = EF10_LEGACY_VF_PRIVILEGE_MASK;
1313                 }
1314         }
1315
1316         *maskp = mask;
1317
1318         return (0);
1319
1320 fail1:
1321         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1322
1323         return (rc);
1324 }
1325
1326
1327 /*
1328  * Table of mapping schemes from port number to external number.
1329  *
1330  * Each port number ultimately corresponds to a connector: either as part of
1331  * a cable assembly attached to a module inserted in an SFP+/QSFP+ cage on
1332  * the board, or fixed to the board (e.g. 10GBASE-T magjack on SFN5121T
1333  * "Salina"). In general:
1334  *
1335  * Port number (0-based)
1336  *     |
1337  *   port mapping (n:1)
1338  *     |
1339  *     v
1340  * External port number (normally 1-based)
1341  *     |
1342  *   fixed (1:1) or cable assembly (1:m)
1343  *     |
1344  *     v
1345  * Connector
1346  *
1347  * The external numbering refers to the cages or magjacks on the board,
1348  * as visibly annotated on the board or back panel. This table describes
1349  * how to determine which external cage/magjack corresponds to the port
1350  * numbers used by the driver.
1351  *
1352  * The count of adjacent port numbers that map to each external number,
1353  * and the offset in the numbering, is determined by the chip family and
1354  * current port mode.
1355  *
1356  * For the Huntington family, the current port mode cannot be discovered,
1357  * but a single mapping is used by all modes for a given chip variant,
1358  * so the mapping used is instead the last match in the table to the full
1359  * set of port modes to which the NIC can be configured. Therefore the
1360  * ordering of entries in the mapping table is significant.
1361  */
1362 static struct ef10_external_port_map_s {
1363         efx_family_t    family;
1364         uint32_t        modes_mask;
1365         int32_t         count;
1366         int32_t         offset;
1367 }       __ef10_external_port_mappings[] = {
1368         /*
1369          * Modes used by Huntington family controllers where each port
1370          * number maps to a separate cage.
1371          * SFN7x22F (Torino):
1372          *      port 0 -> cage 1
1373          *      port 1 -> cage 2
1374          * SFN7xx4F (Pavia):
1375          *      port 0 -> cage 1
1376          *      port 1 -> cage 2
1377          *      port 2 -> cage 3
1378          *      port 3 -> cage 4
1379          */
1380         {
1381                 EFX_FAMILY_HUNTINGTON,
1382                 (1 << TLV_PORT_MODE_10G) |
1383                 (1 << TLV_PORT_MODE_10G_10G) |
1384                 (1 << TLV_PORT_MODE_10G_10G_10G_10G),
1385                 1,
1386                 1
1387         },
1388         /*
1389          * Modes that on Medford allocate each port number to a separate
1390          * cage.
1391          *      port 0 -> cage 1
1392          *      port 1 -> cage 2
1393          *      port 2 -> cage 3
1394          *      port 3 -> cage 4
1395          */
1396         {
1397                 EFX_FAMILY_MEDFORD,
1398                 (1 << TLV_PORT_MODE_10G) |
1399                 (1 << TLV_PORT_MODE_10G_10G),
1400                 1,
1401                 1
1402         },
1403         /*
1404          * Modes which for Huntington identify a chip variant where 2
1405          * adjacent port numbers map to each cage.
1406          * SFN7x42Q (Monza):
1407          *      port 0 -> cage 1
1408          *      port 1 -> cage 1
1409          *      port 2 -> cage 2
1410          *      port 3 -> cage 2
1411          */
1412         {
1413                 EFX_FAMILY_HUNTINGTON,
1414                 (1 << TLV_PORT_MODE_40G) |
1415                 (1 << TLV_PORT_MODE_40G_40G) |
1416                 (1 << TLV_PORT_MODE_40G_10G_10G) |
1417                 (1 << TLV_PORT_MODE_10G_10G_40G),
1418                 2,
1419                 1
1420         },
1421         /*
1422          * Modes that on Medford allocate 2 adjacent port numbers to each
1423          * cage.
1424          *      port 0 -> cage 1
1425          *      port 1 -> cage 1
1426          *      port 2 -> cage 2
1427          *      port 3 -> cage 2
1428          */
1429         {
1430                 EFX_FAMILY_MEDFORD,
1431                 (1 << TLV_PORT_MODE_40G) |
1432                 (1 << TLV_PORT_MODE_40G_40G) |
1433                 (1 << TLV_PORT_MODE_40G_10G_10G) |
1434                 (1 << TLV_PORT_MODE_10G_10G_40G) |
1435                 (1 << TLV_PORT_MODE_10G_10G_10G_10G_Q1_Q2),
1436                 2,
1437                 1
1438         },
1439         /*
1440          * Modes that on Medford allocate 4 adjacent port numbers to each
1441          * connector, starting on cage 1.
1442          *      port 0 -> cage 1
1443          *      port 1 -> cage 1
1444          *      port 2 -> cage 1
1445          *      port 3 -> cage 1
1446          */
1447         {
1448                 EFX_FAMILY_MEDFORD,
1449                 (1 << TLV_PORT_MODE_10G_10G_10G_10G_Q) |
1450                 (1 << TLV_PORT_MODE_10G_10G_10G_10G_Q1),
1451                 4,
1452                 1,
1453         },
1454         /*
1455          * Modes that on Medford allocate 4 adjacent port numbers to each
1456          * connector, starting on cage 2.
1457          *      port 0 -> cage 2
1458          *      port 1 -> cage 2
1459          *      port 2 -> cage 2
1460          *      port 3 -> cage 2
1461          */
1462         {
1463                 EFX_FAMILY_MEDFORD,
1464                 (1 << TLV_PORT_MODE_10G_10G_10G_10G_Q2),
1465                 4,
1466                 2
1467         },
1468 };
1469
1470 static  __checkReturn   efx_rc_t
1471 ef10_external_port_mapping(
1472         __in            efx_nic_t *enp,
1473         __in            uint32_t port,
1474         __out           uint8_t *external_portp)
1475 {
1476         efx_rc_t rc;
1477         int i;
1478         uint32_t port_modes;
1479         uint32_t matches;
1480         uint32_t current;
1481         int32_t count = 1; /* Default 1-1 mapping */
1482         int32_t offset = 1; /* Default starting external port number */
1483
1484         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes, &current)) != 0) {
1485                 /*
1486                  * No current port mode information (i.e. Huntington)
1487                  * - infer mapping from available modes
1488                  */
1489                 if ((rc = efx_mcdi_get_port_modes(enp,
1490                             &port_modes, NULL)) != 0) {
1491                         /*
1492                          * No port mode information available
1493                          * - use default mapping
1494                          */
1495                         goto out;
1496                 }
1497         } else {
1498                 /* Only need to scan the current mode */
1499                 port_modes = 1 << current;
1500         }
1501
1502         /*
1503          * Infer the internal port -> external number mapping from
1504          * the possible port modes for this NIC.
1505          */
1506         for (i = 0; i < EFX_ARRAY_SIZE(__ef10_external_port_mappings); ++i) {
1507                 struct ef10_external_port_map_s *eepmp =
1508                     &__ef10_external_port_mappings[i];
1509                 if (eepmp->family != enp->en_family)
1510                         continue;
1511                 matches = (eepmp->modes_mask & port_modes);
1512                 if (matches != 0) {
1513                         /*
1514                          * Some modes match. For some Huntington boards
1515                          * there will be multiple matches. The mapping on the
1516                          * last match is used.
1517                          */
1518                         count = eepmp->count;
1519                         offset = eepmp->offset;
1520                         port_modes &= ~matches;
1521                 }
1522         }
1523
1524         if (port_modes != 0) {
1525                 /* Some advertised modes are not supported */
1526                 rc = ENOTSUP;
1527                 goto fail1;
1528         }
1529
1530 out:
1531         /*
1532          * Scale as required by last matched mode and then convert to
1533          * correctly offset numbering
1534          */
1535         *external_portp = (uint8_t)((port / count) + offset);
1536         return (0);
1537
1538 fail1:
1539         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1540
1541         return (rc);
1542 }
1543
1544 static  __checkReturn   efx_rc_t
1545 ef10_nic_board_cfg(
1546         __in            efx_nic_t *enp)
1547 {
1548         const efx_nic_ops_t *enop = enp->en_enop;
1549         efx_mcdi_iface_t *emip = &(enp->en_mcdi.em_emip);
1550         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1551         ef10_link_state_t els;
1552         efx_port_t *epp = &(enp->en_port);
1553         uint32_t board_type = 0;
1554         uint32_t port;
1555         uint32_t pf;
1556         uint32_t vf;
1557         uint8_t mac_addr[6] = { 0 };
1558         efx_rc_t rc;
1559
1560         /* Get the (zero-based) MCDI port number */
1561         if ((rc = efx_mcdi_get_port_assignment(enp, &port)) != 0)
1562                 goto fail1;
1563
1564         /* EFX MCDI interface uses one-based port numbers */
1565         emip->emi_port = port + 1;
1566
1567         if ((rc = ef10_external_port_mapping(enp, port,
1568                     &encp->enc_external_port)) != 0)
1569                 goto fail2;
1570
1571         /*
1572          * Get PCIe function number from firmware (used for
1573          * per-function privilege and dynamic config info).
1574          *  - PCIe PF: pf = PF number, vf = 0xffff.
1575          *  - PCIe VF: pf = parent PF, vf = VF number.
1576          */
1577         if ((rc = efx_mcdi_get_function_info(enp, &pf, &vf)) != 0)
1578                 goto fail3;
1579
1580         encp->enc_pf = pf;
1581         encp->enc_vf = vf;
1582
1583         /* MAC address for this function */
1584         if (EFX_PCI_FUNCTION_IS_PF(encp)) {
1585                 rc = efx_mcdi_get_mac_address_pf(enp, mac_addr);
1586 #if EFSYS_OPT_ALLOW_UNCONFIGURED_NIC
1587                 /*
1588                  * Disable static config checking, ONLY for manufacturing test
1589                  * and setup at the factory, to allow the static config to be
1590                  * installed.
1591                  */
1592 #else /* EFSYS_OPT_ALLOW_UNCONFIGURED_NIC */
1593                 if ((rc == 0) && (mac_addr[0] & 0x02)) {
1594                         /*
1595                          * If the static config does not include a global MAC
1596                          * address pool then the board may return a locally
1597                          * administered MAC address (this should only happen on
1598                          * incorrectly programmed boards).
1599                          */
1600                         rc = EINVAL;
1601                 }
1602 #endif /* EFSYS_OPT_ALLOW_UNCONFIGURED_NIC */
1603         } else {
1604                 rc = efx_mcdi_get_mac_address_vf(enp, mac_addr);
1605         }
1606         if (rc != 0)
1607                 goto fail4;
1608
1609         EFX_MAC_ADDR_COPY(encp->enc_mac_addr, mac_addr);
1610
1611         /* Board configuration (legacy) */
1612         rc = efx_mcdi_get_board_cfg(enp, &board_type, NULL, NULL);
1613         if (rc != 0) {
1614                 /* Unprivileged functions may not be able to read board cfg */
1615                 if (rc == EACCES)
1616                         board_type = 0;
1617                 else
1618                         goto fail5;
1619         }
1620
1621         encp->enc_board_type = board_type;
1622         encp->enc_clk_mult = 1; /* not used for EF10 */
1623
1624         /* Fill out fields in enp->en_port and enp->en_nic_cfg from MCDI */
1625         if ((rc = efx_mcdi_get_phy_cfg(enp)) != 0)
1626                 goto fail6;
1627
1628         /* Obtain the default PHY advertised capabilities */
1629         if ((rc = ef10_phy_get_link(enp, &els)) != 0)
1630                 goto fail7;
1631         epp->ep_default_adv_cap_mask = els.els_adv_cap_mask;
1632         epp->ep_adv_cap_mask = els.els_adv_cap_mask;
1633
1634         /* Get remaining controller-specific board config */
1635         if ((rc = enop->eno_board_cfg(enp)) != 0)
1636                 if (rc != EACCES)
1637                         goto fail8;
1638
1639         return (0);
1640
1641 fail8:
1642         EFSYS_PROBE(fail8);
1643 fail7:
1644         EFSYS_PROBE(fail7);
1645 fail6:
1646         EFSYS_PROBE(fail6);
1647 fail5:
1648         EFSYS_PROBE(fail5);
1649 fail4:
1650         EFSYS_PROBE(fail4);
1651 fail3:
1652         EFSYS_PROBE(fail3);
1653 fail2:
1654         EFSYS_PROBE(fail2);
1655 fail1:
1656         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1657
1658         return (rc);
1659 }
1660
1661         __checkReturn   efx_rc_t
1662 ef10_nic_probe(
1663         __in            efx_nic_t *enp)
1664 {
1665         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1666         efx_drv_cfg_t *edcp = &(enp->en_drv_cfg);
1667         efx_rc_t rc;
1668
1669         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
1670             enp->en_family == EFX_FAMILY_MEDFORD ||
1671             enp->en_family == EFX_FAMILY_MEDFORD2);
1672
1673         /* Read and clear any assertion state */
1674         if ((rc = efx_mcdi_read_assertion(enp)) != 0)
1675                 goto fail1;
1676
1677         /* Exit the assertion handler */
1678         if ((rc = efx_mcdi_exit_assertion_handler(enp)) != 0)
1679                 if (rc != EACCES)
1680                         goto fail2;
1681
1682         if ((rc = efx_mcdi_drv_attach(enp, B_TRUE)) != 0)
1683                 goto fail3;
1684
1685         if ((rc = ef10_nic_board_cfg(enp)) != 0)
1686                 goto fail4;
1687
1688         /*
1689          * Set default driver config limits (based on board config).
1690          *
1691          * FIXME: For now allocate a fixed number of VIs which is likely to be
1692          * sufficient and small enough to allow multiple functions on the same
1693          * port.
1694          */
1695         edcp->edc_min_vi_count = edcp->edc_max_vi_count =
1696             MIN(128, MAX(encp->enc_rxq_limit, encp->enc_txq_limit));
1697
1698         /* The client driver must configure and enable PIO buffer support */
1699         edcp->edc_max_piobuf_count = 0;
1700         edcp->edc_pio_alloc_size = 0;
1701
1702 #if EFSYS_OPT_MAC_STATS
1703         /* Wipe the MAC statistics */
1704         if ((rc = efx_mcdi_mac_stats_clear(enp)) != 0)
1705                 goto fail5;
1706 #endif
1707
1708 #if EFSYS_OPT_LOOPBACK
1709         if ((rc = efx_mcdi_get_loopback_modes(enp)) != 0)
1710                 goto fail6;
1711 #endif
1712
1713 #if EFSYS_OPT_MON_STATS
1714         if ((rc = mcdi_mon_cfg_build(enp)) != 0) {
1715                 /* Unprivileged functions do not have access to sensors */
1716                 if (rc != EACCES)
1717                         goto fail7;
1718         }
1719 #endif
1720
1721         encp->enc_features = enp->en_features;
1722
1723         return (0);
1724
1725 #if EFSYS_OPT_MON_STATS
1726 fail7:
1727         EFSYS_PROBE(fail7);
1728 #endif
1729 #if EFSYS_OPT_LOOPBACK
1730 fail6:
1731         EFSYS_PROBE(fail6);
1732 #endif
1733 #if EFSYS_OPT_MAC_STATS
1734 fail5:
1735         EFSYS_PROBE(fail5);
1736 #endif
1737 fail4:
1738         EFSYS_PROBE(fail4);
1739 fail3:
1740         EFSYS_PROBE(fail3);
1741 fail2:
1742         EFSYS_PROBE(fail2);
1743 fail1:
1744         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1745
1746         return (rc);
1747 }
1748
1749         __checkReturn   efx_rc_t
1750 ef10_nic_set_drv_limits(
1751         __inout         efx_nic_t *enp,
1752         __in            efx_drv_limits_t *edlp)
1753 {
1754         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
1755         efx_drv_cfg_t *edcp = &(enp->en_drv_cfg);
1756         uint32_t min_evq_count, max_evq_count;
1757         uint32_t min_rxq_count, max_rxq_count;
1758         uint32_t min_txq_count, max_txq_count;
1759         efx_rc_t rc;
1760
1761         if (edlp == NULL) {
1762                 rc = EINVAL;
1763                 goto fail1;
1764         }
1765
1766         /* Get minimum required and maximum usable VI limits */
1767         min_evq_count = MIN(edlp->edl_min_evq_count, encp->enc_evq_limit);
1768         min_rxq_count = MIN(edlp->edl_min_rxq_count, encp->enc_rxq_limit);
1769         min_txq_count = MIN(edlp->edl_min_txq_count, encp->enc_txq_limit);
1770
1771         edcp->edc_min_vi_count =
1772             MAX(min_evq_count, MAX(min_rxq_count, min_txq_count));
1773
1774         max_evq_count = MIN(edlp->edl_max_evq_count, encp->enc_evq_limit);
1775         max_rxq_count = MIN(edlp->edl_max_rxq_count, encp->enc_rxq_limit);
1776         max_txq_count = MIN(edlp->edl_max_txq_count, encp->enc_txq_limit);
1777
1778         edcp->edc_max_vi_count =
1779             MAX(max_evq_count, MAX(max_rxq_count, max_txq_count));
1780
1781         /*
1782          * Check limits for sub-allocated piobuf blocks.
1783          * PIO is optional, so don't fail if the limits are incorrect.
1784          */
1785         if ((encp->enc_piobuf_size == 0) ||
1786             (encp->enc_piobuf_limit == 0) ||
1787             (edlp->edl_min_pio_alloc_size == 0) ||
1788             (edlp->edl_min_pio_alloc_size > encp->enc_piobuf_size)) {
1789                 /* Disable PIO */
1790                 edcp->edc_max_piobuf_count = 0;
1791                 edcp->edc_pio_alloc_size = 0;
1792         } else {
1793                 uint32_t blk_size, blk_count, blks_per_piobuf;
1794
1795                 blk_size =
1796                     MAX(edlp->edl_min_pio_alloc_size,
1797                             encp->enc_piobuf_min_alloc_size);
1798
1799                 blks_per_piobuf = encp->enc_piobuf_size / blk_size;
1800                 EFSYS_ASSERT3U(blks_per_piobuf, <=, 32);
1801
1802                 blk_count = (encp->enc_piobuf_limit * blks_per_piobuf);
1803
1804                 /* A zero max pio alloc count means unlimited */
1805                 if ((edlp->edl_max_pio_alloc_count > 0) &&
1806                     (edlp->edl_max_pio_alloc_count < blk_count)) {
1807                         blk_count = edlp->edl_max_pio_alloc_count;
1808                 }
1809
1810                 edcp->edc_pio_alloc_size = blk_size;
1811                 edcp->edc_max_piobuf_count =
1812                     (blk_count + (blks_per_piobuf - 1)) / blks_per_piobuf;
1813         }
1814
1815         return (0);
1816
1817 fail1:
1818         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1819
1820         return (rc);
1821 }
1822
1823
1824         __checkReturn   efx_rc_t
1825 ef10_nic_reset(
1826         __in            efx_nic_t *enp)
1827 {
1828         efx_mcdi_req_t req;
1829         uint8_t payload[MAX(MC_CMD_ENTITY_RESET_IN_LEN,
1830                             MC_CMD_ENTITY_RESET_OUT_LEN)];
1831         efx_rc_t rc;
1832
1833         /* ef10_nic_reset() is called to recover from BADASSERT failures. */
1834         if ((rc = efx_mcdi_read_assertion(enp)) != 0)
1835                 goto fail1;
1836         if ((rc = efx_mcdi_exit_assertion_handler(enp)) != 0)
1837                 goto fail2;
1838
1839         (void) memset(payload, 0, sizeof (payload));
1840         req.emr_cmd = MC_CMD_ENTITY_RESET;
1841         req.emr_in_buf = payload;
1842         req.emr_in_length = MC_CMD_ENTITY_RESET_IN_LEN;
1843         req.emr_out_buf = payload;
1844         req.emr_out_length = MC_CMD_ENTITY_RESET_OUT_LEN;
1845
1846         MCDI_IN_POPULATE_DWORD_1(req, ENTITY_RESET_IN_FLAG,
1847             ENTITY_RESET_IN_FUNCTION_RESOURCE_RESET, 1);
1848
1849         efx_mcdi_execute(enp, &req);
1850
1851         if (req.emr_rc != 0) {
1852                 rc = req.emr_rc;
1853                 goto fail3;
1854         }
1855
1856         /* Clear RX/TX DMA queue errors */
1857         enp->en_reset_flags &= ~(EFX_RESET_RXQ_ERR | EFX_RESET_TXQ_ERR);
1858
1859         return (0);
1860
1861 fail3:
1862         EFSYS_PROBE(fail3);
1863 fail2:
1864         EFSYS_PROBE(fail2);
1865 fail1:
1866         EFSYS_PROBE1(fail1, efx_rc_t, rc);
1867
1868         return (rc);
1869 }
1870
1871         __checkReturn   efx_rc_t
1872 ef10_nic_init(
1873         __in            efx_nic_t *enp)
1874 {
1875         efx_drv_cfg_t *edcp = &(enp->en_drv_cfg);
1876         uint32_t min_vi_count, max_vi_count;
1877         uint32_t vi_count, vi_base, vi_shift;
1878         uint32_t i;
1879         uint32_t retry;
1880         uint32_t delay_us;
1881         uint32_t vi_window_size;
1882         efx_rc_t rc;
1883
1884         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
1885             enp->en_family == EFX_FAMILY_MEDFORD ||
1886             enp->en_family == EFX_FAMILY_MEDFORD2);
1887
1888         /* Enable reporting of some events (e.g. link change) */
1889         if ((rc = efx_mcdi_log_ctrl(enp)) != 0)
1890                 goto fail1;
1891
1892         /* Allocate (optional) on-chip PIO buffers */
1893         ef10_nic_alloc_piobufs(enp, edcp->edc_max_piobuf_count);
1894
1895         /*
1896          * For best performance, PIO writes should use a write-combined
1897          * (WC) memory mapping. Using a separate WC mapping for the PIO
1898          * aperture of each VI would be a burden to drivers (and not
1899          * possible if the host page size is >4Kbyte).
1900          *
1901          * To avoid this we use a single uncached (UC) mapping for VI
1902          * register access, and a single WC mapping for extra VIs used
1903          * for PIO writes.
1904          *
1905          * Each piobuf must be linked to a VI in the WC mapping, and to
1906          * each VI that is using a sub-allocated block from the piobuf.
1907          */
1908         min_vi_count = edcp->edc_min_vi_count;
1909         max_vi_count =
1910             edcp->edc_max_vi_count + enp->en_arch.ef10.ena_piobuf_count;
1911
1912         /* Ensure that the previously attached driver's VIs are freed */
1913         if ((rc = efx_mcdi_free_vis(enp)) != 0)
1914                 goto fail2;
1915
1916         /*
1917          * Reserve VI resources (EVQ+RXQ+TXQ) for this PCIe function. If this
1918          * fails then retrying the request for fewer VI resources may succeed.
1919          */
1920         vi_count = 0;
1921         if ((rc = efx_mcdi_alloc_vis(enp, min_vi_count, max_vi_count,
1922                     &vi_base, &vi_count, &vi_shift)) != 0)
1923                 goto fail3;
1924
1925         EFSYS_PROBE2(vi_alloc, uint32_t, vi_base, uint32_t, vi_count);
1926
1927         if (vi_count < min_vi_count) {
1928                 rc = ENOMEM;
1929                 goto fail4;
1930         }
1931
1932         enp->en_arch.ef10.ena_vi_base = vi_base;
1933         enp->en_arch.ef10.ena_vi_count = vi_count;
1934         enp->en_arch.ef10.ena_vi_shift = vi_shift;
1935
1936         if (vi_count < min_vi_count + enp->en_arch.ef10.ena_piobuf_count) {
1937                 /* Not enough extra VIs to map piobufs */
1938                 ef10_nic_free_piobufs(enp);
1939         }
1940
1941         enp->en_arch.ef10.ena_pio_write_vi_base =
1942             vi_count - enp->en_arch.ef10.ena_piobuf_count;
1943
1944         EFSYS_ASSERT3U(enp->en_nic_cfg.enc_vi_window_shift, !=,
1945             EFX_VI_WINDOW_SHIFT_INVALID);
1946         EFSYS_ASSERT3U(enp->en_nic_cfg.enc_vi_window_shift, <=,
1947             EFX_VI_WINDOW_SHIFT_64K);
1948         vi_window_size = 1U << enp->en_nic_cfg.enc_vi_window_shift;
1949
1950         /* Save UC memory mapping details */
1951         enp->en_arch.ef10.ena_uc_mem_map_offset = 0;
1952         if (enp->en_arch.ef10.ena_piobuf_count > 0) {
1953                 enp->en_arch.ef10.ena_uc_mem_map_size =
1954                     (vi_window_size *
1955                     enp->en_arch.ef10.ena_pio_write_vi_base);
1956         } else {
1957                 enp->en_arch.ef10.ena_uc_mem_map_size =
1958                     (vi_window_size *
1959                     enp->en_arch.ef10.ena_vi_count);
1960         }
1961
1962         /* Save WC memory mapping details */
1963         enp->en_arch.ef10.ena_wc_mem_map_offset =
1964             enp->en_arch.ef10.ena_uc_mem_map_offset +
1965             enp->en_arch.ef10.ena_uc_mem_map_size;
1966
1967         enp->en_arch.ef10.ena_wc_mem_map_size =
1968             (vi_window_size *
1969             enp->en_arch.ef10.ena_piobuf_count);
1970
1971         /* Link piobufs to extra VIs in WC mapping */
1972         if (enp->en_arch.ef10.ena_piobuf_count > 0) {
1973                 for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
1974                         rc = efx_mcdi_link_piobuf(enp,
1975                             enp->en_arch.ef10.ena_pio_write_vi_base + i,
1976                             enp->en_arch.ef10.ena_piobuf_handle[i]);
1977                         if (rc != 0)
1978                                 break;
1979                 }
1980         }
1981
1982         /*
1983          * Allocate a vAdaptor attached to our upstream vPort/pPort.
1984          *
1985          * On a VF, this may fail with MC_CMD_ERR_NO_EVB_PORT (ENOENT) if the PF
1986          * driver has yet to bring up the EVB port. See bug 56147. In this case,
1987          * retry the request several times after waiting a while. The wait time
1988          * between retries starts small (10ms) and exponentially increases.
1989          * Total wait time is a little over two seconds. Retry logic in the
1990          * client driver may mean this whole loop is repeated if it continues to
1991          * fail.
1992          */
1993         retry = 0;
1994         delay_us = 10000;
1995         while ((rc = efx_mcdi_vadaptor_alloc(enp, EVB_PORT_ID_ASSIGNED)) != 0) {
1996                 if (EFX_PCI_FUNCTION_IS_PF(&enp->en_nic_cfg) ||
1997                     (rc != ENOENT)) {
1998                         /*
1999                          * Do not retry alloc for PF, or for other errors on
2000                          * a VF.
2001                          */
2002                         goto fail5;
2003                 }
2004
2005                 /* VF startup before PF is ready. Retry allocation. */
2006                 if (retry > 5) {
2007                         /* Too many attempts */
2008                         rc = EINVAL;
2009                         goto fail6;
2010                 }
2011                 EFSYS_PROBE1(mcdi_no_evb_port_retry, int, retry);
2012                 EFSYS_SLEEP(delay_us);
2013                 retry++;
2014                 if (delay_us < 500000)
2015                         delay_us <<= 2;
2016         }
2017
2018         enp->en_vport_id = EVB_PORT_ID_ASSIGNED;
2019         enp->en_nic_cfg.enc_mcdi_max_payload_length = MCDI_CTL_SDU_LEN_MAX_V2;
2020
2021         return (0);
2022
2023 fail6:
2024         EFSYS_PROBE(fail6);
2025 fail5:
2026         EFSYS_PROBE(fail5);
2027 fail4:
2028         EFSYS_PROBE(fail4);
2029 fail3:
2030         EFSYS_PROBE(fail3);
2031 fail2:
2032         EFSYS_PROBE(fail2);
2033
2034         ef10_nic_free_piobufs(enp);
2035
2036 fail1:
2037         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2038
2039         return (rc);
2040 }
2041
2042         __checkReturn   efx_rc_t
2043 ef10_nic_get_vi_pool(
2044         __in            efx_nic_t *enp,
2045         __out           uint32_t *vi_countp)
2046 {
2047         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
2048             enp->en_family == EFX_FAMILY_MEDFORD ||
2049             enp->en_family == EFX_FAMILY_MEDFORD2);
2050
2051         /*
2052          * Report VIs that the client driver can use.
2053          * Do not include VIs used for PIO buffer writes.
2054          */
2055         *vi_countp = enp->en_arch.ef10.ena_pio_write_vi_base;
2056
2057         return (0);
2058 }
2059
2060         __checkReturn   efx_rc_t
2061 ef10_nic_get_bar_region(
2062         __in            efx_nic_t *enp,
2063         __in            efx_nic_region_t region,
2064         __out           uint32_t *offsetp,
2065         __out           size_t *sizep)
2066 {
2067         efx_rc_t rc;
2068
2069         EFSYS_ASSERT(enp->en_family == EFX_FAMILY_HUNTINGTON ||
2070             enp->en_family == EFX_FAMILY_MEDFORD ||
2071             enp->en_family == EFX_FAMILY_MEDFORD2);
2072
2073         /*
2074          * TODO: Specify host memory mapping alignment and granularity
2075          * in efx_drv_limits_t so that they can be taken into account
2076          * when allocating extra VIs for PIO writes.
2077          */
2078         switch (region) {
2079         case EFX_REGION_VI:
2080                 /* UC mapped memory BAR region for VI registers */
2081                 *offsetp = enp->en_arch.ef10.ena_uc_mem_map_offset;
2082                 *sizep = enp->en_arch.ef10.ena_uc_mem_map_size;
2083                 break;
2084
2085         case EFX_REGION_PIO_WRITE_VI:
2086                 /* WC mapped memory BAR region for piobuf writes */
2087                 *offsetp = enp->en_arch.ef10.ena_wc_mem_map_offset;
2088                 *sizep = enp->en_arch.ef10.ena_wc_mem_map_size;
2089                 break;
2090
2091         default:
2092                 rc = EINVAL;
2093                 goto fail1;
2094         }
2095
2096         return (0);
2097
2098 fail1:
2099         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2100
2101         return (rc);
2102 }
2103
2104                         void
2105 ef10_nic_fini(
2106         __in            efx_nic_t *enp)
2107 {
2108         uint32_t i;
2109         efx_rc_t rc;
2110
2111         (void) efx_mcdi_vadaptor_free(enp, enp->en_vport_id);
2112         enp->en_vport_id = 0;
2113
2114         /* Unlink piobufs from extra VIs in WC mapping */
2115         if (enp->en_arch.ef10.ena_piobuf_count > 0) {
2116                 for (i = 0; i < enp->en_arch.ef10.ena_piobuf_count; i++) {
2117                         rc = efx_mcdi_unlink_piobuf(enp,
2118                             enp->en_arch.ef10.ena_pio_write_vi_base + i);
2119                         if (rc != 0)
2120                                 break;
2121                 }
2122         }
2123
2124         ef10_nic_free_piobufs(enp);
2125
2126         (void) efx_mcdi_free_vis(enp);
2127         enp->en_arch.ef10.ena_vi_count = 0;
2128 }
2129
2130                         void
2131 ef10_nic_unprobe(
2132         __in            efx_nic_t *enp)
2133 {
2134 #if EFSYS_OPT_MON_STATS
2135         mcdi_mon_cfg_free(enp);
2136 #endif /* EFSYS_OPT_MON_STATS */
2137         (void) efx_mcdi_drv_attach(enp, B_FALSE);
2138 }
2139
2140 #if EFSYS_OPT_DIAG
2141
2142         __checkReturn   efx_rc_t
2143 ef10_nic_register_test(
2144         __in            efx_nic_t *enp)
2145 {
2146         efx_rc_t rc;
2147
2148         /* FIXME */
2149         _NOTE(ARGUNUSED(enp))
2150         _NOTE(CONSTANTCONDITION)
2151         if (B_FALSE) {
2152                 rc = ENOTSUP;
2153                 goto fail1;
2154         }
2155         /* FIXME */
2156
2157         return (0);
2158
2159 fail1:
2160         EFSYS_PROBE1(fail1, efx_rc_t, rc);
2161
2162         return (rc);
2163 }
2164
2165 #endif  /* EFSYS_OPT_DIAG */
2166
2167
2168 #endif  /* EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD || EFSYS_OPT_MEDFORD2 */