drivers/net/sfc/base/efx.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2006-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #ifndef _SYS_EFX_H
   8 #define _SYS_EFX_H
   9
  10 #include "efx_annote.h"
  11 #include "efsys.h"
  12 #include "efx_types.h"
  13 #include "efx_check.h"
  14 #include "efx_phy_ids.h"
  15
  16 #ifdef  __cplusplus
  17 extern "C" {
  18 #endif
  19
  20 #define EFX_STATIC_ASSERT(_cond)                \
  21         ((void)sizeof (char[(_cond) ? 1 : -1]))
  22
  23 #define EFX_ARRAY_SIZE(_array)                  \
  24         (sizeof (_array) / sizeof ((_array)[0]))
  25
  26 #define EFX_FIELD_OFFSET(_type, _field)         \
  27         ((size_t)&(((_type *)0)->_field))
  28
  29 /* The macro expands divider twice */
  30 #define EFX_DIV_ROUND_UP(_n, _d)                (((_n) + (_d) - 1) / (_d))
  31
  32 /* Return codes */
  33
  34 typedef __success(return == 0) int efx_rc_t;
  35
  36
  37 /* Chip families */
  38
  39 typedef enum efx_family_e {
  40         EFX_FAMILY_INVALID,
  41         EFX_FAMILY_FALCON,      /* Obsolete and not supported */
  42         EFX_FAMILY_SIENA,
  43         EFX_FAMILY_HUNTINGTON,
  44         EFX_FAMILY_MEDFORD,
  45         EFX_FAMILY_MEDFORD2,
  46         EFX_FAMILY_NTYPES
  47 } efx_family_t;
  48
  49 extern  __checkReturn   efx_rc_t
  50 efx_family(
  51         __in            uint16_t venid,
  52         __in            uint16_t devid,
  53         __out           efx_family_t *efp,
  54         __out           unsigned int *membarp);
  55
  56
  57 #define EFX_PCI_VENID_SFC                       0x1924
  58
  59 #define EFX_PCI_DEVID_FALCON                    0x0710  /* SFC4000 */
  60
  61 #define EFX_PCI_DEVID_BETHPAGE                  0x0803  /* SFC9020 */
  62 #define EFX_PCI_DEVID_SIENA                     0x0813  /* SFL9021 */
  63 #define EFX_PCI_DEVID_SIENA_F1_UNINIT           0x0810
  64
  65 #define EFX_PCI_DEVID_HUNTINGTON_PF_UNINIT      0x0901
  66 #define EFX_PCI_DEVID_FARMINGDALE               0x0903  /* SFC9120 PF */
  67 #define EFX_PCI_DEVID_GREENPORT                 0x0923  /* SFC9140 PF */
  68
  69 #define EFX_PCI_DEVID_FARMINGDALE_VF            0x1903  /* SFC9120 VF */
  70 #define EFX_PCI_DEVID_GREENPORT_VF              0x1923  /* SFC9140 VF */
  71
  72 #define EFX_PCI_DEVID_MEDFORD_PF_UNINIT         0x0913
  73 #define EFX_PCI_DEVID_MEDFORD                   0x0A03  /* SFC9240 PF */
  74 #define EFX_PCI_DEVID_MEDFORD_VF                0x1A03  /* SFC9240 VF */
  75
  76 #define EFX_PCI_DEVID_MEDFORD2_PF_UNINIT        0x0B13
  77 #define EFX_PCI_DEVID_MEDFORD2                  0x0B03  /* SFC9250 PF */
  78 #define EFX_PCI_DEVID_MEDFORD2_VF               0x1B03  /* SFC9250 VF */
  79
  80
  81 #define EFX_MEM_BAR_SIENA                       2
  82
  83 #define EFX_MEM_BAR_HUNTINGTON_PF               2
  84 #define EFX_MEM_BAR_HUNTINGTON_VF               0
  85
  86 #define EFX_MEM_BAR_MEDFORD_PF                  2
  87 #define EFX_MEM_BAR_MEDFORD_VF                  0
  88
  89 #define EFX_MEM_BAR_MEDFORD2                    0
  90
  91
  92 /* Error codes */
  93
  94 enum {
  95         EFX_ERR_INVALID,
  96         EFX_ERR_SRAM_OOB,
  97         EFX_ERR_BUFID_DC_OOB,
  98         EFX_ERR_MEM_PERR,
  99         EFX_ERR_RBUF_OWN,
 100         EFX_ERR_TBUF_OWN,
 101         EFX_ERR_RDESQ_OWN,
 102         EFX_ERR_TDESQ_OWN,
 103         EFX_ERR_EVQ_OWN,
 104         EFX_ERR_EVFF_OFLO,
 105         EFX_ERR_ILL_ADDR,
 106         EFX_ERR_SRAM_PERR,
 107         EFX_ERR_NCODES
 108 };
 109
 110 /* Calculate the IEEE 802.3 CRC32 of a MAC addr */
 111 extern  __checkReturn           uint32_t
 112 efx_crc32_calculate(
 113         __in                    uint32_t crc_init,
 114         __in_ecount(length)     uint8_t const *input,
 115         __in                    int length);
 116
 117
 118 /* Type prototypes */
 119
 120 typedef struct efx_rxq_s        efx_rxq_t;
 121
 122 /* NIC */
 123
 124 typedef struct efx_nic_s        efx_nic_t;
 125
 126 extern  __checkReturn   efx_rc_t
 127 efx_nic_create(
 128         __in            efx_family_t family,
 129         __in            efsys_identifier_t *esip,
 130         __in            efsys_bar_t *esbp,
 131         __in            efsys_lock_t *eslp,
 132         __deref_out     efx_nic_t **enpp);
 133
 134 /* EFX_FW_VARIANT codes map one to one on MC_CMD_FW codes */
 135 typedef enum efx_fw_variant_e {
 136         EFX_FW_VARIANT_FULL_FEATURED,
 137         EFX_FW_VARIANT_LOW_LATENCY,
 138         EFX_FW_VARIANT_PACKED_STREAM,
 139         EFX_FW_VARIANT_HIGH_TX_RATE,
 140         EFX_FW_VARIANT_PACKED_STREAM_HASH_MODE_1,
 141         EFX_FW_VARIANT_RULES_ENGINE,
 142         EFX_FW_VARIANT_DPDK,
 143         EFX_FW_VARIANT_DONT_CARE = 0xffffffff
 144 } efx_fw_variant_t;
 145
 146 extern  __checkReturn   efx_rc_t
 147 efx_nic_probe(
 148         __in            efx_nic_t *enp,
 149         __in            efx_fw_variant_t efv);
 150
 151 extern  __checkReturn   efx_rc_t
 152 efx_nic_init(
 153         __in            efx_nic_t *enp);
 154
 155 extern  __checkReturn   efx_rc_t
 156 efx_nic_reset(
 157         __in            efx_nic_t *enp);
 158
 159 extern  __checkReturn   boolean_t
 160 efx_nic_hw_unavailable(
 161         __in            efx_nic_t *enp);
 162
 163 extern                  void
 164 efx_nic_set_hw_unavailable(
 165         __in            efx_nic_t *enp);
 166
 167 #if EFSYS_OPT_DIAG
 168
 169 extern  __checkReturn   efx_rc_t
 170 efx_nic_register_test(
 171         __in            efx_nic_t *enp);
 172
 173 #endif  /* EFSYS_OPT_DIAG */
 174
 175 extern          void
 176 efx_nic_fini(
 177         __in            efx_nic_t *enp);
 178
 179 extern          void
 180 efx_nic_unprobe(
 181         __in            efx_nic_t *enp);
 182
 183 extern          void
 184 efx_nic_destroy(
 185         __in    efx_nic_t *enp);
 186
 187 #define EFX_PCIE_LINK_SPEED_GEN1                1
 188 #define EFX_PCIE_LINK_SPEED_GEN2                2
 189 #define EFX_PCIE_LINK_SPEED_GEN3                3
 190
 191 typedef enum efx_pcie_link_performance_e {
 192         EFX_PCIE_LINK_PERFORMANCE_UNKNOWN_BANDWIDTH,
 193         EFX_PCIE_LINK_PERFORMANCE_SUBOPTIMAL_BANDWIDTH,
 194         EFX_PCIE_LINK_PERFORMANCE_SUBOPTIMAL_LATENCY,
 195         EFX_PCIE_LINK_PERFORMANCE_OPTIMAL
 196 } efx_pcie_link_performance_t;
 197
 198 extern  __checkReturn   efx_rc_t
 199 efx_nic_calculate_pcie_link_bandwidth(
 200         __in            uint32_t pcie_link_width,
 201         __in            uint32_t pcie_link_gen,
 202         __out           uint32_t *bandwidth_mbpsp);
 203
 204 extern  __checkReturn   efx_rc_t
 205 efx_nic_check_pcie_link_speed(
 206         __in            efx_nic_t *enp,
 207         __in            uint32_t pcie_link_width,
 208         __in            uint32_t pcie_link_gen,
 209         __out           efx_pcie_link_performance_t *resultp);
 210
 211 #if EFSYS_OPT_MCDI
 212
 213 #if EFX_OPTS_EF10()
 214 /* EF10 architecture NICs require MCDIv2 commands */
 215 #define WITH_MCDI_V2 1
 216 #endif
 217
 218 typedef struct efx_mcdi_req_s efx_mcdi_req_t;
 219
 220 typedef enum efx_mcdi_exception_e {
 221         EFX_MCDI_EXCEPTION_MC_REBOOT,
 222         EFX_MCDI_EXCEPTION_MC_BADASSERT,
 223 } efx_mcdi_exception_t;
 224
 225 #if EFSYS_OPT_MCDI_LOGGING
 226 typedef enum efx_log_msg_e {
 227         EFX_LOG_INVALID,
 228         EFX_LOG_MCDI_REQUEST,
 229         EFX_LOG_MCDI_RESPONSE,
 230 } efx_log_msg_t;
 231 #endif /* EFSYS_OPT_MCDI_LOGGING */
 232
 233 typedef struct efx_mcdi_transport_s {
 234         void            *emt_context;
 235         efsys_mem_t     *emt_dma_mem;
 236         void            (*emt_execute)(void *, efx_mcdi_req_t *);
 237         void            (*emt_ev_cpl)(void *);
 238         void            (*emt_exception)(void *, efx_mcdi_exception_t);
 239 #if EFSYS_OPT_MCDI_LOGGING
 240         void            (*emt_logger)(void *, efx_log_msg_t,
 241                                         void *, size_t, void *, size_t);
 242 #endif /* EFSYS_OPT_MCDI_LOGGING */
 243 #if EFSYS_OPT_MCDI_PROXY_AUTH
 244         void            (*emt_ev_proxy_response)(void *, uint32_t, efx_rc_t);
 245 #endif /* EFSYS_OPT_MCDI_PROXY_AUTH */
 246 } efx_mcdi_transport_t;
 247
 248 extern  __checkReturn   efx_rc_t
 249 efx_mcdi_init(
 250         __in            efx_nic_t *enp,
 251         __in            const efx_mcdi_transport_t *mtp);
 252
 253 extern  __checkReturn   efx_rc_t
 254 efx_mcdi_reboot(
 255         __in            efx_nic_t *enp);
 256
 257                         void
 258 efx_mcdi_new_epoch(
 259         __in            efx_nic_t *enp);
 260
 261 extern                  void
 262 efx_mcdi_get_timeout(
 263         __in            efx_nic_t *enp,
 264         __in            efx_mcdi_req_t *emrp,
 265         __out           uint32_t *usec_timeoutp);
 266
 267 extern                  void
 268 efx_mcdi_request_start(
 269         __in            efx_nic_t *enp,
 270         __in            efx_mcdi_req_t *emrp,
 271         __in            boolean_t ev_cpl);
 272
 273 extern  __checkReturn   boolean_t
 274 efx_mcdi_request_poll(
 275         __in            efx_nic_t *enp);
 276
 277 extern  __checkReturn   boolean_t
 278 efx_mcdi_request_abort(
 279         __in            efx_nic_t *enp);
 280
 281 extern                  void
 282 efx_mcdi_fini(
 283         __in            efx_nic_t *enp);
 284
 285 #endif  /* EFSYS_OPT_MCDI */
 286
 287 /* INTR */
 288
 289 #define EFX_NINTR_SIENA 1024
 290
 291 typedef enum efx_intr_type_e {
 292         EFX_INTR_INVALID = 0,
 293         EFX_INTR_LINE,
 294         EFX_INTR_MESSAGE,
 295         EFX_INTR_NTYPES
 296 } efx_intr_type_t;
 297
 298 #define EFX_INTR_SIZE   (sizeof (efx_oword_t))
 299
 300 extern  __checkReturn   efx_rc_t
 301 efx_intr_init(
 302         __in            efx_nic_t *enp,
 303         __in            efx_intr_type_t type,
 304         __in_opt        efsys_mem_t *esmp);
 305
 306 extern                  void
 307 efx_intr_enable(
 308         __in            efx_nic_t *enp);
 309
 310 extern                  void
 311 efx_intr_disable(
 312         __in            efx_nic_t *enp);
 313
 314 extern                  void
 315 efx_intr_disable_unlocked(
 316         __in            efx_nic_t *enp);
 317
 318 #define EFX_INTR_NEVQS  32
 319
 320 extern  __checkReturn   efx_rc_t
 321 efx_intr_trigger(
 322         __in            efx_nic_t *enp,
 323         __in            unsigned int level);
 324
 325 extern                  void
 326 efx_intr_status_line(
 327         __in            efx_nic_t *enp,
 328         __out           boolean_t *fatalp,
 329         __out           uint32_t *maskp);
 330
 331 extern                  void
 332 efx_intr_status_message(
 333         __in            efx_nic_t *enp,
 334         __in            unsigned int message,
 335         __out           boolean_t *fatalp);
 336
 337 extern                  void
 338 efx_intr_fatal(
 339         __in            efx_nic_t *enp);
 340
 341 extern                  void
 342 efx_intr_fini(
 343         __in            efx_nic_t *enp);
 344
 345 /* MAC */
 346
 347 #if EFSYS_OPT_MAC_STATS
 348
 349 /* START MKCONFIG GENERATED EfxHeaderMacBlock ea466a9bc8789994 */
 350 typedef enum efx_mac_stat_e {
 351         EFX_MAC_RX_OCTETS,
 352         EFX_MAC_RX_PKTS,
 353         EFX_MAC_RX_UNICST_PKTS,
 354         EFX_MAC_RX_MULTICST_PKTS,
 355         EFX_MAC_RX_BRDCST_PKTS,
 356         EFX_MAC_RX_PAUSE_PKTS,
 357         EFX_MAC_RX_LE_64_PKTS,
 358         EFX_MAC_RX_65_TO_127_PKTS,
 359         EFX_MAC_RX_128_TO_255_PKTS,
 360         EFX_MAC_RX_256_TO_511_PKTS,
 361         EFX_MAC_RX_512_TO_1023_PKTS,
 362         EFX_MAC_RX_1024_TO_15XX_PKTS,
 363         EFX_MAC_RX_GE_15XX_PKTS,
 364         EFX_MAC_RX_ERRORS,
 365         EFX_MAC_RX_FCS_ERRORS,
 366         EFX_MAC_RX_DROP_EVENTS,
 367         EFX_MAC_RX_FALSE_CARRIER_ERRORS,
 368         EFX_MAC_RX_SYMBOL_ERRORS,
 369         EFX_MAC_RX_ALIGN_ERRORS,
 370         EFX_MAC_RX_INTERNAL_ERRORS,
 371         EFX_MAC_RX_JABBER_PKTS,
 372         EFX_MAC_RX_LANE0_CHAR_ERR,
 373         EFX_MAC_RX_LANE1_CHAR_ERR,
 374         EFX_MAC_RX_LANE2_CHAR_ERR,
 375         EFX_MAC_RX_LANE3_CHAR_ERR,
 376         EFX_MAC_RX_LANE0_DISP_ERR,
 377         EFX_MAC_RX_LANE1_DISP_ERR,
 378         EFX_MAC_RX_LANE2_DISP_ERR,
 379         EFX_MAC_RX_LANE3_DISP_ERR,
 380         EFX_MAC_RX_MATCH_FAULT,
 381         EFX_MAC_RX_NODESC_DROP_CNT,
 382         EFX_MAC_TX_OCTETS,
 383         EFX_MAC_TX_PKTS,
 384         EFX_MAC_TX_UNICST_PKTS,
 385         EFX_MAC_TX_MULTICST_PKTS,
 386         EFX_MAC_TX_BRDCST_PKTS,
 387         EFX_MAC_TX_PAUSE_PKTS,
 388         EFX_MAC_TX_LE_64_PKTS,
 389         EFX_MAC_TX_65_TO_127_PKTS,
 390         EFX_MAC_TX_128_TO_255_PKTS,
 391         EFX_MAC_TX_256_TO_511_PKTS,
 392         EFX_MAC_TX_512_TO_1023_PKTS,
 393         EFX_MAC_TX_1024_TO_15XX_PKTS,
 394         EFX_MAC_TX_GE_15XX_PKTS,
 395         EFX_MAC_TX_ERRORS,
 396         EFX_MAC_TX_SGL_COL_PKTS,
 397         EFX_MAC_TX_MULT_COL_PKTS,
 398         EFX_MAC_TX_EX_COL_PKTS,
 399         EFX_MAC_TX_LATE_COL_PKTS,
 400         EFX_MAC_TX_DEF_PKTS,
 401         EFX_MAC_TX_EX_DEF_PKTS,
 402         EFX_MAC_PM_TRUNC_BB_OVERFLOW,
 403         EFX_MAC_PM_DISCARD_BB_OVERFLOW,
 404         EFX_MAC_PM_TRUNC_VFIFO_FULL,
 405         EFX_MAC_PM_DISCARD_VFIFO_FULL,
 406         EFX_MAC_PM_TRUNC_QBB,
 407         EFX_MAC_PM_DISCARD_QBB,
 408         EFX_MAC_PM_DISCARD_MAPPING,
 409         EFX_MAC_RXDP_Q_DISABLED_PKTS,
 410         EFX_MAC_RXDP_DI_DROPPED_PKTS,
 411         EFX_MAC_RXDP_STREAMING_PKTS,
 412         EFX_MAC_RXDP_HLB_FETCH,
 413         EFX_MAC_RXDP_HLB_WAIT,
 414         EFX_MAC_VADAPTER_RX_UNICAST_PACKETS,
 415         EFX_MAC_VADAPTER_RX_UNICAST_BYTES,
 416         EFX_MAC_VADAPTER_RX_MULTICAST_PACKETS,
 417         EFX_MAC_VADAPTER_RX_MULTICAST_BYTES,
 418         EFX_MAC_VADAPTER_RX_BROADCAST_PACKETS,
 419         EFX_MAC_VADAPTER_RX_BROADCAST_BYTES,
 420         EFX_MAC_VADAPTER_RX_BAD_PACKETS,
 421         EFX_MAC_VADAPTER_RX_BAD_BYTES,
 422         EFX_MAC_VADAPTER_RX_OVERFLOW,
 423         EFX_MAC_VADAPTER_TX_UNICAST_PACKETS,
 424         EFX_MAC_VADAPTER_TX_UNICAST_BYTES,
 425         EFX_MAC_VADAPTER_TX_MULTICAST_PACKETS,
 426         EFX_MAC_VADAPTER_TX_MULTICAST_BYTES,
 427         EFX_MAC_VADAPTER_TX_BROADCAST_PACKETS,
 428         EFX_MAC_VADAPTER_TX_BROADCAST_BYTES,
 429         EFX_MAC_VADAPTER_TX_BAD_PACKETS,
 430         EFX_MAC_VADAPTER_TX_BAD_BYTES,
 431         EFX_MAC_VADAPTER_TX_OVERFLOW,
 432         EFX_MAC_FEC_UNCORRECTED_ERRORS,
 433         EFX_MAC_FEC_CORRECTED_ERRORS,
 434         EFX_MAC_FEC_CORRECTED_SYMBOLS_LANE0,
 435         EFX_MAC_FEC_CORRECTED_SYMBOLS_LANE1,
 436         EFX_MAC_FEC_CORRECTED_SYMBOLS_LANE2,
 437         EFX_MAC_FEC_CORRECTED_SYMBOLS_LANE3,
 438         EFX_MAC_CTPIO_VI_BUSY_FALLBACK,
 439         EFX_MAC_CTPIO_LONG_WRITE_SUCCESS,
 440         EFX_MAC_CTPIO_MISSING_DBELL_FAIL,
 441         EFX_MAC_CTPIO_OVERFLOW_FAIL,
 442         EFX_MAC_CTPIO_UNDERFLOW_FAIL,
 443         EFX_MAC_CTPIO_TIMEOUT_FAIL,
 444         EFX_MAC_CTPIO_NONCONTIG_WR_FAIL,
 445         EFX_MAC_CTPIO_FRM_CLOBBER_FAIL,
 446         EFX_MAC_CTPIO_INVALID_WR_FAIL,
 447         EFX_MAC_CTPIO_VI_CLOBBER_FALLBACK,
 448         EFX_MAC_CTPIO_UNQUALIFIED_FALLBACK,
 449         EFX_MAC_CTPIO_RUNT_FALLBACK,
 450         EFX_MAC_CTPIO_SUCCESS,
 451         EFX_MAC_CTPIO_FALLBACK,
 452         EFX_MAC_CTPIO_POISON,
 453         EFX_MAC_CTPIO_ERASE,
 454         EFX_MAC_RXDP_SCATTER_DISABLED_TRUNC,
 455         EFX_MAC_RXDP_HLB_IDLE,
 456         EFX_MAC_RXDP_HLB_TIMEOUT,
 457         EFX_MAC_NSTATS
 458 } efx_mac_stat_t;
 459
 460 /* END MKCONFIG GENERATED EfxHeaderMacBlock */
 461
 462 #endif  /* EFSYS_OPT_MAC_STATS */
 463
 464 typedef enum efx_link_mode_e {
 465         EFX_LINK_UNKNOWN = 0,
 466         EFX_LINK_DOWN,
 467         EFX_LINK_10HDX,
 468         EFX_LINK_10FDX,
 469         EFX_LINK_100HDX,
 470         EFX_LINK_100FDX,
 471         EFX_LINK_1000HDX,
 472         EFX_LINK_1000FDX,
 473         EFX_LINK_10000FDX,
 474         EFX_LINK_40000FDX,
 475         EFX_LINK_25000FDX,
 476         EFX_LINK_50000FDX,
 477         EFX_LINK_100000FDX,
 478         EFX_LINK_NMODES
 479 } efx_link_mode_t;
 480
 481 #define EFX_MAC_ADDR_LEN 6
 482
 483 #define EFX_VNI_OR_VSID_LEN 3
 484
 485 #define EFX_MAC_ADDR_IS_MULTICAST(_address) (((uint8_t *)_address)[0] & 0x01)
 486
 487 #define EFX_MAC_MULTICAST_LIST_MAX      256
 488
 489 #define EFX_MAC_SDU_MAX 9202
 490
 491 #define EFX_MAC_PDU_ADJUSTMENT                                  \
 492         (/* EtherII */ 14                                       \
 493             + /* VLAN */ 4                                      \
 494             + /* CRC */ 4                                       \
 495             + /* bug16011 */ 16)                                \
 496
 497 #define EFX_MAC_PDU(_sdu)                                       \
 498         P2ROUNDUP((_sdu) + EFX_MAC_PDU_ADJUSTMENT, 8)
 499
 500 /*
 501  * Due to the P2ROUNDUP in EFX_MAC_PDU(), EFX_MAC_SDU_FROM_PDU() may give
 502  * the SDU rounded up slightly.
 503  */
 504 #define EFX_MAC_SDU_FROM_PDU(_pdu)      ((_pdu) - EFX_MAC_PDU_ADJUSTMENT)
 505
 506 #define EFX_MAC_PDU_MIN 60
 507 #define EFX_MAC_PDU_MAX EFX_MAC_PDU(EFX_MAC_SDU_MAX)
 508
 509 extern  __checkReturn   efx_rc_t
 510 efx_mac_pdu_get(
 511         __in            efx_nic_t *enp,
 512         __out           size_t *pdu);
 513
 514 extern  __checkReturn   efx_rc_t
 515 efx_mac_pdu_set(
 516         __in            efx_nic_t *enp,
 517         __in            size_t pdu);
 518
 519 extern  __checkReturn   efx_rc_t
 520 efx_mac_addr_set(
 521         __in            efx_nic_t *enp,
 522         __in            uint8_t *addr);
 523
 524 extern  __checkReturn                   efx_rc_t
 525 efx_mac_filter_set(
 526         __in                            efx_nic_t *enp,
 527         __in                            boolean_t all_unicst,
 528         __in                            boolean_t mulcst,
 529         __in                            boolean_t all_mulcst,
 530         __in                            boolean_t brdcst);
 531
 532 extern  __checkReturn   efx_rc_t
 533 efx_mac_multicast_list_set(
 534         __in                            efx_nic_t *enp,
 535         __in_ecount(6*count)            uint8_t const *addrs,
 536         __in                            int count);
 537
 538 extern  __checkReturn   efx_rc_t
 539 efx_mac_filter_default_rxq_set(
 540         __in            efx_nic_t *enp,
 541         __in            efx_rxq_t *erp,
 542         __in            boolean_t using_rss);
 543
 544 extern                  void
 545 efx_mac_filter_default_rxq_clear(
 546         __in            efx_nic_t *enp);
 547
 548 extern  __checkReturn   efx_rc_t
 549 efx_mac_drain(
 550         __in            efx_nic_t *enp,
 551         __in            boolean_t enabled);
 552
 553 extern  __checkReturn   efx_rc_t
 554 efx_mac_up(
 555         __in            efx_nic_t *enp,
 556         __out           boolean_t *mac_upp);
 557
 558 #define EFX_FCNTL_RESPOND       0x00000001
 559 #define EFX_FCNTL_GENERATE      0x00000002
 560
 561 extern  __checkReturn   efx_rc_t
 562 efx_mac_fcntl_set(
 563         __in            efx_nic_t *enp,
 564         __in            unsigned int fcntl,
 565         __in            boolean_t autoneg);
 566
 567 extern                  void
 568 efx_mac_fcntl_get(
 569         __in            efx_nic_t *enp,
 570         __out           unsigned int *fcntl_wantedp,
 571         __out           unsigned int *fcntl_linkp);
 572
 573
 574 #if EFSYS_OPT_MAC_STATS
 575
 576 #if EFSYS_OPT_NAMES
 577
 578 extern  __checkReturn                   const char *
 579 efx_mac_stat_name(
 580         __in                            efx_nic_t *enp,
 581         __in                            unsigned int id);
 582
 583 #endif  /* EFSYS_OPT_NAMES */
 584
 585 #define EFX_MAC_STATS_MASK_BITS_PER_PAGE        (8 * sizeof (uint32_t))
 586
 587 #define EFX_MAC_STATS_MASK_NPAGES       \
 588         (P2ROUNDUP(EFX_MAC_NSTATS, EFX_MAC_STATS_MASK_BITS_PER_PAGE) / \
 589             EFX_MAC_STATS_MASK_BITS_PER_PAGE)
 590
 591 /*
 592  * Get mask of MAC statistics supported by the hardware.
 593  *
 594  * If mask_size is insufficient to return the mask, EINVAL error is
 595  * returned. EFX_MAC_STATS_MASK_NPAGES multiplied by size of the page
 596  * (which is sizeof (uint32_t)) is sufficient.
 597  */
 598 extern  __checkReturn                   efx_rc_t
 599 efx_mac_stats_get_mask(
 600         __in                            efx_nic_t *enp,
 601         __out_bcount(mask_size)         uint32_t *maskp,
 602         __in                            size_t mask_size);
 603
 604 #define EFX_MAC_STAT_SUPPORTED(_mask, _stat)    \
 605         ((_mask)[(_stat) / EFX_MAC_STATS_MASK_BITS_PER_PAGE] &  \
 606             (1ULL << ((_stat) & (EFX_MAC_STATS_MASK_BITS_PER_PAGE - 1))))
 607
 608
 609 extern  __checkReturn                   efx_rc_t
 610 efx_mac_stats_clear(
 611         __in                            efx_nic_t *enp);
 612
 613 /*
 614  * Upload mac statistics supported by the hardware into the given buffer.
 615  *
 616  * The DMA buffer must be 4Kbyte aligned and sized to hold at least
 617  * efx_nic_cfg_t::enc_mac_stats_nstats 64bit counters.
 618  *
 619  * The hardware will only DMA statistics that it understands (of course).
 620  * Drivers should not make any assumptions about which statistics are
 621  * supported, especially when the statistics are generated by firmware.
 622  *
 623  * Thus, drivers should zero this buffer before use, so that not-understood
 624  * statistics read back as zero.
 625  */
 626 extern  __checkReturn                   efx_rc_t
 627 efx_mac_stats_upload(
 628         __in                            efx_nic_t *enp,
 629         __in                            efsys_mem_t *esmp);
 630
 631 extern  __checkReturn                   efx_rc_t
 632 efx_mac_stats_periodic(
 633         __in                            efx_nic_t *enp,
 634         __in                            efsys_mem_t *esmp,
 635         __in                            uint16_t period_ms,
 636         __in                            boolean_t events);
 637
 638 extern  __checkReturn                   efx_rc_t
 639 efx_mac_stats_update(
 640         __in                            efx_nic_t *enp,
 641         __in                            efsys_mem_t *esmp,
 642         __inout_ecount(EFX_MAC_NSTATS)  efsys_stat_t *stat,
 643         __inout_opt                     uint32_t *generationp);
 644
 645 #endif  /* EFSYS_OPT_MAC_STATS */
 646
 647 /* MON */
 648
 649 typedef enum efx_mon_type_e {
 650         EFX_MON_INVALID = 0,
 651         EFX_MON_SFC90X0,
 652         EFX_MON_SFC91X0,
 653         EFX_MON_SFC92X0,
 654         EFX_MON_NTYPES
 655 } efx_mon_type_t;
 656
 657 #if EFSYS_OPT_NAMES
 658
 659 extern          const char *
 660 efx_mon_name(
 661         __in    efx_nic_t *enp);
 662
 663 #endif  /* EFSYS_OPT_NAMES */
 664
 665 extern  __checkReturn   efx_rc_t
 666 efx_mon_init(
 667         __in            efx_nic_t *enp);
 668
 669 #if EFSYS_OPT_MON_STATS
 670
 671 #define EFX_MON_STATS_PAGE_SIZE 0x100
 672 #define EFX_MON_MASK_ELEMENT_SIZE 32
 673
 674 /* START MKCONFIG GENERATED MonitorHeaderStatsBlock 78b65c8d5af9747b */
 675 typedef enum efx_mon_stat_e {
 676         EFX_MON_STAT_CONTROLLER_TEMP,
 677         EFX_MON_STAT_PHY_COMMON_TEMP,
 678         EFX_MON_STAT_CONTROLLER_COOLING,
 679         EFX_MON_STAT_PHY0_TEMP,
 680         EFX_MON_STAT_PHY0_COOLING,
 681         EFX_MON_STAT_PHY1_TEMP,
 682         EFX_MON_STAT_PHY1_COOLING,
 683         EFX_MON_STAT_IN_1V0,
 684         EFX_MON_STAT_IN_1V2,
 685         EFX_MON_STAT_IN_1V8,
 686         EFX_MON_STAT_IN_2V5,
 687         EFX_MON_STAT_IN_3V3,
 688         EFX_MON_STAT_IN_12V0,
 689         EFX_MON_STAT_IN_1V2A,
 690         EFX_MON_STAT_IN_VREF,
 691         EFX_MON_STAT_OUT_VAOE,
 692         EFX_MON_STAT_AOE_TEMP,
 693         EFX_MON_STAT_PSU_AOE_TEMP,
 694         EFX_MON_STAT_PSU_TEMP,
 695         EFX_MON_STAT_FAN_0,
 696         EFX_MON_STAT_FAN_1,
 697         EFX_MON_STAT_FAN_2,
 698         EFX_MON_STAT_FAN_3,
 699         EFX_MON_STAT_FAN_4,
 700         EFX_MON_STAT_IN_VAOE,
 701         EFX_MON_STAT_OUT_IAOE,
 702         EFX_MON_STAT_IN_IAOE,
 703         EFX_MON_STAT_NIC_POWER,
 704         EFX_MON_STAT_IN_0V9,
 705         EFX_MON_STAT_IN_I0V9,
 706         EFX_MON_STAT_IN_I1V2,
 707         EFX_MON_STAT_IN_0V9_ADC,
 708         EFX_MON_STAT_CONTROLLER_2_TEMP,
 709         EFX_MON_STAT_VREG_INTERNAL_TEMP,
 710         EFX_MON_STAT_VREG_0V9_TEMP,
 711         EFX_MON_STAT_VREG_1V2_TEMP,
 712         EFX_MON_STAT_CONTROLLER_VPTAT,
 713         EFX_MON_STAT_CONTROLLER_INTERNAL_TEMP,
 714         EFX_MON_STAT_CONTROLLER_VPTAT_EXTADC,
 715         EFX_MON_STAT_CONTROLLER_INTERNAL_TEMP_EXTADC,
 716         EFX_MON_STAT_AMBIENT_TEMP,
 717         EFX_MON_STAT_AIRFLOW,
 718         EFX_MON_STAT_VDD08D_VSS08D_CSR,
 719         EFX_MON_STAT_VDD08D_VSS08D_CSR_EXTADC,
 720         EFX_MON_STAT_HOTPOINT_TEMP,
 721         EFX_MON_STAT_PHY_POWER_PORT0,
 722         EFX_MON_STAT_PHY_POWER_PORT1,
 723         EFX_MON_STAT_MUM_VCC,
 724         EFX_MON_STAT_IN_0V9_A,
 725         EFX_MON_STAT_IN_I0V9_A,
 726         EFX_MON_STAT_VREG_0V9_A_TEMP,
 727         EFX_MON_STAT_IN_0V9_B,
 728         EFX_MON_STAT_IN_I0V9_B,
 729         EFX_MON_STAT_VREG_0V9_B_TEMP,
 730         EFX_MON_STAT_CCOM_AVREG_1V2_SUPPLY,
 731         EFX_MON_STAT_CCOM_AVREG_1V2_SUPPLY_EXTADC,
 732         EFX_MON_STAT_CCOM_AVREG_1V8_SUPPLY,
 733         EFX_MON_STAT_CCOM_AVREG_1V8_SUPPLY_EXTADC,
 734         EFX_MON_STAT_CONTROLLER_MASTER_VPTAT,
 735         EFX_MON_STAT_CONTROLLER_MASTER_INTERNAL_TEMP,
 736         EFX_MON_STAT_CONTROLLER_MASTER_VPTAT_EXTADC,
 737         EFX_MON_STAT_CONTROLLER_MASTER_INTERNAL_TEMP_EXTADC,
 738         EFX_MON_STAT_CONTROLLER_SLAVE_VPTAT,
 739         EFX_MON_STAT_CONTROLLER_SLAVE_INTERNAL_TEMP,
 740         EFX_MON_STAT_CONTROLLER_SLAVE_VPTAT_EXTADC,
 741         EFX_MON_STAT_CONTROLLER_SLAVE_INTERNAL_TEMP_EXTADC,
 742         EFX_MON_STAT_SODIMM_VOUT,
 743         EFX_MON_STAT_SODIMM_0_TEMP,
 744         EFX_MON_STAT_SODIMM_1_TEMP,
 745         EFX_MON_STAT_PHY0_VCC,
 746         EFX_MON_STAT_PHY1_VCC,
 747         EFX_MON_STAT_CONTROLLER_TDIODE_TEMP,
 748         EFX_MON_STAT_BOARD_FRONT_TEMP,
 749         EFX_MON_STAT_BOARD_BACK_TEMP,
 750         EFX_MON_STAT_IN_I1V8,
 751         EFX_MON_STAT_IN_I2V5,
 752         EFX_MON_STAT_IN_I3V3,
 753         EFX_MON_STAT_IN_I12V0,
 754         EFX_MON_STAT_IN_1V3,
 755         EFX_MON_STAT_IN_I1V3,
 756         EFX_MON_NSTATS
 757 } efx_mon_stat_t;
 758
 759 /* END MKCONFIG GENERATED MonitorHeaderStatsBlock */
 760
 761 typedef enum efx_mon_stat_state_e {
 762         EFX_MON_STAT_STATE_OK = 0,
 763         EFX_MON_STAT_STATE_WARNING = 1,
 764         EFX_MON_STAT_STATE_FATAL = 2,
 765         EFX_MON_STAT_STATE_BROKEN = 3,
 766         EFX_MON_STAT_STATE_NO_READING = 4,
 767 } efx_mon_stat_state_t;
 768
 769 typedef enum efx_mon_stat_unit_e {
 770         EFX_MON_STAT_UNIT_UNKNOWN = 0,
 771         EFX_MON_STAT_UNIT_BOOL,
 772         EFX_MON_STAT_UNIT_TEMP_C,
 773         EFX_MON_STAT_UNIT_VOLTAGE_MV,
 774         EFX_MON_STAT_UNIT_CURRENT_MA,
 775         EFX_MON_STAT_UNIT_POWER_W,
 776         EFX_MON_STAT_UNIT_RPM,
 777         EFX_MON_NUNITS
 778 } efx_mon_stat_unit_t;
 779
 780 typedef struct efx_mon_stat_value_s {
 781         uint16_t                emsv_value;
 782         efx_mon_stat_state_t    emsv_state;
 783         efx_mon_stat_unit_t     emsv_unit;
 784 } efx_mon_stat_value_t;
 785
 786 typedef struct efx_mon_limit_value_s {
 787         uint16_t                        emlv_warning_min;
 788         uint16_t                        emlv_warning_max;
 789         uint16_t                        emlv_fatal_min;
 790         uint16_t                        emlv_fatal_max;
 791 } efx_mon_stat_limits_t;
 792
 793 typedef enum efx_mon_stat_portmask_e {
 794         EFX_MON_STAT_PORTMAP_NONE = 0,
 795         EFX_MON_STAT_PORTMAP_PORT0 = 1,
 796         EFX_MON_STAT_PORTMAP_PORT1 = 2,
 797         EFX_MON_STAT_PORTMAP_PORT2 = 3,
 798         EFX_MON_STAT_PORTMAP_PORT3 = 4,
 799         EFX_MON_STAT_PORTMAP_ALL = (-1),
 800         EFX_MON_STAT_PORTMAP_UNKNOWN = (-2)
 801 } efx_mon_stat_portmask_t;
 802
 803 #if EFSYS_OPT_NAMES
 804
 805 extern                                  const char *
 806 efx_mon_stat_name(
 807         __in                            efx_nic_t *enp,
 808         __in                            efx_mon_stat_t id);
 809
 810 extern                                  const char *
 811 efx_mon_stat_description(
 812         __in                            efx_nic_t *enp,
 813         __in                            efx_mon_stat_t id);
 814
 815 #endif  /* EFSYS_OPT_NAMES */
 816
 817 extern  __checkReturn                   boolean_t
 818 efx_mon_mcdi_to_efx_stat(
 819         __in                            int mcdi_index,
 820         __out                           efx_mon_stat_t *statp);
 821
 822 extern  __checkReturn                   boolean_t
 823 efx_mon_get_stat_unit(
 824         __in                            efx_mon_stat_t stat,
 825         __out                           efx_mon_stat_unit_t *unitp);
 826
 827 extern  __checkReturn                   boolean_t
 828 efx_mon_get_stat_portmap(
 829         __in                            efx_mon_stat_t stat,
 830         __out                           efx_mon_stat_portmask_t *maskp);
 831
 832 extern  __checkReturn                   efx_rc_t
 833 efx_mon_stats_update(
 834         __in                            efx_nic_t *enp,
 835         __in                            efsys_mem_t *esmp,
 836         __inout_ecount(EFX_MON_NSTATS)  efx_mon_stat_value_t *values);
 837
 838 extern  __checkReturn                   efx_rc_t
 839 efx_mon_limits_update(
 840         __in                            efx_nic_t *enp,
 841         __inout_ecount(EFX_MON_NSTATS)  efx_mon_stat_limits_t *values);
 842
 843 #endif  /* EFSYS_OPT_MON_STATS */
 844
 845 extern          void
 846 efx_mon_fini(
 847         __in    efx_nic_t *enp);
 848
 849 /* PHY */
 850
 851 extern  __checkReturn   efx_rc_t
 852 efx_phy_verify(
 853         __in            efx_nic_t *enp);
 854
 855 #if EFSYS_OPT_PHY_LED_CONTROL
 856
 857 typedef enum efx_phy_led_mode_e {
 858         EFX_PHY_LED_DEFAULT = 0,
 859         EFX_PHY_LED_OFF,
 860         EFX_PHY_LED_ON,
 861         EFX_PHY_LED_FLASH,
 862         EFX_PHY_LED_NMODES
 863 } efx_phy_led_mode_t;
 864
 865 extern  __checkReturn   efx_rc_t
 866 efx_phy_led_set(
 867         __in    efx_nic_t *enp,
 868         __in    efx_phy_led_mode_t mode);
 869
 870 #endif  /* EFSYS_OPT_PHY_LED_CONTROL */
 871
 872 extern  __checkReturn   efx_rc_t
 873 efx_port_init(
 874         __in            efx_nic_t *enp);
 875
 876 #if EFSYS_OPT_LOOPBACK
 877
 878 typedef enum efx_loopback_type_e {
 879         EFX_LOOPBACK_OFF = 0,
 880         EFX_LOOPBACK_DATA = 1,
 881         EFX_LOOPBACK_GMAC = 2,
 882         EFX_LOOPBACK_XGMII = 3,
 883         EFX_LOOPBACK_XGXS = 4,
 884         EFX_LOOPBACK_XAUI = 5,
 885         EFX_LOOPBACK_GMII = 6,
 886         EFX_LOOPBACK_SGMII = 7,
 887         EFX_LOOPBACK_XGBR = 8,
 888         EFX_LOOPBACK_XFI = 9,
 889         EFX_LOOPBACK_XAUI_FAR = 10,
 890         EFX_LOOPBACK_GMII_FAR = 11,
 891         EFX_LOOPBACK_SGMII_FAR = 12,
 892         EFX_LOOPBACK_XFI_FAR = 13,
 893         EFX_LOOPBACK_GPHY = 14,
 894         EFX_LOOPBACK_PHY_XS = 15,
 895         EFX_LOOPBACK_PCS = 16,
 896         EFX_LOOPBACK_PMA_PMD = 17,
 897         EFX_LOOPBACK_XPORT = 18,
 898         EFX_LOOPBACK_XGMII_WS = 19,
 899         EFX_LOOPBACK_XAUI_WS = 20,
 900         EFX_LOOPBACK_XAUI_WS_FAR = 21,
 901         EFX_LOOPBACK_XAUI_WS_NEAR = 22,
 902         EFX_LOOPBACK_GMII_WS = 23,
 903         EFX_LOOPBACK_XFI_WS = 24,
 904         EFX_LOOPBACK_XFI_WS_FAR = 25,
 905         EFX_LOOPBACK_PHYXS_WS = 26,
 906         EFX_LOOPBACK_PMA_INT = 27,
 907         EFX_LOOPBACK_SD_NEAR = 28,
 908         EFX_LOOPBACK_SD_FAR = 29,
 909         EFX_LOOPBACK_PMA_INT_WS = 30,
 910         EFX_LOOPBACK_SD_FEP2_WS = 31,
 911         EFX_LOOPBACK_SD_FEP1_5_WS = 32,
 912         EFX_LOOPBACK_SD_FEP_WS = 33,
 913         EFX_LOOPBACK_SD_FES_WS = 34,
 914         EFX_LOOPBACK_AOE_INT_NEAR = 35,
 915         EFX_LOOPBACK_DATA_WS = 36,
 916         EFX_LOOPBACK_FORCE_EXT_LINK = 37,
 917         EFX_LOOPBACK_NTYPES
 918 } efx_loopback_type_t;
 919
 920 typedef enum efx_loopback_kind_e {
 921         EFX_LOOPBACK_KIND_OFF = 0,
 922         EFX_LOOPBACK_KIND_ALL,
 923         EFX_LOOPBACK_KIND_MAC,
 924         EFX_LOOPBACK_KIND_PHY,
 925         EFX_LOOPBACK_NKINDS
 926 } efx_loopback_kind_t;
 927
 928 extern                  void
 929 efx_loopback_mask(
 930         __in    efx_loopback_kind_t loopback_kind,
 931         __out   efx_qword_t *maskp);
 932
 933 extern  __checkReturn   efx_rc_t
 934 efx_port_loopback_set(
 935         __in    efx_nic_t *enp,
 936         __in    efx_link_mode_t link_mode,
 937         __in    efx_loopback_type_t type);
 938
 939 #if EFSYS_OPT_NAMES
 940
 941 extern  __checkReturn   const char *
 942 efx_loopback_type_name(
 943         __in            efx_nic_t *enp,
 944         __in            efx_loopback_type_t type);
 945
 946 #endif  /* EFSYS_OPT_NAMES */
 947
 948 #endif  /* EFSYS_OPT_LOOPBACK */
 949
 950 extern  __checkReturn   efx_rc_t
 951 efx_port_poll(
 952         __in            efx_nic_t *enp,
 953         __out_opt       efx_link_mode_t *link_modep);
 954
 955 extern          void
 956 efx_port_fini(
 957         __in    efx_nic_t *enp);
 958
 959 typedef enum efx_phy_cap_type_e {
 960         EFX_PHY_CAP_INVALID = 0,
 961         EFX_PHY_CAP_10HDX,
 962         EFX_PHY_CAP_10FDX,
 963         EFX_PHY_CAP_100HDX,
 964         EFX_PHY_CAP_100FDX,
 965         EFX_PHY_CAP_1000HDX,
 966         EFX_PHY_CAP_1000FDX,
 967         EFX_PHY_CAP_10000FDX,
 968         EFX_PHY_CAP_PAUSE,
 969         EFX_PHY_CAP_ASYM,
 970         EFX_PHY_CAP_AN,
 971         EFX_PHY_CAP_40000FDX,
 972         EFX_PHY_CAP_DDM,
 973         EFX_PHY_CAP_100000FDX,
 974         EFX_PHY_CAP_25000FDX,
 975         EFX_PHY_CAP_50000FDX,
 976         EFX_PHY_CAP_BASER_FEC,
 977         EFX_PHY_CAP_BASER_FEC_REQUESTED,
 978         EFX_PHY_CAP_RS_FEC,
 979         EFX_PHY_CAP_RS_FEC_REQUESTED,
 980         EFX_PHY_CAP_25G_BASER_FEC,
 981         EFX_PHY_CAP_25G_BASER_FEC_REQUESTED,
 982         EFX_PHY_CAP_NTYPES
 983 } efx_phy_cap_type_t;
 984
 985
 986 #define EFX_PHY_CAP_CURRENT     0x00000000
 987 #define EFX_PHY_CAP_DEFAULT     0x00000001
 988 #define EFX_PHY_CAP_PERM        0x00000002
 989
 990 extern          void
 991 efx_phy_adv_cap_get(
 992         __in            efx_nic_t *enp,
 993         __in            uint32_t flag,
 994         __out           uint32_t *maskp);
 995
 996 extern  __checkReturn   efx_rc_t
 997 efx_phy_adv_cap_set(
 998         __in            efx_nic_t *enp,
 999         __in            uint32_t mask);
1000
1001 extern                  void
1002 efx_phy_lp_cap_get(
1003         __in            efx_nic_t *enp,
1004         __out           uint32_t *maskp);
1005
1006 extern  __checkReturn   efx_rc_t
1007 efx_phy_oui_get(
1008         __in            efx_nic_t *enp,
1009         __out           uint32_t *ouip);
1010
1011 typedef enum efx_phy_media_type_e {
1012         EFX_PHY_MEDIA_INVALID = 0,
1013         EFX_PHY_MEDIA_XAUI,
1014         EFX_PHY_MEDIA_CX4,
1015         EFX_PHY_MEDIA_KX4,
1016         EFX_PHY_MEDIA_XFP,
1017         EFX_PHY_MEDIA_SFP_PLUS,
1018         EFX_PHY_MEDIA_BASE_T,
1019         EFX_PHY_MEDIA_QSFP_PLUS,
1020         EFX_PHY_MEDIA_NTYPES
1021 } efx_phy_media_type_t;
1022
1023 /*
1024  * Get the type of medium currently used.  If the board has ports for
1025  * modules, a module is present, and we recognise the media type of
1026  * the module, then this will be the media type of the module.
1027  * Otherwise it will be the media type of the port.
1028  */
1029 extern                  void
1030 efx_phy_media_type_get(
1031         __in            efx_nic_t *enp,
1032         __out           efx_phy_media_type_t *typep);
1033
1034 /*
1035  * 2-wire device address of the base information in accordance with SFF-8472
1036  * Diagnostic Monitoring Interface for Optical Transceivers section
1037  * 4 Memory Organization.
1038  */
1039 #define EFX_PHY_MEDIA_INFO_DEV_ADDR_SFP_BASE    0xA0
1040
1041 /*
1042  * 2-wire device address of the digital diagnostics monitoring interface
1043  * in accordance with SFF-8472 Diagnostic Monitoring Interface for Optical
1044  * Transceivers section 4 Memory Organization.
1045  */
1046 #define EFX_PHY_MEDIA_INFO_DEV_ADDR_SFP_DDM     0xA2
1047
1048 /*
1049  * Hard wired 2-wire device address for QSFP+ in accordance with SFF-8436
1050  * QSFP+ 10 Gbs 4X PLUGGABLE TRANSCEIVER section 7.4 Device Addressing and
1051  * Operation.
1052  */
1053 #define EFX_PHY_MEDIA_INFO_DEV_ADDR_QSFP        0xA0
1054
1055 /*
1056  * Maximum accessible data offset for PHY module information.
1057  */
1058 #define EFX_PHY_MEDIA_INFO_MAX_OFFSET           0x100
1059
1060
1061 extern  __checkReturn           efx_rc_t
1062 efx_phy_module_get_info(
1063         __in                    efx_nic_t *enp,
1064         __in                    uint8_t dev_addr,
1065         __in                    size_t offset,
1066         __in                    size_t len,
1067         __out_bcount(len)       uint8_t *data);
1068
1069 #if EFSYS_OPT_PHY_STATS
1070
1071 /* START MKCONFIG GENERATED PhyHeaderStatsBlock 30ed56ad501f8e36 */
1072 typedef enum efx_phy_stat_e {
1073         EFX_PHY_STAT_OUI,
1074         EFX_PHY_STAT_PMA_PMD_LINK_UP,
1075         EFX_PHY_STAT_PMA_PMD_RX_FAULT,
1076         EFX_PHY_STAT_PMA_PMD_TX_FAULT,
1077         EFX_PHY_STAT_PMA_PMD_REV_A,
1078         EFX_PHY_STAT_PMA_PMD_REV_B,
1079         EFX_PHY_STAT_PMA_PMD_REV_C,
1080         EFX_PHY_STAT_PMA_PMD_REV_D,
1081         EFX_PHY_STAT_PCS_LINK_UP,
1082         EFX_PHY_STAT_PCS_RX_FAULT,
1083         EFX_PHY_STAT_PCS_TX_FAULT,
1084         EFX_PHY_STAT_PCS_BER,
1085         EFX_PHY_STAT_PCS_BLOCK_ERRORS,
1086         EFX_PHY_STAT_PHY_XS_LINK_UP,
1087         EFX_PHY_STAT_PHY_XS_RX_FAULT,
1088         EFX_PHY_STAT_PHY_XS_TX_FAULT,
1089         EFX_PHY_STAT_PHY_XS_ALIGN,
1090         EFX_PHY_STAT_PHY_XS_SYNC_A,
1091         EFX_PHY_STAT_PHY_XS_SYNC_B,
1092         EFX_PHY_STAT_PHY_XS_SYNC_C,
1093         EFX_PHY_STAT_PHY_XS_SYNC_D,
1094         EFX_PHY_STAT_AN_LINK_UP,
1095         EFX_PHY_STAT_AN_MASTER,
1096         EFX_PHY_STAT_AN_LOCAL_RX_OK,
1097         EFX_PHY_STAT_AN_REMOTE_RX_OK,
1098         EFX_PHY_STAT_CL22EXT_LINK_UP,
1099         EFX_PHY_STAT_SNR_A,
1100         EFX_PHY_STAT_SNR_B,
1101         EFX_PHY_STAT_SNR_C,
1102         EFX_PHY_STAT_SNR_D,
1103         EFX_PHY_STAT_PMA_PMD_SIGNAL_A,
1104         EFX_PHY_STAT_PMA_PMD_SIGNAL_B,
1105         EFX_PHY_STAT_PMA_PMD_SIGNAL_C,
1106         EFX_PHY_STAT_PMA_PMD_SIGNAL_D,
1107         EFX_PHY_STAT_AN_COMPLETE,
1108         EFX_PHY_STAT_PMA_PMD_REV_MAJOR,
1109         EFX_PHY_STAT_PMA_PMD_REV_MINOR,
1110         EFX_PHY_STAT_PMA_PMD_REV_MICRO,
1111         EFX_PHY_STAT_PCS_FW_VERSION_0,
1112         EFX_PHY_STAT_PCS_FW_VERSION_1,
1113         EFX_PHY_STAT_PCS_FW_VERSION_2,
1114         EFX_PHY_STAT_PCS_FW_VERSION_3,
1115         EFX_PHY_STAT_PCS_FW_BUILD_YY,
1116         EFX_PHY_STAT_PCS_FW_BUILD_MM,
1117         EFX_PHY_STAT_PCS_FW_BUILD_DD,
1118         EFX_PHY_STAT_PCS_OP_MODE,
1119         EFX_PHY_NSTATS
1120 } efx_phy_stat_t;
1121
1122 /* END MKCONFIG GENERATED PhyHeaderStatsBlock */
1123
1124 #if EFSYS_OPT_NAMES
1125
1126 extern                                  const char *
1127 efx_phy_stat_name(
1128         __in                            efx_nic_t *enp,
1129         __in                            efx_phy_stat_t stat);
1130
1131 #endif  /* EFSYS_OPT_NAMES */
1132
1133 #define EFX_PHY_STATS_SIZE 0x100
1134
1135 extern  __checkReturn                   efx_rc_t
1136 efx_phy_stats_update(
1137         __in                            efx_nic_t *enp,
1138         __in                            efsys_mem_t *esmp,
1139         __inout_ecount(EFX_PHY_NSTATS)  uint32_t *stat);
1140
1141 #endif  /* EFSYS_OPT_PHY_STATS */
1142
1143
1144 #if EFSYS_OPT_BIST
1145
1146 typedef enum efx_bist_type_e {
1147         EFX_BIST_TYPE_UNKNOWN,
1148         EFX_BIST_TYPE_PHY_NORMAL,
1149         EFX_BIST_TYPE_PHY_CABLE_SHORT,
1150         EFX_BIST_TYPE_PHY_CABLE_LONG,
1151         EFX_BIST_TYPE_MC_MEM,   /* Test the MC DMEM and IMEM */
1152         EFX_BIST_TYPE_SAT_MEM,  /* Test the DMEM and IMEM of satellite cpus */
1153         EFX_BIST_TYPE_REG,      /* Test the register memories */
1154         EFX_BIST_TYPE_NTYPES,
1155 } efx_bist_type_t;
1156
1157 typedef enum efx_bist_result_e {
1158         EFX_BIST_RESULT_UNKNOWN,
1159         EFX_BIST_RESULT_RUNNING,
1160         EFX_BIST_RESULT_PASSED,
1161         EFX_BIST_RESULT_FAILED,
1162 } efx_bist_result_t;
1163
1164 typedef enum efx_phy_cable_status_e {
1165         EFX_PHY_CABLE_STATUS_OK,
1166         EFX_PHY_CABLE_STATUS_INVALID,
1167         EFX_PHY_CABLE_STATUS_OPEN,
1168         EFX_PHY_CABLE_STATUS_INTRAPAIRSHORT,
1169         EFX_PHY_CABLE_STATUS_INTERPAIRSHORT,
1170         EFX_PHY_CABLE_STATUS_BUSY,
1171 } efx_phy_cable_status_t;
1172
1173 typedef enum efx_bist_value_e {
1174         EFX_BIST_PHY_CABLE_LENGTH_A,
1175         EFX_BIST_PHY_CABLE_LENGTH_B,
1176         EFX_BIST_PHY_CABLE_LENGTH_C,
1177         EFX_BIST_PHY_CABLE_LENGTH_D,
1178         EFX_BIST_PHY_CABLE_STATUS_A,
1179         EFX_BIST_PHY_CABLE_STATUS_B,
1180         EFX_BIST_PHY_CABLE_STATUS_C,
1181         EFX_BIST_PHY_CABLE_STATUS_D,
1182         EFX_BIST_FAULT_CODE,
1183         /*
1184          * Memory BIST specific values. These match to the MC_CMD_BIST_POLL
1185          * response.
1186          */
1187         EFX_BIST_MEM_TEST,
1188         EFX_BIST_MEM_ADDR,
1189         EFX_BIST_MEM_BUS,
1190         EFX_BIST_MEM_EXPECT,
1191         EFX_BIST_MEM_ACTUAL,
1192         EFX_BIST_MEM_ECC,
1193         EFX_BIST_MEM_ECC_PARITY,
1194         EFX_BIST_MEM_ECC_FATAL,
1195         EFX_BIST_NVALUES,
1196 } efx_bist_value_t;
1197
1198 extern  __checkReturn           efx_rc_t
1199 efx_bist_enable_offline(
1200         __in                    efx_nic_t *enp);
1201
1202 extern  __checkReturn           efx_rc_t
1203 efx_bist_start(
1204         __in                    efx_nic_t *enp,
1205         __in                    efx_bist_type_t type);
1206
1207 extern  __checkReturn           efx_rc_t
1208 efx_bist_poll(
1209         __in                    efx_nic_t *enp,
1210         __in                    efx_bist_type_t type,
1211         __out                   efx_bist_result_t *resultp,
1212         __out_opt               uint32_t *value_maskp,
1213         __out_ecount_opt(count) unsigned long *valuesp,
1214         __in                    size_t count);
1215
1216 extern                          void
1217 efx_bist_stop(
1218         __in                    efx_nic_t *enp,
1219         __in                    efx_bist_type_t type);
1220
1221 #endif  /* EFSYS_OPT_BIST */
1222
1223 #define EFX_FEATURE_IPV6                0x00000001
1224 #define EFX_FEATURE_LFSR_HASH_INSERT    0x00000002
1225 #define EFX_FEATURE_LINK_EVENTS         0x00000004
1226 #define EFX_FEATURE_PERIODIC_MAC_STATS  0x00000008
1227 #define EFX_FEATURE_MCDI                0x00000020
1228 #define EFX_FEATURE_LOOKAHEAD_SPLIT     0x00000040
1229 #define EFX_FEATURE_MAC_HEADER_FILTERS  0x00000080
1230 #define EFX_FEATURE_TURBO               0x00000100
1231 #define EFX_FEATURE_MCDI_DMA            0x00000200
1232 #define EFX_FEATURE_TX_SRC_FILTERS      0x00000400
1233 #define EFX_FEATURE_PIO_BUFFERS         0x00000800
1234 #define EFX_FEATURE_FW_ASSISTED_TSO     0x00001000
1235 #define EFX_FEATURE_FW_ASSISTED_TSO_V2  0x00002000
1236 #define EFX_FEATURE_PACKED_STREAM       0x00004000
1237 #define EFX_FEATURE_TXQ_CKSUM_OP_DESC   0x00008000
1238
1239 typedef enum efx_tunnel_protocol_e {
1240         EFX_TUNNEL_PROTOCOL_NONE = 0,
1241         EFX_TUNNEL_PROTOCOL_VXLAN,
1242         EFX_TUNNEL_PROTOCOL_GENEVE,
1243         EFX_TUNNEL_PROTOCOL_NVGRE,
1244         EFX_TUNNEL_NPROTOS
1245 } efx_tunnel_protocol_t;
1246
1247 typedef enum efx_vi_window_shift_e {
1248         EFX_VI_WINDOW_SHIFT_INVALID = 0,
1249         EFX_VI_WINDOW_SHIFT_8K = 13,
1250         EFX_VI_WINDOW_SHIFT_16K = 14,
1251         EFX_VI_WINDOW_SHIFT_64K = 16,
1252 } efx_vi_window_shift_t;
1253
1254 typedef struct efx_nic_cfg_s {
1255         uint32_t                enc_board_type;
1256         uint32_t                enc_phy_type;
1257 #if EFSYS_OPT_NAMES
1258         char                    enc_phy_name[21];
1259 #endif
1260         char                    enc_phy_revision[21];
1261         efx_mon_type_t          enc_mon_type;
1262 #if EFSYS_OPT_MON_STATS
1263         uint32_t                enc_mon_stat_dma_buf_size;
1264         uint32_t                enc_mon_stat_mask[(EFX_MON_NSTATS + 31) / 32];
1265 #endif
1266         unsigned int            enc_features;
1267         efx_vi_window_shift_t   enc_vi_window_shift;
1268         uint8_t                 enc_mac_addr[6];
1269         uint8_t                 enc_port;       /* PHY port number */
1270         uint32_t                enc_intr_vec_base;
1271         uint32_t                enc_intr_limit;
1272         uint32_t                enc_evq_limit;
1273         uint32_t                enc_txq_limit;
1274         uint32_t                enc_rxq_limit;
1275         uint32_t                enc_evq_max_nevs;
1276         uint32_t                enc_evq_min_nevs;
1277         uint32_t                enc_rxq_max_ndescs;
1278         uint32_t                enc_rxq_min_ndescs;
1279         uint32_t                enc_txq_max_ndescs;
1280         uint32_t                enc_txq_min_ndescs;
1281         uint32_t                enc_buftbl_limit;
1282         uint32_t                enc_piobuf_limit;
1283         uint32_t                enc_piobuf_size;
1284         uint32_t                enc_piobuf_min_alloc_size;
1285         uint32_t                enc_evq_timer_quantum_ns;
1286         uint32_t                enc_evq_timer_max_us;
1287         uint32_t                enc_clk_mult;
1288         uint32_t                enc_ev_desc_size;
1289         uint32_t                enc_rx_desc_size;
1290         uint32_t                enc_tx_desc_size;
1291         uint32_t                enc_rx_prefix_size;
1292         uint32_t                enc_rx_buf_align_start;
1293         uint32_t                enc_rx_buf_align_end;
1294 #if EFSYS_OPT_RX_SCALE
1295         uint32_t                enc_rx_scale_max_exclusive_contexts;
1296         /*
1297          * Mask of supported hash algorithms.
1298          * Hash algorithm types are used as the bit indices.
1299          */
1300         uint32_t                enc_rx_scale_hash_alg_mask;
1301         /*
1302          * Indicates whether port numbers can be included to the
1303          * input data for hash computation.
1304          */
1305         boolean_t               enc_rx_scale_l4_hash_supported;
1306         boolean_t               enc_rx_scale_additional_modes_supported;
1307 #endif /* EFSYS_OPT_RX_SCALE */
1308 #if EFSYS_OPT_LOOPBACK
1309         efx_qword_t             enc_loopback_types[EFX_LINK_NMODES];
1310 #endif  /* EFSYS_OPT_LOOPBACK */
1311 #if EFSYS_OPT_PHY_FLAGS
1312         uint32_t                enc_phy_flags_mask;
1313 #endif  /* EFSYS_OPT_PHY_FLAGS */
1314 #if EFSYS_OPT_PHY_LED_CONTROL
1315         uint32_t                enc_led_mask;
1316 #endif  /* EFSYS_OPT_PHY_LED_CONTROL */
1317 #if EFSYS_OPT_PHY_STATS
1318         uint64_t                enc_phy_stat_mask;
1319 #endif  /* EFSYS_OPT_PHY_STATS */
1320 #if EFSYS_OPT_MCDI
1321         uint8_t                 enc_mcdi_mdio_channel;
1322 #if EFSYS_OPT_PHY_STATS
1323         uint32_t                enc_mcdi_phy_stat_mask;
1324 #endif  /* EFSYS_OPT_PHY_STATS */
1325 #if EFSYS_OPT_MON_STATS
1326         uint32_t                *enc_mcdi_sensor_maskp;
1327         uint32_t                enc_mcdi_sensor_mask_size;
1328 #endif  /* EFSYS_OPT_MON_STATS */
1329 #endif  /* EFSYS_OPT_MCDI */
1330 #if EFSYS_OPT_BIST
1331         uint32_t                enc_bist_mask;
1332 #endif  /* EFSYS_OPT_BIST */
1333 #if EFX_OPTS_EF10()
1334         uint32_t                enc_pf;
1335         uint32_t                enc_vf;
1336         uint32_t                enc_privilege_mask;
1337 #endif /* EFX_OPTS_EF10() */
1338         boolean_t               enc_bug26807_workaround;
1339         boolean_t               enc_bug35388_workaround;
1340         boolean_t               enc_bug41750_workaround;
1341         boolean_t               enc_bug61265_workaround;
1342         boolean_t               enc_bug61297_workaround;
1343         boolean_t               enc_rx_batching_enabled;
1344         /* Maximum number of descriptors completed in an rx event. */
1345         uint32_t                enc_rx_batch_max;
1346         /* Number of rx descriptors the hardware requires for a push. */
1347         uint32_t                enc_rx_push_align;
1348         /* Maximum amount of data in DMA descriptor */
1349         uint32_t                enc_tx_dma_desc_size_max;
1350         /*
1351          * Boundary which DMA descriptor data must not cross or 0 if no
1352          * limitation.
1353          */
1354         uint32_t                enc_tx_dma_desc_boundary;
1355         /*
1356          * Maximum number of bytes into the packet the TCP header can start for
1357          * the hardware to apply TSO packet edits.
1358          */
1359         uint32_t                enc_tx_tso_tcp_header_offset_limit;
1360         boolean_t               enc_fw_assisted_tso_enabled;
1361         boolean_t               enc_fw_assisted_tso_v2_enabled;
1362         boolean_t               enc_fw_assisted_tso_v2_encap_enabled;
1363         /* Number of TSO contexts on the NIC (FATSOv2) */
1364         uint32_t                enc_fw_assisted_tso_v2_n_contexts;
1365         boolean_t               enc_hw_tx_insert_vlan_enabled;
1366         /* Number of PFs on the NIC */
1367         uint32_t                enc_hw_pf_count;
1368         /* Datapath firmware vadapter/vport/vswitch support */
1369         boolean_t               enc_datapath_cap_evb;
1370         boolean_t               enc_rx_disable_scatter_supported;
1371         boolean_t               enc_allow_set_mac_with_installed_filters;
1372         boolean_t               enc_enhanced_set_mac_supported;
1373         boolean_t               enc_init_evq_v2_supported;
1374         boolean_t               enc_no_cont_ev_mode_supported;
1375         boolean_t               enc_init_rxq_with_buffer_size;
1376         boolean_t               enc_rx_packed_stream_supported;
1377         boolean_t               enc_rx_var_packed_stream_supported;
1378         boolean_t               enc_rx_es_super_buffer_supported;
1379         boolean_t               enc_fw_subvariant_no_tx_csum_supported;
1380         boolean_t               enc_pm_and_rxdp_counters;
1381         boolean_t               enc_mac_stats_40g_tx_size_bins;
1382         uint32_t                enc_tunnel_encapsulations_supported;
1383         /*
1384          * NIC global maximum for unique UDP tunnel ports shared by all
1385          * functions.
1386          */
1387         uint32_t                enc_tunnel_config_udp_entries_max;
1388         /* External port identifier */
1389         uint8_t                 enc_external_port;
1390         uint32_t                enc_mcdi_max_payload_length;
1391         /* VPD may be per-PF or global */
1392         boolean_t               enc_vpd_is_global;
1393         /* Minimum unidirectional bandwidth in Mb/s to max out all ports */
1394         uint32_t                enc_required_pcie_bandwidth_mbps;
1395         uint32_t                enc_max_pcie_link_gen;
1396         /* Firmware verifies integrity of NVRAM updates */
1397         boolean_t               enc_nvram_update_verify_result_supported;
1398         /* Firmware accepts updates via the BUNDLE partition */
1399         boolean_t               enc_nvram_bundle_update_supported;
1400         /* Firmware support for extended MAC_STATS buffer */
1401         uint32_t                enc_mac_stats_nstats;
1402         boolean_t               enc_fec_counters;
1403         boolean_t               enc_hlb_counters;
1404         /* Firmware support for "FLAG" and "MARK" filter actions */
1405         boolean_t               enc_filter_action_flag_supported;
1406         boolean_t               enc_filter_action_mark_supported;
1407         uint32_t                enc_filter_action_mark_max;
1408 } efx_nic_cfg_t;
1409
1410 #define EFX_PCI_FUNCTION_IS_PF(_encp)   ((_encp)->enc_vf == 0xffff)
1411 #define EFX_PCI_FUNCTION_IS_VF(_encp)   ((_encp)->enc_vf != 0xffff)
1412
1413 #define EFX_PCI_FUNCTION(_encp) \
1414         (EFX_PCI_FUNCTION_IS_PF(_encp) ? (_encp)->enc_pf : (_encp)->enc_vf)
1415
1416 #define EFX_PCI_VF_PARENT(_encp)        ((_encp)->enc_pf)
1417
1418 extern                  const efx_nic_cfg_t *
1419 efx_nic_cfg_get(
1420         __in            const efx_nic_t *enp);
1421
1422 /* RxDPCPU firmware id values by which FW variant can be identified */
1423 #define EFX_RXDP_FULL_FEATURED_FW_ID    0x0
1424 #define EFX_RXDP_LOW_LATENCY_FW_ID      0x1
1425 #define EFX_RXDP_PACKED_STREAM_FW_ID    0x2
1426 #define EFX_RXDP_RULES_ENGINE_FW_ID     0x5
1427 #define EFX_RXDP_DPDK_FW_ID             0x6
1428
1429 typedef struct efx_nic_fw_info_s {
1430         /* Basic FW version information */
1431         uint16_t        enfi_mc_fw_version[4];
1432         /*
1433          * If datapath capabilities can be detected,
1434          * additional FW information is to be shown
1435          */
1436         boolean_t       enfi_dpcpu_fw_ids_valid;
1437         /* Rx and Tx datapath CPU FW IDs */
1438         uint16_t        enfi_rx_dpcpu_fw_id;
1439         uint16_t        enfi_tx_dpcpu_fw_id;
1440 } efx_nic_fw_info_t;
1441
1442 extern  __checkReturn           efx_rc_t
1443 efx_nic_get_fw_version(
1444         __in                    efx_nic_t *enp,
1445         __out                   efx_nic_fw_info_t *enfip);
1446
1447 /* Driver resource limits (minimum required/maximum usable). */
1448 typedef struct efx_drv_limits_s {
1449         uint32_t        edl_min_evq_count;
1450         uint32_t        edl_max_evq_count;
1451
1452         uint32_t        edl_min_rxq_count;
1453         uint32_t        edl_max_rxq_count;
1454
1455         uint32_t        edl_min_txq_count;
1456         uint32_t        edl_max_txq_count;
1457
1458         /* PIO blocks (sub-allocated from piobuf) */
1459         uint32_t        edl_min_pio_alloc_size;
1460         uint32_t        edl_max_pio_alloc_count;
1461 } efx_drv_limits_t;
1462
1463 extern  __checkReturn   efx_rc_t
1464 efx_nic_set_drv_limits(
1465         __inout         efx_nic_t *enp,
1466         __in            efx_drv_limits_t *edlp);
1467
1468 /*
1469  * Register the OS driver version string for management agents
1470  * (e.g. via NC-SI). The content length is provided (i.e. no
1471  * NUL terminator). Use length 0 to indicate no version string
1472  * should be advertised. It is valid to set the version string
1473  * only before efx_nic_probe() is called.
1474  */
1475 extern  __checkReturn   efx_rc_t
1476 efx_nic_set_drv_version(
1477         __inout                 efx_nic_t *enp,
1478         __in_ecount(length)     char const *verp,
1479         __in                    size_t length);
1480
1481 typedef enum efx_nic_region_e {
1482         EFX_REGION_VI,                  /* Memory BAR UC mapping */
1483         EFX_REGION_PIO_WRITE_VI,        /* Memory BAR WC mapping */
1484 } efx_nic_region_t;
1485
1486 extern  __checkReturn   efx_rc_t
1487 efx_nic_get_bar_region(
1488         __in            efx_nic_t *enp,
1489         __in            efx_nic_region_t region,
1490         __out           uint32_t *offsetp,
1491         __out           size_t *sizep);
1492
1493 extern  __checkReturn   efx_rc_t
1494 efx_nic_get_vi_pool(
1495         __in            efx_nic_t *enp,
1496         __out           uint32_t *evq_countp,
1497         __out           uint32_t *rxq_countp,
1498         __out           uint32_t *txq_countp);
1499
1500
1501 #if EFSYS_OPT_VPD
1502
1503 typedef enum efx_vpd_tag_e {
1504         EFX_VPD_ID = 0x02,
1505         EFX_VPD_END = 0x0f,
1506         EFX_VPD_RO = 0x10,
1507         EFX_VPD_RW = 0x11,
1508 } efx_vpd_tag_t;
1509
1510 typedef uint16_t efx_vpd_keyword_t;
1511
1512 typedef struct efx_vpd_value_s {
1513         efx_vpd_tag_t           evv_tag;
1514         efx_vpd_keyword_t       evv_keyword;
1515         uint8_t                 evv_length;
1516         uint8_t                 evv_value[0x100];
1517 } efx_vpd_value_t;
1518
1519
1520 #define EFX_VPD_KEYWORD(x, y) ((x) | ((y) << 8))
1521
1522 extern  __checkReturn           efx_rc_t
1523 efx_vpd_init(
1524         __in                    efx_nic_t *enp);
1525
1526 extern  __checkReturn           efx_rc_t
1527 efx_vpd_size(
1528         __in                    efx_nic_t *enp,
1529         __out                   size_t *sizep);
1530
1531 extern  __checkReturn           efx_rc_t
1532 efx_vpd_read(
1533         __in                    efx_nic_t *enp,
1534         __out_bcount(size)      caddr_t data,
1535         __in                    size_t size);
1536
1537 extern  __checkReturn           efx_rc_t
1538 efx_vpd_verify(
1539         __in                    efx_nic_t *enp,
1540         __in_bcount(size)       caddr_t data,
1541         __in                    size_t size);
1542
1543 extern  __checkReturn           efx_rc_t
1544 efx_vpd_reinit(
1545         __in                    efx_nic_t *enp,
1546         __in_bcount(size)       caddr_t data,
1547         __in                    size_t size);
1548
1549 extern  __checkReturn           efx_rc_t
1550 efx_vpd_get(
1551         __in                    efx_nic_t *enp,
1552         __in_bcount(size)       caddr_t data,
1553         __in                    size_t size,
1554         __inout                 efx_vpd_value_t *evvp);
1555
1556 extern  __checkReturn           efx_rc_t
1557 efx_vpd_set(
1558         __in                    efx_nic_t *enp,
1559         __inout_bcount(size)    caddr_t data,
1560         __in                    size_t size,
1561         __in                    efx_vpd_value_t *evvp);
1562
1563 extern  __checkReturn           efx_rc_t
1564 efx_vpd_next(
1565         __in                    efx_nic_t *enp,
1566         __inout_bcount(size)    caddr_t data,
1567         __in                    size_t size,
1568         __out                   efx_vpd_value_t *evvp,
1569         __inout                 unsigned int *contp);
1570
1571 extern  __checkReturn           efx_rc_t
1572 efx_vpd_write(
1573         __in                    efx_nic_t *enp,
1574         __in_bcount(size)       caddr_t data,
1575         __in                    size_t size);
1576
1577 extern                          void
1578 efx_vpd_fini(
1579         __in                    efx_nic_t *enp);
1580
1581 #endif  /* EFSYS_OPT_VPD */
1582
1583 /* NVRAM */
1584
1585 #if EFSYS_OPT_NVRAM
1586
1587 typedef enum efx_nvram_type_e {
1588         EFX_NVRAM_INVALID = 0,
1589         EFX_NVRAM_BOOTROM,
1590         EFX_NVRAM_BOOTROM_CFG,
1591         EFX_NVRAM_MC_FIRMWARE,
1592         EFX_NVRAM_MC_GOLDEN,
1593         EFX_NVRAM_PHY,
1594         EFX_NVRAM_NULLPHY,
1595         EFX_NVRAM_FPGA,
1596         EFX_NVRAM_FCFW,
1597         EFX_NVRAM_CPLD,
1598         EFX_NVRAM_FPGA_BACKUP,
1599         EFX_NVRAM_DYNAMIC_CFG,
1600         EFX_NVRAM_LICENSE,
1601         EFX_NVRAM_UEFIROM,
1602         EFX_NVRAM_MUM_FIRMWARE,
1603         EFX_NVRAM_DYNCONFIG_DEFAULTS,
1604         EFX_NVRAM_ROMCONFIG_DEFAULTS,
1605         EFX_NVRAM_BUNDLE,
1606         EFX_NVRAM_NTYPES,
1607 } efx_nvram_type_t;
1608
1609 typedef struct efx_nvram_info_s {
1610         uint32_t eni_flags;
1611         uint32_t eni_partn_size;
1612         uint32_t eni_address;
1613         uint32_t eni_erase_size;
1614         uint32_t eni_write_size;
1615 } efx_nvram_info_t;
1616
1617 #define EFX_NVRAM_FLAG_READ_ONLY        (1 << 0)
1618
1619 extern  __checkReturn           efx_rc_t
1620 efx_nvram_init(
1621         __in                    efx_nic_t *enp);
1622
1623 #if EFSYS_OPT_DIAG
1624
1625 extern  __checkReturn           efx_rc_t
1626 efx_nvram_test(
1627         __in                    efx_nic_t *enp);
1628
1629 #endif  /* EFSYS_OPT_DIAG */
1630
1631 extern  __checkReturn           efx_rc_t
1632 efx_nvram_size(
1633         __in                    efx_nic_t *enp,
1634         __in                    efx_nvram_type_t type,
1635         __out                   size_t *sizep);
1636
1637 extern  __checkReturn           efx_rc_t
1638 efx_nvram_info(
1639         __in                    efx_nic_t *enp,
1640         __in                    efx_nvram_type_t type,
1641         __out                   efx_nvram_info_t *enip);
1642
1643 extern  __checkReturn           efx_rc_t
1644 efx_nvram_rw_start(
1645         __in                    efx_nic_t *enp,
1646         __in                    efx_nvram_type_t type,
1647         __out_opt               size_t *pref_chunkp);
1648
1649 extern  __checkReturn           efx_rc_t
1650 efx_nvram_rw_finish(
1651         __in                    efx_nic_t *enp,
1652         __in                    efx_nvram_type_t type,
1653         __out_opt               uint32_t *verify_resultp);
1654
1655 extern  __checkReturn           efx_rc_t
1656 efx_nvram_get_version(
1657         __in                    efx_nic_t *enp,
1658         __in                    efx_nvram_type_t type,
1659         __out                   uint32_t *subtypep,
1660         __out_ecount(4)         uint16_t version[4]);
1661
1662 extern  __checkReturn           efx_rc_t
1663 efx_nvram_read_chunk(
1664         __in                    efx_nic_t *enp,
1665         __in                    efx_nvram_type_t type,
1666         __in                    unsigned int offset,
1667         __out_bcount(size)      caddr_t data,
1668         __in                    size_t size);
1669
1670 extern  __checkReturn           efx_rc_t
1671 efx_nvram_read_backup(
1672         __in                    efx_nic_t *enp,
1673         __in                    efx_nvram_type_t type,
1674         __in                    unsigned int offset,
1675         __out_bcount(size)      caddr_t data,
1676         __in                    size_t size);
1677
1678 extern  __checkReturn           efx_rc_t
1679 efx_nvram_set_version(
1680         __in                    efx_nic_t *enp,
1681         __in                    efx_nvram_type_t type,
1682         __in_ecount(4)          uint16_t version[4]);
1683
1684 extern  __checkReturn           efx_rc_t
1685 efx_nvram_validate(
1686         __in                    efx_nic_t *enp,
1687         __in                    efx_nvram_type_t type,
1688         __in_bcount(partn_size) caddr_t partn_data,
1689         __in                    size_t partn_size);
1690
1691 extern   __checkReturn          efx_rc_t
1692 efx_nvram_erase(
1693         __in                    efx_nic_t *enp,
1694         __in                    efx_nvram_type_t type);
1695
1696 extern  __checkReturn           efx_rc_t
1697 efx_nvram_write_chunk(
1698         __in                    efx_nic_t *enp,
1699         __in                    efx_nvram_type_t type,
1700         __in                    unsigned int offset,
1701         __in_bcount(size)       caddr_t data,
1702         __in                    size_t size);
1703
1704 extern                          void
1705 efx_nvram_fini(
1706         __in                    efx_nic_t *enp);
1707
1708 #endif  /* EFSYS_OPT_NVRAM */
1709
1710 #if EFSYS_OPT_BOOTCFG
1711
1712 /* Report size and offset of bootcfg sector in NVRAM partition. */
1713 extern  __checkReturn           efx_rc_t
1714 efx_bootcfg_sector_info(
1715         __in                    efx_nic_t *enp,
1716         __in                    uint32_t pf,
1717         __out_opt               uint32_t *sector_countp,
1718         __out                   size_t *offsetp,
1719         __out                   size_t *max_sizep);
1720
1721 /*
1722  * Copy bootcfg sector data to a target buffer which may differ in size.
1723  * Optionally corrects format errors in source buffer.
1724  */
1725 extern                          efx_rc_t
1726 efx_bootcfg_copy_sector(
1727         __in                    efx_nic_t *enp,
1728         __inout_bcount(sector_length)
1729                                 uint8_t *sector,
1730         __in                    size_t sector_length,
1731         __out_bcount(data_size) uint8_t *data,
1732         __in                    size_t data_size,
1733         __in                    boolean_t handle_format_errors);
1734
1735 extern                          efx_rc_t
1736 efx_bootcfg_read(
1737         __in                    efx_nic_t *enp,
1738         __out_bcount(size)      uint8_t *data,
1739         __in                    size_t size);
1740
1741 extern                          efx_rc_t
1742 efx_bootcfg_write(
1743         __in                    efx_nic_t *enp,
1744         __in_bcount(size)       uint8_t *data,
1745         __in                    size_t size);
1746
1747
1748 /*
1749  * Processing routines for buffers arranged in the DHCP/BOOTP option format
1750  * (see https://tools.ietf.org/html/rfc1533)
1751  *
1752  * Summarising the format: the buffer is a sequence of options. All options
1753  * begin with a tag octet, which uniquely identifies the option.  Fixed-
1754  * length options without data consist of only a tag octet.  Only options PAD
1755  * (0) and END (255) are fixed length.  All other options are variable-length
1756  * with a length octet following the tag octet.  The value of the length
1757  * octet does not include the two octets specifying the tag and length.  The
1758  * length octet is followed by "length" octets of data.
1759  *
1760  * Option data may be a sequence of sub-options in the same format. The data
1761  * content of the encapsulating option is one or more encapsulated sub-options,
1762  * with no terminating END tag is required.
1763  *
1764  * To be valid, the top-level sequence of options should be terminated by an
1765  * END tag. The buffer should be padded with the PAD byte.
1766  *
1767  * When stored to NVRAM, the DHCP option format buffer is preceded by a
1768  * checksum octet. The full buffer (including after the END tag) contributes
1769  * to the checksum, hence the need to fill the buffer to the end with PAD.
1770  */
1771
1772 #define EFX_DHCP_END ((uint8_t)0xff)
1773 #define EFX_DHCP_PAD ((uint8_t)0)
1774
1775 #define EFX_DHCP_ENCAP_OPT(encapsulator, encapsulated) \
1776   (uint16_t)(((encapsulator) << 8) | (encapsulated))
1777
1778 extern  __checkReturn           uint8_t
1779 efx_dhcp_csum(
1780         __in_bcount(size)       uint8_t const *data,
1781         __in                    size_t size);
1782
1783 extern  __checkReturn           efx_rc_t
1784 efx_dhcp_verify(
1785         __in_bcount(size)       uint8_t const *data,
1786         __in                    size_t size,
1787         __out_opt               size_t *usedp);
1788
1789 extern  __checkReturn   efx_rc_t
1790 efx_dhcp_find_tag(
1791         __in_bcount(buffer_length)      uint8_t *bufferp,
1792         __in                            size_t buffer_length,
1793         __in                            uint16_t opt,
1794         __deref_out                     uint8_t **valuepp,
1795         __out                           size_t *value_lengthp);
1796
1797 extern  __checkReturn   efx_rc_t
1798 efx_dhcp_find_end(
1799         __in_bcount(buffer_length)      uint8_t *bufferp,
1800         __in                            size_t buffer_length,
1801         __deref_out                     uint8_t **endpp);
1802
1803
1804 extern  __checkReturn   efx_rc_t
1805 efx_dhcp_delete_tag(
1806         __inout_bcount(buffer_length)   uint8_t *bufferp,
1807         __in                            size_t buffer_length,
1808         __in                            uint16_t opt);
1809
1810 extern  __checkReturn   efx_rc_t
1811 efx_dhcp_add_tag(
1812         __inout_bcount(buffer_length)   uint8_t *bufferp,
1813         __in                            size_t buffer_length,
1814         __in                            uint16_t opt,
1815         __in_bcount_opt(value_length)   uint8_t *valuep,
1816         __in                            size_t value_length);
1817
1818 extern  __checkReturn   efx_rc_t
1819 efx_dhcp_update_tag(
1820         __inout_bcount(buffer_length)   uint8_t *bufferp,
1821         __in                            size_t buffer_length,
1822         __in                            uint16_t opt,
1823         __in                            uint8_t *value_locationp,
1824         __in_bcount_opt(value_length)   uint8_t *valuep,
1825         __in                            size_t value_length);
1826
1827
1828 #endif  /* EFSYS_OPT_BOOTCFG */
1829
1830 #if EFSYS_OPT_IMAGE_LAYOUT
1831
1832 #include "ef10_signed_image_layout.h"
1833
1834 /*
1835  * Image header used in unsigned and signed image layouts (see SF-102785-PS).
1836  *
1837  * NOTE:
1838  * The image header format is extensible. However, older drivers require an
1839  * exact match of image header version and header length when validating and
1840  * writing firmware images.
1841  *
1842  * To avoid breaking backward compatibility, we use the upper bits of the
1843  * controller version fields to contain an extra version number used for
1844  * combined bootROM and UEFI ROM images on EF10 and later (to hold the UEFI ROM
1845  * version). See bug39254 and SF-102785-PS for details.
1846  */
1847 typedef struct efx_image_header_s {
1848         uint32_t        eih_magic;
1849         uint32_t        eih_version;
1850         uint32_t        eih_type;
1851         uint32_t        eih_subtype;
1852         uint32_t        eih_code_size;
1853         uint32_t        eih_size;
1854         union {
1855                 uint32_t        eih_controller_version_min;
1856                 struct {
1857                         uint16_t        eih_controller_version_min_short;
1858                         uint8_t         eih_extra_version_a;
1859                         uint8_t         eih_extra_version_b;
1860                 };
1861         };
1862         union {
1863                 uint32_t        eih_controller_version_max;
1864                 struct {
1865                         uint16_t        eih_controller_version_max_short;
1866                         uint8_t         eih_extra_version_c;
1867                         uint8_t         eih_extra_version_d;
1868                 };
1869         };
1870         uint16_t        eih_code_version_a;
1871         uint16_t        eih_code_version_b;
1872         uint16_t        eih_code_version_c;
1873         uint16_t        eih_code_version_d;
1874 } efx_image_header_t;
1875
1876 #define EFX_IMAGE_HEADER_SIZE           (40)
1877 #define EFX_IMAGE_HEADER_VERSION        (4)
1878 #define EFX_IMAGE_HEADER_MAGIC          (0x106F1A5)
1879
1880
1881 typedef struct efx_image_trailer_s {
1882         uint32_t        eit_crc;
1883 } efx_image_trailer_t;
1884
1885 #define EFX_IMAGE_TRAILER_SIZE          (4)
1886
1887 typedef enum efx_image_format_e {
1888         EFX_IMAGE_FORMAT_NO_IMAGE,
1889         EFX_IMAGE_FORMAT_INVALID,
1890         EFX_IMAGE_FORMAT_UNSIGNED,
1891         EFX_IMAGE_FORMAT_SIGNED,
1892         EFX_IMAGE_FORMAT_SIGNED_PACKAGE
1893 } efx_image_format_t;
1894
1895 typedef struct efx_image_info_s {
1896         efx_image_format_t      eii_format;
1897         uint8_t *               eii_imagep;
1898         size_t                  eii_image_size;
1899         efx_image_header_t *    eii_headerp;
1900 } efx_image_info_t;
1901
1902 extern  __checkReturn   efx_rc_t
1903 efx_check_reflash_image(
1904         __in            void                    *bufferp,
1905         __in            uint32_t                buffer_size,
1906         __out           efx_image_info_t        *infop);
1907
1908 extern  __checkReturn   efx_rc_t
1909 efx_build_signed_image_write_buffer(
1910         __out_bcount(buffer_size)
1911                         uint8_t                 *bufferp,
1912         __in            uint32_t                buffer_size,
1913         __in            efx_image_info_t        *infop,
1914         __out           efx_image_header_t      **headerpp);
1915
1916 #endif  /* EFSYS_OPT_IMAGE_LAYOUT */
1917
1918 #if EFSYS_OPT_DIAG
1919
1920 typedef enum efx_pattern_type_t {
1921         EFX_PATTERN_BYTE_INCREMENT = 0,
1922         EFX_PATTERN_ALL_THE_SAME,
1923         EFX_PATTERN_BIT_ALTERNATE,
1924         EFX_PATTERN_BYTE_ALTERNATE,
1925         EFX_PATTERN_BYTE_CHANGING,
1926         EFX_PATTERN_BIT_SWEEP,
1927         EFX_PATTERN_NTYPES
1928 } efx_pattern_type_t;
1929
1930 typedef                 void
1931 (*efx_sram_pattern_fn_t)(
1932         __in            size_t row,
1933         __in            boolean_t negate,
1934         __out           efx_qword_t *eqp);
1935
1936 extern  __checkReturn   efx_rc_t
1937 efx_sram_test(
1938         __in            efx_nic_t *enp,
1939         __in            efx_pattern_type_t type);
1940
1941 #endif  /* EFSYS_OPT_DIAG */
1942
1943 extern  __checkReturn   efx_rc_t
1944 efx_sram_buf_tbl_set(
1945         __in            efx_nic_t *enp,
1946         __in            uint32_t id,
1947         __in            efsys_mem_t *esmp,
1948         __in            size_t n);
1949
1950 extern          void
1951 efx_sram_buf_tbl_clear(
1952         __in    efx_nic_t *enp,
1953         __in    uint32_t id,
1954         __in    size_t n);
1955
1956 #define EFX_BUF_TBL_SIZE        0x20000
1957
1958 #define EFX_BUF_SIZE            4096
1959
1960 /* EV */
1961
1962 typedef struct efx_evq_s        efx_evq_t;
1963
1964 #if EFSYS_OPT_QSTATS
1965
1966 /* START MKCONFIG GENERATED EfxHeaderEventQueueBlock 0a147ace40844969 */
1967 typedef enum efx_ev_qstat_e {
1968         EV_ALL,
1969         EV_RX,
1970         EV_RX_OK,
1971         EV_RX_FRM_TRUNC,
1972         EV_RX_TOBE_DISC,
1973         EV_RX_PAUSE_FRM_ERR,
1974         EV_RX_BUF_OWNER_ID_ERR,
1975         EV_RX_IPV4_HDR_CHKSUM_ERR,
1976         EV_RX_TCP_UDP_CHKSUM_ERR,
1977         EV_RX_ETH_CRC_ERR,
1978         EV_RX_IP_FRAG_ERR,
1979         EV_RX_MCAST_PKT,
1980         EV_RX_MCAST_HASH_MATCH,
1981         EV_RX_TCP_IPV4,
1982         EV_RX_TCP_IPV6,
1983         EV_RX_UDP_IPV4,
1984         EV_RX_UDP_IPV6,
1985         EV_RX_OTHER_IPV4,
1986         EV_RX_OTHER_IPV6,
1987         EV_RX_NON_IP,
1988         EV_RX_BATCH,
1989         EV_TX,
1990         EV_TX_WQ_FF_FULL,
1991         EV_TX_PKT_ERR,
1992         EV_TX_PKT_TOO_BIG,
1993         EV_TX_UNEXPECTED,
1994         EV_GLOBAL,
1995         EV_GLOBAL_MNT,
1996         EV_DRIVER,
1997         EV_DRIVER_SRM_UPD_DONE,
1998         EV_DRIVER_TX_DESCQ_FLS_DONE,
1999         EV_DRIVER_RX_DESCQ_FLS_DONE,
2000         EV_DRIVER_RX_DESCQ_FLS_FAILED,
2001         EV_DRIVER_RX_DSC_ERROR,
2002         EV_DRIVER_TX_DSC_ERROR,
2003         EV_DRV_GEN,
2004         EV_MCDI_RESPONSE,
2005         EV_RX_PARSE_INCOMPLETE,
2006         EV_NQSTATS
2007 } efx_ev_qstat_t;
2008
2009 /* END MKCONFIG GENERATED EfxHeaderEventQueueBlock */
2010
2011 #endif  /* EFSYS_OPT_QSTATS */
2012
2013 extern  __checkReturn   efx_rc_t
2014 efx_ev_init(
2015         __in            efx_nic_t *enp);
2016
2017 extern          void
2018 efx_ev_fini(
2019         __in            efx_nic_t *enp);
2020
2021 extern  __checkReturn   size_t
2022 efx_evq_size(
2023         __in    const efx_nic_t *enp,
2024         __in    unsigned int ndescs);
2025
2026 extern  __checkReturn   unsigned int
2027 efx_evq_nbufs(
2028         __in    const efx_nic_t *enp,
2029         __in    unsigned int ndescs);
2030
2031 #define EFX_EVQ_FLAGS_TYPE_MASK         (0x3)
2032 #define EFX_EVQ_FLAGS_TYPE_AUTO         (0x0)
2033 #define EFX_EVQ_FLAGS_TYPE_THROUGHPUT   (0x1)
2034 #define EFX_EVQ_FLAGS_TYPE_LOW_LATENCY  (0x2)
2035
2036 #define EFX_EVQ_FLAGS_NOTIFY_MASK       (0xC)
2037 #define EFX_EVQ_FLAGS_NOTIFY_INTERRUPT  (0x0)   /* Interrupting (default) */
2038 #define EFX_EVQ_FLAGS_NOTIFY_DISABLED   (0x4)   /* Non-interrupting */
2039
2040 /*
2041  * Use the NO_CONT_EV RX event format, which allows the firmware to operate more
2042  * efficiently at high data rates. See SF-109306-TC 5.11 "Events for RXQs in
2043  * NO_CONT_EV mode".
2044  *
2045  * NO_CONT_EV requires EVQ_RX_MERGE and RXQ_FORCED_EV_MERGING to both be set,
2046  * which is the case when an event queue is set to THROUGHPUT mode.
2047  */
2048 #define EFX_EVQ_FLAGS_NO_CONT_EV        (0x10)
2049
2050 extern  __checkReturn   efx_rc_t
2051 efx_ev_qcreate(
2052         __in            efx_nic_t *enp,
2053         __in            unsigned int index,
2054         __in            efsys_mem_t *esmp,
2055         __in            size_t ndescs,
2056         __in            uint32_t id,
2057         __in            uint32_t us,
2058         __in            uint32_t flags,
2059         __deref_out     efx_evq_t **eepp);
2060
2061 extern          void
2062 efx_ev_qpost(
2063         __in            efx_evq_t *eep,
2064         __in            uint16_t data);
2065
2066 typedef __checkReturn   boolean_t
2067 (*efx_initialized_ev_t)(
2068         __in_opt        void *arg);
2069
2070 #define EFX_PKT_UNICAST         0x0004
2071 #define EFX_PKT_START           0x0008
2072
2073 #define EFX_PKT_VLAN_TAGGED     0x0010
2074 #define EFX_CKSUM_TCPUDP        0x0020
2075 #define EFX_CKSUM_IPV4          0x0040
2076 #define EFX_PKT_CONT            0x0080
2077
2078 #define EFX_CHECK_VLAN          0x0100
2079 #define EFX_PKT_TCP             0x0200
2080 #define EFX_PKT_UDP             0x0400
2081 #define EFX_PKT_IPV4            0x0800
2082
2083 #define EFX_PKT_IPV6            0x1000
2084 #define EFX_PKT_PREFIX_LEN      0x2000
2085 #define EFX_ADDR_MISMATCH       0x4000
2086 #define EFX_DISCARD             0x8000
2087
2088 /*
2089  * The following flags are used only for packed stream
2090  * mode. The values for the flags are reused to fit into 16 bit,
2091  * since EFX_PKT_START and EFX_PKT_CONT are never used in
2092  * packed stream mode
2093  */
2094 #define EFX_PKT_PACKED_STREAM_NEW_BUFFER        EFX_PKT_START
2095 #define EFX_PKT_PACKED_STREAM_PARSE_INCOMPLETE  EFX_PKT_CONT
2096
2097
2098 #define EFX_EV_RX_NLABELS       32
2099 #define EFX_EV_TX_NLABELS       32
2100
2101 typedef __checkReturn   boolean_t
2102 (*efx_rx_ev_t)(
2103         __in_opt        void *arg,
2104         __in            uint32_t label,
2105         __in            uint32_t id,
2106         __in            uint32_t size,
2107         __in            uint16_t flags);
2108
2109 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
2110
2111 /*
2112  * Packed stream mode is documented in SF-112241-TC.
2113  * The general idea is that, instead of putting each incoming
2114  * packet into a separate buffer which is specified in a RX
2115  * descriptor, a large buffer is provided to the hardware and
2116  * packets are put there in a continuous stream.
2117  * The main advantage of such an approach is that RX queue refilling
2118  * happens much less frequently.
2119  *
2120  * Equal stride packed stream mode is documented in SF-119419-TC.
2121  * The general idea is to utilize advantages of the packed stream,
2122  * but avoid indirection in packets representation.
2123  * The main advantage of such an approach is that RX queue refilling
2124  * happens much less frequently and packets buffers are independent
2125  * from upper layers point of view.
2126  */
2127
2128 typedef __checkReturn   boolean_t
2129 (*efx_rx_ps_ev_t)(
2130         __in_opt        void *arg,
2131         __in            uint32_t label,
2132         __in            uint32_t id,
2133         __in            uint32_t pkt_count,
2134         __in            uint16_t flags);
2135
2136 #endif
2137
2138 typedef __checkReturn   boolean_t
2139 (*efx_tx_ev_t)(
2140         __in_opt        void *arg,
2141         __in            uint32_t label,
2142         __in            uint32_t id);
2143
2144 #define EFX_EXCEPTION_RX_RECOVERY       0x00000001
2145 #define EFX_EXCEPTION_RX_DSC_ERROR      0x00000002
2146 #define EFX_EXCEPTION_TX_DSC_ERROR      0x00000003
2147 #define EFX_EXCEPTION_UNKNOWN_SENSOREVT 0x00000004
2148 #define EFX_EXCEPTION_FWALERT_SRAM      0x00000005
2149 #define EFX_EXCEPTION_UNKNOWN_FWALERT   0x00000006
2150 #define EFX_EXCEPTION_RX_ERROR          0x00000007
2151 #define EFX_EXCEPTION_TX_ERROR          0x00000008
2152 #define EFX_EXCEPTION_EV_ERROR          0x00000009
2153
2154 typedef __checkReturn   boolean_t
2155 (*efx_exception_ev_t)(
2156         __in_opt        void *arg,
2157         __in            uint32_t label,
2158         __in            uint32_t data);
2159
2160 typedef __checkReturn   boolean_t
2161 (*efx_rxq_flush_done_ev_t)(
2162         __in_opt        void *arg,
2163         __in            uint32_t rxq_index);
2164
2165 typedef __checkReturn   boolean_t
2166 (*efx_rxq_flush_failed_ev_t)(
2167         __in_opt        void *arg,
2168         __in            uint32_t rxq_index);
2169
2170 typedef __checkReturn   boolean_t
2171 (*efx_txq_flush_done_ev_t)(
2172         __in_opt        void *arg,
2173         __in            uint32_t txq_index);
2174
2175 typedef __checkReturn   boolean_t
2176 (*efx_software_ev_t)(
2177         __in_opt        void *arg,
2178         __in            uint16_t magic);
2179
2180 typedef __checkReturn   boolean_t
2181 (*efx_sram_ev_t)(
2182         __in_opt        void *arg,
2183         __in            uint32_t code);
2184
2185 #define EFX_SRAM_CLEAR          0
2186 #define EFX_SRAM_UPDATE         1
2187 #define EFX_SRAM_ILLEGAL_CLEAR  2
2188
2189 typedef __checkReturn   boolean_t
2190 (*efx_wake_up_ev_t)(
2191         __in_opt        void *arg,
2192         __in            uint32_t label);
2193
2194 typedef __checkReturn   boolean_t
2195 (*efx_timer_ev_t)(
2196         __in_opt        void *arg,
2197         __in            uint32_t label);
2198
2199 typedef __checkReturn   boolean_t
2200 (*efx_link_change_ev_t)(
2201         __in_opt        void *arg,
2202         __in            efx_link_mode_t link_mode);
2203
2204 #if EFSYS_OPT_MON_STATS
2205
2206 typedef __checkReturn   boolean_t
2207 (*efx_monitor_ev_t)(
2208         __in_opt        void *arg,
2209         __in            efx_mon_stat_t id,
2210         __in            efx_mon_stat_value_t value);
2211
2212 #endif  /* EFSYS_OPT_MON_STATS */
2213
2214 #if EFSYS_OPT_MAC_STATS
2215
2216 typedef __checkReturn   boolean_t
2217 (*efx_mac_stats_ev_t)(
2218         __in_opt        void *arg,
2219         __in            uint32_t generation);
2220
2221 #endif  /* EFSYS_OPT_MAC_STATS */
2222
2223 typedef struct efx_ev_callbacks_s {
2224         efx_initialized_ev_t            eec_initialized;
2225         efx_rx_ev_t                     eec_rx;
2226 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
2227         efx_rx_ps_ev_t                  eec_rx_ps;
2228 #endif
2229         efx_tx_ev_t                     eec_tx;
2230         efx_exception_ev_t              eec_exception;
2231         efx_rxq_flush_done_ev_t         eec_rxq_flush_done;
2232         efx_rxq_flush_failed_ev_t       eec_rxq_flush_failed;
2233         efx_txq_flush_done_ev_t         eec_txq_flush_done;
2234         efx_software_ev_t               eec_software;
2235         efx_sram_ev_t                   eec_sram;
2236         efx_wake_up_ev_t                eec_wake_up;
2237         efx_timer_ev_t                  eec_timer;
2238         efx_link_change_ev_t            eec_link_change;
2239 #if EFSYS_OPT_MON_STATS
2240         efx_monitor_ev_t                eec_monitor;
2241 #endif  /* EFSYS_OPT_MON_STATS */
2242 #if EFSYS_OPT_MAC_STATS
2243         efx_mac_stats_ev_t              eec_mac_stats;
2244 #endif  /* EFSYS_OPT_MAC_STATS */
2245 } efx_ev_callbacks_t;
2246
2247 extern  __checkReturn   boolean_t
2248 efx_ev_qpending(
2249         __in            efx_evq_t *eep,
2250         __in            unsigned int count);
2251
2252 #if EFSYS_OPT_EV_PREFETCH
2253
2254 extern                  void
2255 efx_ev_qprefetch(
2256         __in            efx_evq_t *eep,
2257         __in            unsigned int count);
2258
2259 #endif  /* EFSYS_OPT_EV_PREFETCH */
2260
2261 extern                  void
2262 efx_ev_qpoll(
2263         __in            efx_evq_t *eep,
2264         __inout         unsigned int *countp,
2265         __in            const efx_ev_callbacks_t *eecp,
2266         __in_opt        void *arg);
2267
2268 extern  __checkReturn   efx_rc_t
2269 efx_ev_usecs_to_ticks(
2270         __in            efx_nic_t *enp,
2271         __in            unsigned int usecs,
2272         __out           unsigned int *ticksp);
2273
2274 extern  __checkReturn   efx_rc_t
2275 efx_ev_qmoderate(
2276         __in            efx_evq_t *eep,
2277         __in            unsigned int us);
2278
2279 extern  __checkReturn   efx_rc_t
2280 efx_ev_qprime(
2281         __in            efx_evq_t *eep,
2282         __in            unsigned int count);
2283
2284 #if EFSYS_OPT_QSTATS
2285
2286 #if EFSYS_OPT_NAMES
2287
2288 extern          const char *
2289 efx_ev_qstat_name(
2290         __in    efx_nic_t *enp,
2291         __in    unsigned int id);
2292
2293 #endif  /* EFSYS_OPT_NAMES */
2294
2295 extern                                  void
2296 efx_ev_qstats_update(
2297         __in                            efx_evq_t *eep,
2298         __inout_ecount(EV_NQSTATS)      efsys_stat_t *stat);
2299
2300 #endif  /* EFSYS_OPT_QSTATS */
2301
2302 extern          void
2303 efx_ev_qdestroy(
2304         __in    efx_evq_t *eep);
2305
2306 /* RX */
2307
2308 extern  __checkReturn   efx_rc_t
2309 efx_rx_init(
2310         __inout         efx_nic_t *enp);
2311
2312 extern          void
2313 efx_rx_fini(
2314         __in            efx_nic_t *enp);
2315
2316 #if EFSYS_OPT_RX_SCATTER
2317         __checkReturn   efx_rc_t
2318 efx_rx_scatter_enable(
2319         __in            efx_nic_t *enp,
2320         __in            unsigned int buf_size);
2321 #endif  /* EFSYS_OPT_RX_SCATTER */
2322
2323 /* Handle to represent use of the default RSS context. */
2324 #define EFX_RSS_CONTEXT_DEFAULT 0xffffffff
2325
2326 #if EFSYS_OPT_RX_SCALE
2327
2328 typedef enum efx_rx_hash_alg_e {
2329         EFX_RX_HASHALG_LFSR = 0,
2330         EFX_RX_HASHALG_TOEPLITZ,
2331         EFX_RX_HASHALG_PACKED_STREAM,
2332         EFX_RX_NHASHALGS
2333 } efx_rx_hash_alg_t;
2334
2335 /*
2336  * Legacy hash type flags.
2337  *
2338  * They represent standard tuples for distinct traffic classes.
2339  */
2340 #define EFX_RX_HASH_IPV4        (1U << 0)
2341 #define EFX_RX_HASH_TCPIPV4     (1U << 1)
2342 #define EFX_RX_HASH_IPV6        (1U << 2)
2343 #define EFX_RX_HASH_TCPIPV6     (1U << 3)
2344
2345 #define EFX_RX_HASH_LEGACY_MASK         \
2346         (EFX_RX_HASH_IPV4       |       \
2347         EFX_RX_HASH_TCPIPV4     |       \
2348         EFX_RX_HASH_IPV6        |       \
2349         EFX_RX_HASH_TCPIPV6)
2350
2351 /*
2352  * The type of the argument used by efx_rx_scale_mode_set() to
2353  * provide a means for the client drivers to configure hashing.
2354  *
2355  * A properly constructed value can either be:
2356  *  - a combination of legacy flags
2357  *  - a combination of EFX_RX_HASH() flags
2358  */
2359 typedef uint32_t efx_rx_hash_type_t;
2360
2361 typedef enum efx_rx_hash_support_e {
2362         EFX_RX_HASH_UNAVAILABLE = 0,    /* Hardware hash not inserted */
2363         EFX_RX_HASH_AVAILABLE           /* Insert hash with/without RSS */
2364 } efx_rx_hash_support_t;
2365
2366 #define EFX_RSS_KEY_SIZE        40      /* RSS key size (bytes) */
2367 #define EFX_RSS_TBL_SIZE        128     /* Rows in RX indirection table */
2368 #define EFX_MAXRSS              64      /* RX indirection entry range */
2369 #define EFX_MAXRSS_LEGACY       16      /* See bug16611 and bug17213 */
2370
2371 typedef enum efx_rx_scale_context_type_e {
2372         EFX_RX_SCALE_UNAVAILABLE = 0,   /* No RX scale context */
2373         EFX_RX_SCALE_EXCLUSIVE,         /* Writable key/indirection table */
2374         EFX_RX_SCALE_SHARED             /* Read-only key/indirection table */
2375 } efx_rx_scale_context_type_t;
2376
2377 /*
2378  * Traffic classes eligible for hash computation.
2379  *
2380  * Select packet headers used in computing the receive hash.
2381  * This uses the same encoding as the RSS_MODES field of
2382  * MC_CMD_RSS_CONTEXT_SET_FLAGS.
2383  */
2384 #define EFX_RX_CLASS_IPV4_TCP_LBN       8
2385 #define EFX_RX_CLASS_IPV4_TCP_WIDTH     4
2386 #define EFX_RX_CLASS_IPV4_UDP_LBN       12
2387 #define EFX_RX_CLASS_IPV4_UDP_WIDTH     4
2388 #define EFX_RX_CLASS_IPV4_LBN           16
2389 #define EFX_RX_CLASS_IPV4_WIDTH         4
2390 #define EFX_RX_CLASS_IPV6_TCP_LBN       20
2391 #define EFX_RX_CLASS_IPV6_TCP_WIDTH     4
2392 #define EFX_RX_CLASS_IPV6_UDP_LBN       24
2393 #define EFX_RX_CLASS_IPV6_UDP_WIDTH     4
2394 #define EFX_RX_CLASS_IPV6_LBN           28
2395 #define EFX_RX_CLASS_IPV6_WIDTH         4
2396
2397 #define EFX_RX_NCLASSES                 6
2398
2399 /*
2400  * Ancillary flags used to construct generic hash tuples.
2401  * This uses the same encoding as RSS_MODE_HASH_SELECTOR.
2402  */
2403 #define EFX_RX_CLASS_HASH_SRC_ADDR      (1U << 0)
2404 #define EFX_RX_CLASS_HASH_DST_ADDR      (1U << 1)
2405 #define EFX_RX_CLASS_HASH_SRC_PORT      (1U << 2)
2406 #define EFX_RX_CLASS_HASH_DST_PORT      (1U << 3)
2407
2408 /*
2409  * Generic hash tuples.
2410  *
2411  * They express combinations of packet fields
2412  * which can contribute to the hash value for
2413  * a particular traffic class.
2414  */
2415 #define EFX_RX_CLASS_HASH_DISABLE       0
2416
2417 #define EFX_RX_CLASS_HASH_1TUPLE_SRC    EFX_RX_CLASS_HASH_SRC_ADDR
2418 #define EFX_RX_CLASS_HASH_1TUPLE_DST    EFX_RX_CLASS_HASH_DST_ADDR
2419
2420 #define EFX_RX_CLASS_HASH_2TUPLE                \
2421         (EFX_RX_CLASS_HASH_SRC_ADDR     |       \
2422         EFX_RX_CLASS_HASH_DST_ADDR)
2423
2424 #define EFX_RX_CLASS_HASH_2TUPLE_SRC            \
2425         (EFX_RX_CLASS_HASH_SRC_ADDR     |       \
2426         EFX_RX_CLASS_HASH_SRC_PORT)
2427
2428 #define EFX_RX_CLASS_HASH_2TUPLE_DST            \
2429         (EFX_RX_CLASS_HASH_DST_ADDR     |       \
2430         EFX_RX_CLASS_HASH_DST_PORT)
2431
2432 #define EFX_RX_CLASS_HASH_4TUPLE                \
2433         (EFX_RX_CLASS_HASH_SRC_ADDR     |       \
2434         EFX_RX_CLASS_HASH_DST_ADDR      |       \
2435         EFX_RX_CLASS_HASH_SRC_PORT      |       \
2436         EFX_RX_CLASS_HASH_DST_PORT)
2437
2438 #define EFX_RX_CLASS_HASH_NTUPLES       7
2439
2440 /*
2441  * Hash flag constructor.
2442  *
2443  * Resulting flags encode hash tuples for specific traffic classes.
2444  * The client drivers are encouraged to use these flags to form
2445  * a hash type value.
2446  */
2447 #define EFX_RX_HASH(_class, _tuple)                             \
2448         EFX_INSERT_FIELD_NATIVE32(0, 31,                        \
2449         EFX_RX_CLASS_##_class, EFX_RX_CLASS_HASH_##_tuple)
2450
2451 /*
2452  * The maximum number of EFX_RX_HASH() flags.
2453  */
2454 #define EFX_RX_HASH_NFLAGS      (EFX_RX_NCLASSES * EFX_RX_CLASS_HASH_NTUPLES)
2455
2456 extern  __checkReturn                           efx_rc_t
2457 efx_rx_scale_hash_flags_get(
2458         __in                                    efx_nic_t *enp,
2459         __in                                    efx_rx_hash_alg_t hash_alg,
2460         __out_ecount_part(max_nflags, *nflagsp) unsigned int *flagsp,
2461         __in                                    unsigned int max_nflags,
2462         __out                                   unsigned int *nflagsp);
2463
2464 extern  __checkReturn   efx_rc_t
2465 efx_rx_hash_default_support_get(
2466         __in            efx_nic_t *enp,
2467         __out           efx_rx_hash_support_t *supportp);
2468
2469
2470 extern  __checkReturn   efx_rc_t
2471 efx_rx_scale_default_support_get(
2472         __in            efx_nic_t *enp,
2473         __out           efx_rx_scale_context_type_t *typep);
2474
2475 extern  __checkReturn   efx_rc_t
2476 efx_rx_scale_context_alloc(
2477         __in            efx_nic_t *enp,
2478         __in            efx_rx_scale_context_type_t type,
2479         __in            uint32_t num_queues,
2480         __out           uint32_t *rss_contextp);
2481
2482 extern  __checkReturn   efx_rc_t
2483 efx_rx_scale_context_free(
2484         __in            efx_nic_t *enp,
2485         __in            uint32_t rss_context);
2486
2487 extern  __checkReturn   efx_rc_t
2488 efx_rx_scale_mode_set(
2489         __in    efx_nic_t *enp,
2490         __in    uint32_t rss_context,
2491         __in    efx_rx_hash_alg_t alg,
2492         __in    efx_rx_hash_type_t type,
2493         __in    boolean_t insert);
2494
2495 extern  __checkReturn   efx_rc_t
2496 efx_rx_scale_tbl_set(
2497         __in            efx_nic_t *enp,
2498         __in            uint32_t rss_context,
2499         __in_ecount(n)  unsigned int *table,
2500         __in            size_t n);
2501
2502 extern  __checkReturn   efx_rc_t
2503 efx_rx_scale_key_set(
2504         __in            efx_nic_t *enp,
2505         __in            uint32_t rss_context,
2506         __in_ecount(n)  uint8_t *key,
2507         __in            size_t n);
2508
2509 extern  __checkReturn   uint32_t
2510 efx_pseudo_hdr_hash_get(
2511         __in            efx_rxq_t *erp,
2512         __in            efx_rx_hash_alg_t func,
2513         __in            uint8_t *buffer);
2514
2515 #endif  /* EFSYS_OPT_RX_SCALE */
2516
2517 extern  __checkReturn   efx_rc_t
2518 efx_pseudo_hdr_pkt_length_get(
2519         __in            efx_rxq_t *erp,
2520         __in            uint8_t *buffer,
2521         __out           uint16_t *pkt_lengthp);
2522
2523 extern  __checkReturn   size_t
2524 efx_rxq_size(
2525         __in    const efx_nic_t *enp,
2526         __in    unsigned int ndescs);
2527
2528 extern  __checkReturn   unsigned int
2529 efx_rxq_nbufs(
2530         __in    const efx_nic_t *enp,
2531         __in    unsigned int ndescs);
2532
2533 #define EFX_RXQ_LIMIT(_ndescs)          ((_ndescs) - 16)
2534
2535 typedef enum efx_rxq_type_e {
2536         EFX_RXQ_TYPE_DEFAULT,
2537         EFX_RXQ_TYPE_PACKED_STREAM,
2538         EFX_RXQ_TYPE_ES_SUPER_BUFFER,
2539         EFX_RXQ_NTYPES
2540 } efx_rxq_type_t;
2541
2542 /*
2543  * Dummy flag to be used instead of 0 to make it clear that the argument
2544  * is receive queue flags.
2545  */
2546 #define EFX_RXQ_FLAG_NONE               0x0
2547 #define EFX_RXQ_FLAG_SCATTER            0x1
2548 /*
2549  * If tunnels are supported and Rx event can provide information about
2550  * either outer or inner packet classes (e.g. SFN8xxx adapters with
2551  * full-feature firmware variant running), outer classes are requested by
2552  * default. However, if the driver supports tunnels, the flag allows to
2553  * request inner classes which are required to be able to interpret inner
2554  * Rx checksum offload results.
2555  */
2556 #define EFX_RXQ_FLAG_INNER_CLASSES      0x2
2557
2558 extern  __checkReturn   efx_rc_t
2559 efx_rx_qcreate(
2560         __in            efx_nic_t *enp,
2561         __in            unsigned int index,
2562         __in            unsigned int label,
2563         __in            efx_rxq_type_t type,
2564         __in            size_t buf_size,
2565         __in            efsys_mem_t *esmp,
2566         __in            size_t ndescs,
2567         __in            uint32_t id,
2568         __in            unsigned int flags,
2569         __in            efx_evq_t *eep,
2570         __deref_out     efx_rxq_t **erpp);
2571
2572 #if EFSYS_OPT_RX_PACKED_STREAM
2573
2574 #define EFX_RXQ_PACKED_STREAM_BUF_SIZE_1M       (1U * 1024 * 1024)
2575 #define EFX_RXQ_PACKED_STREAM_BUF_SIZE_512K     (512U * 1024)
2576 #define EFX_RXQ_PACKED_STREAM_BUF_SIZE_256K     (256U * 1024)
2577 #define EFX_RXQ_PACKED_STREAM_BUF_SIZE_128K     (128U * 1024)
2578 #define EFX_RXQ_PACKED_STREAM_BUF_SIZE_64K      (64U * 1024)
2579
2580 extern  __checkReturn   efx_rc_t
2581 efx_rx_qcreate_packed_stream(
2582         __in            efx_nic_t *enp,
2583         __in            unsigned int index,
2584         __in            unsigned int label,
2585         __in            uint32_t ps_buf_size,
2586         __in            efsys_mem_t *esmp,
2587         __in            size_t ndescs,
2588         __in            efx_evq_t *eep,
2589         __deref_out     efx_rxq_t **erpp);
2590
2591 #endif
2592
2593 #if EFSYS_OPT_RX_ES_SUPER_BUFFER
2594
2595 /* Maximum head-of-line block timeout in nanoseconds */
2596 #define EFX_RXQ_ES_SUPER_BUFFER_HOL_BLOCK_MAX   (400U * 1000 * 1000)
2597
2598 extern  __checkReturn   efx_rc_t
2599 efx_rx_qcreate_es_super_buffer(
2600         __in            efx_nic_t *enp,
2601         __in            unsigned int index,
2602         __in            unsigned int label,
2603         __in            uint32_t n_bufs_per_desc,
2604         __in            uint32_t max_dma_len,
2605         __in            uint32_t buf_stride,
2606         __in            uint32_t hol_block_timeout,
2607         __in            efsys_mem_t *esmp,
2608         __in            size_t ndescs,
2609         __in            unsigned int flags,
2610         __in            efx_evq_t *eep,
2611         __deref_out     efx_rxq_t **erpp);
2612
2613 #endif
2614
2615 typedef struct efx_buffer_s {
2616         efsys_dma_addr_t        eb_addr;
2617         size_t                  eb_size;
2618         boolean_t               eb_eop;
2619 } efx_buffer_t;
2620
2621 typedef struct efx_desc_s {
2622         efx_qword_t ed_eq;
2623 } efx_desc_t;
2624
2625 extern                          void
2626 efx_rx_qpost(
2627         __in                    efx_rxq_t *erp,
2628         __in_ecount(ndescs)     efsys_dma_addr_t *addrp,
2629         __in                    size_t size,
2630         __in                    unsigned int ndescs,
2631         __in                    unsigned int completed,
2632         __in                    unsigned int added);
2633
2634 extern          void
2635 efx_rx_qpush(
2636         __in    efx_rxq_t *erp,
2637         __in    unsigned int added,
2638         __inout unsigned int *pushedp);
2639
2640 #if EFSYS_OPT_RX_PACKED_STREAM
2641
2642 extern                  void
2643 efx_rx_qpush_ps_credits(
2644         __in            efx_rxq_t *erp);
2645
2646 extern  __checkReturn   uint8_t *
2647 efx_rx_qps_packet_info(
2648         __in            efx_rxq_t *erp,
2649         __in            uint8_t *buffer,
2650         __in            uint32_t buffer_length,
2651         __in            uint32_t current_offset,
2652         __out           uint16_t *lengthp,
2653         __out           uint32_t *next_offsetp,
2654         __out           uint32_t *timestamp);
2655 #endif
2656
2657 extern  __checkReturn   efx_rc_t
2658 efx_rx_qflush(
2659         __in    efx_rxq_t *erp);
2660
2661 extern          void
2662 efx_rx_qenable(
2663         __in    efx_rxq_t *erp);
2664
2665 extern          void
2666 efx_rx_qdestroy(
2667         __in    efx_rxq_t *erp);
2668
2669 /* TX */
2670
2671 typedef struct efx_txq_s        efx_txq_t;
2672
2673 #if EFSYS_OPT_QSTATS
2674
2675 /* START MKCONFIG GENERATED EfxHeaderTransmitQueueBlock 12dff8778598b2db */
2676 typedef enum efx_tx_qstat_e {
2677         TX_POST,
2678         TX_POST_PIO,
2679         TX_NQSTATS
2680 } efx_tx_qstat_t;
2681
2682 /* END MKCONFIG GENERATED EfxHeaderTransmitQueueBlock */
2683
2684 #endif  /* EFSYS_OPT_QSTATS */
2685
2686 extern  __checkReturn   efx_rc_t
2687 efx_tx_init(
2688         __in            efx_nic_t *enp);
2689
2690 extern          void
2691 efx_tx_fini(
2692         __in    efx_nic_t *enp);
2693
2694 extern  __checkReturn   size_t
2695 efx_txq_size(
2696         __in    const efx_nic_t *enp,
2697         __in    unsigned int ndescs);
2698
2699 extern  __checkReturn   unsigned int
2700 efx_txq_nbufs(
2701         __in    const efx_nic_t *enp,
2702         __in    unsigned int ndescs);
2703
2704 #define EFX_TXQ_LIMIT(_ndescs)          ((_ndescs) - 16)
2705
2706 #define EFX_TXQ_CKSUM_IPV4              0x0001
2707 #define EFX_TXQ_CKSUM_TCPUDP            0x0002
2708 #define EFX_TXQ_FATSOV2                 0x0004
2709 #define EFX_TXQ_CKSUM_INNER_IPV4        0x0008
2710 #define EFX_TXQ_CKSUM_INNER_TCPUDP      0x0010
2711
2712 extern  __checkReturn   efx_rc_t
2713 efx_tx_qcreate(
2714         __in            efx_nic_t *enp,
2715         __in            unsigned int index,
2716         __in            unsigned int label,
2717         __in            efsys_mem_t *esmp,
2718         __in            size_t n,
2719         __in            uint32_t id,
2720         __in            uint16_t flags,
2721         __in            efx_evq_t *eep,
2722         __deref_out     efx_txq_t **etpp,
2723         __out           unsigned int *addedp);
2724
2725 extern  __checkReturn           efx_rc_t
2726 efx_tx_qpost(
2727         __in                    efx_txq_t *etp,
2728         __in_ecount(ndescs)     efx_buffer_t *eb,
2729         __in                    unsigned int ndescs,
2730         __in                    unsigned int completed,
2731         __inout                 unsigned int *addedp);
2732
2733 extern  __checkReturn   efx_rc_t
2734 efx_tx_qpace(
2735         __in            efx_txq_t *etp,
2736         __in            unsigned int ns);
2737
2738 extern                  void
2739 efx_tx_qpush(
2740         __in            efx_txq_t *etp,
2741         __in            unsigned int added,
2742         __in            unsigned int pushed);
2743
2744 extern  __checkReturn   efx_rc_t
2745 efx_tx_qflush(
2746         __in            efx_txq_t *etp);
2747
2748 extern                  void
2749 efx_tx_qenable(
2750         __in            efx_txq_t *etp);
2751
2752 extern  __checkReturn   efx_rc_t
2753 efx_tx_qpio_enable(
2754         __in            efx_txq_t *etp);
2755
2756 extern                  void
2757 efx_tx_qpio_disable(
2758         __in            efx_txq_t *etp);
2759
2760 extern  __checkReturn   efx_rc_t
2761 efx_tx_qpio_write(
2762         __in                    efx_txq_t *etp,
2763         __in_ecount(buf_length) uint8_t *buffer,
2764         __in                    size_t buf_length,
2765         __in                    size_t pio_buf_offset);
2766
2767 extern  __checkReturn   efx_rc_t
2768 efx_tx_qpio_post(
2769         __in                    efx_txq_t *etp,
2770         __in                    size_t pkt_length,
2771         __in                    unsigned int completed,
2772         __inout                 unsigned int *addedp);
2773
2774 extern  __checkReturn   efx_rc_t
2775 efx_tx_qdesc_post(
2776         __in            efx_txq_t *etp,
2777         __in_ecount(n)  efx_desc_t *ed,
2778         __in            unsigned int n,
2779         __in            unsigned int completed,
2780         __inout         unsigned int *addedp);
2781
2782 extern  void
2783 efx_tx_qdesc_dma_create(
2784         __in    efx_txq_t *etp,
2785         __in    efsys_dma_addr_t addr,
2786         __in    size_t size,
2787         __in    boolean_t eop,
2788         __out   efx_desc_t *edp);
2789
2790 extern  void
2791 efx_tx_qdesc_tso_create(
2792         __in    efx_txq_t *etp,
2793         __in    uint16_t ipv4_id,
2794         __in    uint32_t tcp_seq,
2795         __in    uint8_t  tcp_flags,
2796         __out   efx_desc_t *edp);
2797
2798 /* Number of FATSOv2 option descriptors */
2799 #define EFX_TX_FATSOV2_OPT_NDESCS               2
2800
2801 /* Maximum number of DMA segments per TSO packet (not superframe) */
2802 #define EFX_TX_FATSOV2_DMA_SEGS_PER_PKT_MAX     24
2803
2804 extern  void
2805 efx_tx_qdesc_tso2_create(
2806         __in                    efx_txq_t *etp,
2807         __in                    uint16_t ipv4_id,
2808         __in                    uint16_t outer_ipv4_id,
2809         __in                    uint32_t tcp_seq,
2810         __in                    uint16_t tcp_mss,
2811         __out_ecount(count)     efx_desc_t *edp,
2812         __in                    int count);
2813
2814 extern  void
2815 efx_tx_qdesc_vlantci_create(
2816         __in    efx_txq_t *etp,
2817         __in    uint16_t tci,
2818         __out   efx_desc_t *edp);
2819
2820 extern  void
2821 efx_tx_qdesc_checksum_create(
2822         __in    efx_txq_t *etp,
2823         __in    uint16_t flags,
2824         __out   efx_desc_t *edp);
2825
2826 #if EFSYS_OPT_QSTATS
2827
2828 #if EFSYS_OPT_NAMES
2829
2830 extern          const char *
2831 efx_tx_qstat_name(
2832         __in    efx_nic_t *etp,
2833         __in    unsigned int id);
2834
2835 #endif  /* EFSYS_OPT_NAMES */
2836
2837 extern                                  void
2838 efx_tx_qstats_update(
2839         __in                            efx_txq_t *etp,
2840         __inout_ecount(TX_NQSTATS)      efsys_stat_t *stat);
2841
2842 #endif  /* EFSYS_OPT_QSTATS */
2843
2844 extern          void
2845 efx_tx_qdestroy(
2846         __in    efx_txq_t *etp);
2847
2848
2849 /* FILTER */
2850
2851 #if EFSYS_OPT_FILTER
2852
2853 #define EFX_ETHER_TYPE_IPV4 0x0800
2854 #define EFX_ETHER_TYPE_IPV6 0x86DD
2855
2856 #define EFX_IPPROTO_TCP 6
2857 #define EFX_IPPROTO_UDP 17
2858 #define EFX_IPPROTO_GRE 47
2859
2860 /* Use RSS to spread across multiple queues */
2861 #define EFX_FILTER_FLAG_RX_RSS          0x01
2862 /* Enable RX scatter */
2863 #define EFX_FILTER_FLAG_RX_SCATTER      0x02
2864 /*
2865  * Override an automatic filter (priority EFX_FILTER_PRI_AUTO).
2866  * May only be set by the filter implementation for each type.
2867  * A removal request will restore the automatic filter in its place.
2868  */
2869 #define EFX_FILTER_FLAG_RX_OVER_AUTO    0x04
2870 /* Filter is for RX */
2871 #define EFX_FILTER_FLAG_RX              0x08
2872 /* Filter is for TX */
2873 #define EFX_FILTER_FLAG_TX              0x10
2874 /* Set match flag on the received packet */
2875 #define EFX_FILTER_FLAG_ACTION_FLAG     0x20
2876 /* Set match mark on the received packet */
2877 #define EFX_FILTER_FLAG_ACTION_MARK     0x40
2878
2879 typedef uint8_t efx_filter_flags_t;
2880
2881 /*
2882  * Flags which specify the fields to match on. The values are the same as in the
2883  * MC_CMD_FILTER_OP/MC_CMD_FILTER_OP_EXT commands.
2884  */
2885
2886 /* Match by remote IP host address */
2887 #define EFX_FILTER_MATCH_REM_HOST               0x00000001
2888 /* Match by local IP host address */
2889 #define EFX_FILTER_MATCH_LOC_HOST               0x00000002
2890 /* Match by remote MAC address */
2891 #define EFX_FILTER_MATCH_REM_MAC                0x00000004
2892 /* Match by remote TCP/UDP port */
2893 #define EFX_FILTER_MATCH_REM_PORT               0x00000008
2894 /* Match by remote TCP/UDP port */
2895 #define EFX_FILTER_MATCH_LOC_MAC                0x00000010
2896 /* Match by local TCP/UDP port */
2897 #define EFX_FILTER_MATCH_LOC_PORT               0x00000020
2898 /* Match by Ether-type */
2899 #define EFX_FILTER_MATCH_ETHER_TYPE             0x00000040
2900 /* Match by inner VLAN ID */
2901 #define EFX_FILTER_MATCH_INNER_VID              0x00000080
2902 /* Match by outer VLAN ID */
2903 #define EFX_FILTER_MATCH_OUTER_VID              0x00000100
2904 /* Match by IP transport protocol */
2905 #define EFX_FILTER_MATCH_IP_PROTO               0x00000200
2906 /* Match by VNI or VSID */
2907 #define EFX_FILTER_MATCH_VNI_OR_VSID            0x00000800
2908 /* For encapsulated packets, match by inner frame local MAC address */
2909 #define EFX_FILTER_MATCH_IFRM_LOC_MAC           0x00010000
2910 /* For encapsulated packets, match all multicast inner frames */
2911 #define EFX_FILTER_MATCH_IFRM_UNKNOWN_MCAST_DST 0x01000000
2912 /* For encapsulated packets, match all unicast inner frames */
2913 #define EFX_FILTER_MATCH_IFRM_UNKNOWN_UCAST_DST 0x02000000
2914 /*
2915  * Match by encap type, this flag does not correspond to
2916  * the MCDI match flags and any unoccupied value may be used
2917  */
2918 #define EFX_FILTER_MATCH_ENCAP_TYPE             0x20000000
2919 /* Match otherwise-unmatched multicast and broadcast packets */
2920 #define EFX_FILTER_MATCH_UNKNOWN_MCAST_DST      0x40000000
2921 /* Match otherwise-unmatched unicast packets */
2922 #define EFX_FILTER_MATCH_UNKNOWN_UCAST_DST      0x80000000
2923
2924 typedef uint32_t efx_filter_match_flags_t;
2925
2926 typedef enum efx_filter_priority_s {
2927         EFX_FILTER_PRI_HINT = 0,        /* Performance hint */
2928         EFX_FILTER_PRI_AUTO,            /* Automatic filter based on device
2929                                          * address list or hardware
2930                                          * requirements. This may only be used
2931                                          * by the filter implementation for
2932                                          * each NIC type. */
2933         EFX_FILTER_PRI_MANUAL,          /* Manually configured filter */
2934         EFX_FILTER_PRI_REQUIRED,        /* Required for correct behaviour of the
2935                                          * client (e.g. SR-IOV, HyperV VMQ etc.)
2936                                          */
2937 } efx_filter_priority_t;
2938
2939 /*
2940  * FIXME: All these fields are assumed to be in little-endian byte order.
2941  * It may be better for some to be big-endian. See bug42804.
2942  */
2943
2944 typedef struct efx_filter_spec_s {
2945         efx_filter_match_flags_t        efs_match_flags;
2946         uint8_t                         efs_priority;
2947         efx_filter_flags_t              efs_flags;
2948         uint16_t                        efs_dmaq_id;
2949         uint32_t                        efs_rss_context;
2950         uint32_t                        efs_mark;
2951         /* Fields below here are hashed for software filter lookup */
2952         uint16_t                        efs_outer_vid;
2953         uint16_t                        efs_inner_vid;
2954         uint8_t                         efs_loc_mac[EFX_MAC_ADDR_LEN];
2955         uint8_t                         efs_rem_mac[EFX_MAC_ADDR_LEN];
2956         uint16_t                        efs_ether_type;
2957         uint8_t                         efs_ip_proto;
2958         efx_tunnel_protocol_t           efs_encap_type;
2959         uint16_t                        efs_loc_port;
2960         uint16_t                        efs_rem_port;
2961         efx_oword_t                     efs_rem_host;
2962         efx_oword_t                     efs_loc_host;
2963         uint8_t                         efs_vni_or_vsid[EFX_VNI_OR_VSID_LEN];
2964         uint8_t                         efs_ifrm_loc_mac[EFX_MAC_ADDR_LEN];
2965 } efx_filter_spec_t;
2966
2967
2968 /* Default values for use in filter specifications */
2969 #define EFX_FILTER_SPEC_RX_DMAQ_ID_DROP         0xfff
2970 #define EFX_FILTER_SPEC_VID_UNSPEC              0xffff
2971
2972 extern  __checkReturn   efx_rc_t
2973 efx_filter_init(
2974         __in            efx_nic_t *enp);
2975
2976 extern                  void
2977 efx_filter_fini(
2978         __in            efx_nic_t *enp);
2979
2980 extern  __checkReturn   efx_rc_t
2981 efx_filter_insert(
2982         __in            efx_nic_t *enp,
2983         __inout         efx_filter_spec_t *spec);
2984
2985 extern  __checkReturn   efx_rc_t
2986 efx_filter_remove(
2987         __in            efx_nic_t *enp,
2988         __inout         efx_filter_spec_t *spec);
2989
2990 extern  __checkReturn   efx_rc_t
2991 efx_filter_restore(
2992         __in            efx_nic_t *enp);
2993
2994 extern  __checkReturn   efx_rc_t
2995 efx_filter_supported_filters(
2996         __in                            efx_nic_t *enp,
2997         __out_ecount(buffer_length)     uint32_t *buffer,
2998         __in                            size_t buffer_length,
2999         __out                           size_t *list_lengthp);
3000
3001 extern                  void
3002 efx_filter_spec_init_rx(
3003         __out           efx_filter_spec_t *spec,
3004         __in            efx_filter_priority_t priority,
3005         __in            efx_filter_flags_t flags,
3006         __in            efx_rxq_t *erp);
3007
3008 extern                  void
3009 efx_filter_spec_init_tx(
3010         __out           efx_filter_spec_t *spec,
3011         __in            efx_txq_t *etp);
3012
3013 extern  __checkReturn   efx_rc_t
3014 efx_filter_spec_set_ipv4_local(
3015         __inout         efx_filter_spec_t *spec,
3016         __in            uint8_t proto,
3017         __in            uint32_t host,
3018         __in            uint16_t port);
3019
3020 extern  __checkReturn   efx_rc_t
3021 efx_filter_spec_set_ipv4_full(
3022         __inout         efx_filter_spec_t *spec,
3023         __in            uint8_t proto,
3024         __in            uint32_t lhost,
3025         __in            uint16_t lport,
3026         __in            uint32_t rhost,
3027         __in            uint16_t rport);
3028
3029 extern  __checkReturn   efx_rc_t
3030 efx_filter_spec_set_eth_local(
3031         __inout         efx_filter_spec_t *spec,
3032         __in            uint16_t vid,
3033         __in            const uint8_t *addr);
3034
3035 extern                  void
3036 efx_filter_spec_set_ether_type(
3037         __inout         efx_filter_spec_t *spec,
3038         __in            uint16_t ether_type);
3039
3040 extern  __checkReturn   efx_rc_t
3041 efx_filter_spec_set_uc_def(
3042         __inout         efx_filter_spec_t *spec);
3043
3044 extern  __checkReturn   efx_rc_t
3045 efx_filter_spec_set_mc_def(
3046         __inout         efx_filter_spec_t *spec);
3047
3048 typedef enum efx_filter_inner_frame_match_e {
3049         EFX_FILTER_INNER_FRAME_MATCH_OTHER = 0,
3050         EFX_FILTER_INNER_FRAME_MATCH_UNKNOWN_MCAST_DST,
3051         EFX_FILTER_INNER_FRAME_MATCH_UNKNOWN_UCAST_DST
3052 } efx_filter_inner_frame_match_t;
3053
3054 extern  __checkReturn   efx_rc_t
3055 efx_filter_spec_set_encap_type(
3056         __inout         efx_filter_spec_t *spec,
3057         __in            efx_tunnel_protocol_t encap_type,
3058         __in            efx_filter_inner_frame_match_t inner_frame_match);
3059
3060 extern  __checkReturn   efx_rc_t
3061 efx_filter_spec_set_vxlan(
3062         __inout         efx_filter_spec_t *spec,
3063         __in            const uint8_t *vni,
3064         __in            const uint8_t *inner_addr,
3065         __in            const uint8_t *outer_addr);
3066
3067 extern  __checkReturn   efx_rc_t
3068 efx_filter_spec_set_geneve(
3069         __inout         efx_filter_spec_t *spec,
3070         __in            const uint8_t *vni,
3071         __in            const uint8_t *inner_addr,
3072         __in            const uint8_t *outer_addr);
3073
3074 extern  __checkReturn   efx_rc_t
3075 efx_filter_spec_set_nvgre(
3076         __inout         efx_filter_spec_t *spec,
3077         __in            const uint8_t *vsid,
3078         __in            const uint8_t *inner_addr,
3079         __in            const uint8_t *outer_addr);
3080
3081 #if EFSYS_OPT_RX_SCALE
3082 extern  __checkReturn   efx_rc_t
3083 efx_filter_spec_set_rss_context(
3084         __inout         efx_filter_spec_t *spec,
3085         __in            uint32_t rss_context);
3086 #endif
3087 #endif  /* EFSYS_OPT_FILTER */
3088
3089 /* HASH */
3090
3091 extern  __checkReturn           uint32_t
3092 efx_hash_dwords(
3093         __in_ecount(count)      uint32_t const *input,
3094         __in                    size_t count,
3095         __in                    uint32_t init);
3096
3097 extern  __checkReturn           uint32_t
3098 efx_hash_bytes(
3099         __in_ecount(length)     uint8_t const *input,
3100         __in                    size_t length,
3101         __in                    uint32_t init);
3102
3103 #if EFSYS_OPT_LICENSING
3104
3105 /* LICENSING */
3106
3107 typedef struct efx_key_stats_s {
3108         uint32_t        eks_valid;
3109         uint32_t        eks_invalid;
3110         uint32_t        eks_blacklisted;
3111         uint32_t        eks_unverifiable;
3112         uint32_t        eks_wrong_node;
3113         uint32_t        eks_licensed_apps_lo;
3114         uint32_t        eks_licensed_apps_hi;
3115         uint32_t        eks_licensed_features_lo;
3116         uint32_t        eks_licensed_features_hi;
3117 } efx_key_stats_t;
3118
3119 extern  __checkReturn           efx_rc_t
3120 efx_lic_init(
3121         __in                    efx_nic_t *enp);
3122
3123 extern                          void
3124 efx_lic_fini(
3125         __in                    efx_nic_t *enp);
3126
3127 extern  __checkReturn   boolean_t
3128 efx_lic_check_support(
3129         __in                    efx_nic_t *enp);
3130
3131 extern  __checkReturn   efx_rc_t
3132 efx_lic_update_licenses(
3133         __in            efx_nic_t *enp);
3134
3135 extern  __checkReturn   efx_rc_t
3136 efx_lic_get_key_stats(
3137         __in            efx_nic_t *enp,
3138         __out           efx_key_stats_t *ksp);
3139
3140 extern  __checkReturn   efx_rc_t
3141 efx_lic_app_state(
3142         __in            efx_nic_t *enp,
3143         __in            uint64_t app_id,
3144         __out           boolean_t *licensedp);
3145
3146 extern  __checkReturn   efx_rc_t
3147 efx_lic_get_id(
3148         __in            efx_nic_t *enp,
3149         __in            size_t buffer_size,
3150         __out           uint32_t *typep,
3151         __out           size_t *lengthp,
3152         __out_opt       uint8_t *bufferp);
3153
3154
3155 extern  __checkReturn           efx_rc_t
3156 efx_lic_find_start(
3157         __in                    efx_nic_t *enp,
3158         __in_bcount(buffer_size)
3159                                 caddr_t bufferp,
3160         __in                    size_t buffer_size,
3161         __out                   uint32_t *startp);
3162
3163 extern  __checkReturn           efx_rc_t
3164 efx_lic_find_end(
3165         __in                    efx_nic_t *enp,
3166         __in_bcount(buffer_size)
3167                                 caddr_t bufferp,
3168         __in                    size_t buffer_size,
3169         __in                    uint32_t offset,
3170         __out                   uint32_t *endp);
3171
3172 extern  __checkReturn   __success(return != B_FALSE)    boolean_t
3173 efx_lic_find_key(
3174         __in                    efx_nic_t *enp,
3175         __in_bcount(buffer_size)
3176                                 caddr_t bufferp,
3177         __in                    size_t buffer_size,
3178         __in                    uint32_t offset,
3179         __out                   uint32_t *startp,
3180         __out                   uint32_t *lengthp);
3181
3182 extern  __checkReturn   __success(return != B_FALSE)    boolean_t
3183 efx_lic_validate_key(
3184         __in                    efx_nic_t *enp,
3185         __in_bcount(length)     caddr_t keyp,
3186         __in                    uint32_t length);
3187
3188 extern  __checkReturn           efx_rc_t
3189 efx_lic_read_key(
3190         __in                    efx_nic_t *enp,
3191         __in_bcount(buffer_size)
3192                                 caddr_t bufferp,
3193         __in                    size_t buffer_size,
3194         __in                    uint32_t offset,
3195         __in                    uint32_t length,
3196         __out_bcount_part(key_max_size, *lengthp)
3197                                 caddr_t keyp,
3198         __in                    size_t key_max_size,
3199         __out                   uint32_t *lengthp);
3200
3201 extern  __checkReturn           efx_rc_t
3202 efx_lic_write_key(
3203         __in                    efx_nic_t *enp,
3204         __in_bcount(buffer_size)
3205                                 caddr_t bufferp,
3206         __in                    size_t buffer_size,
3207         __in                    uint32_t offset,
3208         __in_bcount(length)     caddr_t keyp,
3209         __in                    uint32_t length,
3210         __out                   uint32_t *lengthp);
3211
3212         __checkReturn           efx_rc_t
3213 efx_lic_delete_key(
3214         __in                    efx_nic_t *enp,
3215         __in_bcount(buffer_size)
3216                                 caddr_t bufferp,
3217         __in                    size_t buffer_size,
3218         __in                    uint32_t offset,
3219         __in                    uint32_t length,
3220         __in                    uint32_t end,
3221         __out                   uint32_t *deltap);
3222
3223 extern  __checkReturn           efx_rc_t
3224 efx_lic_create_partition(
3225         __in                    efx_nic_t *enp,
3226         __in_bcount(buffer_size)
3227                                 caddr_t bufferp,
3228         __in                    size_t buffer_size);
3229
3230 extern  __checkReturn           efx_rc_t
3231 efx_lic_finish_partition(
3232         __in                    efx_nic_t *enp,
3233         __in_bcount(buffer_size)
3234                                 caddr_t bufferp,
3235         __in                    size_t buffer_size);
3236
3237 #endif  /* EFSYS_OPT_LICENSING */
3238
3239 /* TUNNEL */
3240
3241 #if EFSYS_OPT_TUNNEL
3242
3243 extern  __checkReturn   efx_rc_t
3244 efx_tunnel_init(
3245         __in            efx_nic_t *enp);
3246
3247 extern                  void
3248 efx_tunnel_fini(
3249         __in            efx_nic_t *enp);
3250
3251 /*
3252  * For overlay network encapsulation using UDP, the firmware needs to know
3253  * the configured UDP port for the overlay so it can decode encapsulated
3254  * frames correctly.
3255  * The UDP port/protocol list is global.
3256  */
3257
3258 extern  __checkReturn   efx_rc_t
3259 efx_tunnel_config_udp_add(
3260         __in            efx_nic_t *enp,
3261         __in            uint16_t port /* host/cpu-endian */,
3262         __in            efx_tunnel_protocol_t protocol);
3263
3264 extern  __checkReturn   efx_rc_t
3265 efx_tunnel_config_udp_remove(
3266         __in            efx_nic_t *enp,
3267         __in            uint16_t port /* host/cpu-endian */,
3268         __in            efx_tunnel_protocol_t protocol);
3269
3270 extern                  void
3271 efx_tunnel_config_clear(
3272         __in            efx_nic_t *enp);
3273
3274 /**
3275  * Apply tunnel UDP ports configuration to hardware.
3276  *
3277  * EAGAIN is returned if hardware will be reset (datapath and managment CPU
3278  * reboot).
3279  */
3280 extern  __checkReturn   efx_rc_t
3281 efx_tunnel_reconfigure(
3282         __in            efx_nic_t *enp);
3283
3284 #endif /* EFSYS_OPT_TUNNEL */
3285
3286 #if EFSYS_OPT_FW_SUBVARIANT_AWARE
3287
3288 /**
3289  * Firmware subvariant choice options.
3290  *
3291  * It may be switched to no Tx checksum if attached drivers are either
3292  * preboot or firmware subvariant aware and no VIS are allocated.
3293  * If may be always switched to default explicitly using set request or
3294  * implicitly if unaware driver is attaching. If switching is done when
3295  * a driver is attached, it gets MC_REBOOT event and should recreate its
3296  * datapath.
3297  *
3298  * See SF-119419-TC DPDK Firmware Driver Interface and
3299  * SF-109306-TC EF10 for Driver Writers for details.
3300  */
3301 typedef enum efx_nic_fw_subvariant_e {
3302         EFX_NIC_FW_SUBVARIANT_DEFAULT = 0,
3303         EFX_NIC_FW_SUBVARIANT_NO_TX_CSUM = 1,
3304         EFX_NIC_FW_SUBVARIANT_NTYPES
3305 } efx_nic_fw_subvariant_t;
3306
3307 extern  __checkReturn   efx_rc_t
3308 efx_nic_get_fw_subvariant(
3309         __in            efx_nic_t *enp,
3310         __out           efx_nic_fw_subvariant_t *subvariantp);
3311
3312 extern  __checkReturn   efx_rc_t
3313 efx_nic_set_fw_subvariant(
3314         __in            efx_nic_t *enp,
3315         __in            efx_nic_fw_subvariant_t subvariant);
3316
3317 #endif  /* EFSYS_OPT_FW_SUBVARIANT_AWARE */
3318
3319 typedef enum efx_phy_fec_type_e {
3320         EFX_PHY_FEC_NONE = 0,
3321         EFX_PHY_FEC_BASER,
3322         EFX_PHY_FEC_RS
3323 } efx_phy_fec_type_t;
3324
3325 extern  __checkReturn   efx_rc_t
3326 efx_phy_fec_type_get(
3327         __in            efx_nic_t *enp,
3328         __out           efx_phy_fec_type_t *typep);
3329
3330 typedef struct efx_phy_link_state_s {
3331         uint32_t                epls_adv_cap_mask;
3332         uint32_t                epls_lp_cap_mask;
3333         uint32_t                epls_ld_cap_mask;
3334         unsigned int            epls_fcntl;
3335         efx_phy_fec_type_t      epls_fec;
3336         efx_link_mode_t         epls_link_mode;
3337 } efx_phy_link_state_t;
3338
3339 extern  __checkReturn   efx_rc_t
3340 efx_phy_link_state_get(
3341         __in            efx_nic_t *enp,
3342         __out           efx_phy_link_state_t  *eplsp);
3343
3344
3345 #ifdef  __cplusplus
3346 }
3347 #endif
3348
3349 #endif  /* _SYS_EFX_H */