drivers/net/sfc/base/efx.h

   1 /*
   2  * Copyright (c) 2006-2016 Solarflare Communications Inc.
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions are met:
   7  *
   8  * 1. Redistributions of source code must retain the above copyright notice,
   9  *    this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright notice,
  11  *    this list of conditions and the following disclaimer in the documentation
  12  *    and/or other materials provided with the distribution.
  13  *
  14  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  15  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
  16  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
  18  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
  19  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
  20  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
  21  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
  22  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
  23  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
  24  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  25  *
  26  * The views and conclusions contained in the software and documentation are
  27  * those of the authors and should not be interpreted as representing official
  28  * policies, either expressed or implied, of the FreeBSD Project.
  29  */
  30
  31 #ifndef _SYS_EFX_H
  32 #define _SYS_EFX_H
  33
  34 #include "efsys.h"
  35 #include "efx_check.h"
  36 #include "efx_phy_ids.h"
  37
  38 #ifdef  __cplusplus
  39 extern "C" {
  40 #endif
  41
  42 #define EFX_STATIC_ASSERT(_cond)                \
  43         ((void)sizeof(char[(_cond) ? 1 : -1]))
  44
  45 #define EFX_ARRAY_SIZE(_array)                  \
  46         (sizeof(_array) / sizeof((_array)[0]))
  47
  48 #define EFX_FIELD_OFFSET(_type, _field)         \
  49         ((size_t) &(((_type *)0)->_field))
  50
  51 /* Return codes */
  52
  53 typedef __success(return == 0) int efx_rc_t;
  54
  55
  56 /* Chip families */
  57
  58 typedef enum efx_family_e {
  59         EFX_FAMILY_INVALID,
  60         EFX_FAMILY_FALCON,      /* Obsolete and not supported */
  61         EFX_FAMILY_SIENA,
  62         EFX_FAMILY_HUNTINGTON,
  63         EFX_FAMILY_MEDFORD,
  64         EFX_FAMILY_NTYPES
  65 } efx_family_t;
  66
  67 extern  __checkReturn   efx_rc_t
  68 efx_family(
  69         __in            uint16_t venid,
  70         __in            uint16_t devid,
  71         __out           efx_family_t *efp);
  72
  73
  74 #define EFX_PCI_VENID_SFC                       0x1924
  75
  76 #define EFX_PCI_DEVID_FALCON                    0x0710  /* SFC4000 */
  77
  78 #define EFX_PCI_DEVID_BETHPAGE                  0x0803  /* SFC9020 */
  79 #define EFX_PCI_DEVID_SIENA                     0x0813  /* SFL9021 */
  80 #define EFX_PCI_DEVID_SIENA_F1_UNINIT           0x0810
  81
  82 #define EFX_PCI_DEVID_HUNTINGTON_PF_UNINIT      0x0901
  83 #define EFX_PCI_DEVID_FARMINGDALE               0x0903  /* SFC9120 PF */
  84 #define EFX_PCI_DEVID_GREENPORT                 0x0923  /* SFC9140 PF */
  85
  86 #define EFX_PCI_DEVID_FARMINGDALE_VF            0x1903  /* SFC9120 VF */
  87 #define EFX_PCI_DEVID_GREENPORT_VF              0x1923  /* SFC9140 VF */
  88
  89 #define EFX_PCI_DEVID_MEDFORD_PF_UNINIT         0x0913
  90 #define EFX_PCI_DEVID_MEDFORD                   0x0A03  /* SFC9240 PF */
  91 #define EFX_PCI_DEVID_MEDFORD_VF                0x1A03  /* SFC9240 VF */
  92
  93 #define EFX_MEM_BAR     2
  94
  95 /* Error codes */
  96
  97 enum {
  98         EFX_ERR_INVALID,
  99         EFX_ERR_SRAM_OOB,
 100         EFX_ERR_BUFID_DC_OOB,
 101         EFX_ERR_MEM_PERR,
 102         EFX_ERR_RBUF_OWN,
 103         EFX_ERR_TBUF_OWN,
 104         EFX_ERR_RDESQ_OWN,
 105         EFX_ERR_TDESQ_OWN,
 106         EFX_ERR_EVQ_OWN,
 107         EFX_ERR_EVFF_OFLO,
 108         EFX_ERR_ILL_ADDR,
 109         EFX_ERR_SRAM_PERR,
 110         EFX_ERR_NCODES
 111 };
 112
 113 /* Calculate the IEEE 802.3 CRC32 of a MAC addr */
 114 extern  __checkReturn           uint32_t
 115 efx_crc32_calculate(
 116         __in                    uint32_t crc_init,
 117         __in_ecount(length)     uint8_t const *input,
 118         __in                    int length);
 119
 120
 121 /* Type prototypes */
 122
 123 typedef struct efx_rxq_s        efx_rxq_t;
 124
 125 /* NIC */
 126
 127 typedef struct efx_nic_s        efx_nic_t;
 128
 129 extern  __checkReturn   efx_rc_t
 130 efx_nic_create(
 131         __in            efx_family_t family,
 132         __in            efsys_identifier_t *esip,
 133         __in            efsys_bar_t *esbp,
 134         __in            efsys_lock_t *eslp,
 135         __deref_out     efx_nic_t **enpp);
 136
 137 extern  __checkReturn   efx_rc_t
 138 efx_nic_probe(
 139         __in            efx_nic_t *enp);
 140
 141 extern  __checkReturn   efx_rc_t
 142 efx_nic_init(
 143         __in            efx_nic_t *enp);
 144
 145 extern  __checkReturn   efx_rc_t
 146 efx_nic_reset(
 147         __in            efx_nic_t *enp);
 148
 149 #if EFSYS_OPT_DIAG
 150
 151 extern  __checkReturn   efx_rc_t
 152 efx_nic_register_test(
 153         __in            efx_nic_t *enp);
 154
 155 #endif  /* EFSYS_OPT_DIAG */
 156
 157 extern          void
 158 efx_nic_fini(
 159         __in            efx_nic_t *enp);
 160
 161 extern          void
 162 efx_nic_unprobe(
 163         __in            efx_nic_t *enp);
 164
 165 extern          void
 166 efx_nic_destroy(
 167         __in    efx_nic_t *enp);
 168
 169 #define EFX_PCIE_LINK_SPEED_GEN1                1
 170 #define EFX_PCIE_LINK_SPEED_GEN2                2
 171 #define EFX_PCIE_LINK_SPEED_GEN3                3
 172
 173 typedef enum efx_pcie_link_performance_e {
 174         EFX_PCIE_LINK_PERFORMANCE_UNKNOWN_BANDWIDTH,
 175         EFX_PCIE_LINK_PERFORMANCE_SUBOPTIMAL_BANDWIDTH,
 176         EFX_PCIE_LINK_PERFORMANCE_SUBOPTIMAL_LATENCY,
 177         EFX_PCIE_LINK_PERFORMANCE_OPTIMAL
 178 } efx_pcie_link_performance_t;
 179
 180 extern  __checkReturn   efx_rc_t
 181 efx_nic_calculate_pcie_link_bandwidth(
 182         __in            uint32_t pcie_link_width,
 183         __in            uint32_t pcie_link_gen,
 184         __out           uint32_t *bandwidth_mbpsp);
 185
 186 extern  __checkReturn   efx_rc_t
 187 efx_nic_check_pcie_link_speed(
 188         __in            efx_nic_t *enp,
 189         __in            uint32_t pcie_link_width,
 190         __in            uint32_t pcie_link_gen,
 191         __out           efx_pcie_link_performance_t *resultp);
 192
 193 #if EFSYS_OPT_MCDI
 194
 195 #if EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD
 196 /* Huntington and Medford require MCDIv2 commands */
 197 #define WITH_MCDI_V2 1
 198 #endif
 199
 200 typedef struct efx_mcdi_req_s efx_mcdi_req_t;
 201
 202 typedef enum efx_mcdi_exception_e {
 203         EFX_MCDI_EXCEPTION_MC_REBOOT,
 204         EFX_MCDI_EXCEPTION_MC_BADASSERT,
 205 } efx_mcdi_exception_t;
 206
 207 #if EFSYS_OPT_MCDI_LOGGING
 208 typedef enum efx_log_msg_e {
 209         EFX_LOG_INVALID,
 210         EFX_LOG_MCDI_REQUEST,
 211         EFX_LOG_MCDI_RESPONSE,
 212 } efx_log_msg_t;
 213 #endif /* EFSYS_OPT_MCDI_LOGGING */
 214
 215 typedef struct efx_mcdi_transport_s {
 216         void            *emt_context;
 217         efsys_mem_t     *emt_dma_mem;
 218         void            (*emt_execute)(void *, efx_mcdi_req_t *);
 219         void            (*emt_ev_cpl)(void *);
 220         void            (*emt_exception)(void *, efx_mcdi_exception_t);
 221 #if EFSYS_OPT_MCDI_LOGGING
 222         void            (*emt_logger)(void *, efx_log_msg_t,
 223                                         void *, size_t, void *, size_t);
 224 #endif /* EFSYS_OPT_MCDI_LOGGING */
 225 #if EFSYS_OPT_MCDI_PROXY_AUTH
 226         void            (*emt_ev_proxy_response)(void *, uint32_t, efx_rc_t);
 227 #endif /* EFSYS_OPT_MCDI_PROXY_AUTH */
 228 } efx_mcdi_transport_t;
 229
 230 extern  __checkReturn   efx_rc_t
 231 efx_mcdi_init(
 232         __in            efx_nic_t *enp,
 233         __in            const efx_mcdi_transport_t *mtp);
 234
 235 extern  __checkReturn   efx_rc_t
 236 efx_mcdi_reboot(
 237         __in            efx_nic_t *enp);
 238
 239                         void
 240 efx_mcdi_new_epoch(
 241         __in            efx_nic_t *enp);
 242
 243 extern                  void
 244 efx_mcdi_get_timeout(
 245         __in            efx_nic_t *enp,
 246         __in            efx_mcdi_req_t *emrp,
 247         __out           uint32_t *usec_timeoutp);
 248
 249 extern                  void
 250 efx_mcdi_request_start(
 251         __in            efx_nic_t *enp,
 252         __in            efx_mcdi_req_t *emrp,
 253         __in            boolean_t ev_cpl);
 254
 255 extern  __checkReturn   boolean_t
 256 efx_mcdi_request_poll(
 257         __in            efx_nic_t *enp);
 258
 259 extern  __checkReturn   boolean_t
 260 efx_mcdi_request_abort(
 261         __in            efx_nic_t *enp);
 262
 263 extern                  void
 264 efx_mcdi_fini(
 265         __in            efx_nic_t *enp);
 266
 267 #endif  /* EFSYS_OPT_MCDI */
 268
 269 /* INTR */
 270
 271 #define EFX_NINTR_SIENA 1024
 272
 273 typedef enum efx_intr_type_e {
 274         EFX_INTR_INVALID = 0,
 275         EFX_INTR_LINE,
 276         EFX_INTR_MESSAGE,
 277         EFX_INTR_NTYPES
 278 } efx_intr_type_t;
 279
 280 #define EFX_INTR_SIZE   (sizeof (efx_oword_t))
 281
 282 extern  __checkReturn   efx_rc_t
 283 efx_intr_init(
 284         __in            efx_nic_t *enp,
 285         __in            efx_intr_type_t type,
 286         __in            efsys_mem_t *esmp);
 287
 288 extern                  void
 289 efx_intr_enable(
 290         __in            efx_nic_t *enp);
 291
 292 extern                  void
 293 efx_intr_disable(
 294         __in            efx_nic_t *enp);
 295
 296 extern                  void
 297 efx_intr_disable_unlocked(
 298         __in            efx_nic_t *enp);
 299
 300 #define EFX_INTR_NEVQS  32
 301
 302 extern  __checkReturn   efx_rc_t
 303 efx_intr_trigger(
 304         __in            efx_nic_t *enp,
 305         __in            unsigned int level);
 306
 307 extern                  void
 308 efx_intr_status_line(
 309         __in            efx_nic_t *enp,
 310         __out           boolean_t *fatalp,
 311         __out           uint32_t *maskp);
 312
 313 extern                  void
 314 efx_intr_status_message(
 315         __in            efx_nic_t *enp,
 316         __in            unsigned int message,
 317         __out           boolean_t *fatalp);
 318
 319 extern                  void
 320 efx_intr_fatal(
 321         __in            efx_nic_t *enp);
 322
 323 extern                  void
 324 efx_intr_fini(
 325         __in            efx_nic_t *enp);
 326
 327 /* MAC */
 328
 329 typedef enum efx_link_mode_e {
 330         EFX_LINK_UNKNOWN = 0,
 331         EFX_LINK_DOWN,
 332         EFX_LINK_10HDX,
 333         EFX_LINK_10FDX,
 334         EFX_LINK_100HDX,
 335         EFX_LINK_100FDX,
 336         EFX_LINK_1000HDX,
 337         EFX_LINK_1000FDX,
 338         EFX_LINK_10000FDX,
 339         EFX_LINK_40000FDX,
 340         EFX_LINK_NMODES
 341 } efx_link_mode_t;
 342
 343 #define EFX_MAC_ADDR_LEN 6
 344
 345 #define EFX_MAC_ADDR_IS_MULTICAST(_address) (((uint8_t *)_address)[0] & 0x01)
 346
 347 #define EFX_MAC_MULTICAST_LIST_MAX      256
 348
 349 #define EFX_MAC_SDU_MAX 9202
 350
 351 #define EFX_MAC_PDU_ADJUSTMENT                                  \
 352         (/* EtherII */ 14                                       \
 353             + /* VLAN */ 4                                      \
 354             + /* CRC */ 4                                       \
 355             + /* bug16011 */ 16)                                \
 356
 357 #define EFX_MAC_PDU(_sdu)                                       \
 358         P2ROUNDUP((_sdu) + EFX_MAC_PDU_ADJUSTMENT, 8)
 359
 360 /*
 361  * Due to the P2ROUNDUP in EFX_MAC_PDU(), EFX_MAC_SDU_FROM_PDU() may give
 362  * the SDU rounded up slightly.
 363  */
 364 #define EFX_MAC_SDU_FROM_PDU(_pdu)      ((_pdu) - EFX_MAC_PDU_ADJUSTMENT)
 365
 366 #define EFX_MAC_PDU_MIN 60
 367 #define EFX_MAC_PDU_MAX EFX_MAC_PDU(EFX_MAC_SDU_MAX)
 368
 369 extern  __checkReturn   efx_rc_t
 370 efx_mac_pdu_get(
 371         __in            efx_nic_t *enp,
 372         __out           size_t *pdu);
 373
 374 extern  __checkReturn   efx_rc_t
 375 efx_mac_pdu_set(
 376         __in            efx_nic_t *enp,
 377         __in            size_t pdu);
 378
 379 extern  __checkReturn   efx_rc_t
 380 efx_mac_addr_set(
 381         __in            efx_nic_t *enp,
 382         __in            uint8_t *addr);
 383
 384 extern  __checkReturn                   efx_rc_t
 385 efx_mac_filter_set(
 386         __in                            efx_nic_t *enp,
 387         __in                            boolean_t all_unicst,
 388         __in                            boolean_t mulcst,
 389         __in                            boolean_t all_mulcst,
 390         __in                            boolean_t brdcst);
 391
 392 extern  __checkReturn   efx_rc_t
 393 efx_mac_multicast_list_set(
 394         __in                            efx_nic_t *enp,
 395         __in_ecount(6*count)            uint8_t const *addrs,
 396         __in                            int count);
 397
 398 extern  __checkReturn   efx_rc_t
 399 efx_mac_filter_default_rxq_set(
 400         __in            efx_nic_t *enp,
 401         __in            efx_rxq_t *erp,
 402         __in            boolean_t using_rss);
 403
 404 extern                  void
 405 efx_mac_filter_default_rxq_clear(
 406         __in            efx_nic_t *enp);
 407
 408 extern  __checkReturn   efx_rc_t
 409 efx_mac_drain(
 410         __in            efx_nic_t *enp,
 411         __in            boolean_t enabled);
 412
 413 extern  __checkReturn   efx_rc_t
 414 efx_mac_up(
 415         __in            efx_nic_t *enp,
 416         __out           boolean_t *mac_upp);
 417
 418 #define EFX_FCNTL_RESPOND       0x00000001
 419 #define EFX_FCNTL_GENERATE      0x00000002
 420
 421 extern  __checkReturn   efx_rc_t
 422 efx_mac_fcntl_set(
 423         __in            efx_nic_t *enp,
 424         __in            unsigned int fcntl,
 425         __in            boolean_t autoneg);
 426
 427 extern                  void
 428 efx_mac_fcntl_get(
 429         __in            efx_nic_t *enp,
 430         __out           unsigned int *fcntl_wantedp,
 431         __out           unsigned int *fcntl_linkp);
 432
 433
 434 /* MON */
 435
 436 typedef enum efx_mon_type_e {
 437         EFX_MON_INVALID = 0,
 438         EFX_MON_SFC90X0,
 439         EFX_MON_SFC91X0,
 440         EFX_MON_SFC92X0,
 441         EFX_MON_NTYPES
 442 } efx_mon_type_t;
 443
 444 #if EFSYS_OPT_NAMES
 445
 446 extern          const char *
 447 efx_mon_name(
 448         __in    efx_nic_t *enp);
 449
 450 #endif  /* EFSYS_OPT_NAMES */
 451
 452 extern  __checkReturn   efx_rc_t
 453 efx_mon_init(
 454         __in            efx_nic_t *enp);
 455
 456 extern          void
 457 efx_mon_fini(
 458         __in    efx_nic_t *enp);
 459
 460 /* PHY */
 461
 462 extern  __checkReturn   efx_rc_t
 463 efx_phy_verify(
 464         __in            efx_nic_t *enp);
 465
 466 extern  __checkReturn   efx_rc_t
 467 efx_port_init(
 468         __in            efx_nic_t *enp);
 469
 470 extern  __checkReturn   efx_rc_t
 471 efx_port_poll(
 472         __in            efx_nic_t *enp,
 473         __out_opt       efx_link_mode_t *link_modep);
 474
 475 extern          void
 476 efx_port_fini(
 477         __in    efx_nic_t *enp);
 478
 479 typedef enum efx_phy_cap_type_e {
 480         EFX_PHY_CAP_INVALID = 0,
 481         EFX_PHY_CAP_10HDX,
 482         EFX_PHY_CAP_10FDX,
 483         EFX_PHY_CAP_100HDX,
 484         EFX_PHY_CAP_100FDX,
 485         EFX_PHY_CAP_1000HDX,
 486         EFX_PHY_CAP_1000FDX,
 487         EFX_PHY_CAP_10000FDX,
 488         EFX_PHY_CAP_PAUSE,
 489         EFX_PHY_CAP_ASYM,
 490         EFX_PHY_CAP_AN,
 491         EFX_PHY_CAP_40000FDX,
 492         EFX_PHY_CAP_NTYPES
 493 } efx_phy_cap_type_t;
 494
 495
 496 #define EFX_PHY_CAP_CURRENT     0x00000000
 497 #define EFX_PHY_CAP_DEFAULT     0x00000001
 498 #define EFX_PHY_CAP_PERM        0x00000002
 499
 500 extern          void
 501 efx_phy_adv_cap_get(
 502         __in            efx_nic_t *enp,
 503         __in            uint32_t flag,
 504         __out           uint32_t *maskp);
 505
 506 extern  __checkReturn   efx_rc_t
 507 efx_phy_adv_cap_set(
 508         __in            efx_nic_t *enp,
 509         __in            uint32_t mask);
 510
 511 extern                  void
 512 efx_phy_lp_cap_get(
 513         __in            efx_nic_t *enp,
 514         __out           uint32_t *maskp);
 515
 516 extern  __checkReturn   efx_rc_t
 517 efx_phy_oui_get(
 518         __in            efx_nic_t *enp,
 519         __out           uint32_t *ouip);
 520
 521 typedef enum efx_phy_media_type_e {
 522         EFX_PHY_MEDIA_INVALID = 0,
 523         EFX_PHY_MEDIA_XAUI,
 524         EFX_PHY_MEDIA_CX4,
 525         EFX_PHY_MEDIA_KX4,
 526         EFX_PHY_MEDIA_XFP,
 527         EFX_PHY_MEDIA_SFP_PLUS,
 528         EFX_PHY_MEDIA_BASE_T,
 529         EFX_PHY_MEDIA_QSFP_PLUS,
 530         EFX_PHY_MEDIA_NTYPES
 531 } efx_phy_media_type_t;
 532
 533 /* Get the type of medium currently used.  If the board has ports for
 534  * modules, a module is present, and we recognise the media type of
 535  * the module, then this will be the media type of the module.
 536  * Otherwise it will be the media type of the port.
 537  */
 538 extern                  void
 539 efx_phy_media_type_get(
 540         __in            efx_nic_t *enp,
 541         __out           efx_phy_media_type_t *typep);
 542
 543 extern                                  efx_rc_t
 544 efx_phy_module_get_info(
 545         __in                            efx_nic_t *enp,
 546         __in                            uint8_t dev_addr,
 547         __in                            uint8_t offset,
 548         __in                            uint8_t len,
 549         __out_bcount(len)               uint8_t *data);
 550
 551
 552 #if EFSYS_OPT_BIST
 553
 554 typedef enum efx_bist_type_e {
 555         EFX_BIST_TYPE_UNKNOWN,
 556         EFX_BIST_TYPE_PHY_NORMAL,
 557         EFX_BIST_TYPE_PHY_CABLE_SHORT,
 558         EFX_BIST_TYPE_PHY_CABLE_LONG,
 559         EFX_BIST_TYPE_MC_MEM,   /* Test the MC DMEM and IMEM */
 560         EFX_BIST_TYPE_SAT_MEM,  /* Test the DMEM and IMEM of satellite cpus*/
 561         EFX_BIST_TYPE_REG,      /* Test the register memories */
 562         EFX_BIST_TYPE_NTYPES,
 563 } efx_bist_type_t;
 564
 565 typedef enum efx_bist_result_e {
 566         EFX_BIST_RESULT_UNKNOWN,
 567         EFX_BIST_RESULT_RUNNING,
 568         EFX_BIST_RESULT_PASSED,
 569         EFX_BIST_RESULT_FAILED,
 570 } efx_bist_result_t;
 571
 572 typedef enum efx_phy_cable_status_e {
 573         EFX_PHY_CABLE_STATUS_OK,
 574         EFX_PHY_CABLE_STATUS_INVALID,
 575         EFX_PHY_CABLE_STATUS_OPEN,
 576         EFX_PHY_CABLE_STATUS_INTRAPAIRSHORT,
 577         EFX_PHY_CABLE_STATUS_INTERPAIRSHORT,
 578         EFX_PHY_CABLE_STATUS_BUSY,
 579 } efx_phy_cable_status_t;
 580
 581 typedef enum efx_bist_value_e {
 582         EFX_BIST_PHY_CABLE_LENGTH_A,
 583         EFX_BIST_PHY_CABLE_LENGTH_B,
 584         EFX_BIST_PHY_CABLE_LENGTH_C,
 585         EFX_BIST_PHY_CABLE_LENGTH_D,
 586         EFX_BIST_PHY_CABLE_STATUS_A,
 587         EFX_BIST_PHY_CABLE_STATUS_B,
 588         EFX_BIST_PHY_CABLE_STATUS_C,
 589         EFX_BIST_PHY_CABLE_STATUS_D,
 590         EFX_BIST_FAULT_CODE,
 591         /* Memory BIST specific values. These match to the MC_CMD_BIST_POLL
 592          * response. */
 593         EFX_BIST_MEM_TEST,
 594         EFX_BIST_MEM_ADDR,
 595         EFX_BIST_MEM_BUS,
 596         EFX_BIST_MEM_EXPECT,
 597         EFX_BIST_MEM_ACTUAL,
 598         EFX_BIST_MEM_ECC,
 599         EFX_BIST_MEM_ECC_PARITY,
 600         EFX_BIST_MEM_ECC_FATAL,
 601         EFX_BIST_NVALUES,
 602 } efx_bist_value_t;
 603
 604 extern  __checkReturn           efx_rc_t
 605 efx_bist_enable_offline(
 606         __in                    efx_nic_t *enp);
 607
 608 extern  __checkReturn           efx_rc_t
 609 efx_bist_start(
 610         __in                    efx_nic_t *enp,
 611         __in                    efx_bist_type_t type);
 612
 613 extern  __checkReturn           efx_rc_t
 614 efx_bist_poll(
 615         __in                    efx_nic_t *enp,
 616         __in                    efx_bist_type_t type,
 617         __out                   efx_bist_result_t *resultp,
 618         __out_opt               uint32_t *value_maskp,
 619         __out_ecount_opt(count) unsigned long *valuesp,
 620         __in                    size_t count);
 621
 622 extern                          void
 623 efx_bist_stop(
 624         __in                    efx_nic_t *enp,
 625         __in                    efx_bist_type_t type);
 626
 627 #endif  /* EFSYS_OPT_BIST */
 628
 629 #define EFX_FEATURE_IPV6                0x00000001
 630 #define EFX_FEATURE_LFSR_HASH_INSERT    0x00000002
 631 #define EFX_FEATURE_LINK_EVENTS         0x00000004
 632 #define EFX_FEATURE_PERIODIC_MAC_STATS  0x00000008
 633 #define EFX_FEATURE_MCDI                0x00000020
 634 #define EFX_FEATURE_LOOKAHEAD_SPLIT     0x00000040
 635 #define EFX_FEATURE_MAC_HEADER_FILTERS  0x00000080
 636 #define EFX_FEATURE_TURBO               0x00000100
 637 #define EFX_FEATURE_MCDI_DMA            0x00000200
 638 #define EFX_FEATURE_TX_SRC_FILTERS      0x00000400
 639 #define EFX_FEATURE_PIO_BUFFERS         0x00000800
 640 #define EFX_FEATURE_FW_ASSISTED_TSO     0x00001000
 641 #define EFX_FEATURE_FW_ASSISTED_TSO_V2  0x00002000
 642 #define EFX_FEATURE_PACKED_STREAM       0x00004000
 643
 644 typedef struct efx_nic_cfg_s {
 645         uint32_t                enc_board_type;
 646         uint32_t                enc_phy_type;
 647 #if EFSYS_OPT_NAMES
 648         char                    enc_phy_name[21];
 649 #endif
 650         char                    enc_phy_revision[21];
 651         efx_mon_type_t          enc_mon_type;
 652         unsigned int            enc_features;
 653         uint8_t                 enc_mac_addr[6];
 654         uint8_t                 enc_port;       /* PHY port number */
 655         uint32_t                enc_intr_vec_base;
 656         uint32_t                enc_intr_limit;
 657         uint32_t                enc_evq_limit;
 658         uint32_t                enc_txq_limit;
 659         uint32_t                enc_rxq_limit;
 660         uint32_t                enc_txq_max_ndescs;
 661         uint32_t                enc_buftbl_limit;
 662         uint32_t                enc_piobuf_limit;
 663         uint32_t                enc_piobuf_size;
 664         uint32_t                enc_piobuf_min_alloc_size;
 665         uint32_t                enc_evq_timer_quantum_ns;
 666         uint32_t                enc_evq_timer_max_us;
 667         uint32_t                enc_clk_mult;
 668         uint32_t                enc_rx_prefix_size;
 669         uint32_t                enc_rx_buf_align_start;
 670         uint32_t                enc_rx_buf_align_end;
 671 #if EFSYS_OPT_MCDI
 672         uint8_t                 enc_mcdi_mdio_channel;
 673 #endif  /* EFSYS_OPT_MCDI */
 674 #if EFSYS_OPT_BIST
 675         uint32_t                enc_bist_mask;
 676 #endif  /* EFSYS_OPT_BIST */
 677 #if EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD
 678         uint32_t                enc_pf;
 679         uint32_t                enc_vf;
 680         uint32_t                enc_privilege_mask;
 681 #endif /* EFSYS_OPT_HUNTINGTON || EFSYS_OPT_MEDFORD */
 682         boolean_t               enc_bug26807_workaround;
 683         boolean_t               enc_bug35388_workaround;
 684         boolean_t               enc_bug41750_workaround;
 685         boolean_t               enc_bug61265_workaround;
 686         boolean_t               enc_rx_batching_enabled;
 687         /* Maximum number of descriptors completed in an rx event. */
 688         uint32_t                enc_rx_batch_max;
 689         /* Number of rx descriptors the hardware requires for a push. */
 690         uint32_t                enc_rx_push_align;
 691         /*
 692          * Maximum number of bytes into the packet the TCP header can start for
 693          * the hardware to apply TSO packet edits.
 694          */
 695         uint32_t                enc_tx_tso_tcp_header_offset_limit;
 696         boolean_t               enc_fw_assisted_tso_enabled;
 697         boolean_t               enc_fw_assisted_tso_v2_enabled;
 698         /* Number of TSO contexts on the NIC (FATSOv2) */
 699         uint32_t                enc_fw_assisted_tso_v2_n_contexts;
 700         boolean_t               enc_hw_tx_insert_vlan_enabled;
 701         /* Number of PFs on the NIC */
 702         uint32_t                enc_hw_pf_count;
 703         /* Datapath firmware vadapter/vport/vswitch support */
 704         boolean_t               enc_datapath_cap_evb;
 705         boolean_t               enc_rx_disable_scatter_supported;
 706         boolean_t               enc_allow_set_mac_with_installed_filters;
 707         boolean_t               enc_enhanced_set_mac_supported;
 708         boolean_t               enc_init_evq_v2_supported;
 709         boolean_t               enc_rx_packed_stream_supported;
 710         boolean_t               enc_rx_var_packed_stream_supported;
 711         boolean_t               enc_pm_and_rxdp_counters;
 712         boolean_t               enc_mac_stats_40g_tx_size_bins;
 713         /* External port identifier */
 714         uint8_t                 enc_external_port;
 715         uint32_t                enc_mcdi_max_payload_length;
 716         /* VPD may be per-PF or global */
 717         boolean_t               enc_vpd_is_global;
 718         /* Minimum unidirectional bandwidth in Mb/s to max out all ports */
 719         uint32_t                enc_required_pcie_bandwidth_mbps;
 720         uint32_t                enc_max_pcie_link_gen;
 721         /* Firmware verifies integrity of NVRAM updates */
 722         uint32_t                enc_fw_verified_nvram_update_required;
 723 } efx_nic_cfg_t;
 724
 725 #define EFX_PCI_FUNCTION_IS_PF(_encp)   ((_encp)->enc_vf == 0xffff)
 726 #define EFX_PCI_FUNCTION_IS_VF(_encp)   ((_encp)->enc_vf != 0xffff)
 727
 728 #define EFX_PCI_FUNCTION(_encp) \
 729         (EFX_PCI_FUNCTION_IS_PF(_encp) ? (_encp)->enc_pf : (_encp)->enc_vf)
 730
 731 #define EFX_PCI_VF_PARENT(_encp)        ((_encp)->enc_pf)
 732
 733 extern                  const efx_nic_cfg_t *
 734 efx_nic_cfg_get(
 735         __in            efx_nic_t *enp);
 736
 737 /* Driver resource limits (minimum required/maximum usable). */
 738 typedef struct efx_drv_limits_s {
 739         uint32_t        edl_min_evq_count;
 740         uint32_t        edl_max_evq_count;
 741
 742         uint32_t        edl_min_rxq_count;
 743         uint32_t        edl_max_rxq_count;
 744
 745         uint32_t        edl_min_txq_count;
 746         uint32_t        edl_max_txq_count;
 747
 748         /* PIO blocks (sub-allocated from piobuf) */
 749         uint32_t        edl_min_pio_alloc_size;
 750         uint32_t        edl_max_pio_alloc_count;
 751 } efx_drv_limits_t;
 752
 753 extern  __checkReturn   efx_rc_t
 754 efx_nic_set_drv_limits(
 755         __inout         efx_nic_t *enp,
 756         __in            efx_drv_limits_t *edlp);
 757
 758 typedef enum efx_nic_region_e {
 759         EFX_REGION_VI,                  /* Memory BAR UC mapping */
 760         EFX_REGION_PIO_WRITE_VI,        /* Memory BAR WC mapping */
 761 } efx_nic_region_t;
 762
 763 extern  __checkReturn   efx_rc_t
 764 efx_nic_get_bar_region(
 765         __in            efx_nic_t *enp,
 766         __in            efx_nic_region_t region,
 767         __out           uint32_t *offsetp,
 768         __out           size_t *sizep);
 769
 770 extern  __checkReturn   efx_rc_t
 771 efx_nic_get_vi_pool(
 772         __in            efx_nic_t *enp,
 773         __out           uint32_t *evq_countp,
 774         __out           uint32_t *rxq_countp,
 775         __out           uint32_t *txq_countp);
 776
 777
 778 /* NVRAM */
 779
 780 #if EFSYS_OPT_DIAG
 781
 782 typedef enum efx_pattern_type_t {
 783         EFX_PATTERN_BYTE_INCREMENT = 0,
 784         EFX_PATTERN_ALL_THE_SAME,
 785         EFX_PATTERN_BIT_ALTERNATE,
 786         EFX_PATTERN_BYTE_ALTERNATE,
 787         EFX_PATTERN_BYTE_CHANGING,
 788         EFX_PATTERN_BIT_SWEEP,
 789         EFX_PATTERN_NTYPES
 790 } efx_pattern_type_t;
 791
 792 typedef                 void
 793 (*efx_sram_pattern_fn_t)(
 794         __in            size_t row,
 795         __in            boolean_t negate,
 796         __out           efx_qword_t *eqp);
 797
 798 extern  __checkReturn   efx_rc_t
 799 efx_sram_test(
 800         __in            efx_nic_t *enp,
 801         __in            efx_pattern_type_t type);
 802
 803 #endif  /* EFSYS_OPT_DIAG */
 804
 805 extern  __checkReturn   efx_rc_t
 806 efx_sram_buf_tbl_set(
 807         __in            efx_nic_t *enp,
 808         __in            uint32_t id,
 809         __in            efsys_mem_t *esmp,
 810         __in            size_t n);
 811
 812 extern          void
 813 efx_sram_buf_tbl_clear(
 814         __in    efx_nic_t *enp,
 815         __in    uint32_t id,
 816         __in    size_t n);
 817
 818 #define EFX_BUF_TBL_SIZE        0x20000
 819
 820 #define EFX_BUF_SIZE            4096
 821
 822 /* EV */
 823
 824 typedef struct efx_evq_s        efx_evq_t;
 825
 826 #if EFSYS_OPT_QSTATS
 827
 828 /* START MKCONFIG GENERATED EfxHeaderEventQueueBlock 6f3843f5fe7cc843 */
 829 typedef enum efx_ev_qstat_e {
 830         EV_ALL,
 831         EV_RX,
 832         EV_RX_OK,
 833         EV_RX_FRM_TRUNC,
 834         EV_RX_TOBE_DISC,
 835         EV_RX_PAUSE_FRM_ERR,
 836         EV_RX_BUF_OWNER_ID_ERR,
 837         EV_RX_IPV4_HDR_CHKSUM_ERR,
 838         EV_RX_TCP_UDP_CHKSUM_ERR,
 839         EV_RX_ETH_CRC_ERR,
 840         EV_RX_IP_FRAG_ERR,
 841         EV_RX_MCAST_PKT,
 842         EV_RX_MCAST_HASH_MATCH,
 843         EV_RX_TCP_IPV4,
 844         EV_RX_TCP_IPV6,
 845         EV_RX_UDP_IPV4,
 846         EV_RX_UDP_IPV6,
 847         EV_RX_OTHER_IPV4,
 848         EV_RX_OTHER_IPV6,
 849         EV_RX_NON_IP,
 850         EV_RX_BATCH,
 851         EV_TX,
 852         EV_TX_WQ_FF_FULL,
 853         EV_TX_PKT_ERR,
 854         EV_TX_PKT_TOO_BIG,
 855         EV_TX_UNEXPECTED,
 856         EV_GLOBAL,
 857         EV_GLOBAL_MNT,
 858         EV_DRIVER,
 859         EV_DRIVER_SRM_UPD_DONE,
 860         EV_DRIVER_TX_DESCQ_FLS_DONE,
 861         EV_DRIVER_RX_DESCQ_FLS_DONE,
 862         EV_DRIVER_RX_DESCQ_FLS_FAILED,
 863         EV_DRIVER_RX_DSC_ERROR,
 864         EV_DRIVER_TX_DSC_ERROR,
 865         EV_DRV_GEN,
 866         EV_MCDI_RESPONSE,
 867         EV_NQSTATS
 868 } efx_ev_qstat_t;
 869
 870 /* END MKCONFIG GENERATED EfxHeaderEventQueueBlock */
 871
 872 #endif  /* EFSYS_OPT_QSTATS */
 873
 874 extern  __checkReturn   efx_rc_t
 875 efx_ev_init(
 876         __in            efx_nic_t *enp);
 877
 878 extern          void
 879 efx_ev_fini(
 880         __in            efx_nic_t *enp);
 881
 882 #define EFX_EVQ_MAXNEVS         32768
 883 #define EFX_EVQ_MINNEVS         512
 884
 885 #define EFX_EVQ_SIZE(_nevs)     ((_nevs) * sizeof (efx_qword_t))
 886 #define EFX_EVQ_NBUFS(_nevs)    (EFX_EVQ_SIZE(_nevs) / EFX_BUF_SIZE)
 887
 888 #define EFX_EVQ_FLAGS_TYPE_MASK         (0x3)
 889 #define EFX_EVQ_FLAGS_TYPE_AUTO         (0x0)
 890 #define EFX_EVQ_FLAGS_TYPE_THROUGHPUT   (0x1)
 891 #define EFX_EVQ_FLAGS_TYPE_LOW_LATENCY  (0x2)
 892
 893 #define EFX_EVQ_FLAGS_NOTIFY_MASK       (0xC)
 894 #define EFX_EVQ_FLAGS_NOTIFY_INTERRUPT  (0x0)   /* Interrupting (default) */
 895 #define EFX_EVQ_FLAGS_NOTIFY_DISABLED   (0x4)   /* Non-interrupting */
 896
 897 extern  __checkReturn   efx_rc_t
 898 efx_ev_qcreate(
 899         __in            efx_nic_t *enp,
 900         __in            unsigned int index,
 901         __in            efsys_mem_t *esmp,
 902         __in            size_t n,
 903         __in            uint32_t id,
 904         __in            uint32_t us,
 905         __in            uint32_t flags,
 906         __deref_out     efx_evq_t **eepp);
 907
 908 extern          void
 909 efx_ev_qpost(
 910         __in            efx_evq_t *eep,
 911         __in            uint16_t data);
 912
 913 typedef __checkReturn   boolean_t
 914 (*efx_initialized_ev_t)(
 915         __in_opt        void *arg);
 916
 917 #define EFX_PKT_UNICAST         0x0004
 918 #define EFX_PKT_START           0x0008
 919
 920 #define EFX_PKT_VLAN_TAGGED     0x0010
 921 #define EFX_CKSUM_TCPUDP        0x0020
 922 #define EFX_CKSUM_IPV4          0x0040
 923 #define EFX_PKT_CONT            0x0080
 924
 925 #define EFX_CHECK_VLAN          0x0100
 926 #define EFX_PKT_TCP             0x0200
 927 #define EFX_PKT_UDP             0x0400
 928 #define EFX_PKT_IPV4            0x0800
 929
 930 #define EFX_PKT_IPV6            0x1000
 931 #define EFX_PKT_PREFIX_LEN      0x2000
 932 #define EFX_ADDR_MISMATCH       0x4000
 933 #define EFX_DISCARD             0x8000
 934
 935 /*
 936  * The following flags are used only for packed stream
 937  * mode. The values for the flags are reused to fit into 16 bit,
 938  * since EFX_PKT_START and EFX_PKT_CONT are never used in
 939  * packed stream mode
 940  */
 941 #define EFX_PKT_PACKED_STREAM_NEW_BUFFER        EFX_PKT_START
 942 #define EFX_PKT_PACKED_STREAM_PARSE_INCOMPLETE  EFX_PKT_CONT
 943
 944
 945 #define EFX_EV_RX_NLABELS       32
 946 #define EFX_EV_TX_NLABELS       32
 947
 948 typedef __checkReturn   boolean_t
 949 (*efx_rx_ev_t)(
 950         __in_opt        void *arg,
 951         __in            uint32_t label,
 952         __in            uint32_t id,
 953         __in            uint32_t size,
 954         __in            uint16_t flags);
 955
 956 typedef __checkReturn   boolean_t
 957 (*efx_tx_ev_t)(
 958         __in_opt        void *arg,
 959         __in            uint32_t label,
 960         __in            uint32_t id);
 961
 962 #define EFX_EXCEPTION_RX_RECOVERY       0x00000001
 963 #define EFX_EXCEPTION_RX_DSC_ERROR      0x00000002
 964 #define EFX_EXCEPTION_TX_DSC_ERROR      0x00000003
 965 #define EFX_EXCEPTION_UNKNOWN_SENSOREVT 0x00000004
 966 #define EFX_EXCEPTION_FWALERT_SRAM      0x00000005
 967 #define EFX_EXCEPTION_UNKNOWN_FWALERT   0x00000006
 968 #define EFX_EXCEPTION_RX_ERROR          0x00000007
 969 #define EFX_EXCEPTION_TX_ERROR          0x00000008
 970 #define EFX_EXCEPTION_EV_ERROR          0x00000009
 971
 972 typedef __checkReturn   boolean_t
 973 (*efx_exception_ev_t)(
 974         __in_opt        void *arg,
 975         __in            uint32_t label,
 976         __in            uint32_t data);
 977
 978 typedef __checkReturn   boolean_t
 979 (*efx_rxq_flush_done_ev_t)(
 980         __in_opt        void *arg,
 981         __in            uint32_t rxq_index);
 982
 983 typedef __checkReturn   boolean_t
 984 (*efx_rxq_flush_failed_ev_t)(
 985         __in_opt        void *arg,
 986         __in            uint32_t rxq_index);
 987
 988 typedef __checkReturn   boolean_t
 989 (*efx_txq_flush_done_ev_t)(
 990         __in_opt        void *arg,
 991         __in            uint32_t txq_index);
 992
 993 typedef __checkReturn   boolean_t
 994 (*efx_software_ev_t)(
 995         __in_opt        void *arg,
 996         __in            uint16_t magic);
 997
 998 typedef __checkReturn   boolean_t
 999 (*efx_sram_ev_t)(
1000         __in_opt        void *arg,
1001         __in            uint32_t code);
1002
1003 #define EFX_SRAM_CLEAR          0
1004 #define EFX_SRAM_UPDATE         1
1005 #define EFX_SRAM_ILLEGAL_CLEAR  2
1006
1007 typedef __checkReturn   boolean_t
1008 (*efx_wake_up_ev_t)(
1009         __in_opt        void *arg,
1010         __in            uint32_t label);
1011
1012 typedef __checkReturn   boolean_t
1013 (*efx_timer_ev_t)(
1014         __in_opt        void *arg,
1015         __in            uint32_t label);
1016
1017 typedef __checkReturn   boolean_t
1018 (*efx_link_change_ev_t)(
1019         __in_opt        void *arg,
1020         __in            efx_link_mode_t link_mode);
1021
1022 typedef struct efx_ev_callbacks_s {
1023         efx_initialized_ev_t            eec_initialized;
1024         efx_rx_ev_t                     eec_rx;
1025         efx_tx_ev_t                     eec_tx;
1026         efx_exception_ev_t              eec_exception;
1027         efx_rxq_flush_done_ev_t         eec_rxq_flush_done;
1028         efx_rxq_flush_failed_ev_t       eec_rxq_flush_failed;
1029         efx_txq_flush_done_ev_t         eec_txq_flush_done;
1030         efx_software_ev_t               eec_software;
1031         efx_sram_ev_t                   eec_sram;
1032         efx_wake_up_ev_t                eec_wake_up;
1033         efx_timer_ev_t                  eec_timer;
1034         efx_link_change_ev_t            eec_link_change;
1035 } efx_ev_callbacks_t;
1036
1037 extern  __checkReturn   boolean_t
1038 efx_ev_qpending(
1039         __in            efx_evq_t *eep,
1040         __in            unsigned int count);
1041
1042 extern                  void
1043 efx_ev_qpoll(
1044         __in            efx_evq_t *eep,
1045         __inout         unsigned int *countp,
1046         __in            const efx_ev_callbacks_t *eecp,
1047         __in_opt        void *arg);
1048
1049 extern  __checkReturn   efx_rc_t
1050 efx_ev_usecs_to_ticks(
1051         __in            efx_nic_t *enp,
1052         __in            unsigned int usecs,
1053         __out           unsigned int *ticksp);
1054
1055 extern  __checkReturn   efx_rc_t
1056 efx_ev_qmoderate(
1057         __in            efx_evq_t *eep,
1058         __in            unsigned int us);
1059
1060 extern  __checkReturn   efx_rc_t
1061 efx_ev_qprime(
1062         __in            efx_evq_t *eep,
1063         __in            unsigned int count);
1064
1065 #if EFSYS_OPT_QSTATS
1066
1067 #if EFSYS_OPT_NAMES
1068
1069 extern          const char *
1070 efx_ev_qstat_name(
1071         __in    efx_nic_t *enp,
1072         __in    unsigned int id);
1073
1074 #endif  /* EFSYS_OPT_NAMES */
1075
1076 extern                                  void
1077 efx_ev_qstats_update(
1078         __in                            efx_evq_t *eep,
1079         __inout_ecount(EV_NQSTATS)      efsys_stat_t *stat);
1080
1081 #endif  /* EFSYS_OPT_QSTATS */
1082
1083 extern          void
1084 efx_ev_qdestroy(
1085         __in    efx_evq_t *eep);
1086
1087 /* RX */
1088
1089 extern  __checkReturn   efx_rc_t
1090 efx_rx_init(
1091         __inout         efx_nic_t *enp);
1092
1093 extern          void
1094 efx_rx_fini(
1095         __in            efx_nic_t *enp);
1096
1097 extern  __checkReturn   efx_rc_t
1098 efx_pseudo_hdr_pkt_length_get(
1099         __in            efx_rxq_t *erp,
1100         __in            uint8_t *buffer,
1101         __out           uint16_t *pkt_lengthp);
1102
1103 #define EFX_RXQ_MAXNDESCS               4096
1104 #define EFX_RXQ_MINNDESCS               512
1105
1106 #define EFX_RXQ_SIZE(_ndescs)           ((_ndescs) * sizeof (efx_qword_t))
1107 #define EFX_RXQ_NBUFS(_ndescs)          (EFX_RXQ_SIZE(_ndescs) / EFX_BUF_SIZE)
1108 #define EFX_RXQ_LIMIT(_ndescs)          ((_ndescs) - 16)
1109 #define EFX_RXQ_DC_NDESCS(_dcsize)      (8 << _dcsize)
1110
1111 typedef enum efx_rxq_type_e {
1112         EFX_RXQ_TYPE_DEFAULT,
1113         EFX_RXQ_TYPE_SCATTER,
1114         EFX_RXQ_TYPE_PACKED_STREAM_1M,
1115         EFX_RXQ_TYPE_PACKED_STREAM_512K,
1116         EFX_RXQ_TYPE_PACKED_STREAM_256K,
1117         EFX_RXQ_TYPE_PACKED_STREAM_128K,
1118         EFX_RXQ_TYPE_PACKED_STREAM_64K,
1119         EFX_RXQ_NTYPES
1120 } efx_rxq_type_t;
1121
1122 extern  __checkReturn   efx_rc_t
1123 efx_rx_qcreate(
1124         __in            efx_nic_t *enp,
1125         __in            unsigned int index,
1126         __in            unsigned int label,
1127         __in            efx_rxq_type_t type,
1128         __in            efsys_mem_t *esmp,
1129         __in            size_t n,
1130         __in            uint32_t id,
1131         __in            efx_evq_t *eep,
1132         __deref_out     efx_rxq_t **erpp);
1133
1134 typedef struct efx_buffer_s {
1135         efsys_dma_addr_t        eb_addr;
1136         size_t                  eb_size;
1137         boolean_t               eb_eop;
1138 } efx_buffer_t;
1139
1140 typedef struct efx_desc_s {
1141         efx_qword_t ed_eq;
1142 } efx_desc_t;
1143
1144 extern                  void
1145 efx_rx_qpost(
1146         __in            efx_rxq_t *erp,
1147         __in_ecount(n)  efsys_dma_addr_t *addrp,
1148         __in            size_t size,
1149         __in            unsigned int n,
1150         __in            unsigned int completed,
1151         __in            unsigned int added);
1152
1153 extern          void
1154 efx_rx_qpush(
1155         __in    efx_rxq_t *erp,
1156         __in    unsigned int added,
1157         __inout unsigned int *pushedp);
1158
1159 extern  __checkReturn   efx_rc_t
1160 efx_rx_qflush(
1161         __in    efx_rxq_t *erp);
1162
1163 extern          void
1164 efx_rx_qenable(
1165         __in    efx_rxq_t *erp);
1166
1167 extern          void
1168 efx_rx_qdestroy(
1169         __in    efx_rxq_t *erp);
1170
1171 /* TX */
1172
1173 typedef struct efx_txq_s        efx_txq_t;
1174
1175 #if EFSYS_OPT_QSTATS
1176
1177 /* START MKCONFIG GENERATED EfxHeaderTransmitQueueBlock 12dff8778598b2db */
1178 typedef enum efx_tx_qstat_e {
1179         TX_POST,
1180         TX_POST_PIO,
1181         TX_NQSTATS
1182 } efx_tx_qstat_t;
1183
1184 /* END MKCONFIG GENERATED EfxHeaderTransmitQueueBlock */
1185
1186 #endif  /* EFSYS_OPT_QSTATS */
1187
1188 extern  __checkReturn   efx_rc_t
1189 efx_tx_init(
1190         __in            efx_nic_t *enp);
1191
1192 extern          void
1193 efx_tx_fini(
1194         __in    efx_nic_t *enp);
1195
1196 #define EFX_TXQ_MINNDESCS               512
1197
1198 #define EFX_TXQ_SIZE(_ndescs)           ((_ndescs) * sizeof (efx_qword_t))
1199 #define EFX_TXQ_NBUFS(_ndescs)          (EFX_TXQ_SIZE(_ndescs) / EFX_BUF_SIZE)
1200 #define EFX_TXQ_LIMIT(_ndescs)          ((_ndescs) - 16)
1201 #define EFX_TXQ_DC_NDESCS(_dcsize)      (8 << _dcsize)
1202
1203 #define EFX_TXQ_MAX_BUFS 8 /* Maximum independent of EFX_BUG35388_WORKAROUND. */
1204
1205 #define EFX_TXQ_CKSUM_IPV4      0x0001
1206 #define EFX_TXQ_CKSUM_TCPUDP    0x0002
1207 #define EFX_TXQ_FATSOV2         0x0004
1208
1209 extern  __checkReturn   efx_rc_t
1210 efx_tx_qcreate(
1211         __in            efx_nic_t *enp,
1212         __in            unsigned int index,
1213         __in            unsigned int label,
1214         __in            efsys_mem_t *esmp,
1215         __in            size_t n,
1216         __in            uint32_t id,
1217         __in            uint16_t flags,
1218         __in            efx_evq_t *eep,
1219         __deref_out     efx_txq_t **etpp,
1220         __out           unsigned int *addedp);
1221
1222 extern  __checkReturn   efx_rc_t
1223 efx_tx_qpost(
1224         __in            efx_txq_t *etp,
1225         __in_ecount(n)  efx_buffer_t *eb,
1226         __in            unsigned int n,
1227         __in            unsigned int completed,
1228         __inout         unsigned int *addedp);
1229
1230 extern  __checkReturn   efx_rc_t
1231 efx_tx_qpace(
1232         __in            efx_txq_t *etp,
1233         __in            unsigned int ns);
1234
1235 extern                  void
1236 efx_tx_qpush(
1237         __in            efx_txq_t *etp,
1238         __in            unsigned int added,
1239         __in            unsigned int pushed);
1240
1241 extern  __checkReturn   efx_rc_t
1242 efx_tx_qflush(
1243         __in            efx_txq_t *etp);
1244
1245 extern                  void
1246 efx_tx_qenable(
1247         __in            efx_txq_t *etp);
1248
1249 extern  __checkReturn   efx_rc_t
1250 efx_tx_qpio_enable(
1251         __in            efx_txq_t *etp);
1252
1253 extern                  void
1254 efx_tx_qpio_disable(
1255         __in            efx_txq_t *etp);
1256
1257 extern  __checkReturn   efx_rc_t
1258 efx_tx_qpio_write(
1259         __in                    efx_txq_t *etp,
1260         __in_ecount(buf_length) uint8_t *buffer,
1261         __in                    size_t buf_length,
1262         __in                    size_t pio_buf_offset);
1263
1264 extern  __checkReturn   efx_rc_t
1265 efx_tx_qpio_post(
1266         __in                    efx_txq_t *etp,
1267         __in                    size_t pkt_length,
1268         __in                    unsigned int completed,
1269         __inout                 unsigned int *addedp);
1270
1271 extern  __checkReturn   efx_rc_t
1272 efx_tx_qdesc_post(
1273         __in            efx_txq_t *etp,
1274         __in_ecount(n)  efx_desc_t *ed,
1275         __in            unsigned int n,
1276         __in            unsigned int completed,
1277         __inout         unsigned int *addedp);
1278
1279 extern  void
1280 efx_tx_qdesc_dma_create(
1281         __in    efx_txq_t *etp,
1282         __in    efsys_dma_addr_t addr,
1283         __in    size_t size,
1284         __in    boolean_t eop,
1285         __out   efx_desc_t *edp);
1286
1287 extern  void
1288 efx_tx_qdesc_tso_create(
1289         __in    efx_txq_t *etp,
1290         __in    uint16_t ipv4_id,
1291         __in    uint32_t tcp_seq,
1292         __in    uint8_t  tcp_flags,
1293         __out   efx_desc_t *edp);
1294
1295 /* Number of FATSOv2 option descriptors */
1296 #define EFX_TX_FATSOV2_OPT_NDESCS               2
1297
1298 /* Maximum number of DMA segments per TSO packet (not superframe) */
1299 #define EFX_TX_FATSOV2_DMA_SEGS_PER_PKT_MAX     24
1300
1301 extern  void
1302 efx_tx_qdesc_tso2_create(
1303         __in                    efx_txq_t *etp,
1304         __in                    uint16_t ipv4_id,
1305         __in                    uint32_t tcp_seq,
1306         __in                    uint16_t tcp_mss,
1307         __out_ecount(count)     efx_desc_t *edp,
1308         __in                    int count);
1309
1310 extern  void
1311 efx_tx_qdesc_vlantci_create(
1312         __in    efx_txq_t *etp,
1313         __in    uint16_t tci,
1314         __out   efx_desc_t *edp);
1315
1316 #if EFSYS_OPT_QSTATS
1317
1318 #if EFSYS_OPT_NAMES
1319
1320 extern          const char *
1321 efx_tx_qstat_name(
1322         __in    efx_nic_t *etp,
1323         __in    unsigned int id);
1324
1325 #endif  /* EFSYS_OPT_NAMES */
1326
1327 extern                                  void
1328 efx_tx_qstats_update(
1329         __in                            efx_txq_t *etp,
1330         __inout_ecount(TX_NQSTATS)      efsys_stat_t *stat);
1331
1332 #endif  /* EFSYS_OPT_QSTATS */
1333
1334 extern          void
1335 efx_tx_qdestroy(
1336         __in    efx_txq_t *etp);
1337
1338
1339 /* FILTER */
1340
1341 #if EFSYS_OPT_FILTER
1342
1343 #define EFX_ETHER_TYPE_IPV4 0x0800
1344 #define EFX_ETHER_TYPE_IPV6 0x86DD
1345
1346 #define EFX_IPPROTO_TCP 6
1347 #define EFX_IPPROTO_UDP 17
1348
1349 /* Use RSS to spread across multiple queues */
1350 #define EFX_FILTER_FLAG_RX_RSS          0x01
1351 /* Enable RX scatter */
1352 #define EFX_FILTER_FLAG_RX_SCATTER      0x02
1353 /*
1354  * Override an automatic filter (priority EFX_FILTER_PRI_AUTO).
1355  * May only be set by the filter implementation for each type.
1356  * A removal request will restore the automatic filter in its place.
1357  */
1358 #define EFX_FILTER_FLAG_RX_OVER_AUTO    0x04
1359 /* Filter is for RX */
1360 #define EFX_FILTER_FLAG_RX              0x08
1361 /* Filter is for TX */
1362 #define EFX_FILTER_FLAG_TX              0x10
1363
1364 typedef unsigned int efx_filter_flags_t;
1365
1366 typedef enum efx_filter_match_flags_e {
1367         EFX_FILTER_MATCH_REM_HOST = 0x0001,     /* Match by remote IP host
1368                                                  * address */
1369         EFX_FILTER_MATCH_LOC_HOST = 0x0002,     /* Match by local IP host
1370                                                  * address */
1371         EFX_FILTER_MATCH_REM_MAC = 0x0004,      /* Match by remote MAC address */
1372         EFX_FILTER_MATCH_REM_PORT = 0x0008,     /* Match by remote TCP/UDP port */
1373         EFX_FILTER_MATCH_LOC_MAC = 0x0010,      /* Match by remote TCP/UDP port */
1374         EFX_FILTER_MATCH_LOC_PORT = 0x0020,     /* Match by local TCP/UDP port */
1375         EFX_FILTER_MATCH_ETHER_TYPE = 0x0040,   /* Match by Ether-type */
1376         EFX_FILTER_MATCH_INNER_VID = 0x0080,    /* Match by inner VLAN ID */
1377         EFX_FILTER_MATCH_OUTER_VID = 0x0100,    /* Match by outer VLAN ID */
1378         EFX_FILTER_MATCH_IP_PROTO = 0x0200,     /* Match by IP transport
1379                                                  * protocol */
1380         EFX_FILTER_MATCH_LOC_MAC_IG = 0x0400,   /* Match by local MAC address
1381                                                  * I/G bit. Used for RX default
1382                                                  * unicast and multicast/
1383                                                  * broadcast filters. */
1384 } efx_filter_match_flags_t;
1385
1386 typedef enum efx_filter_priority_s {
1387         EFX_FILTER_PRI_HINT = 0,        /* Performance hint */
1388         EFX_FILTER_PRI_AUTO,            /* Automatic filter based on device
1389                                          * address list or hardware
1390                                          * requirements. This may only be used
1391                                          * by the filter implementation for
1392                                          * each NIC type. */
1393         EFX_FILTER_PRI_MANUAL,          /* Manually configured filter */
1394         EFX_FILTER_PRI_REQUIRED,        /* Required for correct behaviour of the
1395                                          * client (e.g. SR-IOV, HyperV VMQ etc.)
1396                                          */
1397 } efx_filter_priority_t;
1398
1399 /*
1400  * FIXME: All these fields are assumed to be in little-endian byte order.
1401  * It may be better for some to be big-endian. See bug42804.
1402  */
1403
1404 typedef struct efx_filter_spec_s {
1405         uint32_t        efs_match_flags:12;
1406         uint32_t        efs_priority:2;
1407         uint32_t        efs_flags:6;
1408         uint32_t        efs_dmaq_id:12;
1409         uint32_t        efs_rss_context;
1410         uint16_t        efs_outer_vid;
1411         uint16_t        efs_inner_vid;
1412         uint8_t         efs_loc_mac[EFX_MAC_ADDR_LEN];
1413         uint8_t         efs_rem_mac[EFX_MAC_ADDR_LEN];
1414         uint16_t        efs_ether_type;
1415         uint8_t         efs_ip_proto;
1416         uint16_t        efs_loc_port;
1417         uint16_t        efs_rem_port;
1418         efx_oword_t     efs_rem_host;
1419         efx_oword_t     efs_loc_host;
1420 } efx_filter_spec_t;
1421
1422
1423 /* Default values for use in filter specifications */
1424 #define EFX_FILTER_SPEC_RSS_CONTEXT_DEFAULT     0xffffffff
1425 #define EFX_FILTER_SPEC_RX_DMAQ_ID_DROP         0xfff
1426 #define EFX_FILTER_SPEC_VID_UNSPEC              0xffff
1427
1428 extern  __checkReturn   efx_rc_t
1429 efx_filter_init(
1430         __in            efx_nic_t *enp);
1431
1432 extern                  void
1433 efx_filter_fini(
1434         __in            efx_nic_t *enp);
1435
1436 extern  __checkReturn   efx_rc_t
1437 efx_filter_insert(
1438         __in            efx_nic_t *enp,
1439         __inout         efx_filter_spec_t *spec);
1440
1441 extern  __checkReturn   efx_rc_t
1442 efx_filter_remove(
1443         __in            efx_nic_t *enp,
1444         __inout         efx_filter_spec_t *spec);
1445
1446 extern  __checkReturn   efx_rc_t
1447 efx_filter_restore(
1448         __in            efx_nic_t *enp);
1449
1450 extern  __checkReturn   efx_rc_t
1451 efx_filter_supported_filters(
1452         __in            efx_nic_t *enp,
1453         __out           uint32_t *list,
1454         __out           size_t *length);
1455
1456 extern                  void
1457 efx_filter_spec_init_rx(
1458         __out           efx_filter_spec_t *spec,
1459         __in            efx_filter_priority_t priority,
1460         __in            efx_filter_flags_t flags,
1461         __in            efx_rxq_t *erp);
1462
1463 extern                  void
1464 efx_filter_spec_init_tx(
1465         __out           efx_filter_spec_t *spec,
1466         __in            efx_txq_t *etp);
1467
1468 extern  __checkReturn   efx_rc_t
1469 efx_filter_spec_set_ipv4_local(
1470         __inout         efx_filter_spec_t *spec,
1471         __in            uint8_t proto,
1472         __in            uint32_t host,
1473         __in            uint16_t port);
1474
1475 extern  __checkReturn   efx_rc_t
1476 efx_filter_spec_set_ipv4_full(
1477         __inout         efx_filter_spec_t *spec,
1478         __in            uint8_t proto,
1479         __in            uint32_t lhost,
1480         __in            uint16_t lport,
1481         __in            uint32_t rhost,
1482         __in            uint16_t rport);
1483
1484 extern  __checkReturn   efx_rc_t
1485 efx_filter_spec_set_eth_local(
1486         __inout         efx_filter_spec_t *spec,
1487         __in            uint16_t vid,
1488         __in            const uint8_t *addr);
1489
1490 extern  __checkReturn   efx_rc_t
1491 efx_filter_spec_set_uc_def(
1492         __inout         efx_filter_spec_t *spec);
1493
1494 extern  __checkReturn   efx_rc_t
1495 efx_filter_spec_set_mc_def(
1496         __inout         efx_filter_spec_t *spec);
1497
1498 #endif  /* EFSYS_OPT_FILTER */
1499
1500 /* HASH */
1501
1502 extern  __checkReturn           uint32_t
1503 efx_hash_dwords(
1504         __in_ecount(count)      uint32_t const *input,
1505         __in                    size_t count,
1506         __in                    uint32_t init);
1507
1508 extern  __checkReturn           uint32_t
1509 efx_hash_bytes(
1510         __in_ecount(length)     uint8_t const *input,
1511         __in                    size_t length,
1512         __in                    uint32_t init);
1513
1514
1515
1516 #ifdef  __cplusplus
1517 }
1518 #endif
1519
1520 #endif  /* _SYS_EFX_H */