drivers/net/sfc/base/hunt_nic.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2012-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9 #if EFSYS_OPT_MON_MCDI
  10 #include "mcdi_mon.h"
  11 #endif
  12
  13 #if EFSYS_OPT_HUNTINGTON
  14
  15 #include "ef10_tlv_layout.h"
  16
  17 static  __checkReturn   efx_rc_t
  18 hunt_nic_get_required_pcie_bandwidth(
  19         __in            efx_nic_t *enp,
  20         __out           uint32_t *bandwidth_mbpsp)
  21 {
  22         uint32_t port_modes;
  23         uint32_t max_port_mode;
  24         uint32_t bandwidth;
  25         efx_rc_t rc;
  26
  27         /*
  28          * On Huntington, the firmware may not give us the current port mode, so
  29          * we need to go by the set of available port modes and assume the most
  30          * capable mode is in use.
  31          */
  32
  33         if ((rc = efx_mcdi_get_port_modes(enp, &port_modes, NULL)) != 0) {
  34                 /* No port mode info available */
  35                 bandwidth = 0;
  36                 goto out;
  37         }
  38
  39         if (port_modes & (1 << TLV_PORT_MODE_40G_40G)) {
  40                 /*
  41                  * This needs the full PCIe bandwidth (and could use
  42                  * more) - roughly 64 Gbit/s for 8 lanes of Gen3.
  43                  */
  44                 if ((rc = efx_nic_calculate_pcie_link_bandwidth(8,
  45                             EFX_PCIE_LINK_SPEED_GEN3, &bandwidth)) != 0)
  46                         goto fail1;
  47         } else {
  48                 if (port_modes & (1 << TLV_PORT_MODE_40G)) {
  49                         max_port_mode = TLV_PORT_MODE_40G;
  50                 } else if (port_modes & (1 << TLV_PORT_MODE_10G_10G_10G_10G)) {
  51                         max_port_mode = TLV_PORT_MODE_10G_10G_10G_10G;
  52                 } else {
  53                         /* Assume two 10G ports */
  54                         max_port_mode = TLV_PORT_MODE_10G_10G;
  55                 }
  56
  57                 if ((rc = ef10_nic_get_port_mode_bandwidth(max_port_mode,
  58                                                             &bandwidth)) != 0)
  59                         goto fail2;
  60         }
  61
  62 out:
  63         *bandwidth_mbpsp = bandwidth;
  64
  65         return (0);
  66
  67 fail2:
  68         EFSYS_PROBE(fail2);
  69 fail1:
  70         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  71
  72         return (rc);
  73 }
  74
  75         __checkReturn   efx_rc_t
  76 hunt_board_cfg(
  77         __in            efx_nic_t *enp)
  78 {
  79         efx_mcdi_iface_t *emip = &(enp->en_mcdi.em_emip);
  80         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
  81         uint8_t mac_addr[6] = { 0 };
  82         uint32_t board_type = 0;
  83         ef10_link_state_t els;
  84         efx_port_t *epp = &(enp->en_port);
  85         uint32_t port;
  86         uint32_t pf;
  87         uint32_t vf;
  88         uint32_t mask;
  89         uint32_t flags;
  90         uint32_t sysclk, dpcpu_clk;
  91         uint32_t base, nvec;
  92         uint32_t bandwidth;
  93         efx_rc_t rc;
  94
  95         /* Huntington has a fixed 8Kbyte VI window size */
  96         EFX_STATIC_ASSERT(ER_DZ_EVQ_RPTR_REG_STEP       == 8192);
  97         EFX_STATIC_ASSERT(ER_DZ_EVQ_TMR_REG_STEP        == 8192);
  98         EFX_STATIC_ASSERT(ER_DZ_RX_DESC_UPD_REG_STEP    == 8192);
  99         EFX_STATIC_ASSERT(ER_DZ_TX_DESC_UPD_REG_STEP    == 8192);
 100         EFX_STATIC_ASSERT(ER_DZ_TX_PIOBUF_STEP          == 8192);
 101
 102         EFX_STATIC_ASSERT(1U << EFX_VI_WINDOW_SHIFT_8K  == 8192);
 103         encp->enc_vi_window_shift = EFX_VI_WINDOW_SHIFT_8K;
 104
 105
 106         if ((rc = efx_mcdi_get_port_assignment(enp, &port)) != 0)
 107                 goto fail1;
 108
 109         /*
 110          * NOTE: The MCDI protocol numbers ports from zero.
 111          * The common code MCDI interface numbers ports from one.
 112          */
 113         emip->emi_port = port + 1;
 114
 115         if ((rc = ef10_external_port_mapping(enp, port,
 116                     &encp->enc_external_port)) != 0)
 117                 goto fail2;
 118
 119         /*
 120          * Get PCIe function number from firmware (used for
 121          * per-function privilege and dynamic config info).
 122          *  - PCIe PF: pf = PF number, vf = 0xffff.
 123          *  - PCIe VF: pf = parent PF, vf = VF number.
 124          */
 125         if ((rc = efx_mcdi_get_function_info(enp, &pf, &vf)) != 0)
 126                 goto fail3;
 127
 128         encp->enc_pf = pf;
 129         encp->enc_vf = vf;
 130
 131         /* MAC address for this function */
 132         if (EFX_PCI_FUNCTION_IS_PF(encp)) {
 133                 rc = efx_mcdi_get_mac_address_pf(enp, mac_addr);
 134                 if ((rc == 0) && (mac_addr[0] & 0x02)) {
 135                         /*
 136                          * If the static config does not include a global MAC
 137                          * address pool then the board may return a locally
 138                          * administered MAC address (this should only happen on
 139                          * incorrectly programmed boards).
 140                          */
 141                         rc = EINVAL;
 142                 }
 143         } else {
 144                 rc = efx_mcdi_get_mac_address_vf(enp, mac_addr);
 145         }
 146         if (rc != 0)
 147                 goto fail4;
 148
 149         EFX_MAC_ADDR_COPY(encp->enc_mac_addr, mac_addr);
 150
 151         /* Board configuration */
 152         rc = efx_mcdi_get_board_cfg(enp, &board_type, NULL, NULL);
 153         if (rc != 0) {
 154                 /* Unprivileged functions may not be able to read board cfg */
 155                 if (rc == EACCES)
 156                         board_type = 0;
 157                 else
 158                         goto fail5;
 159         }
 160
 161         encp->enc_board_type = board_type;
 162         encp->enc_clk_mult = 1; /* not used for Huntington */
 163
 164         /* Fill out fields in enp->en_port and enp->en_nic_cfg from MCDI */
 165         if ((rc = efx_mcdi_get_phy_cfg(enp)) != 0)
 166                 goto fail6;
 167
 168         /* Obtain the default PHY advertised capabilities */
 169         if ((rc = ef10_phy_get_link(enp, &els)) != 0)
 170                 goto fail7;
 171         epp->ep_default_adv_cap_mask = els.els_adv_cap_mask;
 172         epp->ep_adv_cap_mask = els.els_adv_cap_mask;
 173
 174         /*
 175          * Enable firmware workarounds for hardware errata.
 176          * Expected responses are:
 177          *  - 0 (zero):
 178          *      Success: workaround enabled or disabled as requested.
 179          *  - MC_CMD_ERR_ENOSYS (reported as ENOTSUP):
 180          *      Firmware does not support the MC_CMD_WORKAROUND request.
 181          *      (assume that the workaround is not supported).
 182          *  - MC_CMD_ERR_ENOENT (reported as ENOENT):
 183          *      Firmware does not support the requested workaround.
 184          *  - MC_CMD_ERR_EPERM  (reported as EACCES):
 185          *      Unprivileged function cannot enable/disable workarounds.
 186          *
 187          * See efx_mcdi_request_errcode() for MCDI error translations.
 188          */
 189
 190         /*
 191          * If the bug35388 workaround is enabled, then use an indirect access
 192          * method to avoid unsafe EVQ writes.
 193          */
 194         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG35388, B_TRUE,
 195             NULL);
 196         if ((rc == 0) || (rc == EACCES))
 197                 encp->enc_bug35388_workaround = B_TRUE;
 198         else if ((rc == ENOTSUP) || (rc == ENOENT))
 199                 encp->enc_bug35388_workaround = B_FALSE;
 200         else
 201                 goto fail8;
 202
 203         /*
 204          * If the bug41750 workaround is enabled, then do not test interrupts,
 205          * as the test will fail (seen with Greenport controllers).
 206          */
 207         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG41750, B_TRUE,
 208             NULL);
 209         if (rc == 0) {
 210                 encp->enc_bug41750_workaround = B_TRUE;
 211         } else if (rc == EACCES) {
 212                 /* Assume a controller with 40G ports needs the workaround. */
 213                 if (epp->ep_default_adv_cap_mask & EFX_PHY_CAP_40000FDX)
 214                         encp->enc_bug41750_workaround = B_TRUE;
 215                 else
 216                         encp->enc_bug41750_workaround = B_FALSE;
 217         } else if ((rc == ENOTSUP) || (rc == ENOENT)) {
 218                 encp->enc_bug41750_workaround = B_FALSE;
 219         } else {
 220                 goto fail9;
 221         }
 222         if (EFX_PCI_FUNCTION_IS_VF(encp)) {
 223                 /* Interrupt testing does not work for VFs. See bug50084. */
 224                 encp->enc_bug41750_workaround = B_TRUE;
 225         }
 226
 227         /*
 228          * If the bug26807 workaround is enabled, then firmware has enabled
 229          * support for chained multicast filters. Firmware will reset (FLR)
 230          * functions which have filters in the hardware filter table when the
 231          * workaround is enabled/disabled.
 232          *
 233          * We must recheck if the workaround is enabled after inserting the
 234          * first hardware filter, in case it has been changed since this check.
 235          */
 236         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG26807,
 237             B_TRUE, &flags);
 238         if (rc == 0) {
 239                 encp->enc_bug26807_workaround = B_TRUE;
 240                 if (flags & (1 << MC_CMD_WORKAROUND_EXT_OUT_FLR_DONE_LBN)) {
 241                         /*
 242                          * Other functions had installed filters before the
 243                          * workaround was enabled, and they have been reset
 244                          * by firmware.
 245                          */
 246                         EFSYS_PROBE(bug26807_workaround_flr_done);
 247                         /* FIXME: bump MC warm boot count ? */
 248                 }
 249         } else if (rc == EACCES) {
 250                 /*
 251                  * Unprivileged functions cannot enable the workaround in older
 252                  * firmware.
 253                  */
 254                 encp->enc_bug26807_workaround = B_FALSE;
 255         } else if ((rc == ENOTSUP) || (rc == ENOENT)) {
 256                 encp->enc_bug26807_workaround = B_FALSE;
 257         } else {
 258                 goto fail10;
 259         }
 260
 261         /* Get clock frequencies (in MHz). */
 262         if ((rc = efx_mcdi_get_clock(enp, &sysclk, &dpcpu_clk)) != 0)
 263                 goto fail11;
 264
 265         /*
 266          * The Huntington timer quantum is 1536 sysclk cycles, documented for
 267          * the EV_TMR_VAL field of EV_TIMER_TBL. Scale for MHz and ns units.
 268          */
 269         encp->enc_evq_timer_quantum_ns = 1536000UL / sysclk; /* 1536 cycles */
 270         if (encp->enc_bug35388_workaround) {
 271                 encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
 272                 ERF_DD_EVQ_IND_TIMER_VAL_WIDTH) / 1000;
 273         } else {
 274                 encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
 275                 FRF_CZ_TC_TIMER_VAL_WIDTH) / 1000;
 276         }
 277
 278         encp->enc_bug61265_workaround = B_FALSE; /* Medford only */
 279
 280         /* Check capabilities of running datapath firmware */
 281         if ((rc = ef10_get_datapath_caps(enp)) != 0)
 282                 goto fail12;
 283
 284         /* Alignment for receive packet DMA buffers */
 285         encp->enc_rx_buf_align_start = 1;
 286         encp->enc_rx_buf_align_end = 64; /* RX DMA end padding */
 287
 288         /* Alignment for WPTR updates */
 289         encp->enc_rx_push_align = EF10_RX_WPTR_ALIGN;
 290
 291         /*
 292          * Maximum number of exclusive RSS contexts which can be allocated. The
 293          * hardware supports 64, but 6 are reserved for shared contexts. They
 294          * are a global resource so not all may be available.
 295          */
 296         encp->enc_rx_scale_max_exclusive_contexts = 58;
 297
 298         encp->enc_tx_dma_desc_size_max = EFX_MASK32(ESF_DZ_RX_KER_BYTE_CNT);
 299         /* No boundary crossing limits */
 300         encp->enc_tx_dma_desc_boundary = 0;
 301
 302         /*
 303          * Set resource limits for MC_CMD_ALLOC_VIS. Note that we cannot use
 304          * MC_CMD_GET_RESOURCE_LIMITS here as that reports the available
 305          * resources (allocated to this PCIe function), which is zero until
 306          * after we have allocated VIs.
 307          */
 308         encp->enc_evq_limit = 1024;
 309         encp->enc_rxq_limit = EFX_RXQ_LIMIT_TARGET;
 310         encp->enc_txq_limit = EFX_TXQ_LIMIT_TARGET;
 311
 312         /*
 313          * The workaround for bug35388 uses the top bit of transmit queue
 314          * descriptor writes, preventing the use of 4096 descriptor TXQs.
 315          */
 316         encp->enc_txq_max_ndescs = encp->enc_bug35388_workaround ? 2048 : 4096;
 317
 318         encp->enc_buftbl_limit = 0xFFFFFFFF;
 319
 320         EFX_STATIC_ASSERT(HUNT_PIOBUF_NBUFS <= EF10_MAX_PIOBUF_NBUFS);
 321         encp->enc_piobuf_limit = HUNT_PIOBUF_NBUFS;
 322         encp->enc_piobuf_size = HUNT_PIOBUF_SIZE;
 323         encp->enc_piobuf_min_alloc_size = HUNT_MIN_PIO_ALLOC_SIZE;
 324
 325         /*
 326          * Get the current privilege mask. Note that this may be modified
 327          * dynamically, so this value is informational only. DO NOT use
 328          * the privilege mask to check for sufficient privileges, as that
 329          * can result in time-of-check/time-of-use bugs.
 330          */
 331         if ((rc = ef10_get_privilege_mask(enp, &mask)) != 0)
 332                 goto fail13;
 333         encp->enc_privilege_mask = mask;
 334
 335         /* Get interrupt vector limits */
 336         if ((rc = efx_mcdi_get_vector_cfg(enp, &base, &nvec, NULL)) != 0) {
 337                 if (EFX_PCI_FUNCTION_IS_PF(encp))
 338                         goto fail14;
 339
 340                 /* Ignore error (cannot query vector limits from a VF). */
 341                 base = 0;
 342                 nvec = 1024;
 343         }
 344         encp->enc_intr_vec_base = base;
 345         encp->enc_intr_limit = nvec;
 346
 347         /*
 348          * Maximum number of bytes into the frame the TCP header can start for
 349          * firmware assisted TSO to work.
 350          */
 351         encp->enc_tx_tso_tcp_header_offset_limit = EF10_TCP_HEADER_OFFSET_LIMIT;
 352
 353         if ((rc = hunt_nic_get_required_pcie_bandwidth(enp, &bandwidth)) != 0)
 354                 goto fail15;
 355         encp->enc_required_pcie_bandwidth_mbps = bandwidth;
 356
 357         /* All Huntington devices have a PCIe Gen3, 8 lane connector */
 358         encp->enc_max_pcie_link_gen = EFX_PCIE_LINK_SPEED_GEN3;
 359
 360         return (0);
 361
 362 fail15:
 363         EFSYS_PROBE(fail15);
 364 fail14:
 365         EFSYS_PROBE(fail14);
 366 fail13:
 367         EFSYS_PROBE(fail13);
 368 fail12:
 369         EFSYS_PROBE(fail12);
 370 fail11:
 371         EFSYS_PROBE(fail11);
 372 fail10:
 373         EFSYS_PROBE(fail10);
 374 fail9:
 375         EFSYS_PROBE(fail9);
 376 fail8:
 377         EFSYS_PROBE(fail8);
 378 fail7:
 379         EFSYS_PROBE(fail7);
 380 fail6:
 381         EFSYS_PROBE(fail6);
 382 fail5:
 383         EFSYS_PROBE(fail5);
 384 fail4:
 385         EFSYS_PROBE(fail4);
 386 fail3:
 387         EFSYS_PROBE(fail3);
 388 fail2:
 389         EFSYS_PROBE(fail2);
 390 fail1:
 391         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 392
 393         return (rc);
 394 }
 395
 396
 397 #endif  /* EFSYS_OPT_HUNTINGTON */