drivers/net/sfc/base/medford_nic.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright (c) 2015-2018 Solarflare Communications Inc.
   4  * All rights reserved.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9
  10
  11 #if EFSYS_OPT_MEDFORD
  12
  13 static  __checkReturn   efx_rc_t
  14 medford_nic_get_required_pcie_bandwidth(
  15         __in            efx_nic_t *enp,
  16         __out           uint32_t *bandwidth_mbpsp)
  17 {
  18         uint32_t bandwidth;
  19         efx_rc_t rc;
  20
  21         if ((rc = ef10_nic_get_port_mode_bandwidth(enp,
  22                                                     &bandwidth)) != 0)
  23                 goto fail1;
  24
  25         *bandwidth_mbpsp = bandwidth;
  26
  27         return (0);
  28
  29 fail1:
  30         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  31
  32         return (rc);
  33 }
  34
  35         __checkReturn   efx_rc_t
  36 medford_board_cfg(
  37         __in            efx_nic_t *enp)
  38 {
  39         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
  40         uint32_t sysclk, dpcpu_clk;
  41         uint32_t end_padding;
  42         uint32_t bandwidth;
  43         efx_rc_t rc;
  44
  45         /*
  46          * Enable firmware workarounds for hardware errata.
  47          * Expected responses are:
  48          *  - 0 (zero):
  49          *      Success: workaround enabled or disabled as requested.
  50          *  - MC_CMD_ERR_ENOSYS (reported as ENOTSUP):
  51          *      Firmware does not support the MC_CMD_WORKAROUND request.
  52          *      (assume that the workaround is not supported).
  53          *  - MC_CMD_ERR_ENOENT (reported as ENOENT):
  54          *      Firmware does not support the requested workaround.
  55          *  - MC_CMD_ERR_EPERM  (reported as EACCES):
  56          *      Unprivileged function cannot enable/disable workarounds.
  57          *
  58          * See efx_mcdi_request_errcode() for MCDI error translations.
  59          */
  60
  61
  62         if (EFX_PCI_FUNCTION_IS_VF(encp)) {
  63                 /*
  64                  * Interrupt testing does not work for VFs. See bug50084 and
  65                  * bug71432 comment 21.
  66                  */
  67                 encp->enc_bug41750_workaround = B_TRUE;
  68         }
  69
  70         /*
  71          * If the bug61265 workaround is enabled, then interrupt holdoff timers
  72          * cannot be controlled by timer table writes, so MCDI must be used
  73          * (timer table writes can still be used for wakeup timers).
  74          */
  75         rc = efx_mcdi_set_workaround(enp, MC_CMD_WORKAROUND_BUG61265, B_TRUE,
  76             NULL);
  77         if ((rc == 0) || (rc == EACCES))
  78                 encp->enc_bug61265_workaround = B_TRUE;
  79         else if ((rc == ENOTSUP) || (rc == ENOENT))
  80                 encp->enc_bug61265_workaround = B_FALSE;
  81         else
  82                 goto fail1;
  83
  84         /* Checksums for TSO sends can be incorrect on Medford. */
  85         encp->enc_bug61297_workaround = B_TRUE;
  86
  87         /* Get clock frequencies (in MHz). */
  88         if ((rc = efx_mcdi_get_clock(enp, &sysclk, &dpcpu_clk)) != 0)
  89                 goto fail2;
  90
  91         /*
  92          * The Medford timer quantum is 1536 dpcpu_clk cycles, documented for
  93          * the EV_TMR_VAL field of EV_TIMER_TBL. Scale for MHz and ns units.
  94          */
  95         encp->enc_evq_timer_quantum_ns = 1536000UL / dpcpu_clk; /* 1536 cycles */
  96         encp->enc_evq_timer_max_us = (encp->enc_evq_timer_quantum_ns <<
  97                     FRF_CZ_TC_TIMER_VAL_WIDTH) / 1000;
  98
  99         encp->enc_ev_desc_size = EF10_EVQ_DESC_SIZE;
 100         encp->enc_rx_desc_size = EF10_RXQ_DESC_SIZE;
 101         encp->enc_tx_desc_size = EF10_TXQ_DESC_SIZE;
 102
 103         /* Alignment for receive packet DMA buffers */
 104         encp->enc_rx_buf_align_start = 1;
 105
 106         /* Get the RX DMA end padding alignment configuration */
 107         if ((rc = efx_mcdi_get_rxdp_config(enp, &end_padding)) != 0) {
 108                 if (rc != EACCES)
 109                         goto fail3;
 110
 111                 /* Assume largest tail padding size supported by hardware */
 112                 end_padding = 256;
 113         }
 114         encp->enc_rx_buf_align_end = end_padding;
 115
 116         encp->enc_evq_max_nevs = EF10_EVQ_MAXNEVS;
 117         encp->enc_evq_min_nevs = EF10_EVQ_MINNEVS;
 118
 119         encp->enc_rxq_max_ndescs = EF10_RXQ_MAXNDESCS;
 120         encp->enc_rxq_min_ndescs = EF10_RXQ_MINNDESCS;
 121
 122         /*
 123          * The maximum supported transmit queue size is 2048. TXQs with 4096
 124          * descriptors are not supported as the top bit is used for vfifo
 125          * stuffing.
 126          */
 127         encp->enc_txq_max_ndescs = MEDFORD_TXQ_MAXNDESCS;
 128         encp->enc_txq_min_ndescs = EF10_TXQ_MINNDESCS;
 129
 130         EFX_STATIC_ASSERT(MEDFORD_PIOBUF_NBUFS <= EF10_MAX_PIOBUF_NBUFS);
 131         encp->enc_piobuf_limit = MEDFORD_PIOBUF_NBUFS;
 132         encp->enc_piobuf_size = MEDFORD_PIOBUF_SIZE;
 133         encp->enc_piobuf_min_alloc_size = MEDFORD_MIN_PIO_ALLOC_SIZE;
 134
 135         /*
 136          * Medford stores a single global copy of VPD, not per-PF as on
 137          * Huntington.
 138          */
 139         encp->enc_vpd_is_global = B_TRUE;
 140
 141         rc = medford_nic_get_required_pcie_bandwidth(enp, &bandwidth);
 142         if (rc != 0)
 143                 goto fail4;
 144         encp->enc_required_pcie_bandwidth_mbps = bandwidth;
 145         encp->enc_max_pcie_link_gen = EFX_PCIE_LINK_SPEED_GEN3;
 146
 147         return (0);
 148
 149 fail4:
 150         EFSYS_PROBE(fail4);
 151 fail3:
 152         EFSYS_PROBE(fail3);
 153 fail2:
 154         EFSYS_PROBE(fail2);
 155 fail1:
 156         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 157
 158         return (rc);
 159 }
 160
 161 #endif  /* EFSYS_OPT_MEDFORD */