drivers/net/sfc/base/siena_phy.c

   1 /*
   2  * Copyright (c) 2009-2016 Solarflare Communications Inc.
   3  * All rights reserved.
   4  *
   5  * Redistribution and use in source and binary forms, with or without
   6  * modification, are permitted provided that the following conditions are met:
   7  *
   8  * 1. Redistributions of source code must retain the above copyright notice,
   9  *    this list of conditions and the following disclaimer.
  10  * 2. Redistributions in binary form must reproduce the above copyright notice,
  11  *    this list of conditions and the following disclaimer in the documentation
  12  *    and/or other materials provided with the distribution.
  13  *
  14  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
  15  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
  16  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
  18  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
  19  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
  20  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
  21  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
  22  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
  23  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
  24  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  25  *
  26  * The views and conclusions contained in the software and documentation are
  27  * those of the authors and should not be interpreted as representing official
  28  * policies, either expressed or implied, of the FreeBSD Project.
  29  */
  30
  31 #include "efx.h"
  32 #include "efx_impl.h"
  33
  34 #if EFSYS_OPT_SIENA
  35
  36 static                  void
  37 siena_phy_decode_cap(
  38         __in            uint32_t mcdi_cap,
  39         __out           uint32_t *maskp)
  40 {
  41         uint32_t mask;
  42
  43         mask = 0;
  44         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_10HDX_LBN))
  45                 mask |= (1 << EFX_PHY_CAP_10HDX);
  46         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_10FDX_LBN))
  47                 mask |= (1 << EFX_PHY_CAP_10FDX);
  48         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_100HDX_LBN))
  49                 mask |= (1 << EFX_PHY_CAP_100HDX);
  50         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_100FDX_LBN))
  51                 mask |= (1 << EFX_PHY_CAP_100FDX);
  52         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_1000HDX_LBN))
  53                 mask |= (1 << EFX_PHY_CAP_1000HDX);
  54         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_1000FDX_LBN))
  55                 mask |= (1 << EFX_PHY_CAP_1000FDX);
  56         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_10000FDX_LBN))
  57                 mask |= (1 << EFX_PHY_CAP_10000FDX);
  58         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_PAUSE_LBN))
  59                 mask |= (1 << EFX_PHY_CAP_PAUSE);
  60         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_ASYM_LBN))
  61                 mask |= (1 << EFX_PHY_CAP_ASYM);
  62         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_AN_LBN))
  63                 mask |= (1 << EFX_PHY_CAP_AN);
  64
  65         *maskp = mask;
  66 }
  67
  68 static                  void
  69 siena_phy_decode_link_mode(
  70         __in            efx_nic_t *enp,
  71         __in            uint32_t link_flags,
  72         __in            unsigned int speed,
  73         __in            unsigned int fcntl,
  74         __out           efx_link_mode_t *link_modep,
  75         __out           unsigned int *fcntlp)
  76 {
  77         boolean_t fd = !!(link_flags &
  78                     (1 << MC_CMD_GET_LINK_OUT_FULL_DUPLEX_LBN));
  79         boolean_t up = !!(link_flags &
  80                     (1 << MC_CMD_GET_LINK_OUT_LINK_UP_LBN));
  81
  82         _NOTE(ARGUNUSED(enp))
  83
  84         if (!up)
  85                 *link_modep = EFX_LINK_DOWN;
  86         else if (speed == 10000 && fd)
  87                 *link_modep = EFX_LINK_10000FDX;
  88         else if (speed == 1000)
  89                 *link_modep = fd ? EFX_LINK_1000FDX : EFX_LINK_1000HDX;
  90         else if (speed == 100)
  91                 *link_modep = fd ? EFX_LINK_100FDX : EFX_LINK_100HDX;
  92         else if (speed == 10)
  93                 *link_modep = fd ? EFX_LINK_10FDX : EFX_LINK_10HDX;
  94         else
  95                 *link_modep = EFX_LINK_UNKNOWN;
  96
  97         if (fcntl == MC_CMD_FCNTL_OFF)
  98                 *fcntlp = 0;
  99         else if (fcntl == MC_CMD_FCNTL_RESPOND)
 100                 *fcntlp = EFX_FCNTL_RESPOND;
 101         else if (fcntl == MC_CMD_FCNTL_BIDIR)
 102                 *fcntlp = EFX_FCNTL_RESPOND | EFX_FCNTL_GENERATE;
 103         else {
 104                 EFSYS_PROBE1(mc_pcol_error, int, fcntl);
 105                 *fcntlp = 0;
 106         }
 107 }
 108
 109                         void
 110 siena_phy_link_ev(
 111         __in            efx_nic_t *enp,
 112         __in            efx_qword_t *eqp,
 113         __out           efx_link_mode_t *link_modep)
 114 {
 115         efx_port_t *epp = &(enp->en_port);
 116         unsigned int link_flags;
 117         unsigned int speed;
 118         unsigned int fcntl;
 119         efx_link_mode_t link_mode;
 120         uint32_t lp_cap_mask;
 121
 122         /*
 123          * Convert the LINKCHANGE speed enumeration into mbit/s, in the
 124          * same way as GET_LINK encodes the speed
 125          */
 126         switch (MCDI_EV_FIELD(eqp, LINKCHANGE_SPEED)) {
 127         case MCDI_EVENT_LINKCHANGE_SPEED_100M:
 128                 speed = 100;
 129                 break;
 130         case MCDI_EVENT_LINKCHANGE_SPEED_1G:
 131                 speed = 1000;
 132                 break;
 133         case MCDI_EVENT_LINKCHANGE_SPEED_10G:
 134                 speed = 10000;
 135                 break;
 136         default:
 137                 speed = 0;
 138                 break;
 139         }
 140
 141         link_flags = MCDI_EV_FIELD(eqp, LINKCHANGE_LINK_FLAGS);
 142         siena_phy_decode_link_mode(enp, link_flags, speed,
 143                                     MCDI_EV_FIELD(eqp, LINKCHANGE_FCNTL),
 144                                     &link_mode, &fcntl);
 145         siena_phy_decode_cap(MCDI_EV_FIELD(eqp, LINKCHANGE_LP_CAP),
 146                             &lp_cap_mask);
 147
 148         /*
 149          * It's safe to update ep_lp_cap_mask without the driver's port lock
 150          * because presumably any concurrently running efx_port_poll() is
 151          * only going to arrive at the same value.
 152          *
 153          * ep_fcntl has two meanings. It's either the link common fcntl
 154          * (if the PHY supports AN), or it's the forced link state. If
 155          * the former, it's safe to update the value for the same reason as
 156          * for ep_lp_cap_mask. If the latter, then just ignore the value,
 157          * because we can race with efx_mac_fcntl_set().
 158          */
 159         epp->ep_lp_cap_mask = lp_cap_mask;
 160         if (epp->ep_phy_cap_mask & (1 << EFX_PHY_CAP_AN))
 161                 epp->ep_fcntl = fcntl;
 162
 163         *link_modep = link_mode;
 164 }
 165
 166         __checkReturn   efx_rc_t
 167 siena_phy_power(
 168         __in            efx_nic_t *enp,
 169         __in            boolean_t power)
 170 {
 171         efx_rc_t rc;
 172
 173         if (!power)
 174                 return (0);
 175
 176         /* Check if the PHY is a zombie */
 177         if ((rc = siena_phy_verify(enp)) != 0)
 178                 goto fail1;
 179
 180         enp->en_reset_flags |= EFX_RESET_PHY;
 181
 182         return (0);
 183
 184 fail1:
 185         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 186
 187         return (rc);
 188 }
 189
 190         __checkReturn   efx_rc_t
 191 siena_phy_get_link(
 192         __in            efx_nic_t *enp,
 193         __out           siena_link_state_t *slsp)
 194 {
 195         efx_mcdi_req_t req;
 196         uint8_t payload[MAX(MC_CMD_GET_LINK_IN_LEN,
 197                             MC_CMD_GET_LINK_OUT_LEN)];
 198         efx_rc_t rc;
 199
 200         (void) memset(payload, 0, sizeof (payload));
 201         req.emr_cmd = MC_CMD_GET_LINK;
 202         req.emr_in_buf = payload;
 203         req.emr_in_length = MC_CMD_GET_LINK_IN_LEN;
 204         req.emr_out_buf = payload;
 205         req.emr_out_length = MC_CMD_GET_LINK_OUT_LEN;
 206
 207         efx_mcdi_execute(enp, &req);
 208
 209         if (req.emr_rc != 0) {
 210                 rc = req.emr_rc;
 211                 goto fail1;
 212         }
 213
 214         if (req.emr_out_length_used < MC_CMD_GET_LINK_OUT_LEN) {
 215                 rc = EMSGSIZE;
 216                 goto fail2;
 217         }
 218
 219         siena_phy_decode_cap(MCDI_OUT_DWORD(req, GET_LINK_OUT_CAP),
 220                             &slsp->sls_adv_cap_mask);
 221         siena_phy_decode_cap(MCDI_OUT_DWORD(req, GET_LINK_OUT_LP_CAP),
 222                             &slsp->sls_lp_cap_mask);
 223
 224         siena_phy_decode_link_mode(enp, MCDI_OUT_DWORD(req, GET_LINK_OUT_FLAGS),
 225                             MCDI_OUT_DWORD(req, GET_LINK_OUT_LINK_SPEED),
 226                             MCDI_OUT_DWORD(req, GET_LINK_OUT_FCNTL),
 227                             &slsp->sls_link_mode, &slsp->sls_fcntl);
 228
 229         slsp->sls_mac_up = MCDI_OUT_DWORD(req, GET_LINK_OUT_MAC_FAULT) == 0;
 230
 231         return (0);
 232
 233 fail2:
 234         EFSYS_PROBE(fail2);
 235 fail1:
 236         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 237
 238         return (rc);
 239 }
 240
 241         __checkReturn   efx_rc_t
 242 siena_phy_reconfigure(
 243         __in            efx_nic_t *enp)
 244 {
 245         efx_port_t *epp = &(enp->en_port);
 246         efx_mcdi_req_t req;
 247         uint8_t payload[MAX(MAX(MC_CMD_SET_ID_LED_IN_LEN,
 248                                 MC_CMD_SET_ID_LED_OUT_LEN),
 249                             MAX(MC_CMD_SET_LINK_IN_LEN,
 250                                 MC_CMD_SET_LINK_OUT_LEN))];
 251         uint32_t cap_mask;
 252         unsigned int led_mode;
 253         unsigned int speed;
 254         efx_rc_t rc;
 255
 256         (void) memset(payload, 0, sizeof (payload));
 257         req.emr_cmd = MC_CMD_SET_LINK;
 258         req.emr_in_buf = payload;
 259         req.emr_in_length = MC_CMD_SET_LINK_IN_LEN;
 260         req.emr_out_buf = payload;
 261         req.emr_out_length = MC_CMD_SET_LINK_OUT_LEN;
 262
 263         cap_mask = epp->ep_adv_cap_mask;
 264         MCDI_IN_POPULATE_DWORD_10(req, SET_LINK_IN_CAP,
 265                 PHY_CAP_10HDX, (cap_mask >> EFX_PHY_CAP_10HDX) & 0x1,
 266                 PHY_CAP_10FDX, (cap_mask >> EFX_PHY_CAP_10FDX) & 0x1,
 267                 PHY_CAP_100HDX, (cap_mask >> EFX_PHY_CAP_100HDX) & 0x1,
 268                 PHY_CAP_100FDX, (cap_mask >> EFX_PHY_CAP_100FDX) & 0x1,
 269                 PHY_CAP_1000HDX, (cap_mask >> EFX_PHY_CAP_1000HDX) & 0x1,
 270                 PHY_CAP_1000FDX, (cap_mask >> EFX_PHY_CAP_1000FDX) & 0x1,
 271                 PHY_CAP_10000FDX, (cap_mask >> EFX_PHY_CAP_10000FDX) & 0x1,
 272                 PHY_CAP_PAUSE, (cap_mask >> EFX_PHY_CAP_PAUSE) & 0x1,
 273                 PHY_CAP_ASYM, (cap_mask >> EFX_PHY_CAP_ASYM) & 0x1,
 274                 PHY_CAP_AN, (cap_mask >> EFX_PHY_CAP_AN) & 0x1);
 275
 276         MCDI_IN_SET_DWORD(req, SET_LINK_IN_LOOPBACK_MODE, MC_CMD_LOOPBACK_NONE);
 277         speed = 0;
 278         MCDI_IN_SET_DWORD(req, SET_LINK_IN_LOOPBACK_SPEED, speed);
 279
 280 #if EFSYS_OPT_PHY_FLAGS
 281         MCDI_IN_SET_DWORD(req, SET_LINK_IN_FLAGS, epp->ep_phy_flags);
 282 #else
 283         MCDI_IN_SET_DWORD(req, SET_LINK_IN_FLAGS, 0);
 284 #endif  /* EFSYS_OPT_PHY_FLAGS */
 285
 286         efx_mcdi_execute(enp, &req);
 287
 288         if (req.emr_rc != 0) {
 289                 rc = req.emr_rc;
 290                 goto fail1;
 291         }
 292
 293         /* And set the blink mode */
 294         (void) memset(payload, 0, sizeof (payload));
 295         req.emr_cmd = MC_CMD_SET_ID_LED;
 296         req.emr_in_buf = payload;
 297         req.emr_in_length = MC_CMD_SET_ID_LED_IN_LEN;
 298         req.emr_out_buf = payload;
 299         req.emr_out_length = MC_CMD_SET_ID_LED_OUT_LEN;
 300
 301 #if EFSYS_OPT_PHY_LED_CONTROL
 302         switch (epp->ep_phy_led_mode) {
 303         case EFX_PHY_LED_DEFAULT:
 304                 led_mode = MC_CMD_LED_DEFAULT;
 305                 break;
 306         case EFX_PHY_LED_OFF:
 307                 led_mode = MC_CMD_LED_OFF;
 308                 break;
 309         case EFX_PHY_LED_ON:
 310                 led_mode = MC_CMD_LED_ON;
 311                 break;
 312         default:
 313                 EFSYS_ASSERT(0);
 314                 led_mode = MC_CMD_LED_DEFAULT;
 315         }
 316
 317         MCDI_IN_SET_DWORD(req, SET_ID_LED_IN_STATE, led_mode);
 318 #else
 319         MCDI_IN_SET_DWORD(req, SET_ID_LED_IN_STATE, MC_CMD_LED_DEFAULT);
 320 #endif  /* EFSYS_OPT_PHY_LED_CONTROL */
 321
 322         efx_mcdi_execute(enp, &req);
 323
 324         if (req.emr_rc != 0) {
 325                 rc = req.emr_rc;
 326                 goto fail2;
 327         }
 328
 329         return (0);
 330
 331 fail2:
 332         EFSYS_PROBE(fail2);
 333 fail1:
 334         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 335
 336         return (rc);
 337 }
 338
 339         __checkReturn   efx_rc_t
 340 siena_phy_verify(
 341         __in            efx_nic_t *enp)
 342 {
 343         efx_mcdi_req_t req;
 344         uint8_t payload[MAX(MC_CMD_GET_PHY_STATE_IN_LEN,
 345                             MC_CMD_GET_PHY_STATE_OUT_LEN)];
 346         uint32_t state;
 347         efx_rc_t rc;
 348
 349         (void) memset(payload, 0, sizeof (payload));
 350         req.emr_cmd = MC_CMD_GET_PHY_STATE;
 351         req.emr_in_buf = payload;
 352         req.emr_in_length = MC_CMD_GET_PHY_STATE_IN_LEN;
 353         req.emr_out_buf = payload;
 354         req.emr_out_length = MC_CMD_GET_PHY_STATE_OUT_LEN;
 355
 356         efx_mcdi_execute(enp, &req);
 357
 358         if (req.emr_rc != 0) {
 359                 rc = req.emr_rc;
 360                 goto fail1;
 361         }
 362
 363         if (req.emr_out_length_used < MC_CMD_GET_PHY_STATE_OUT_LEN) {
 364                 rc = EMSGSIZE;
 365                 goto fail2;
 366         }
 367
 368         state = MCDI_OUT_DWORD(req, GET_PHY_STATE_OUT_STATE);
 369         if (state != MC_CMD_PHY_STATE_OK) {
 370                 if (state != MC_CMD_PHY_STATE_ZOMBIE)
 371                         EFSYS_PROBE1(mc_pcol_error, int, state);
 372                 rc = ENOTACTIVE;
 373                 goto fail3;
 374         }
 375
 376         return (0);
 377
 378 fail3:
 379         EFSYS_PROBE(fail3);
 380 fail2:
 381         EFSYS_PROBE(fail2);
 382 fail1:
 383         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 384
 385         return (rc);
 386 }
 387
 388         __checkReturn   efx_rc_t
 389 siena_phy_oui_get(
 390         __in            efx_nic_t *enp,
 391         __out           uint32_t *ouip)
 392 {
 393         _NOTE(ARGUNUSED(enp, ouip))
 394
 395         return (ENOTSUP);
 396 }
 397
 398 #if EFSYS_OPT_PHY_STATS
 399
 400 #define SIENA_SIMPLE_STAT_SET(_vmask, _esmp, _smask, _stat,             \
 401                             _mc_record, _efx_record)                    \
 402         if ((_vmask) & (1ULL << (_mc_record))) {                        \
 403                 (_smask) |= (1ULL << (_efx_record));                    \
 404                 if ((_stat) != NULL && !EFSYS_MEM_IS_NULL(_esmp)) {     \
 405                         efx_dword_t dword;                              \
 406                         EFSYS_MEM_READD(_esmp, (_mc_record) * 4, &dword);\
 407                         (_stat)[_efx_record] =                          \
 408                                 EFX_DWORD_FIELD(dword, EFX_DWORD_0);    \
 409                 }                                                       \
 410         }
 411
 412 #define SIENA_SIMPLE_STAT_SET2(_vmask, _esmp, _smask, _stat, _record)   \
 413         SIENA_SIMPLE_STAT_SET(_vmask, _esmp, _smask, _stat,             \
 414                             MC_CMD_ ## _record,                         \
 415                             EFX_PHY_STAT_ ## _record)
 416
 417                                                 void
 418 siena_phy_decode_stats(
 419         __in                                    efx_nic_t *enp,
 420         __in                                    uint32_t vmask,
 421         __in_opt                                efsys_mem_t *esmp,
 422         __out_opt                               uint64_t *smaskp,
 423         __inout_ecount_opt(EFX_PHY_NSTATS)      uint32_t *stat)
 424 {
 425         uint64_t smask = 0;
 426
 427         _NOTE(ARGUNUSED(enp))
 428
 429         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, OUI);
 430         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PMA_PMD_LINK_UP);
 431         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PMA_PMD_RX_FAULT);
 432         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PMA_PMD_TX_FAULT);
 433
 434         if (vmask & (1 << MC_CMD_PMA_PMD_SIGNAL)) {
 435                 smask |=   ((1ULL << EFX_PHY_STAT_PMA_PMD_SIGNAL_A) |
 436                             (1ULL << EFX_PHY_STAT_PMA_PMD_SIGNAL_B) |
 437                             (1ULL << EFX_PHY_STAT_PMA_PMD_SIGNAL_C) |
 438                             (1ULL << EFX_PHY_STAT_PMA_PMD_SIGNAL_D));
 439                 if (stat != NULL && esmp != NULL && !EFSYS_MEM_IS_NULL(esmp)) {
 440                         efx_dword_t dword;
 441                         uint32_t sig;
 442                         EFSYS_MEM_READD(esmp, 4 * MC_CMD_PMA_PMD_SIGNAL,
 443                                         &dword);
 444                         sig = EFX_DWORD_FIELD(dword, EFX_DWORD_0);
 445                         stat[EFX_PHY_STAT_PMA_PMD_SIGNAL_A] = (sig >> 1) & 1;
 446                         stat[EFX_PHY_STAT_PMA_PMD_SIGNAL_B] = (sig >> 2) & 1;
 447                         stat[EFX_PHY_STAT_PMA_PMD_SIGNAL_C] = (sig >> 3) & 1;
 448                         stat[EFX_PHY_STAT_PMA_PMD_SIGNAL_D] = (sig >> 4) & 1;
 449                 }
 450         }
 451
 452         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PMA_PMD_SNR_A,
 453                             EFX_PHY_STAT_SNR_A);
 454         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PMA_PMD_SNR_B,
 455                             EFX_PHY_STAT_SNR_B);
 456         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PMA_PMD_SNR_C,
 457                             EFX_PHY_STAT_SNR_C);
 458         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PMA_PMD_SNR_D,
 459                             EFX_PHY_STAT_SNR_D);
 460
 461         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PCS_LINK_UP);
 462         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PCS_RX_FAULT);
 463         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PCS_TX_FAULT);
 464         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PCS_BER);
 465         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PCS_BLOCK_ERRORS);
 466
 467         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PHYXS_LINK_UP,
 468                             EFX_PHY_STAT_PHY_XS_LINK_UP);
 469         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PHYXS_RX_FAULT,
 470                             EFX_PHY_STAT_PHY_XS_RX_FAULT);
 471         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PHYXS_TX_FAULT,
 472                             EFX_PHY_STAT_PHY_XS_TX_FAULT);
 473         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PHYXS_ALIGN,
 474                             EFX_PHY_STAT_PHY_XS_ALIGN);
 475
 476         if (vmask & (1 << MC_CMD_PHYXS_SYNC)) {
 477                 smask |=   ((1 << EFX_PHY_STAT_PHY_XS_SYNC_A) |
 478                             (1 << EFX_PHY_STAT_PHY_XS_SYNC_B) |
 479                             (1 << EFX_PHY_STAT_PHY_XS_SYNC_C) |
 480                             (1 << EFX_PHY_STAT_PHY_XS_SYNC_D));
 481                 if (stat != NULL && !EFSYS_MEM_IS_NULL(esmp)) {
 482                         efx_dword_t dword;
 483                         uint32_t sync;
 484                         EFSYS_MEM_READD(esmp, 4 * MC_CMD_PHYXS_SYNC, &dword);
 485                         sync = EFX_DWORD_FIELD(dword, EFX_DWORD_0);
 486                         stat[EFX_PHY_STAT_PHY_XS_SYNC_A] = (sync >> 0) & 1;
 487                         stat[EFX_PHY_STAT_PHY_XS_SYNC_B] = (sync >> 1) & 1;
 488                         stat[EFX_PHY_STAT_PHY_XS_SYNC_C] = (sync >> 2) & 1;
 489                         stat[EFX_PHY_STAT_PHY_XS_SYNC_D] = (sync >> 3) & 1;
 490                 }
 491         }
 492
 493         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, AN_LINK_UP);
 494         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, AN_COMPLETE);
 495
 496         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_CL22_LINK_UP,
 497                             EFX_PHY_STAT_CL22EXT_LINK_UP);
 498
 499         if (smaskp != NULL)
 500                 *smaskp = smask;
 501 }
 502
 503         __checkReturn                           efx_rc_t
 504 siena_phy_stats_update(
 505         __in                                    efx_nic_t *enp,
 506         __in                                    efsys_mem_t *esmp,
 507         __inout_ecount(EFX_PHY_NSTATS)          uint32_t *stat)
 508 {
 509         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 510         uint32_t vmask = encp->enc_mcdi_phy_stat_mask;
 511         uint64_t smask;
 512         efx_mcdi_req_t req;
 513         uint8_t payload[MAX(MC_CMD_PHY_STATS_IN_LEN,
 514                             MC_CMD_PHY_STATS_OUT_DMA_LEN)];
 515         efx_rc_t rc;
 516
 517         (void) memset(payload, 0, sizeof (payload));
 518         req.emr_cmd = MC_CMD_PHY_STATS;
 519         req.emr_in_buf = payload;
 520         req.emr_in_length = MC_CMD_PHY_STATS_IN_LEN;
 521         req.emr_out_buf = payload;
 522         req.emr_out_length = MC_CMD_PHY_STATS_OUT_DMA_LEN;
 523
 524         MCDI_IN_SET_DWORD(req, PHY_STATS_IN_DMA_ADDR_LO,
 525                             EFSYS_MEM_ADDR(esmp) & 0xffffffff);
 526         MCDI_IN_SET_DWORD(req, PHY_STATS_IN_DMA_ADDR_HI,
 527                             EFSYS_MEM_ADDR(esmp) >> 32);
 528
 529         efx_mcdi_execute(enp, &req);
 530
 531         if (req.emr_rc != 0) {
 532                 rc = req.emr_rc;
 533                 goto fail1;
 534         }
 535         EFSYS_ASSERT3U(req.emr_out_length, ==, MC_CMD_PHY_STATS_OUT_DMA_LEN);
 536
 537         siena_phy_decode_stats(enp, vmask, esmp, &smask, stat);
 538         EFSYS_ASSERT(smask == encp->enc_phy_stat_mask);
 539
 540         return (0);
 541
 542 fail1:
 543         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 544
 545         return (0);
 546 }
 547
 548 #endif  /* EFSYS_OPT_PHY_STATS */
 549
 550 #if EFSYS_OPT_BIST
 551
 552         __checkReturn           efx_rc_t
 553 siena_phy_bist_start(
 554         __in                    efx_nic_t *enp,
 555         __in                    efx_bist_type_t type)
 556 {
 557         efx_rc_t rc;
 558
 559         if ((rc = efx_mcdi_bist_start(enp, type)) != 0)
 560                 goto fail1;
 561
 562         return (0);
 563
 564 fail1:
 565         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 566
 567         return (rc);
 568 }
 569
 570 static  __checkReturn           unsigned long
 571 siena_phy_sft9001_bist_status(
 572         __in                    uint16_t code)
 573 {
 574         switch (code) {
 575         case MC_CMD_POLL_BIST_SFT9001_PAIR_BUSY:
 576                 return (EFX_PHY_CABLE_STATUS_BUSY);
 577         case MC_CMD_POLL_BIST_SFT9001_INTER_PAIR_SHORT:
 578                 return (EFX_PHY_CABLE_STATUS_INTERPAIRSHORT);
 579         case MC_CMD_POLL_BIST_SFT9001_INTRA_PAIR_SHORT:
 580                 return (EFX_PHY_CABLE_STATUS_INTRAPAIRSHORT);
 581         case MC_CMD_POLL_BIST_SFT9001_PAIR_OPEN:
 582                 return (EFX_PHY_CABLE_STATUS_OPEN);
 583         case MC_CMD_POLL_BIST_SFT9001_PAIR_OK:
 584                 return (EFX_PHY_CABLE_STATUS_OK);
 585         default:
 586                 return (EFX_PHY_CABLE_STATUS_INVALID);
 587         }
 588 }
 589
 590         __checkReturn           efx_rc_t
 591 siena_phy_bist_poll(
 592         __in                    efx_nic_t *enp,
 593         __in                    efx_bist_type_t type,
 594         __out                   efx_bist_result_t *resultp,
 595         __out_opt __drv_when(count > 0, __notnull)
 596         uint32_t *value_maskp,
 597         __out_ecount_opt(count) __drv_when(count > 0, __notnull)
 598         unsigned long *valuesp,
 599         __in                    size_t count)
 600 {
 601         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 602         uint8_t payload[MAX(MC_CMD_POLL_BIST_IN_LEN,
 603                             MCDI_CTL_SDU_LEN_MAX)];
 604         uint32_t value_mask = 0;
 605         efx_mcdi_req_t req;
 606         uint32_t result;
 607         efx_rc_t rc;
 608
 609         (void) memset(payload, 0, sizeof (payload));
 610         req.emr_cmd = MC_CMD_POLL_BIST;
 611         req.emr_in_buf = payload;
 612         req.emr_in_length = MC_CMD_POLL_BIST_IN_LEN;
 613         req.emr_out_buf = payload;
 614         req.emr_out_length = MCDI_CTL_SDU_LEN_MAX;
 615
 616         efx_mcdi_execute(enp, &req);
 617
 618         if (req.emr_rc != 0) {
 619                 rc = req.emr_rc;
 620                 goto fail1;
 621         }
 622
 623         if (req.emr_out_length_used < MC_CMD_POLL_BIST_OUT_RESULT_OFST + 4) {
 624                 rc = EMSGSIZE;
 625                 goto fail2;
 626         }
 627
 628         if (count > 0)
 629                 (void) memset(valuesp, '\0', count * sizeof (unsigned long));
 630
 631         result = MCDI_OUT_DWORD(req, POLL_BIST_OUT_RESULT);
 632
 633         /* Extract PHY specific results */
 634         if (result == MC_CMD_POLL_BIST_PASSED &&
 635             encp->enc_phy_type == EFX_PHY_SFT9001B &&
 636             req.emr_out_length_used >= MC_CMD_POLL_BIST_OUT_SFT9001_LEN &&
 637             (type == EFX_BIST_TYPE_PHY_CABLE_SHORT ||
 638             type == EFX_BIST_TYPE_PHY_CABLE_LONG)) {
 639                 uint16_t word;
 640
 641                 if (count > EFX_BIST_PHY_CABLE_LENGTH_A) {
 642                         if (valuesp != NULL)
 643                                 valuesp[EFX_BIST_PHY_CABLE_LENGTH_A] =
 644                                     MCDI_OUT_DWORD(req,
 645                                     POLL_BIST_OUT_SFT9001_CABLE_LENGTH_A);
 646                         value_mask |= (1 << EFX_BIST_PHY_CABLE_LENGTH_A);
 647                 }
 648
 649                 if (count > EFX_BIST_PHY_CABLE_LENGTH_B) {
 650                         if (valuesp != NULL)
 651                                 valuesp[EFX_BIST_PHY_CABLE_LENGTH_B] =
 652                                     MCDI_OUT_DWORD(req,
 653                                     POLL_BIST_OUT_SFT9001_CABLE_LENGTH_B);
 654                         value_mask |= (1 << EFX_BIST_PHY_CABLE_LENGTH_B);
 655                 }
 656
 657                 if (count > EFX_BIST_PHY_CABLE_LENGTH_C) {
 658                         if (valuesp != NULL)
 659                                 valuesp[EFX_BIST_PHY_CABLE_LENGTH_C] =
 660                                     MCDI_OUT_DWORD(req,
 661                                     POLL_BIST_OUT_SFT9001_CABLE_LENGTH_C);
 662                         value_mask |= (1 << EFX_BIST_PHY_CABLE_LENGTH_C);
 663                 }
 664
 665                 if (count > EFX_BIST_PHY_CABLE_LENGTH_D) {
 666                         if (valuesp != NULL)
 667                                 valuesp[EFX_BIST_PHY_CABLE_LENGTH_D] =
 668                                     MCDI_OUT_DWORD(req,
 669                                     POLL_BIST_OUT_SFT9001_CABLE_LENGTH_D);
 670                         value_mask |= (1 << EFX_BIST_PHY_CABLE_LENGTH_D);
 671                 }
 672
 673                 if (count > EFX_BIST_PHY_CABLE_STATUS_A) {
 674                         if (valuesp != NULL) {
 675                                 word = MCDI_OUT_WORD(req,
 676                                     POLL_BIST_OUT_SFT9001_CABLE_STATUS_A);
 677                                 valuesp[EFX_BIST_PHY_CABLE_STATUS_A] =
 678                                     siena_phy_sft9001_bist_status(word);
 679                         }
 680                         value_mask |= (1 << EFX_BIST_PHY_CABLE_STATUS_A);
 681                 }
 682
 683                 if (count > EFX_BIST_PHY_CABLE_STATUS_B) {
 684                         if (valuesp != NULL) {
 685                                 word = MCDI_OUT_WORD(req,
 686                                     POLL_BIST_OUT_SFT9001_CABLE_STATUS_B);
 687                                 valuesp[EFX_BIST_PHY_CABLE_STATUS_B] =
 688                                     siena_phy_sft9001_bist_status(word);
 689                         }
 690                         value_mask |= (1 << EFX_BIST_PHY_CABLE_STATUS_B);
 691                 }
 692
 693                 if (count > EFX_BIST_PHY_CABLE_STATUS_C) {
 694                         if (valuesp != NULL) {
 695                                 word = MCDI_OUT_WORD(req,
 696                                     POLL_BIST_OUT_SFT9001_CABLE_STATUS_C);
 697                                 valuesp[EFX_BIST_PHY_CABLE_STATUS_C] =
 698                                     siena_phy_sft9001_bist_status(word);
 699                         }
 700                         value_mask |= (1 << EFX_BIST_PHY_CABLE_STATUS_C);
 701                 }
 702
 703                 if (count > EFX_BIST_PHY_CABLE_STATUS_D) {
 704                         if (valuesp != NULL) {
 705                                 word = MCDI_OUT_WORD(req,
 706                                     POLL_BIST_OUT_SFT9001_CABLE_STATUS_D);
 707                                 valuesp[EFX_BIST_PHY_CABLE_STATUS_D] =
 708                                     siena_phy_sft9001_bist_status(word);
 709                         }
 710                         value_mask |= (1 << EFX_BIST_PHY_CABLE_STATUS_D);
 711                 }
 712
 713         } else if (result == MC_CMD_POLL_BIST_FAILED &&
 714                     encp->enc_phy_type == EFX_PHY_QLX111V &&
 715                     req.emr_out_length >= MC_CMD_POLL_BIST_OUT_MRSFP_LEN &&
 716                     count > EFX_BIST_FAULT_CODE) {
 717                 if (valuesp != NULL)
 718                         valuesp[EFX_BIST_FAULT_CODE] =
 719                             MCDI_OUT_DWORD(req, POLL_BIST_OUT_MRSFP_TEST);
 720                 value_mask |= 1 << EFX_BIST_FAULT_CODE;
 721         }
 722
 723         if (value_maskp != NULL)
 724                 *value_maskp = value_mask;
 725
 726         EFSYS_ASSERT(resultp != NULL);
 727         if (result == MC_CMD_POLL_BIST_RUNNING)
 728                 *resultp = EFX_BIST_RESULT_RUNNING;
 729         else if (result == MC_CMD_POLL_BIST_PASSED)
 730                 *resultp = EFX_BIST_RESULT_PASSED;
 731         else
 732                 *resultp = EFX_BIST_RESULT_FAILED;
 733
 734         return (0);
 735
 736 fail2:
 737         EFSYS_PROBE(fail2);
 738 fail1:
 739         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 740
 741         return (rc);
 742 }
 743
 744                         void
 745 siena_phy_bist_stop(
 746         __in            efx_nic_t *enp,
 747         __in            efx_bist_type_t type)
 748 {
 749         /* There is no way to stop BIST on Siena */
 750         _NOTE(ARGUNUSED(enp, type))
 751 }
 752
 753 #endif  /* EFSYS_OPT_BIST */
 754
 755 #endif  /* EFSYS_OPT_SIENA */