b1bd69fa944e100b48f3726cd682d9e0b977c6ee
[dpdk.git] / drivers / net / sfc / base / siena_phy.c
1 /*
2  * Copyright (c) 2009-2016 Solarflare Communications Inc.
3  * All rights reserved.
4  *
5  * Redistribution and use in source and binary forms, with or without
6  * modification, are permitted provided that the following conditions are met:
7  *
8  * 1. Redistributions of source code must retain the above copyright notice,
9  *    this list of conditions and the following disclaimer.
10  * 2. Redistributions in binary form must reproduce the above copyright notice,
11  *    this list of conditions and the following disclaimer in the documentation
12  *    and/or other materials provided with the distribution.
13  *
14  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS"
15  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO,
16  * THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR
17  * PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT OWNER OR
18  * CONTRIBUTORS BE LIABLE FOR ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL,
19  * EXEMPLARY, OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO,
20  * PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS;
21  * OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY,
22  * WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR
23  * OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE,
24  * EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
25  *
26  * The views and conclusions contained in the software and documentation are
27  * those of the authors and should not be interpreted as representing official
28  * policies, either expressed or implied, of the FreeBSD Project.
29  */
30
31 #include "efx.h"
32 #include "efx_impl.h"
33
34 #if EFSYS_OPT_SIENA
35
36 static                  void
37 siena_phy_decode_cap(
38         __in            uint32_t mcdi_cap,
39         __out           uint32_t *maskp)
40 {
41         uint32_t mask;
42
43         mask = 0;
44         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_10HDX_LBN))
45                 mask |= (1 << EFX_PHY_CAP_10HDX);
46         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_10FDX_LBN))
47                 mask |= (1 << EFX_PHY_CAP_10FDX);
48         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_100HDX_LBN))
49                 mask |= (1 << EFX_PHY_CAP_100HDX);
50         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_100FDX_LBN))
51                 mask |= (1 << EFX_PHY_CAP_100FDX);
52         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_1000HDX_LBN))
53                 mask |= (1 << EFX_PHY_CAP_1000HDX);
54         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_1000FDX_LBN))
55                 mask |= (1 << EFX_PHY_CAP_1000FDX);
56         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_10000FDX_LBN))
57                 mask |= (1 << EFX_PHY_CAP_10000FDX);
58         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_PAUSE_LBN))
59                 mask |= (1 << EFX_PHY_CAP_PAUSE);
60         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_ASYM_LBN))
61                 mask |= (1 << EFX_PHY_CAP_ASYM);
62         if (mcdi_cap & (1 << MC_CMD_PHY_CAP_AN_LBN))
63                 mask |= (1 << EFX_PHY_CAP_AN);
64
65         *maskp = mask;
66 }
67
68 static                  void
69 siena_phy_decode_link_mode(
70         __in            efx_nic_t *enp,
71         __in            uint32_t link_flags,
72         __in            unsigned int speed,
73         __in            unsigned int fcntl,
74         __out           efx_link_mode_t *link_modep,
75         __out           unsigned int *fcntlp)
76 {
77         boolean_t fd = !!(link_flags &
78                     (1 << MC_CMD_GET_LINK_OUT_FULL_DUPLEX_LBN));
79         boolean_t up = !!(link_flags &
80                     (1 << MC_CMD_GET_LINK_OUT_LINK_UP_LBN));
81
82         _NOTE(ARGUNUSED(enp))
83
84         if (!up)
85                 *link_modep = EFX_LINK_DOWN;
86         else if (speed == 10000 && fd)
87                 *link_modep = EFX_LINK_10000FDX;
88         else if (speed == 1000)
89                 *link_modep = fd ? EFX_LINK_1000FDX : EFX_LINK_1000HDX;
90         else if (speed == 100)
91                 *link_modep = fd ? EFX_LINK_100FDX : EFX_LINK_100HDX;
92         else if (speed == 10)
93                 *link_modep = fd ? EFX_LINK_10FDX : EFX_LINK_10HDX;
94         else
95                 *link_modep = EFX_LINK_UNKNOWN;
96
97         if (fcntl == MC_CMD_FCNTL_OFF)
98                 *fcntlp = 0;
99         else if (fcntl == MC_CMD_FCNTL_RESPOND)
100                 *fcntlp = EFX_FCNTL_RESPOND;
101         else if (fcntl == MC_CMD_FCNTL_BIDIR)
102                 *fcntlp = EFX_FCNTL_RESPOND | EFX_FCNTL_GENERATE;
103         else {
104                 EFSYS_PROBE1(mc_pcol_error, int, fcntl);
105                 *fcntlp = 0;
106         }
107 }
108
109                         void
110 siena_phy_link_ev(
111         __in            efx_nic_t *enp,
112         __in            efx_qword_t *eqp,
113         __out           efx_link_mode_t *link_modep)
114 {
115         efx_port_t *epp = &(enp->en_port);
116         unsigned int link_flags;
117         unsigned int speed;
118         unsigned int fcntl;
119         efx_link_mode_t link_mode;
120         uint32_t lp_cap_mask;
121
122         /*
123          * Convert the LINKCHANGE speed enumeration into mbit/s, in the
124          * same way as GET_LINK encodes the speed
125          */
126         switch (MCDI_EV_FIELD(eqp, LINKCHANGE_SPEED)) {
127         case MCDI_EVENT_LINKCHANGE_SPEED_100M:
128                 speed = 100;
129                 break;
130         case MCDI_EVENT_LINKCHANGE_SPEED_1G:
131                 speed = 1000;
132                 break;
133         case MCDI_EVENT_LINKCHANGE_SPEED_10G:
134                 speed = 10000;
135                 break;
136         default:
137                 speed = 0;
138                 break;
139         }
140
141         link_flags = MCDI_EV_FIELD(eqp, LINKCHANGE_LINK_FLAGS);
142         siena_phy_decode_link_mode(enp, link_flags, speed,
143                                     MCDI_EV_FIELD(eqp, LINKCHANGE_FCNTL),
144                                     &link_mode, &fcntl);
145         siena_phy_decode_cap(MCDI_EV_FIELD(eqp, LINKCHANGE_LP_CAP),
146                             &lp_cap_mask);
147
148         /*
149          * It's safe to update ep_lp_cap_mask without the driver's port lock
150          * because presumably any concurrently running efx_port_poll() is
151          * only going to arrive at the same value.
152          *
153          * ep_fcntl has two meanings. It's either the link common fcntl
154          * (if the PHY supports AN), or it's the forced link state. If
155          * the former, it's safe to update the value for the same reason as
156          * for ep_lp_cap_mask. If the latter, then just ignore the value,
157          * because we can race with efx_mac_fcntl_set().
158          */
159         epp->ep_lp_cap_mask = lp_cap_mask;
160         if (epp->ep_phy_cap_mask & (1 << EFX_PHY_CAP_AN))
161                 epp->ep_fcntl = fcntl;
162
163         *link_modep = link_mode;
164 }
165
166         __checkReturn   efx_rc_t
167 siena_phy_power(
168         __in            efx_nic_t *enp,
169         __in            boolean_t power)
170 {
171         efx_rc_t rc;
172
173         if (!power)
174                 return (0);
175
176         /* Check if the PHY is a zombie */
177         if ((rc = siena_phy_verify(enp)) != 0)
178                 goto fail1;
179
180         enp->en_reset_flags |= EFX_RESET_PHY;
181
182         return (0);
183
184 fail1:
185         EFSYS_PROBE1(fail1, efx_rc_t, rc);
186
187         return (rc);
188 }
189
190         __checkReturn   efx_rc_t
191 siena_phy_get_link(
192         __in            efx_nic_t *enp,
193         __out           siena_link_state_t *slsp)
194 {
195         efx_mcdi_req_t req;
196         uint8_t payload[MAX(MC_CMD_GET_LINK_IN_LEN,
197                             MC_CMD_GET_LINK_OUT_LEN)];
198         efx_rc_t rc;
199
200         (void) memset(payload, 0, sizeof (payload));
201         req.emr_cmd = MC_CMD_GET_LINK;
202         req.emr_in_buf = payload;
203         req.emr_in_length = MC_CMD_GET_LINK_IN_LEN;
204         req.emr_out_buf = payload;
205         req.emr_out_length = MC_CMD_GET_LINK_OUT_LEN;
206
207         efx_mcdi_execute(enp, &req);
208
209         if (req.emr_rc != 0) {
210                 rc = req.emr_rc;
211                 goto fail1;
212         }
213
214         if (req.emr_out_length_used < MC_CMD_GET_LINK_OUT_LEN) {
215                 rc = EMSGSIZE;
216                 goto fail2;
217         }
218
219         siena_phy_decode_cap(MCDI_OUT_DWORD(req, GET_LINK_OUT_CAP),
220                             &slsp->sls_adv_cap_mask);
221         siena_phy_decode_cap(MCDI_OUT_DWORD(req, GET_LINK_OUT_LP_CAP),
222                             &slsp->sls_lp_cap_mask);
223
224         siena_phy_decode_link_mode(enp, MCDI_OUT_DWORD(req, GET_LINK_OUT_FLAGS),
225                             MCDI_OUT_DWORD(req, GET_LINK_OUT_LINK_SPEED),
226                             MCDI_OUT_DWORD(req, GET_LINK_OUT_FCNTL),
227                             &slsp->sls_link_mode, &slsp->sls_fcntl);
228
229 #if EFSYS_OPT_LOOPBACK
230         /* Assert the MC_CMD_LOOPBACK and EFX_LOOPBACK namespace agree */
231         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_NONE == EFX_LOOPBACK_OFF);
232         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_DATA == EFX_LOOPBACK_DATA);
233         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_GMAC == EFX_LOOPBACK_GMAC);
234         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_XGMII == EFX_LOOPBACK_XGMII);
235         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_XGXS == EFX_LOOPBACK_XGXS);
236         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_XAUI == EFX_LOOPBACK_XAUI);
237         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_GMII == EFX_LOOPBACK_GMII);
238         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_SGMII == EFX_LOOPBACK_SGMII);
239         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_XGBR == EFX_LOOPBACK_XGBR);
240         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_XFI == EFX_LOOPBACK_XFI);
241         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_XAUI_FAR == EFX_LOOPBACK_XAUI_FAR);
242         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_GMII_FAR == EFX_LOOPBACK_GMII_FAR);
243         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_SGMII_FAR == EFX_LOOPBACK_SGMII_FAR);
244         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_XFI_FAR == EFX_LOOPBACK_XFI_FAR);
245         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_GPHY == EFX_LOOPBACK_GPHY);
246         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_PHYXS == EFX_LOOPBACK_PHY_XS);
247         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_PCS == EFX_LOOPBACK_PCS);
248         EFX_STATIC_ASSERT(MC_CMD_LOOPBACK_PMAPMD == EFX_LOOPBACK_PMA_PMD);
249
250         slsp->sls_loopback = MCDI_OUT_DWORD(req, GET_LINK_OUT_LOOPBACK_MODE);
251 #endif  /* EFSYS_OPT_LOOPBACK */
252
253         slsp->sls_mac_up = MCDI_OUT_DWORD(req, GET_LINK_OUT_MAC_FAULT) == 0;
254
255         return (0);
256
257 fail2:
258         EFSYS_PROBE(fail2);
259 fail1:
260         EFSYS_PROBE1(fail1, efx_rc_t, rc);
261
262         return (rc);
263 }
264
265         __checkReturn   efx_rc_t
266 siena_phy_reconfigure(
267         __in            efx_nic_t *enp)
268 {
269         efx_port_t *epp = &(enp->en_port);
270         efx_mcdi_req_t req;
271         uint8_t payload[MAX(MAX(MC_CMD_SET_ID_LED_IN_LEN,
272                                 MC_CMD_SET_ID_LED_OUT_LEN),
273                             MAX(MC_CMD_SET_LINK_IN_LEN,
274                                 MC_CMD_SET_LINK_OUT_LEN))];
275         uint32_t cap_mask;
276 #if EFSYS_OPT_PHY_LED_CONTROL
277         unsigned int led_mode;
278 #endif
279         unsigned int speed;
280         efx_rc_t rc;
281
282         (void) memset(payload, 0, sizeof (payload));
283         req.emr_cmd = MC_CMD_SET_LINK;
284         req.emr_in_buf = payload;
285         req.emr_in_length = MC_CMD_SET_LINK_IN_LEN;
286         req.emr_out_buf = payload;
287         req.emr_out_length = MC_CMD_SET_LINK_OUT_LEN;
288
289         cap_mask = epp->ep_adv_cap_mask;
290         MCDI_IN_POPULATE_DWORD_10(req, SET_LINK_IN_CAP,
291                 PHY_CAP_10HDX, (cap_mask >> EFX_PHY_CAP_10HDX) & 0x1,
292                 PHY_CAP_10FDX, (cap_mask >> EFX_PHY_CAP_10FDX) & 0x1,
293                 PHY_CAP_100HDX, (cap_mask >> EFX_PHY_CAP_100HDX) & 0x1,
294                 PHY_CAP_100FDX, (cap_mask >> EFX_PHY_CAP_100FDX) & 0x1,
295                 PHY_CAP_1000HDX, (cap_mask >> EFX_PHY_CAP_1000HDX) & 0x1,
296                 PHY_CAP_1000FDX, (cap_mask >> EFX_PHY_CAP_1000FDX) & 0x1,
297                 PHY_CAP_10000FDX, (cap_mask >> EFX_PHY_CAP_10000FDX) & 0x1,
298                 PHY_CAP_PAUSE, (cap_mask >> EFX_PHY_CAP_PAUSE) & 0x1,
299                 PHY_CAP_ASYM, (cap_mask >> EFX_PHY_CAP_ASYM) & 0x1,
300                 PHY_CAP_AN, (cap_mask >> EFX_PHY_CAP_AN) & 0x1);
301
302 #if EFSYS_OPT_LOOPBACK
303         MCDI_IN_SET_DWORD(req, SET_LINK_IN_LOOPBACK_MODE,
304                     epp->ep_loopback_type);
305         switch (epp->ep_loopback_link_mode) {
306         case EFX_LINK_100FDX:
307                 speed = 100;
308                 break;
309         case EFX_LINK_1000FDX:
310                 speed = 1000;
311                 break;
312         case EFX_LINK_10000FDX:
313                 speed = 10000;
314                 break;
315         default:
316                 speed = 0;
317         }
318 #else
319         MCDI_IN_SET_DWORD(req, SET_LINK_IN_LOOPBACK_MODE, MC_CMD_LOOPBACK_NONE);
320         speed = 0;
321 #endif  /* EFSYS_OPT_LOOPBACK */
322         MCDI_IN_SET_DWORD(req, SET_LINK_IN_LOOPBACK_SPEED, speed);
323
324 #if EFSYS_OPT_PHY_FLAGS
325         MCDI_IN_SET_DWORD(req, SET_LINK_IN_FLAGS, epp->ep_phy_flags);
326 #else
327         MCDI_IN_SET_DWORD(req, SET_LINK_IN_FLAGS, 0);
328 #endif  /* EFSYS_OPT_PHY_FLAGS */
329
330         efx_mcdi_execute(enp, &req);
331
332         if (req.emr_rc != 0) {
333                 rc = req.emr_rc;
334                 goto fail1;
335         }
336
337         /* And set the blink mode */
338         (void) memset(payload, 0, sizeof (payload));
339         req.emr_cmd = MC_CMD_SET_ID_LED;
340         req.emr_in_buf = payload;
341         req.emr_in_length = MC_CMD_SET_ID_LED_IN_LEN;
342         req.emr_out_buf = payload;
343         req.emr_out_length = MC_CMD_SET_ID_LED_OUT_LEN;
344
345 #if EFSYS_OPT_PHY_LED_CONTROL
346         switch (epp->ep_phy_led_mode) {
347         case EFX_PHY_LED_DEFAULT:
348                 led_mode = MC_CMD_LED_DEFAULT;
349                 break;
350         case EFX_PHY_LED_OFF:
351                 led_mode = MC_CMD_LED_OFF;
352                 break;
353         case EFX_PHY_LED_ON:
354                 led_mode = MC_CMD_LED_ON;
355                 break;
356         default:
357                 EFSYS_ASSERT(0);
358                 led_mode = MC_CMD_LED_DEFAULT;
359         }
360
361         MCDI_IN_SET_DWORD(req, SET_ID_LED_IN_STATE, led_mode);
362 #else
363         MCDI_IN_SET_DWORD(req, SET_ID_LED_IN_STATE, MC_CMD_LED_DEFAULT);
364 #endif  /* EFSYS_OPT_PHY_LED_CONTROL */
365
366         efx_mcdi_execute(enp, &req);
367
368         if (req.emr_rc != 0) {
369                 rc = req.emr_rc;
370                 goto fail2;
371         }
372
373         return (0);
374
375 fail2:
376         EFSYS_PROBE(fail2);
377 fail1:
378         EFSYS_PROBE1(fail1, efx_rc_t, rc);
379
380         return (rc);
381 }
382
383         __checkReturn   efx_rc_t
384 siena_phy_verify(
385         __in            efx_nic_t *enp)
386 {
387         efx_mcdi_req_t req;
388         uint8_t payload[MAX(MC_CMD_GET_PHY_STATE_IN_LEN,
389                             MC_CMD_GET_PHY_STATE_OUT_LEN)];
390         uint32_t state;
391         efx_rc_t rc;
392
393         (void) memset(payload, 0, sizeof (payload));
394         req.emr_cmd = MC_CMD_GET_PHY_STATE;
395         req.emr_in_buf = payload;
396         req.emr_in_length = MC_CMD_GET_PHY_STATE_IN_LEN;
397         req.emr_out_buf = payload;
398         req.emr_out_length = MC_CMD_GET_PHY_STATE_OUT_LEN;
399
400         efx_mcdi_execute(enp, &req);
401
402         if (req.emr_rc != 0) {
403                 rc = req.emr_rc;
404                 goto fail1;
405         }
406
407         if (req.emr_out_length_used < MC_CMD_GET_PHY_STATE_OUT_LEN) {
408                 rc = EMSGSIZE;
409                 goto fail2;
410         }
411
412         state = MCDI_OUT_DWORD(req, GET_PHY_STATE_OUT_STATE);
413         if (state != MC_CMD_PHY_STATE_OK) {
414                 if (state != MC_CMD_PHY_STATE_ZOMBIE)
415                         EFSYS_PROBE1(mc_pcol_error, int, state);
416                 rc = ENOTACTIVE;
417                 goto fail3;
418         }
419
420         return (0);
421
422 fail3:
423         EFSYS_PROBE(fail3);
424 fail2:
425         EFSYS_PROBE(fail2);
426 fail1:
427         EFSYS_PROBE1(fail1, efx_rc_t, rc);
428
429         return (rc);
430 }
431
432         __checkReturn   efx_rc_t
433 siena_phy_oui_get(
434         __in            efx_nic_t *enp,
435         __out           uint32_t *ouip)
436 {
437         _NOTE(ARGUNUSED(enp, ouip))
438
439         return (ENOTSUP);
440 }
441
442 #if EFSYS_OPT_PHY_STATS
443
444 #define SIENA_SIMPLE_STAT_SET(_vmask, _esmp, _smask, _stat,             \
445                             _mc_record, _efx_record)                    \
446         if ((_vmask) & (1ULL << (_mc_record))) {                        \
447                 (_smask) |= (1ULL << (_efx_record));                    \
448                 if ((_stat) != NULL && !EFSYS_MEM_IS_NULL(_esmp)) {     \
449                         efx_dword_t dword;                              \
450                         EFSYS_MEM_READD(_esmp, (_mc_record) * 4, &dword);\
451                         (_stat)[_efx_record] =                          \
452                                 EFX_DWORD_FIELD(dword, EFX_DWORD_0);    \
453                 }                                                       \
454         }
455
456 #define SIENA_SIMPLE_STAT_SET2(_vmask, _esmp, _smask, _stat, _record)   \
457         SIENA_SIMPLE_STAT_SET(_vmask, _esmp, _smask, _stat,             \
458                             MC_CMD_ ## _record,                         \
459                             EFX_PHY_STAT_ ## _record)
460
461                                                 void
462 siena_phy_decode_stats(
463         __in                                    efx_nic_t *enp,
464         __in                                    uint32_t vmask,
465         __in_opt                                efsys_mem_t *esmp,
466         __out_opt                               uint64_t *smaskp,
467         __inout_ecount_opt(EFX_PHY_NSTATS)      uint32_t *stat)
468 {
469         uint64_t smask = 0;
470
471         _NOTE(ARGUNUSED(enp))
472
473         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, OUI);
474         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PMA_PMD_LINK_UP);
475         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PMA_PMD_RX_FAULT);
476         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PMA_PMD_TX_FAULT);
477
478         if (vmask & (1 << MC_CMD_PMA_PMD_SIGNAL)) {
479                 smask |=   ((1ULL << EFX_PHY_STAT_PMA_PMD_SIGNAL_A) |
480                             (1ULL << EFX_PHY_STAT_PMA_PMD_SIGNAL_B) |
481                             (1ULL << EFX_PHY_STAT_PMA_PMD_SIGNAL_C) |
482                             (1ULL << EFX_PHY_STAT_PMA_PMD_SIGNAL_D));
483                 if (stat != NULL && esmp != NULL && !EFSYS_MEM_IS_NULL(esmp)) {
484                         efx_dword_t dword;
485                         uint32_t sig;
486                         EFSYS_MEM_READD(esmp, 4 * MC_CMD_PMA_PMD_SIGNAL,
487                                         &dword);
488                         sig = EFX_DWORD_FIELD(dword, EFX_DWORD_0);
489                         stat[EFX_PHY_STAT_PMA_PMD_SIGNAL_A] = (sig >> 1) & 1;
490                         stat[EFX_PHY_STAT_PMA_PMD_SIGNAL_B] = (sig >> 2) & 1;
491                         stat[EFX_PHY_STAT_PMA_PMD_SIGNAL_C] = (sig >> 3) & 1;
492                         stat[EFX_PHY_STAT_PMA_PMD_SIGNAL_D] = (sig >> 4) & 1;
493                 }
494         }
495
496         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PMA_PMD_SNR_A,
497                             EFX_PHY_STAT_SNR_A);
498         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PMA_PMD_SNR_B,
499                             EFX_PHY_STAT_SNR_B);
500         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PMA_PMD_SNR_C,
501                             EFX_PHY_STAT_SNR_C);
502         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PMA_PMD_SNR_D,
503                             EFX_PHY_STAT_SNR_D);
504
505         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PCS_LINK_UP);
506         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PCS_RX_FAULT);
507         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PCS_TX_FAULT);
508         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PCS_BER);
509         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, PCS_BLOCK_ERRORS);
510
511         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PHYXS_LINK_UP,
512                             EFX_PHY_STAT_PHY_XS_LINK_UP);
513         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PHYXS_RX_FAULT,
514                             EFX_PHY_STAT_PHY_XS_RX_FAULT);
515         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PHYXS_TX_FAULT,
516                             EFX_PHY_STAT_PHY_XS_TX_FAULT);
517         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_PHYXS_ALIGN,
518                             EFX_PHY_STAT_PHY_XS_ALIGN);
519
520         if (vmask & (1 << MC_CMD_PHYXS_SYNC)) {
521                 smask |=   ((1 << EFX_PHY_STAT_PHY_XS_SYNC_A) |
522                             (1 << EFX_PHY_STAT_PHY_XS_SYNC_B) |
523                             (1 << EFX_PHY_STAT_PHY_XS_SYNC_C) |
524                             (1 << EFX_PHY_STAT_PHY_XS_SYNC_D));
525                 if (stat != NULL && !EFSYS_MEM_IS_NULL(esmp)) {
526                         efx_dword_t dword;
527                         uint32_t sync;
528                         EFSYS_MEM_READD(esmp, 4 * MC_CMD_PHYXS_SYNC, &dword);
529                         sync = EFX_DWORD_FIELD(dword, EFX_DWORD_0);
530                         stat[EFX_PHY_STAT_PHY_XS_SYNC_A] = (sync >> 0) & 1;
531                         stat[EFX_PHY_STAT_PHY_XS_SYNC_B] = (sync >> 1) & 1;
532                         stat[EFX_PHY_STAT_PHY_XS_SYNC_C] = (sync >> 2) & 1;
533                         stat[EFX_PHY_STAT_PHY_XS_SYNC_D] = (sync >> 3) & 1;
534                 }
535         }
536
537         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, AN_LINK_UP);
538         SIENA_SIMPLE_STAT_SET2(vmask, esmp, smask, stat, AN_COMPLETE);
539
540         SIENA_SIMPLE_STAT_SET(vmask, esmp, smask, stat, MC_CMD_CL22_LINK_UP,
541                             EFX_PHY_STAT_CL22EXT_LINK_UP);
542
543         if (smaskp != NULL)
544                 *smaskp = smask;
545 }
546
547         __checkReturn                           efx_rc_t
548 siena_phy_stats_update(
549         __in                                    efx_nic_t *enp,
550         __in                                    efsys_mem_t *esmp,
551         __inout_ecount(EFX_PHY_NSTATS)          uint32_t *stat)
552 {
553         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
554         uint32_t vmask = encp->enc_mcdi_phy_stat_mask;
555         uint64_t smask;
556         efx_mcdi_req_t req;
557         uint8_t payload[MAX(MC_CMD_PHY_STATS_IN_LEN,
558                             MC_CMD_PHY_STATS_OUT_DMA_LEN)];
559         efx_rc_t rc;
560
561         (void) memset(payload, 0, sizeof (payload));
562         req.emr_cmd = MC_CMD_PHY_STATS;
563         req.emr_in_buf = payload;
564         req.emr_in_length = MC_CMD_PHY_STATS_IN_LEN;
565         req.emr_out_buf = payload;
566         req.emr_out_length = MC_CMD_PHY_STATS_OUT_DMA_LEN;
567
568         MCDI_IN_SET_DWORD(req, PHY_STATS_IN_DMA_ADDR_LO,
569                             EFSYS_MEM_ADDR(esmp) & 0xffffffff);
570         MCDI_IN_SET_DWORD(req, PHY_STATS_IN_DMA_ADDR_HI,
571                             EFSYS_MEM_ADDR(esmp) >> 32);
572
573         efx_mcdi_execute(enp, &req);
574
575         if (req.emr_rc != 0) {
576                 rc = req.emr_rc;
577                 goto fail1;
578         }
579         EFSYS_ASSERT3U(req.emr_out_length, ==, MC_CMD_PHY_STATS_OUT_DMA_LEN);
580
581         siena_phy_decode_stats(enp, vmask, esmp, &smask, stat);
582         EFSYS_ASSERT(smask == encp->enc_phy_stat_mask);
583
584         return (0);
585
586 fail1:
587         EFSYS_PROBE1(fail1, efx_rc_t, rc);
588
589         return (0);
590 }
591
592 #endif  /* EFSYS_OPT_PHY_STATS */
593
594 #if EFSYS_OPT_BIST
595
596         __checkReturn           efx_rc_t
597 siena_phy_bist_start(
598         __in                    efx_nic_t *enp,
599         __in                    efx_bist_type_t type)
600 {
601         efx_rc_t rc;
602
603         if ((rc = efx_mcdi_bist_start(enp, type)) != 0)
604                 goto fail1;
605
606         return (0);
607
608 fail1:
609         EFSYS_PROBE1(fail1, efx_rc_t, rc);
610
611         return (rc);
612 }
613
614 static  __checkReturn           unsigned long
615 siena_phy_sft9001_bist_status(
616         __in                    uint16_t code)
617 {
618         switch (code) {
619         case MC_CMD_POLL_BIST_SFT9001_PAIR_BUSY:
620                 return (EFX_PHY_CABLE_STATUS_BUSY);
621         case MC_CMD_POLL_BIST_SFT9001_INTER_PAIR_SHORT:
622                 return (EFX_PHY_CABLE_STATUS_INTERPAIRSHORT);
623         case MC_CMD_POLL_BIST_SFT9001_INTRA_PAIR_SHORT:
624                 return (EFX_PHY_CABLE_STATUS_INTRAPAIRSHORT);
625         case MC_CMD_POLL_BIST_SFT9001_PAIR_OPEN:
626                 return (EFX_PHY_CABLE_STATUS_OPEN);
627         case MC_CMD_POLL_BIST_SFT9001_PAIR_OK:
628                 return (EFX_PHY_CABLE_STATUS_OK);
629         default:
630                 return (EFX_PHY_CABLE_STATUS_INVALID);
631         }
632 }
633
634         __checkReturn           efx_rc_t
635 siena_phy_bist_poll(
636         __in                    efx_nic_t *enp,
637         __in                    efx_bist_type_t type,
638         __out                   efx_bist_result_t *resultp,
639         __out_opt __drv_when(count > 0, __notnull)
640         uint32_t *value_maskp,
641         __out_ecount_opt(count) __drv_when(count > 0, __notnull)
642         unsigned long *valuesp,
643         __in                    size_t count)
644 {
645         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
646         uint8_t payload[MAX(MC_CMD_POLL_BIST_IN_LEN,
647                             MCDI_CTL_SDU_LEN_MAX)];
648         uint32_t value_mask = 0;
649         efx_mcdi_req_t req;
650         uint32_t result;
651         efx_rc_t rc;
652
653         (void) memset(payload, 0, sizeof (payload));
654         req.emr_cmd = MC_CMD_POLL_BIST;
655         req.emr_in_buf = payload;
656         req.emr_in_length = MC_CMD_POLL_BIST_IN_LEN;
657         req.emr_out_buf = payload;
658         req.emr_out_length = MCDI_CTL_SDU_LEN_MAX;
659
660         efx_mcdi_execute(enp, &req);
661
662         if (req.emr_rc != 0) {
663                 rc = req.emr_rc;
664                 goto fail1;
665         }
666
667         if (req.emr_out_length_used < MC_CMD_POLL_BIST_OUT_RESULT_OFST + 4) {
668                 rc = EMSGSIZE;
669                 goto fail2;
670         }
671
672         if (count > 0)
673                 (void) memset(valuesp, '\0', count * sizeof (unsigned long));
674
675         result = MCDI_OUT_DWORD(req, POLL_BIST_OUT_RESULT);
676
677         /* Extract PHY specific results */
678         if (result == MC_CMD_POLL_BIST_PASSED &&
679             encp->enc_phy_type == EFX_PHY_SFT9001B &&
680             req.emr_out_length_used >= MC_CMD_POLL_BIST_OUT_SFT9001_LEN &&
681             (type == EFX_BIST_TYPE_PHY_CABLE_SHORT ||
682             type == EFX_BIST_TYPE_PHY_CABLE_LONG)) {
683                 uint16_t word;
684
685                 if (count > EFX_BIST_PHY_CABLE_LENGTH_A) {
686                         if (valuesp != NULL)
687                                 valuesp[EFX_BIST_PHY_CABLE_LENGTH_A] =
688                                     MCDI_OUT_DWORD(req,
689                                     POLL_BIST_OUT_SFT9001_CABLE_LENGTH_A);
690                         value_mask |= (1 << EFX_BIST_PHY_CABLE_LENGTH_A);
691                 }
692
693                 if (count > EFX_BIST_PHY_CABLE_LENGTH_B) {
694                         if (valuesp != NULL)
695                                 valuesp[EFX_BIST_PHY_CABLE_LENGTH_B] =
696                                     MCDI_OUT_DWORD(req,
697                                     POLL_BIST_OUT_SFT9001_CABLE_LENGTH_B);
698                         value_mask |= (1 << EFX_BIST_PHY_CABLE_LENGTH_B);
699                 }
700
701                 if (count > EFX_BIST_PHY_CABLE_LENGTH_C) {
702                         if (valuesp != NULL)
703                                 valuesp[EFX_BIST_PHY_CABLE_LENGTH_C] =
704                                     MCDI_OUT_DWORD(req,
705                                     POLL_BIST_OUT_SFT9001_CABLE_LENGTH_C);
706                         value_mask |= (1 << EFX_BIST_PHY_CABLE_LENGTH_C);
707                 }
708
709                 if (count > EFX_BIST_PHY_CABLE_LENGTH_D) {
710                         if (valuesp != NULL)
711                                 valuesp[EFX_BIST_PHY_CABLE_LENGTH_D] =
712                                     MCDI_OUT_DWORD(req,
713                                     POLL_BIST_OUT_SFT9001_CABLE_LENGTH_D);
714                         value_mask |= (1 << EFX_BIST_PHY_CABLE_LENGTH_D);
715                 }
716
717                 if (count > EFX_BIST_PHY_CABLE_STATUS_A) {
718                         if (valuesp != NULL) {
719                                 word = MCDI_OUT_WORD(req,
720                                     POLL_BIST_OUT_SFT9001_CABLE_STATUS_A);
721                                 valuesp[EFX_BIST_PHY_CABLE_STATUS_A] =
722                                     siena_phy_sft9001_bist_status(word);
723                         }
724                         value_mask |= (1 << EFX_BIST_PHY_CABLE_STATUS_A);
725                 }
726
727                 if (count > EFX_BIST_PHY_CABLE_STATUS_B) {
728                         if (valuesp != NULL) {
729                                 word = MCDI_OUT_WORD(req,
730                                     POLL_BIST_OUT_SFT9001_CABLE_STATUS_B);
731                                 valuesp[EFX_BIST_PHY_CABLE_STATUS_B] =
732                                     siena_phy_sft9001_bist_status(word);
733                         }
734                         value_mask |= (1 << EFX_BIST_PHY_CABLE_STATUS_B);
735                 }
736
737                 if (count > EFX_BIST_PHY_CABLE_STATUS_C) {
738                         if (valuesp != NULL) {
739                                 word = MCDI_OUT_WORD(req,
740                                     POLL_BIST_OUT_SFT9001_CABLE_STATUS_C);
741                                 valuesp[EFX_BIST_PHY_CABLE_STATUS_C] =
742                                     siena_phy_sft9001_bist_status(word);
743                         }
744                         value_mask |= (1 << EFX_BIST_PHY_CABLE_STATUS_C);
745                 }
746
747                 if (count > EFX_BIST_PHY_CABLE_STATUS_D) {
748                         if (valuesp != NULL) {
749                                 word = MCDI_OUT_WORD(req,
750                                     POLL_BIST_OUT_SFT9001_CABLE_STATUS_D);
751                                 valuesp[EFX_BIST_PHY_CABLE_STATUS_D] =
752                                     siena_phy_sft9001_bist_status(word);
753                         }
754                         value_mask |= (1 << EFX_BIST_PHY_CABLE_STATUS_D);
755                 }
756
757         } else if (result == MC_CMD_POLL_BIST_FAILED &&
758                     encp->enc_phy_type == EFX_PHY_QLX111V &&
759                     req.emr_out_length >= MC_CMD_POLL_BIST_OUT_MRSFP_LEN &&
760                     count > EFX_BIST_FAULT_CODE) {
761                 if (valuesp != NULL)
762                         valuesp[EFX_BIST_FAULT_CODE] =
763                             MCDI_OUT_DWORD(req, POLL_BIST_OUT_MRSFP_TEST);
764                 value_mask |= 1 << EFX_BIST_FAULT_CODE;
765         }
766
767         if (value_maskp != NULL)
768                 *value_maskp = value_mask;
769
770         EFSYS_ASSERT(resultp != NULL);
771         if (result == MC_CMD_POLL_BIST_RUNNING)
772                 *resultp = EFX_BIST_RESULT_RUNNING;
773         else if (result == MC_CMD_POLL_BIST_PASSED)
774                 *resultp = EFX_BIST_RESULT_PASSED;
775         else
776                 *resultp = EFX_BIST_RESULT_FAILED;
777
778         return (0);
779
780 fail2:
781         EFSYS_PROBE(fail2);
782 fail1:
783         EFSYS_PROBE1(fail1, efx_rc_t, rc);
784
785         return (rc);
786 }
787
788                         void
789 siena_phy_bist_stop(
790         __in            efx_nic_t *enp,
791         __in            efx_bist_type_t type)
792 {
793         /* There is no way to stop BIST on Siena */
794         _NOTE(ARGUNUSED(enp, type))
795 }
796
797 #endif  /* EFSYS_OPT_BIST */
798
799 #endif  /* EFSYS_OPT_SIENA */