drivers/net/txgbe/txgbe_ethdev.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(c) 2015-2020
   3  */
   4
   5 #ifndef _TXGBE_ETHDEV_H_
   6 #define _TXGBE_ETHDEV_H_
   7
   8 #include <stdint.h>
   9
  10 #include "base/txgbe.h"
  11 #include "txgbe_ptypes.h"
  12 #include <rte_flow.h>
  13 #include <rte_time.h>
  14 #include <rte_ethdev.h>
  15 #include <rte_ethdev_core.h>
  16 #include <rte_hash.h>
  17 #include <rte_hash_crc.h>
  18
  19 /* need update link, bit flag */
  20 #define TXGBE_FLAG_NEED_LINK_UPDATE (uint32_t)(1 << 0)
  21 #define TXGBE_FLAG_MAILBOX          (uint32_t)(1 << 1)
  22 #define TXGBE_FLAG_PHY_INTERRUPT    (uint32_t)(1 << 2)
  23 #define TXGBE_FLAG_MACSEC           (uint32_t)(1 << 3)
  24 #define TXGBE_FLAG_NEED_LINK_CONFIG (uint32_t)(1 << 4)
  25
  26 /*
  27  * Defines that were not part of txgbe_type.h as they are not used by the
  28  * FreeBSD driver.
  29  */
  30 #define TXGBE_VFTA_SIZE 128
  31 #define TXGBE_VLAN_TAG_SIZE 4
  32 #define TXGBE_HKEY_MAX_INDEX 10
  33 /*Default value of Max Rx Queue*/
  34 #define TXGBE_MAX_RX_QUEUE_NUM  128
  35 #define TXGBE_VMDQ_DCB_NB_QUEUES     TXGBE_MAX_RX_QUEUE_NUM
  36
  37 #ifndef NBBY
  38 #define NBBY    8       /* number of bits in a byte */
  39 #endif
  40 #define TXGBE_HWSTRIP_BITMAP_SIZE \
  41         (TXGBE_MAX_RX_QUEUE_NUM / (sizeof(uint32_t) * NBBY))
  42
  43 #define TXGBE_QUEUE_ITR_INTERVAL_DEFAULT        500 /* 500us */
  44
  45 #define TXGBE_MAX_QUEUE_NUM_PER_VF  8
  46
  47 #define TXGBE_5TUPLE_MAX_PRI            7
  48 #define TXGBE_5TUPLE_MIN_PRI            1
  49
  50 #define TXGBE_RSS_OFFLOAD_ALL ( \
  51         ETH_RSS_IPV4 | \
  52         ETH_RSS_NONFRAG_IPV4_TCP | \
  53         ETH_RSS_NONFRAG_IPV4_UDP | \
  54         ETH_RSS_IPV6 | \
  55         ETH_RSS_NONFRAG_IPV6_TCP | \
  56         ETH_RSS_NONFRAG_IPV6_UDP | \
  57         ETH_RSS_IPV6_EX | \
  58         ETH_RSS_IPV6_TCP_EX | \
  59         ETH_RSS_IPV6_UDP_EX)
  60
  61 #define TXGBE_MISC_VEC_ID               RTE_INTR_VEC_ZERO_OFFSET
  62 #define TXGBE_RX_VEC_START              RTE_INTR_VEC_RXTX_OFFSET
  63
  64 #define TXGBE_MAX_FDIR_FILTER_NUM       (1024 * 32)
  65 #define TXGBE_MAX_L2_TN_FILTER_NUM      128
  66
  67 /*
  68  * Information about the fdir mode.
  69  */
  70 struct txgbe_hw_fdir_mask {
  71         uint16_t vlan_tci_mask;
  72         uint32_t src_ipv4_mask;
  73         uint32_t dst_ipv4_mask;
  74         uint16_t src_ipv6_mask;
  75         uint16_t dst_ipv6_mask;
  76         uint16_t src_port_mask;
  77         uint16_t dst_port_mask;
  78         uint16_t flex_bytes_mask;
  79         uint8_t  mac_addr_byte_mask;
  80         uint32_t tunnel_id_mask;
  81         uint8_t  tunnel_type_mask;
  82 };
  83
  84 struct txgbe_fdir_filter {
  85         TAILQ_ENTRY(txgbe_fdir_filter) entries;
  86         struct txgbe_atr_input input; /* key of fdir filter*/
  87         uint32_t fdirflags; /* drop or forward */
  88         uint32_t fdirhash; /* hash value for fdir */
  89         uint8_t queue; /* assigned rx queue */
  90 };
  91
  92 /* list of fdir filters */
  93 TAILQ_HEAD(txgbe_fdir_filter_list, txgbe_fdir_filter);
  94
  95 struct txgbe_hw_fdir_info {
  96         struct txgbe_hw_fdir_mask mask;
  97         uint8_t     flex_bytes_offset;
  98         uint16_t    collision;
  99         uint16_t    free;
 100         uint16_t    maxhash;
 101         uint8_t     maxlen;
 102         uint64_t    add;
 103         uint64_t    remove;
 104         uint64_t    f_add;
 105         uint64_t    f_remove;
 106         struct txgbe_fdir_filter_list fdir_list; /* filter list*/
 107         /* store the pointers of the filters, index is the hash value. */
 108         struct txgbe_fdir_filter **hash_map;
 109         struct rte_hash *hash_handle; /* cuckoo hash handler */
 110         bool mask_added; /* If already got mask from consistent filter */
 111 };
 112
 113 /* structure for interrupt relative data */
 114 struct txgbe_interrupt {
 115         uint32_t flags;
 116         uint32_t mask_misc;
 117         /* to save original mask during delayed handler */
 118         uint32_t mask_misc_orig;
 119         uint32_t mask[2];
 120 };
 121
 122 #define TXGBE_NB_STAT_MAPPING  32
 123 #define QSM_REG_NB_BITS_PER_QMAP_FIELD 8
 124 #define NB_QMAP_FIELDS_PER_QSM_REG 4
 125 #define QMAP_FIELD_RESERVED_BITS_MASK 0x0f
 126 struct txgbe_stat_mappings {
 127         uint32_t tqsm[TXGBE_NB_STAT_MAPPING];
 128         uint32_t rqsm[TXGBE_NB_STAT_MAPPING];
 129 };
 130
 131 struct txgbe_vfta {
 132         uint32_t vfta[TXGBE_VFTA_SIZE];
 133 };
 134
 135 struct txgbe_hwstrip {
 136         uint32_t bitmap[TXGBE_HWSTRIP_BITMAP_SIZE];
 137 };
 138
 139 /*
 140  * VF data which used by PF host only
 141  */
 142 #define TXGBE_MAX_VF_MC_ENTRIES      30
 143
 144 struct txgbe_uta_info {
 145         uint8_t  uc_filter_type;
 146         uint16_t uta_in_use;
 147         uint32_t uta_shadow[TXGBE_MAX_UTA];
 148 };
 149
 150 #define TXGBE_MAX_MIRROR_RULES 4  /* Maximum nb. of mirror rules. */
 151
 152 struct txgbe_mirror_info {
 153         struct rte_eth_mirror_conf mr_conf[TXGBE_MAX_MIRROR_RULES];
 154         /* store PF mirror rules configuration */
 155 };
 156
 157 struct txgbe_vf_info {
 158         uint8_t vf_mac_addresses[RTE_ETHER_ADDR_LEN];
 159         uint16_t vf_mc_hashes[TXGBE_MAX_VF_MC_ENTRIES];
 160         uint16_t num_vf_mc_hashes;
 161         bool clear_to_send;
 162         uint16_t tx_rate[TXGBE_MAX_QUEUE_NUM_PER_VF];
 163         uint16_t vlan_count;
 164         uint8_t api_version;
 165         uint16_t switch_domain_id;
 166         uint16_t xcast_mode;
 167         uint16_t mac_count;
 168 };
 169
 170 TAILQ_HEAD(txgbe_5tuple_filter_list, txgbe_5tuple_filter);
 171
 172 struct txgbe_5tuple_filter_info {
 173         uint32_t dst_ip;
 174         uint32_t src_ip;
 175         uint16_t dst_port;
 176         uint16_t src_port;
 177         enum txgbe_5tuple_protocol proto;        /* l4 protocol. */
 178         uint8_t priority;        /* seven levels (001b-111b), 111b is highest,
 179                                   * used when more than one filter matches.
 180                                   */
 181         uint8_t dst_ip_mask:1,   /* if mask is 1b, do not compare dst ip. */
 182                 src_ip_mask:1,   /* if mask is 1b, do not compare src ip. */
 183                 dst_port_mask:1, /* if mask is 1b, do not compare dst port. */
 184                 src_port_mask:1, /* if mask is 1b, do not compare src port. */
 185                 proto_mask:1;    /* if mask is 1b, do not compare protocol. */
 186 };
 187
 188 /* 5tuple filter structure */
 189 struct txgbe_5tuple_filter {
 190         TAILQ_ENTRY(txgbe_5tuple_filter) entries;
 191         uint16_t index;       /* the index of 5tuple filter */
 192         struct txgbe_5tuple_filter_info filter_info;
 193         uint16_t queue;       /* rx queue assigned to */
 194 };
 195
 196 #define TXGBE_5TUPLE_ARRAY_SIZE \
 197         (RTE_ALIGN(TXGBE_MAX_FTQF_FILTERS, (sizeof(uint32_t) * NBBY)) / \
 198          (sizeof(uint32_t) * NBBY))
 199
 200 struct txgbe_ethertype_filter {
 201         uint16_t ethertype;
 202         uint32_t etqf;
 203         uint32_t etqs;
 204         /**
 205          * If this filter is added by configuration,
 206          * it should not be removed.
 207          */
 208         bool     conf;
 209 };
 210
 211 /*
 212  * Structure to store filters' info.
 213  */
 214 struct txgbe_filter_info {
 215         uint8_t ethertype_mask;  /* Bit mask for every used ethertype filter */
 216         /* store used ethertype filters*/
 217         struct txgbe_ethertype_filter ethertype_filters[TXGBE_ETF_ID_MAX];
 218         /* Bit mask for every used 5tuple filter */
 219         uint32_t fivetuple_mask[TXGBE_5TUPLE_ARRAY_SIZE];
 220         struct txgbe_5tuple_filter_list fivetuple_list;
 221         /* store the SYN filter info */
 222         uint32_t syn_info;
 223 };
 224
 225 struct txgbe_l2_tn_key {
 226         enum rte_eth_tunnel_type          l2_tn_type;
 227         uint32_t                          tn_id;
 228 };
 229
 230 struct txgbe_l2_tn_filter {
 231         TAILQ_ENTRY(txgbe_l2_tn_filter)    entries;
 232         struct txgbe_l2_tn_key             key;
 233         uint32_t                           pool;
 234 };
 235
 236 TAILQ_HEAD(txgbe_l2_tn_filter_list, txgbe_l2_tn_filter);
 237
 238 struct txgbe_l2_tn_info {
 239         struct txgbe_l2_tn_filter_list      l2_tn_list;
 240         struct txgbe_l2_tn_filter         **hash_map;
 241         struct rte_hash                    *hash_handle;
 242         bool e_tag_en; /* e-tag enabled */
 243         bool e_tag_fwd_en; /* e-tag based forwarding enabled */
 244         uint16_t e_tag_ether_type; /* ether type for e-tag */
 245 };
 246
 247 /* The configuration of bandwidth */
 248 struct txgbe_bw_conf {
 249         uint8_t tc_num; /* Number of TCs. */
 250 };
 251
 252 /*
 253  * Structure to store private data for each driver instance (for each port).
 254  */
 255 struct txgbe_adapter {
 256         struct txgbe_hw             hw;
 257         struct txgbe_hw_stats       stats;
 258         struct txgbe_hw_fdir_info   fdir;
 259         struct txgbe_interrupt      intr;
 260         struct txgbe_stat_mappings  stat_mappings;
 261         struct txgbe_vfta           shadow_vfta;
 262         struct txgbe_hwstrip        hwstrip;
 263         struct txgbe_dcb_config     dcb_config;
 264         struct txgbe_mirror_info    mr_data;
 265         struct txgbe_vf_info        *vfdata;
 266         struct txgbe_uta_info       uta_info;
 267         struct txgbe_filter_info    filter;
 268         struct txgbe_l2_tn_info     l2_tn;
 269         struct txgbe_bw_conf        bw_conf;
 270         bool rx_bulk_alloc_allowed;
 271         struct rte_timecounter      systime_tc;
 272         struct rte_timecounter      rx_tstamp_tc;
 273         struct rte_timecounter      tx_tstamp_tc;
 274
 275         /* For RSS reta table update */
 276         uint8_t rss_reta_updated;
 277 };
 278
 279 #define TXGBE_DEV_ADAPTER(dev) \
 280         ((struct txgbe_adapter *)(dev)->data->dev_private)
 281
 282 #define TXGBE_DEV_HW(dev) \
 283         (&((struct txgbe_adapter *)(dev)->data->dev_private)->hw)
 284
 285 #define TXGBE_DEV_STATS(dev) \
 286         (&((struct txgbe_adapter *)(dev)->data->dev_private)->stats)
 287
 288 #define TXGBE_DEV_INTR(dev) \
 289         (&((struct txgbe_adapter *)(dev)->data->dev_private)->intr)
 290
 291 #define TXGBE_DEV_FDIR(dev) \
 292         (&((struct txgbe_adapter *)(dev)->data->dev_private)->fdir)
 293
 294 #define TXGBE_DEV_STAT_MAPPINGS(dev) \
 295         (&((struct txgbe_adapter *)(dev)->data->dev_private)->stat_mappings)
 296
 297 #define TXGBE_DEV_VFTA(dev) \
 298         (&((struct txgbe_adapter *)(dev)->data->dev_private)->shadow_vfta)
 299
 300 #define TXGBE_DEV_HWSTRIP(dev) \
 301         (&((struct txgbe_adapter *)(dev)->data->dev_private)->hwstrip)
 302
 303 #define TXGBE_DEV_DCB_CONFIG(dev) \
 304         (&((struct txgbe_adapter *)(dev)->data->dev_private)->dcb_config)
 305
 306 #define TXGBE_DEV_VFDATA(dev) \
 307         (&((struct txgbe_adapter *)(dev)->data->dev_private)->vfdata)
 308
 309 #define TXGBE_DEV_MR_INFO(dev) \
 310         (&((struct txgbe_adapter *)(dev)->data->dev_private)->mr_data)
 311
 312 #define TXGBE_DEV_UTA_INFO(dev) \
 313         (&((struct txgbe_adapter *)(dev)->data->dev_private)->uta_info)
 314
 315 #define TXGBE_DEV_FILTER(dev) \
 316         (&((struct txgbe_adapter *)(dev)->data->dev_private)->filter)
 317
 318 #define TXGBE_DEV_L2_TN(dev) \
 319         (&((struct txgbe_adapter *)(dev)->data->dev_private)->l2_tn)
 320
 321 #define TXGBE_DEV_BW_CONF(dev) \
 322         (&((struct txgbe_adapter *)(dev)->data->dev_private)->bw_conf)
 323
 324
 325 /*
 326  * RX/TX function prototypes
 327  */
 328 void txgbe_dev_clear_queues(struct rte_eth_dev *dev);
 329
 330 void txgbe_dev_free_queues(struct rte_eth_dev *dev);
 331
 332 void txgbe_dev_rx_queue_release(void *rxq);
 333
 334 void txgbe_dev_tx_queue_release(void *txq);
 335
 336 int  txgbe_dev_rx_queue_setup(struct rte_eth_dev *dev, uint16_t rx_queue_id,
 337                 uint16_t nb_rx_desc, unsigned int socket_id,
 338                 const struct rte_eth_rxconf *rx_conf,
 339                 struct rte_mempool *mb_pool);
 340
 341 int  txgbe_dev_tx_queue_setup(struct rte_eth_dev *dev, uint16_t tx_queue_id,
 342                 uint16_t nb_tx_desc, unsigned int socket_id,
 343                 const struct rte_eth_txconf *tx_conf);
 344
 345 uint32_t txgbe_dev_rx_queue_count(struct rte_eth_dev *dev,
 346                 uint16_t rx_queue_id);
 347
 348 int txgbe_dev_rx_descriptor_status(void *rx_queue, uint16_t offset);
 349 int txgbe_dev_tx_descriptor_status(void *tx_queue, uint16_t offset);
 350
 351 int txgbe_dev_rx_init(struct rte_eth_dev *dev);
 352
 353 void txgbe_dev_tx_init(struct rte_eth_dev *dev);
 354
 355 int txgbe_dev_rxtx_start(struct rte_eth_dev *dev);
 356
 357 void txgbe_dev_save_rx_queue(struct txgbe_hw *hw, uint16_t rx_queue_id);
 358 void txgbe_dev_store_rx_queue(struct txgbe_hw *hw, uint16_t rx_queue_id);
 359 void txgbe_dev_save_tx_queue(struct txgbe_hw *hw, uint16_t tx_queue_id);
 360 void txgbe_dev_store_tx_queue(struct txgbe_hw *hw, uint16_t tx_queue_id);
 361
 362 int txgbe_dev_rx_queue_start(struct rte_eth_dev *dev, uint16_t rx_queue_id);
 363
 364 int txgbe_dev_rx_queue_stop(struct rte_eth_dev *dev, uint16_t rx_queue_id);
 365
 366 int txgbe_dev_tx_queue_start(struct rte_eth_dev *dev, uint16_t tx_queue_id);
 367
 368 int txgbe_dev_tx_queue_stop(struct rte_eth_dev *dev, uint16_t tx_queue_id);
 369
 370 void txgbe_rxq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
 371         struct rte_eth_rxq_info *qinfo);
 372
 373 void txgbe_txq_info_get(struct rte_eth_dev *dev, uint16_t queue_id,
 374         struct rte_eth_txq_info *qinfo);
 375
 376 uint16_t txgbe_recv_pkts(void *rx_queue, struct rte_mbuf **rx_pkts,
 377                 uint16_t nb_pkts);
 378
 379 uint16_t txgbe_recv_pkts_bulk_alloc(void *rx_queue, struct rte_mbuf **rx_pkts,
 380                                     uint16_t nb_pkts);
 381
 382 uint16_t txgbe_recv_pkts_lro_single_alloc(void *rx_queue,
 383                 struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
 384 uint16_t txgbe_recv_pkts_lro_bulk_alloc(void *rx_queue,
 385                 struct rte_mbuf **rx_pkts, uint16_t nb_pkts);
 386
 387 uint16_t txgbe_xmit_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
 388                 uint16_t nb_pkts);
 389
 390 uint16_t txgbe_xmit_pkts_simple(void *tx_queue, struct rte_mbuf **tx_pkts,
 391                 uint16_t nb_pkts);
 392
 393 uint16_t txgbe_prep_pkts(void *tx_queue, struct rte_mbuf **tx_pkts,
 394                 uint16_t nb_pkts);
 395
 396 int txgbe_dev_rss_hash_update(struct rte_eth_dev *dev,
 397                               struct rte_eth_rss_conf *rss_conf);
 398
 399 int txgbe_dev_rss_hash_conf_get(struct rte_eth_dev *dev,
 400                                 struct rte_eth_rss_conf *rss_conf);
 401
 402 bool txgbe_rss_update_sp(enum txgbe_mac_type mac_type);
 403
 404 int txgbe_add_del_ntuple_filter(struct rte_eth_dev *dev,
 405                         struct rte_eth_ntuple_filter *filter,
 406                         bool add);
 407 int txgbe_add_del_ethertype_filter(struct rte_eth_dev *dev,
 408                         struct rte_eth_ethertype_filter *filter,
 409                         bool add);
 410 int txgbe_syn_filter_set(struct rte_eth_dev *dev,
 411                         struct rte_eth_syn_filter *filter,
 412                         bool add);
 413
 414 /**
 415  * l2 tunnel configuration.
 416  */
 417 struct txgbe_l2_tunnel_conf {
 418         enum rte_eth_tunnel_type l2_tunnel_type;
 419         uint16_t ether_type; /* ether type in l2 header */
 420         uint32_t tunnel_id; /* port tag id for e-tag */
 421         uint16_t vf_id; /* VF id for tag insertion */
 422         uint32_t pool; /* destination pool for tag based forwarding */
 423 };
 424
 425 int
 426 txgbe_dev_l2_tunnel_filter_add(struct rte_eth_dev *dev,
 427                                struct txgbe_l2_tunnel_conf *l2_tunnel,
 428                                bool restore);
 429 int
 430 txgbe_dev_l2_tunnel_filter_del(struct rte_eth_dev *dev,
 431                                struct txgbe_l2_tunnel_conf *l2_tunnel);
 432 void txgbe_set_ivar_map(struct txgbe_hw *hw, int8_t direction,
 433                                uint8_t queue, uint8_t msix_vector);
 434
 435 void txgbe_configure_pb(struct rte_eth_dev *dev);
 436 void txgbe_configure_port(struct rte_eth_dev *dev);
 437 void txgbe_configure_dcb(struct rte_eth_dev *dev);
 438
 439 int
 440 txgbe_dev_link_update_share(struct rte_eth_dev *dev,
 441                 int wait_to_complete);
 442 int txgbe_pf_host_init(struct rte_eth_dev *eth_dev);
 443
 444 void txgbe_pf_host_uninit(struct rte_eth_dev *eth_dev);
 445
 446 void txgbe_pf_mbx_process(struct rte_eth_dev *eth_dev);
 447
 448 int txgbe_pf_host_configure(struct rte_eth_dev *eth_dev);
 449
 450 uint32_t txgbe_convert_vm_rx_mask_to_val(uint16_t rx_mask, uint32_t orig_val);
 451
 452 extern const struct rte_flow_ops txgbe_flow_ops;
 453
 454 int txgbe_set_vf_rate_limit(struct rte_eth_dev *dev, uint16_t vf,
 455                             uint16_t tx_rate, uint64_t q_msk);
 456 int txgbe_set_queue_rate_limit(struct rte_eth_dev *dev, uint16_t queue_idx,
 457                                uint16_t tx_rate);
 458 static inline int
 459 txgbe_ethertype_filter_lookup(struct txgbe_filter_info *filter_info,
 460                               uint16_t ethertype)
 461 {
 462         int i;
 463
 464         for (i = 0; i < TXGBE_ETF_ID_MAX; i++) {
 465                 if (filter_info->ethertype_filters[i].ethertype == ethertype &&
 466                     (filter_info->ethertype_mask & (1 << i)))
 467                         return i;
 468         }
 469         return -1;
 470 }
 471
 472 static inline int
 473 txgbe_ethertype_filter_insert(struct txgbe_filter_info *filter_info,
 474                               struct txgbe_ethertype_filter *ethertype_filter)
 475 {
 476         int i;
 477
 478         for (i = 0; i < TXGBE_ETF_ID_MAX; i++) {
 479                 if (filter_info->ethertype_mask & (1 << i))
 480                         continue;
 481
 482                 filter_info->ethertype_mask |= 1 << i;
 483                 filter_info->ethertype_filters[i].ethertype =
 484                                 ethertype_filter->ethertype;
 485                 filter_info->ethertype_filters[i].etqf =
 486                                 ethertype_filter->etqf;
 487                 filter_info->ethertype_filters[i].etqs =
 488                                 ethertype_filter->etqs;
 489                 filter_info->ethertype_filters[i].conf =
 490                                 ethertype_filter->conf;
 491                 break;
 492         }
 493         return (i < TXGBE_ETF_ID_MAX ? i : -1);
 494 }
 495
 496 static inline int
 497 txgbe_ethertype_filter_remove(struct txgbe_filter_info *filter_info,
 498                               uint8_t idx)
 499 {
 500         if (idx >= TXGBE_ETF_ID_MAX)
 501                 return -1;
 502         filter_info->ethertype_mask &= ~(1 << idx);
 503         filter_info->ethertype_filters[idx].ethertype = 0;
 504         filter_info->ethertype_filters[idx].etqf = 0;
 505         filter_info->ethertype_filters[idx].etqs = 0;
 506         filter_info->ethertype_filters[idx].etqs = FALSE;
 507         return idx;
 508 }
 509
 510 /* High threshold controlling when to start sending XOFF frames. */
 511 #define TXGBE_FC_XOFF_HITH              128 /*KB*/
 512 /* Low threshold controlling when to start sending XON frames. */
 513 #define TXGBE_FC_XON_LOTH               64 /*KB*/
 514
 515 /* Timer value included in XOFF frames. */
 516 #define TXGBE_FC_PAUSE_TIME 0x680
 517
 518 #define TXGBE_LINK_DOWN_CHECK_TIMEOUT 4000 /* ms */
 519 #define TXGBE_LINK_UP_CHECK_TIMEOUT   1000 /* ms */
 520 #define TXGBE_VMDQ_NUM_UC_MAC         4096 /* Maximum nb. of UC MAC addr. */
 521
 522 /*
 523  *  Default values for RX/TX configuration
 524  */
 525 #define TXGBE_DEFAULT_RX_FREE_THRESH  32
 526 #define TXGBE_DEFAULT_RX_PTHRESH      8
 527 #define TXGBE_DEFAULT_RX_HTHRESH      8
 528 #define TXGBE_DEFAULT_RX_WTHRESH      0
 529
 530 #define TXGBE_DEFAULT_TX_FREE_THRESH  32
 531 #define TXGBE_DEFAULT_TX_PTHRESH      32
 532 #define TXGBE_DEFAULT_TX_HTHRESH      0
 533 #define TXGBE_DEFAULT_TX_WTHRESH      0
 534
 535 /* Additional timesync values. */
 536 #define NSEC_PER_SEC             1000000000L
 537 #define TXGBE_INCVAL_10GB        0xCCCCCC
 538 #define TXGBE_INCVAL_1GB         0x800000
 539 #define TXGBE_INCVAL_100         0xA00000
 540 #define TXGBE_INCVAL_10          0xC7F380
 541 #define TXGBE_INCVAL_FPGA        0x800000
 542 #define TXGBE_INCVAL_SHIFT_10GB  20
 543 #define TXGBE_INCVAL_SHIFT_1GB   18
 544 #define TXGBE_INCVAL_SHIFT_100   15
 545 #define TXGBE_INCVAL_SHIFT_10    12
 546 #define TXGBE_INCVAL_SHIFT_FPGA  17
 547
 548 #define TXGBE_CYCLECOUNTER_MASK   0xffffffffffffffffULL
 549
 550 /* store statistics names and its offset in stats structure */
 551 struct rte_txgbe_xstats_name_off {
 552         char name[RTE_ETH_XSTATS_NAME_SIZE];
 553         unsigned int offset;
 554 };
 555
 556 const uint32_t *txgbe_dev_supported_ptypes_get(struct rte_eth_dev *dev);
 557 int txgbe_dev_set_mc_addr_list(struct rte_eth_dev *dev,
 558                                       struct rte_ether_addr *mc_addr_set,
 559                                       uint32_t nb_mc_addr);
 560 int txgbe_dev_rss_reta_update(struct rte_eth_dev *dev,
 561                         struct rte_eth_rss_reta_entry64 *reta_conf,
 562                         uint16_t reta_size);
 563 int txgbe_dev_rss_reta_query(struct rte_eth_dev *dev,
 564                         struct rte_eth_rss_reta_entry64 *reta_conf,
 565                         uint16_t reta_size);
 566 void txgbe_dev_setup_link_alarm_handler(void *param);
 567 void txgbe_read_stats_registers(struct txgbe_hw *hw,
 568                            struct txgbe_hw_stats *hw_stats);
 569
 570 void txgbe_vlan_hw_filter_enable(struct rte_eth_dev *dev);
 571 void txgbe_vlan_hw_filter_disable(struct rte_eth_dev *dev);
 572 void txgbe_vlan_hw_strip_config(struct rte_eth_dev *dev);
 573 void txgbe_vlan_hw_strip_bitmap_set(struct rte_eth_dev *dev,
 574                 uint16_t queue, bool on);
 575 void txgbe_config_vlan_strip_on_all_queues(struct rte_eth_dev *dev,
 576                                                   int mask);
 577
 578 #endif /* _TXGBE_ETHDEV_H_ */