f0948fe885a294abdef137b99ec64370a32f8fe8
[dpdk.git] / drivers / regex / mlx5 / mlx5_regex.h
1 /* SPDX-License-Identifier: BSD-3-Clause
2  * Copyright 2020 Mellanox Technologies, Ltd
3  */
4
5 #ifndef MLX5_REGEX_H
6 #define MLX5_REGEX_H
7
8 #include <rte_regexdev.h>
9
10 #include <infiniband/verbs.h>
11 #include <infiniband/mlx5dv.h>
12
13 #include <mlx5_common.h>
14
15 #include "mlx5_rxp.h"
16
17 struct mlx5_regex_sq {
18         uint16_t log_nb_desc; /* Log 2 number of desc for this object. */
19         struct mlx5_devx_obj *obj; /* The SQ DevX object. */
20         int64_t dbr_offset; /* Door bell record offset. */
21         uint32_t dbr_umem; /* Door bell record umem id. */
22         volatile struct mlx5_cqe *wqe; /* The SQ ring buffer. */
23         struct mlx5dv_devx_umem *wqe_umem; /* SQ buffer umem. */
24 };
25
26 struct mlx5_regex_cq {
27         uint32_t log_nb_desc; /* Log 2 number of desc for this object. */
28         struct mlx5_devx_obj *obj; /* The CQ DevX object. */
29         int64_t dbr_offset; /* Door bell record offset. */
30         uint32_t dbr_umem; /* Door bell record umem id. */
31         volatile struct mlx5_cqe *cqe; /* The CQ ring buffer. */
32         struct mlx5dv_devx_umem *cqe_umem; /* CQ buffer umem. */
33 };
34
35 struct mlx5_regex_qp {
36         uint32_t flags; /* QP user flags. */
37         uint32_t nb_desc; /* Total number of desc for this qp. */
38         struct mlx5_regex_sq *sqs; /* Pointer to sq array. */
39         uint16_t nb_obj; /* Number of sq objects. */
40         struct mlx5_regex_cq cq; /* CQ struct. */
41 };
42
43 struct mlx5_regex_db {
44         void *ptr; /* Pointer to the db memory. */
45         uint32_t len; /* The memory len. */
46         bool active; /* Active flag. */
47         uint8_t db_assigned_to_eng_num;
48         /**< To which engine the db is connected. */
49         struct mlx5_regex_umem umem;
50         /**< The umem struct. */
51 };
52
53 struct mlx5_regex_priv {
54         TAILQ_ENTRY(mlx5_regex_priv) next;
55         struct ibv_context *ctx; /* Device context. */
56         struct rte_pci_device *pci_dev;
57         struct rte_regexdev *regexdev; /* Pointer to the RegEx dev. */
58         uint16_t nb_queues; /* Number of queues. */
59         struct mlx5_regex_qp *qps; /* Pointer to the qp array. */
60         uint16_t nb_max_matches; /* Max number of matches. */
61         enum mlx5_rxp_program_mode prog_mode;
62         struct mlx5_regex_db db[MLX5_RXP_MAX_ENGINES +
63                                 MLX5_RXP_EM_COUNT];
64         uint32_t nb_engines; /* Number of RegEx engines. */
65         struct mlx5_dbr_page_list dbrpgs; /* Door-bell pages. */
66         uint32_t eqn; /* EQ number. */
67         struct mlx5dv_devx_uar *uar; /* UAR object. */
68         struct ibv_pd *pd;
69 };
70
71 /* mlx5_rxp.c */
72 int mlx5_regex_info_get(struct rte_regexdev *dev,
73                         struct rte_regexdev_info *info);
74 int mlx5_regex_configure(struct rte_regexdev *dev,
75                          const struct rte_regexdev_config *cfg);
76 int mlx5_regex_rules_db_import(struct rte_regexdev *dev,
77                                const char *rule_db, uint32_t rule_db_len);
78
79 /* mlx5_regex_devx.c */
80 int mlx5_devx_regex_register_write(struct ibv_context *ctx, int engine_id,
81                                    uint32_t addr, uint32_t data);
82 int mlx5_devx_regex_register_read(struct ibv_context *ctx, int engine_id,
83                                   uint32_t addr, uint32_t *data);
84 int mlx5_devx_regex_database_stop(void *ctx, uint8_t engine);
85 int mlx5_devx_regex_database_resume(void *ctx, uint8_t engine);
86 int mlx5_devx_regex_database_program(void *ctx, uint8_t engine,
87                                      uint32_t umem_id, uint64_t umem_offset);
88
89 /* mlx5_regex_control.c */
90 int mlx5_regex_qp_setup(struct rte_regexdev *dev, uint16_t qp_ind,
91                         const struct rte_regexdev_qp_conf *cfg);
92
93 #endif /* MLX5_REGEX_H */