include/aversive/parts/ATmega644.h

   1 /*
   2  *  Copyright Droids Corporation, Microb Technology, Eirbot (2009)
   3  *
   4  *  This program is free software; you can redistribute it and/or modify
   5  *  it under the terms of the GNU General Public License as published by
   6  *  the Free Software Foundation; either version 2 of the License, or
   7  *  (at your option) any later version.
   8  *
   9  *  This program is distributed in the hope that it will be useful,
  10  *  but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  *  MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  *  GNU General Public License for more details.
  13  *
  14  *  You should have received a copy of the GNU General Public License
  15  *  along with this program; if not, write to the Free Software
  16  *  Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA  02111-1307  USA
  17  *
  18  *  Revision : $Id $
  19  *
  20  */
  21
  22 /* WARNING : this file is automatically generated by scripts.
  23  * You should not edit it. If you find something wrong in it,
  24  * write to zer0@droids-corp.org */
  25
  26
  27 /* prescalers timer 0 */
  28 #define TIMER0_PRESCALER_DIV_0          0
  29 #define TIMER0_PRESCALER_DIV_1          1
  30 #define TIMER0_PRESCALER_DIV_8          2
  31 #define TIMER0_PRESCALER_DIV_64         3
  32 #define TIMER0_PRESCALER_DIV_256        4
  33 #define TIMER0_PRESCALER_DIV_1024       5
  34 #define TIMER0_PRESCALER_DIV_FALL       6
  35 #define TIMER0_PRESCALER_DIV_RISE       7
  36
  37 #define TIMER0_PRESCALER_REG_0          0
  38 #define TIMER0_PRESCALER_REG_1          1
  39 #define TIMER0_PRESCALER_REG_2          8
  40 #define TIMER0_PRESCALER_REG_3          64
  41 #define TIMER0_PRESCALER_REG_4          256
  42 #define TIMER0_PRESCALER_REG_5          1024
  43 #define TIMER0_PRESCALER_REG_6          -1
  44 #define TIMER0_PRESCALER_REG_7          -2
  45
  46 /* prescalers timer 1 */
  47 #define TIMER1_PRESCALER_DIV_0          0
  48 #define TIMER1_PRESCALER_DIV_1          1
  49 #define TIMER1_PRESCALER_DIV_8          2
  50 #define TIMER1_PRESCALER_DIV_64         3
  51 #define TIMER1_PRESCALER_DIV_256        4
  52 #define TIMER1_PRESCALER_DIV_1024       5
  53 #define TIMER1_PRESCALER_DIV_FALL       6
  54 #define TIMER1_PRESCALER_DIV_RISE       7
  55
  56 #define TIMER1_PRESCALER_REG_0          0
  57 #define TIMER1_PRESCALER_REG_1          1
  58 #define TIMER1_PRESCALER_REG_2          8
  59 #define TIMER1_PRESCALER_REG_3          64
  60 #define TIMER1_PRESCALER_REG_4          256
  61 #define TIMER1_PRESCALER_REG_5          1024
  62 #define TIMER1_PRESCALER_REG_6          -1
  63 #define TIMER1_PRESCALER_REG_7          -2
  64
  65 /* prescalers timer 2 */
  66 #define TIMER2_PRESCALER_DIV_0          0
  67 #define TIMER2_PRESCALER_DIV_1          1
  68 #define TIMER2_PRESCALER_DIV_8          2
  69 #define TIMER2_PRESCALER_DIV_32         3
  70 #define TIMER2_PRESCALER_DIV_64         4
  71 #define TIMER2_PRESCALER_DIV_128        5
  72 #define TIMER2_PRESCALER_DIV_256        6
  73 #define TIMER2_PRESCALER_DIV_1024       7
  74
  75 #define TIMER2_PRESCALER_REG_0          0
  76 #define TIMER2_PRESCALER_REG_1          1
  77 #define TIMER2_PRESCALER_REG_2          8
  78 #define TIMER2_PRESCALER_REG_3          32
  79 #define TIMER2_PRESCALER_REG_4          64
  80 #define TIMER2_PRESCALER_REG_5          128
  81 #define TIMER2_PRESCALER_REG_6          256
  82 #define TIMER2_PRESCALER_REG_7          1024
  83
  84
  85 /* available timers */
  86 #define TIMER0_AVAILABLE
  87 #define TIMER0A_AVAILABLE
  88 #define TIMER0B_AVAILABLE
  89 #define TIMER1_AVAILABLE
  90 #define TIMER1A_AVAILABLE
  91 #define TIMER1B_AVAILABLE
  92 #define TIMER2_AVAILABLE
  93 #define TIMER2A_AVAILABLE
  94 #define TIMER2B_AVAILABLE
  95
  96 /* overflow interrupt number */
  97 #define SIG_OVERFLOW0_NUM 0
  98 #define SIG_OVERFLOW1_NUM 1
  99 #define SIG_OVERFLOW2_NUM 2
 100 #define SIG_OVERFLOW_TOTAL_NUM 3
 101
 102 /* output compare interrupt number */
 103 #define SIG_OUTPUT_COMPARE0A_NUM 0
 104 #define SIG_OUTPUT_COMPARE0B_NUM 1
 105 #define SIG_OUTPUT_COMPARE1A_NUM 2
 106 #define SIG_OUTPUT_COMPARE1B_NUM 3
 107 #define SIG_OUTPUT_COMPARE2A_NUM 4
 108 #define SIG_OUTPUT_COMPARE2B_NUM 5
 109 #define SIG_OUTPUT_COMPARE_TOTAL_NUM 6
 110
 111 /* Pwm nums */
 112 #define PWM0A_NUM 0
 113 #define PWM0B_NUM 1
 114 #define PWM1A_NUM 2
 115 #define PWM1B_NUM 3
 116 #define PWM2A_NUM 4
 117 #define PWM2B_NUM 5
 118 #define PWM_TOTAL_NUM 6
 119
 120 /* input capture interrupt number */
 121 #define SIG_INPUT_CAPTURE1_NUM 0
 122 #define SIG_INPUT_CAPTURE_TOTAL_NUM 1
 123
 124
 125 /* ADMUX */
 126 #define MUX0_REG             ADMUX
 127 #define MUX1_REG             ADMUX
 128 #define MUX2_REG             ADMUX
 129 #define MUX3_REG             ADMUX
 130 #define MUX4_REG             ADMUX
 131 #define ADLAR_REG            ADMUX
 132 #define REFS0_REG            ADMUX
 133 #define REFS1_REG            ADMUX
 134
 135 /* WDTCSR */
 136 #define WDP0_REG             WDTCSR
 137 #define WDP1_REG             WDTCSR
 138 #define WDP2_REG             WDTCSR
 139 #define WDE_REG              WDTCSR
 140 #define WDCE_REG             WDTCSR
 141 #define WDP3_REG             WDTCSR
 142 #define WDIE_REG             WDTCSR
 143 #define WDIF_REG             WDTCSR
 144
 145 /* EEDR */
 146 #define EEDR0_REG            EEDR
 147 #define EEDR1_REG            EEDR
 148 #define EEDR2_REG            EEDR
 149 #define EEDR3_REG            EEDR
 150 #define EEDR4_REG            EEDR
 151 #define EEDR5_REG            EEDR
 152 #define EEDR6_REG            EEDR
 153 #define EEDR7_REG            EEDR
 154
 155 /* ACSR */
 156 #define ACIS0_REG            ACSR
 157 #define ACIS1_REG            ACSR
 158 #define ACIC_REG             ACSR
 159 #define ACIE_REG             ACSR
 160 #define ACI_REG              ACSR
 161 #define ACO_REG              ACSR
 162 #define ACBG_REG             ACSR
 163 #define ACD_REG              ACSR
 164
 165 /* RAMPZ */
 166 #define RAMPZ0_REG           RAMPZ
 167
 168 /* OCR2B */
 169 #define OCR2B_0_REG          OCR2B
 170 #define OCR2B_1_REG          OCR2B
 171 #define OCR2B_2_REG          OCR2B
 172 #define OCR2B_3_REG          OCR2B
 173 #define OCR2B_4_REG          OCR2B
 174 #define OCR2B_5_REG          OCR2B
 175 #define OCR2B_6_REG          OCR2B
 176 #define OCR2B_7_REG          OCR2B
 177
 178 /* OCR2A */
 179 #define OCR2A_0_REG          OCR2A
 180 #define OCR2A_1_REG          OCR2A
 181 #define OCR2A_2_REG          OCR2A
 182 #define OCR2A_3_REG          OCR2A
 183 #define OCR2A_4_REG          OCR2A
 184 #define OCR2A_5_REG          OCR2A
 185 #define OCR2A_6_REG          OCR2A
 186 #define OCR2A_7_REG          OCR2A
 187
 188 /* SPDR */
 189 #define SPDR0_REG            SPDR
 190 #define SPDR1_REG            SPDR
 191 #define SPDR2_REG            SPDR
 192 #define SPDR3_REG            SPDR
 193 #define SPDR4_REG            SPDR
 194 #define SPDR5_REG            SPDR
 195 #define SPDR6_REG            SPDR
 196 #define SPDR7_REG            SPDR
 197
 198 /* SPSR */
 199 #define SPI2X_REG            SPSR
 200 #define WCOL_REG             SPSR
 201 #define SPIF_REG             SPSR
 202
 203 /* SPH */
 204 #define SP8_REG              SPH
 205 #define SP9_REG              SPH
 206 #define SP10_REG             SPH
 207 #define SP11_REG             SPH
 208 #define SP12_REG             SPH
 209
 210 /* ICR1L */
 211 #define ICR1L0_REG           ICR1L
 212 #define ICR1L1_REG           ICR1L
 213 #define ICR1L2_REG           ICR1L
 214 #define ICR1L3_REG           ICR1L
 215 #define ICR1L4_REG           ICR1L
 216 #define ICR1L5_REG           ICR1L
 217 #define ICR1L6_REG           ICR1L
 218 #define ICR1L7_REG           ICR1L
 219
 220 /* PRR */
 221 #define PRADC_REG            PRR
 222 #define PRUSART0_REG         PRR
 223 #define PRSPI_REG            PRR
 224 #define PRTIM1_REG           PRR
 225 #define PRTIM0_REG           PRR
 226 #define PRTIM2_REG           PRR
 227 #define PRTWI_REG            PRR
 228
 229 /* TWSR */
 230 #define TWPS0_REG            TWSR
 231 #define TWPS1_REG            TWSR
 232 #define TWS3_REG             TWSR
 233 #define TWS4_REG             TWSR
 234 #define TWS5_REG             TWSR
 235 #define TWS6_REG             TWSR
 236 #define TWS7_REG             TWSR
 237
 238 /* UCSR0A */
 239 #define MPCM0_REG            UCSR0A
 240 #define U2X0_REG             UCSR0A
 241 #define UPE0_REG             UCSR0A
 242 #define DOR0_REG             UCSR0A
 243 #define FE0_REG              UCSR0A
 244 #define UDRE0_REG            UCSR0A
 245 #define TXC0_REG             UCSR0A
 246 #define RXC0_REG             UCSR0A
 247
 248 /* PORTD */
 249 #define PORTD0_REG           PORTD
 250 #define PORTD1_REG           PORTD
 251 #define PORTD2_REG           PORTD
 252 #define PORTD3_REG           PORTD
 253 #define PORTD4_REG           PORTD
 254 #define PORTD5_REG           PORTD
 255 #define PORTD6_REG           PORTD
 256 #define PORTD7_REG           PORTD
 257
 258 /* UCSR0B */
 259 #define TXB80_REG            UCSR0B
 260 #define RXB80_REG            UCSR0B
 261 #define UCSZ02_REG           UCSR0B
 262 #define TXEN0_REG            UCSR0B
 263 #define RXEN0_REG            UCSR0B
 264 #define UDRIE0_REG           UCSR0B
 265 #define TXCIE0_REG           UCSR0B
 266 #define RXCIE0_REG           UCSR0B
 267
 268 /* TCNT1H */
 269 #define TCNT1H0_REG          TCNT1H
 270 #define TCNT1H1_REG          TCNT1H
 271 #define TCNT1H2_REG          TCNT1H
 272 #define TCNT1H3_REG          TCNT1H
 273 #define TCNT1H4_REG          TCNT1H
 274 #define TCNT1H5_REG          TCNT1H
 275 #define TCNT1H6_REG          TCNT1H
 276 #define TCNT1H7_REG          TCNT1H
 277
 278 /* PORTC */
 279 #define PORTC0_REG           PORTC
 280 #define PORTC1_REG           PORTC
 281 #define PORTC2_REG           PORTC
 282 #define PORTC3_REG           PORTC
 283 #define PORTC4_REG           PORTC
 284 #define PORTC5_REG           PORTC
 285 #define PORTC6_REG           PORTC
 286 #define PORTC7_REG           PORTC
 287
 288 /* PORTA */
 289 #define PORTA0_REG           PORTA
 290 #define PORTA1_REG           PORTA
 291 #define PORTA2_REG           PORTA
 292 #define PORTA3_REG           PORTA
 293 #define PORTA4_REG           PORTA
 294 #define PORTA5_REG           PORTA
 295 #define PORTA6_REG           PORTA
 296 #define PORTA7_REG           PORTA
 297
 298 /* UDR0 */
 299 #define UDR0_0_REG           UDR0
 300 #define UDR0_1_REG           UDR0
 301 #define UDR0_2_REG           UDR0
 302 #define UDR0_3_REG           UDR0
 303 #define UDR0_4_REG           UDR0
 304 #define UDR0_5_REG           UDR0
 305 #define UDR0_6_REG           UDR0
 306 #define UDR0_7_REG           UDR0
 307
 308 /* EICRA */
 309 #define ISC00_REG            EICRA
 310 #define ISC01_REG            EICRA
 311 #define ISC10_REG            EICRA
 312 #define ISC11_REG            EICRA
 313 #define ISC20_REG            EICRA
 314 #define ISC21_REG            EICRA
 315
 316 /* DIDR0 */
 317 #define ADC0D_REG            DIDR0
 318 #define ADC1D_REG            DIDR0
 319 #define ADC2D_REG            DIDR0
 320 #define ADC3D_REG            DIDR0
 321 #define ADC4D_REG            DIDR0
 322 #define ADC5D_REG            DIDR0
 323 #define ADC6D_REG            DIDR0
 324 #define ADC7D_REG            DIDR0
 325
 326 /* DIDR1 */
 327 #define AIN0D_REG            DIDR1
 328 #define AIN1D_REG            DIDR1
 329
 330 /* ASSR */
 331 #define TCR2BUB_REG          ASSR
 332 #define TCR2AUB_REG          ASSR
 333 #define OCR2BUB_REG          ASSR
 334 #define OCR2AUB_REG          ASSR
 335 #define TCN2UB_REG           ASSR
 336 #define AS2_REG              ASSR
 337 #define EXCLK_REG            ASSR
 338
 339 /* CLKPR */
 340 #define CLKPS0_REG           CLKPR
 341 #define CLKPS1_REG           CLKPR
 342 #define CLKPS2_REG           CLKPR
 343 #define CLKPS3_REG           CLKPR
 344 #define CLKPCE_REG           CLKPR
 345
 346 /* SREG */
 347 #define C_REG                SREG
 348 #define Z_REG                SREG
 349 #define N_REG                SREG
 350 #define V_REG                SREG
 351 #define S_REG                SREG
 352 #define H_REG                SREG
 353 #define T_REG                SREG
 354 #define I_REG                SREG
 355
 356 /* DDRB */
 357 #define DDB0_REG             DDRB
 358 #define DDB1_REG             DDRB
 359 #define DDB2_REG             DDRB
 360 #define DDB3_REG             DDRB
 361 #define DDB4_REG             DDRB
 362 #define DDB5_REG             DDRB
 363 #define DDB6_REG             DDRB
 364 #define DDB7_REG             DDRB
 365
 366 /* DDRC */
 367 #define DDC0_REG             DDRC
 368 #define DDC1_REG             DDRC
 369 #define DDC2_REG             DDRC
 370 #define DDC3_REG             DDRC
 371 #define DDC4_REG             DDRC
 372 #define DDC5_REG             DDRC
 373 #define DDC6_REG             DDRC
 374 #define DDC7_REG             DDRC
 375
 376 /* DDRA */
 377 #define DDA0_REG             DDRA
 378 #define DDA1_REG             DDRA
 379 #define DDA2_REG             DDRA
 380 #define DDA3_REG             DDRA
 381 #define DDA4_REG             DDRA
 382 #define DDA5_REG             DDRA
 383 #define DDA6_REG             DDRA
 384 #define DDA7_REG             DDRA
 385
 386 /* TCCR1A */
 387 #define WGM10_REG            TCCR1A
 388 #define WGM11_REG            TCCR1A
 389 #define COM1B0_REG           TCCR1A
 390 #define COM1B1_REG           TCCR1A
 391 #define COM1A0_REG           TCCR1A
 392 #define COM1A1_REG           TCCR1A
 393
 394 /* TCCR1C */
 395 #define FOC1B_REG            TCCR1C
 396 #define FOC1A_REG            TCCR1C
 397
 398 /* TCCR1B */
 399 #define CS10_REG             TCCR1B
 400 #define CS11_REG             TCCR1B
 401 #define CS12_REG             TCCR1B
 402 #define WGM12_REG            TCCR1B
 403 #define WGM13_REG            TCCR1B
 404 #define ICES1_REG            TCCR1B
 405 #define ICNC1_REG            TCCR1B
 406
 407 /* OSCCAL */
 408 #define CAL0_REG             OSCCAL
 409 #define CAL1_REG             OSCCAL
 410 #define CAL2_REG             OSCCAL
 411 #define CAL3_REG             OSCCAL
 412 #define CAL4_REG             OSCCAL
 413 #define CAL5_REG             OSCCAL
 414 #define CAL6_REG             OSCCAL
 415 #define CAL7_REG             OSCCAL
 416
 417 /* GPIOR1 */
 418 #define GPIOR10_REG          GPIOR1
 419 #define GPIOR11_REG          GPIOR1
 420 #define GPIOR12_REG          GPIOR1
 421 #define GPIOR13_REG          GPIOR1
 422 #define GPIOR14_REG          GPIOR1
 423 #define GPIOR15_REG          GPIOR1
 424 #define GPIOR16_REG          GPIOR1
 425 #define GPIOR17_REG          GPIOR1
 426
 427 /* GPIOR0 */
 428 #define GPIOR00_REG          GPIOR0
 429 #define GPIOR01_REG          GPIOR0
 430 #define GPIOR02_REG          GPIOR0
 431 #define GPIOR03_REG          GPIOR0
 432 #define GPIOR04_REG          GPIOR0
 433 #define GPIOR05_REG          GPIOR0
 434 #define GPIOR06_REG          GPIOR0
 435 #define GPIOR07_REG          GPIOR0
 436
 437 /* GPIOR2 */
 438 #define GPIOR20_REG          GPIOR2
 439 #define GPIOR21_REG          GPIOR2
 440 #define GPIOR22_REG          GPIOR2
 441 #define GPIOR23_REG          GPIOR2
 442 #define GPIOR24_REG          GPIOR2
 443 #define GPIOR25_REG          GPIOR2
 444 #define GPIOR26_REG          GPIOR2
 445 #define GPIOR27_REG          GPIOR2
 446
 447 /* PCICR */
 448 #define PCIE0_REG            PCICR
 449 #define PCIE1_REG            PCICR
 450 #define PCIE2_REG            PCICR
 451 #define PCIE3_REG            PCICR
 452
 453 /* TCNT2 */
 454 #define TCNT2_0_REG          TCNT2
 455 #define TCNT2_1_REG          TCNT2
 456 #define TCNT2_2_REG          TCNT2
 457 #define TCNT2_3_REG          TCNT2
 458 #define TCNT2_4_REG          TCNT2
 459 #define TCNT2_5_REG          TCNT2
 460 #define TCNT2_6_REG          TCNT2
 461 #define TCNT2_7_REG          TCNT2
 462
 463 /* TCNT0 */
 464 #define TCNT0_0_REG          TCNT0
 465 #define TCNT0_1_REG          TCNT0
 466 #define TCNT0_2_REG          TCNT0
 467 #define TCNT0_3_REG          TCNT0
 468 #define TCNT0_4_REG          TCNT0
 469 #define TCNT0_5_REG          TCNT0
 470 #define TCNT0_6_REG          TCNT0
 471 #define TCNT0_7_REG          TCNT0
 472
 473 /* TWAR */
 474 #define TWGCE_REG            TWAR
 475 #define TWA0_REG             TWAR
 476 #define TWA1_REG             TWAR
 477 #define TWA2_REG             TWAR
 478 #define TWA3_REG             TWAR
 479 #define TWA4_REG             TWAR
 480 #define TWA5_REG             TWAR
 481 #define TWA6_REG             TWAR
 482
 483 /* TCCR0B */
 484 #define CS00_REG             TCCR0B
 485 #define CS01_REG             TCCR0B
 486 #define CS02_REG             TCCR0B
 487 #define WGM02_REG            TCCR0B
 488 #define FOC0B_REG            TCCR0B
 489 #define FOC0A_REG            TCCR0B
 490
 491 /* TCCR0A */
 492 #define WGM00_REG            TCCR0A
 493 #define WGM01_REG            TCCR0A
 494 #define COM0B0_REG           TCCR0A
 495 #define COM0B1_REG           TCCR0A
 496 #define COM0A0_REG           TCCR0A
 497 #define COM0A1_REG           TCCR0A
 498
 499 /* TIFR2 */
 500 #define TOV2_REG             TIFR2
 501 #define OCF2A_REG            TIFR2
 502 #define OCF2B_REG            TIFR2
 503
 504 /* TIFR0 */
 505 #define TOV0_REG             TIFR0
 506 #define OCF0A_REG            TIFR0
 507 #define OCF0B_REG            TIFR0
 508
 509 /* TIFR1 */
 510 #define TOV1_REG             TIFR1
 511 #define OCF1A_REG            TIFR1
 512 #define OCF1B_REG            TIFR1
 513 #define ICF1_REG             TIFR1
 514
 515 /* GTCCR */
 516 #define PSRSYNC_REG          GTCCR
 517 #define TSM_REG              GTCCR
 518 #define PSRASY_REG           GTCCR
 519
 520 /* TWBR */
 521 #define TWBR0_REG            TWBR
 522 #define TWBR1_REG            TWBR
 523 #define TWBR2_REG            TWBR
 524 #define TWBR3_REG            TWBR
 525 #define TWBR4_REG            TWBR
 526 #define TWBR5_REG            TWBR
 527 #define TWBR6_REG            TWBR
 528 #define TWBR7_REG            TWBR
 529
 530 /* ICR1H */
 531 #define ICR1H0_REG           ICR1H
 532 #define ICR1H1_REG           ICR1H
 533 #define ICR1H2_REG           ICR1H
 534 #define ICR1H3_REG           ICR1H
 535 #define ICR1H4_REG           ICR1H
 536 #define ICR1H5_REG           ICR1H
 537 #define ICR1H6_REG           ICR1H
 538 #define ICR1H7_REG           ICR1H
 539
 540 /* OCR1BL */
 541 /* #define OCR1AL0_REG          OCR1BL */ /* dup in OCR1AL */
 542 /* #define OCR1AL1_REG          OCR1BL */ /* dup in OCR1AL */
 543 /* #define OCR1AL2_REG          OCR1BL */ /* dup in OCR1AL */
 544 /* #define OCR1AL3_REG          OCR1BL */ /* dup in OCR1AL */
 545 /* #define OCR1AL4_REG          OCR1BL */ /* dup in OCR1AL */
 546 /* #define OCR1AL5_REG          OCR1BL */ /* dup in OCR1AL */
 547 /* #define OCR1AL6_REG          OCR1BL */ /* dup in OCR1AL */
 548 /* #define OCR1AL7_REG          OCR1BL */ /* dup in OCR1AL */
 549
 550 /* PCIFR */
 551 #define PCIF0_REG            PCIFR
 552 #define PCIF1_REG            PCIFR
 553 #define PCIF2_REG            PCIFR
 554 #define PCIF3_REG            PCIFR
 555
 556 /* SPL */
 557 #define SP0_REG              SPL
 558 #define SP1_REG              SPL
 559 #define SP2_REG              SPL
 560 #define SP3_REG              SPL
 561 #define SP4_REG              SPL
 562 #define SP5_REG              SPL
 563 #define SP6_REG              SPL
 564 #define SP7_REG              SPL
 565
 566 /* OCR1BH */
 567 /* #define OCR1AH0_REG          OCR1BH */ /* dup in OCR1AH */
 568 /* #define OCR1AH1_REG          OCR1BH */ /* dup in OCR1AH */
 569 /* #define OCR1AH2_REG          OCR1BH */ /* dup in OCR1AH */
 570 /* #define OCR1AH3_REG          OCR1BH */ /* dup in OCR1AH */
 571 /* #define OCR1AH4_REG          OCR1BH */ /* dup in OCR1AH */
 572 /* #define OCR1AH5_REG          OCR1BH */ /* dup in OCR1AH */
 573 /* #define OCR1AH6_REG          OCR1BH */ /* dup in OCR1AH */
 574 /* #define OCR1AH7_REG          OCR1BH */ /* dup in OCR1AH */
 575
 576 /* EECR */
 577 #define EERE_REG             EECR
 578 #define EEPE_REG             EECR
 579 #define EEMPE_REG            EECR
 580 #define EERIE_REG            EECR
 581 #define EEPM0_REG            EECR
 582 #define EEPM1_REG            EECR
 583
 584 /* SMCR */
 585 #define SE_REG               SMCR
 586 #define SM0_REG              SMCR
 587 #define SM1_REG              SMCR
 588 #define SM2_REG              SMCR
 589
 590 /* TWCR */
 591 #define TWIE_REG             TWCR
 592 #define TWEN_REG             TWCR
 593 #define TWWC_REG             TWCR
 594 #define TWSTO_REG            TWCR
 595 #define TWSTA_REG            TWCR
 596 #define TWEA_REG             TWCR
 597 #define TWINT_REG            TWCR
 598
 599 /* TCCR2A */
 600 #define WGM20_REG            TCCR2A
 601 #define WGM21_REG            TCCR2A
 602 #define COM2B0_REG           TCCR2A
 603 #define COM2B1_REG           TCCR2A
 604 #define COM2A0_REG           TCCR2A
 605 #define COM2A1_REG           TCCR2A
 606
 607 /* TCCR2B */
 608 #define CS20_REG             TCCR2B
 609 #define CS21_REG             TCCR2B
 610 #define CS22_REG             TCCR2B
 611 #define WGM22_REG            TCCR2B
 612 #define FOC2B_REG            TCCR2B
 613 #define FOC2A_REG            TCCR2B
 614
 615 /* UBRR0H */
 616 #define UBRR8_REG            UBRR0H
 617 #define UBRR9_REG            UBRR0H
 618 #define UBRR10_REG           UBRR0H
 619 #define UBRR11_REG           UBRR0H
 620
 621 /* UBRR0L */
 622 #define UBRR0_REG            UBRR0L
 623 #define UBRR1_REG            UBRR0L
 624 #define UBRR2_REG            UBRR0L
 625 #define UBRR3_REG            UBRR0L
 626 #define UBRR4_REG            UBRR0L
 627 #define UBRR5_REG            UBRR0L
 628 #define UBRR6_REG            UBRR0L
 629 #define UBRR7_REG            UBRR0L
 630
 631 /* EEARH */
 632 #define EEAR8_REG            EEARH
 633 #define EEAR9_REG            EEARH
 634 #define EEAR10_REG           EEARH
 635 #define EEAR11_REG           EEARH
 636
 637 /* EEARL */
 638 #define EEAR0_REG            EEARL
 639 #define EEAR1_REG            EEARL
 640 #define EEAR2_REG            EEARL
 641 #define EEAR3_REG            EEARL
 642 #define EEAR4_REG            EEARL
 643 #define EEAR5_REG            EEARL
 644 #define EEAR6_REG            EEARL
 645 #define EEAR7_REG            EEARL
 646
 647 /* MCUCR */
 648 #define JTD_REG              MCUCR
 649 #define IVCE_REG             MCUCR
 650 #define IVSEL_REG            MCUCR
 651 #define PUD_REG              MCUCR
 652
 653 /* MCUSR */
 654 #define JTRF_REG             MCUSR
 655 #define PORF_REG             MCUSR
 656 #define EXTRF_REG            MCUSR
 657 #define BORF_REG             MCUSR
 658 #define WDRF_REG             MCUSR
 659
 660 /* OCDR */
 661 #define OCDR0_REG            OCDR
 662 #define OCDR1_REG            OCDR
 663 #define OCDR2_REG            OCDR
 664 #define OCDR3_REG            OCDR
 665 #define OCDR4_REG            OCDR
 666 #define OCDR5_REG            OCDR
 667 #define OCDR6_REG            OCDR
 668 #define OCDR7_REG            OCDR
 669
 670 /* PINA */
 671 #define PINA0_REG            PINA
 672 #define PINA1_REG            PINA
 673 #define PINA2_REG            PINA
 674 #define PINA3_REG            PINA
 675 #define PINA4_REG            PINA
 676 #define PINA5_REG            PINA
 677 #define PINA6_REG            PINA
 678 #define PINA7_REG            PINA
 679
 680 /* TWDR */
 681 #define TWD0_REG             TWDR
 682 #define TWD1_REG             TWDR
 683 #define TWD2_REG             TWDR
 684 #define TWD3_REG             TWDR
 685 #define TWD4_REG             TWDR
 686 #define TWD5_REG             TWDR
 687 #define TWD6_REG             TWDR
 688 #define TWD7_REG             TWDR
 689
 690 /* OCR1AH */
 691 /* #define OCR1AH0_REG          OCR1AH */ /* dup in OCR1BH */
 692 /* #define OCR1AH1_REG          OCR1AH */ /* dup in OCR1BH */
 693 /* #define OCR1AH2_REG          OCR1AH */ /* dup in OCR1BH */
 694 /* #define OCR1AH3_REG          OCR1AH */ /* dup in OCR1BH */
 695 /* #define OCR1AH4_REG          OCR1AH */ /* dup in OCR1BH */
 696 /* #define OCR1AH5_REG          OCR1AH */ /* dup in OCR1BH */
 697 /* #define OCR1AH6_REG          OCR1AH */ /* dup in OCR1BH */
 698 /* #define OCR1AH7_REG          OCR1AH */ /* dup in OCR1BH */
 699
 700 /* ADCSRA */
 701 #define ADPS0_REG            ADCSRA
 702 #define ADPS1_REG            ADCSRA
 703 #define ADPS2_REG            ADCSRA
 704 #define ADIE_REG             ADCSRA
 705 #define ADIF_REG             ADCSRA
 706 #define ADATE_REG            ADCSRA
 707 #define ADSC_REG             ADCSRA
 708 #define ADEN_REG             ADCSRA
 709
 710 /* ADCSRB */
 711 #define ACME_REG             ADCSRB
 712 #define ADTS0_REG            ADCSRB
 713 #define ADTS1_REG            ADCSRB
 714 #define ADTS2_REG            ADCSRB
 715
 716 /* OCR0A */
 717 #define OCROA_0_REG          OCR0A
 718 #define OCROA_1_REG          OCR0A
 719 #define OCROA_2_REG          OCR0A
 720 #define OCROA_3_REG          OCR0A
 721 #define OCROA_4_REG          OCR0A
 722 #define OCROA_5_REG          OCR0A
 723 #define OCROA_6_REG          OCR0A
 724 #define OCROA_7_REG          OCR0A
 725
 726 /* OCR0B */
 727 #define OCR0B_0_REG          OCR0B
 728 #define OCR0B_1_REG          OCR0B
 729 #define OCR0B_2_REG          OCR0B
 730 #define OCR0B_3_REG          OCR0B
 731 #define OCR0B_4_REG          OCR0B
 732 #define OCR0B_5_REG          OCR0B
 733 #define OCR0B_6_REG          OCR0B
 734 #define OCR0B_7_REG          OCR0B
 735
 736 /* TCNT1L */
 737 #define TCNT1L0_REG          TCNT1L
 738 #define TCNT1L1_REG          TCNT1L
 739 #define TCNT1L2_REG          TCNT1L
 740 #define TCNT1L3_REG          TCNT1L
 741 #define TCNT1L4_REG          TCNT1L
 742 #define TCNT1L5_REG          TCNT1L
 743 #define TCNT1L6_REG          TCNT1L
 744 #define TCNT1L7_REG          TCNT1L
 745
 746 /* DDRD */
 747 #define DDD0_REG             DDRD
 748 #define DDD1_REG             DDRD
 749 #define DDD2_REG             DDRD
 750 #define DDD3_REG             DDRD
 751 #define DDD4_REG             DDRD
 752 #define DDD5_REG             DDRD
 753 #define DDD6_REG             DDRD
 754 #define DDD7_REG             DDRD
 755
 756 /* UCSR0C */
 757 #define UCPOL0_REG           UCSR0C
 758 #define UCSZ00_REG           UCSR0C
 759 #define UCSZ01_REG           UCSR0C
 760 #define USBS0_REG            UCSR0C
 761 #define UPM00_REG            UCSR0C
 762 #define UPM01_REG            UCSR0C
 763 #define UMSEL00_REG          UCSR0C
 764 #define UMSEL01_REG          UCSR0C
 765
 766 /* SPMCSR */
 767 #define SPMEN_REG            SPMCSR
 768 #define PGERS_REG            SPMCSR
 769 #define PGWRT_REG            SPMCSR
 770 #define BLBSET_REG           SPMCSR
 771 #define RWWSRE_REG           SPMCSR
 772 #define SIGRD_REG            SPMCSR
 773 #define RWWSB_REG            SPMCSR
 774 #define SPMIE_REG            SPMCSR
 775
 776 /* PORTB */
 777 #define PORTB0_REG           PORTB
 778 #define PORTB1_REG           PORTB
 779 #define PORTB2_REG           PORTB
 780 #define PORTB3_REG           PORTB
 781 #define PORTB4_REG           PORTB
 782 #define PORTB5_REG           PORTB
 783 #define PORTB6_REG           PORTB
 784 #define PORTB7_REG           PORTB
 785
 786 /* ADCL */
 787 #define ADCL0_REG            ADCL
 788 #define ADCL1_REG            ADCL
 789 #define ADCL2_REG            ADCL
 790 #define ADCL3_REG            ADCL
 791 #define ADCL4_REG            ADCL
 792 #define ADCL5_REG            ADCL
 793 #define ADCL6_REG            ADCL
 794 #define ADCL7_REG            ADCL
 795
 796 /* ADCH */
 797 #define ADCH0_REG            ADCH
 798 #define ADCH1_REG            ADCH
 799 #define ADCH2_REG            ADCH
 800 #define ADCH3_REG            ADCH
 801 #define ADCH4_REG            ADCH
 802 #define ADCH5_REG            ADCH
 803 #define ADCH6_REG            ADCH
 804 #define ADCH7_REG            ADCH
 805
 806 /* TIMSK2 */
 807 #define TOIE2_REG            TIMSK2
 808 #define OCIE2A_REG           TIMSK2
 809 #define OCIE2B_REG           TIMSK2
 810
 811 /* EIMSK */
 812 #define INT0_REG             EIMSK
 813 #define INT1_REG             EIMSK
 814 #define INT2_REG             EIMSK
 815
 816 /* TIMSK0 */
 817 #define TOIE0_REG            TIMSK0
 818 #define OCIE0A_REG           TIMSK0
 819 #define OCIE0B_REG           TIMSK0
 820
 821 /* TIMSK1 */
 822 #define TOIE1_REG            TIMSK1
 823 #define OCIE1A_REG           TIMSK1
 824 #define OCIE1B_REG           TIMSK1
 825 #define ICIE1_REG            TIMSK1
 826
 827 /* PCMSK0 */
 828 #define PCINT0_REG           PCMSK0
 829 #define PCINT1_REG           PCMSK0
 830 #define PCINT2_REG           PCMSK0
 831 #define PCINT3_REG           PCMSK0
 832 #define PCINT4_REG           PCMSK0
 833 #define PCINT5_REG           PCMSK0
 834 #define PCINT6_REG           PCMSK0
 835 #define PCINT7_REG           PCMSK0
 836
 837 /* PCMSK1 */
 838 #define PCINT8_REG           PCMSK1
 839 #define PCINT9_REG           PCMSK1
 840 #define PCINT10_REG          PCMSK1
 841 #define PCINT11_REG          PCMSK1
 842 #define PCINT12_REG          PCMSK1
 843 #define PCINT13_REG          PCMSK1
 844 #define PCINT14_REG          PCMSK1
 845 #define PCINT15_REG          PCMSK1
 846
 847 /* PCMSK2 */
 848 #define PCINT16_REG          PCMSK2
 849 #define PCINT17_REG          PCMSK2
 850 #define PCINT18_REG          PCMSK2
 851 #define PCINT19_REG          PCMSK2
 852 #define PCINT20_REG          PCMSK2
 853 #define PCINT21_REG          PCMSK2
 854 #define PCINT22_REG          PCMSK2
 855 #define PCINT23_REG          PCMSK2
 856
 857 /* PCMSK3 */
 858 #define PCINT24_REG          PCMSK3
 859 #define PCINT25_REG          PCMSK3
 860 #define PCINT26_REG          PCMSK3
 861 #define PCINT27_REG          PCMSK3
 862 #define PCINT28_REG          PCMSK3
 863 #define PCINT29_REG          PCMSK3
 864 #define PCINT30_REG          PCMSK3
 865 #define PCINT31_REG          PCMSK3
 866
 867 /* PINC */
 868 #define PINC0_REG            PINC
 869 #define PINC1_REG            PINC
 870 #define PINC2_REG            PINC
 871 #define PINC3_REG            PINC
 872 #define PINC4_REG            PINC
 873 #define PINC5_REG            PINC
 874 #define PINC6_REG            PINC
 875 #define PINC7_REG            PINC
 876
 877 /* PINB */
 878 #define PINB0_REG            PINB
 879 #define PINB1_REG            PINB
 880 #define PINB2_REG            PINB
 881 #define PINB3_REG            PINB
 882 #define PINB4_REG            PINB
 883 #define PINB5_REG            PINB
 884 #define PINB6_REG            PINB
 885 #define PINB7_REG            PINB
 886
 887 /* EIFR */
 888 #define INTF0_REG            EIFR
 889 #define INTF1_REG            EIFR
 890 #define INTF2_REG            EIFR
 891
 892 /* PIND */
 893 #define PIND0_REG            PIND
 894 #define PIND1_REG            PIND
 895 #define PIND2_REG            PIND
 896 #define PIND3_REG            PIND
 897 #define PIND4_REG            PIND
 898 #define PIND5_REG            PIND
 899 #define PIND6_REG            PIND
 900 #define PIND7_REG            PIND
 901
 902 /* TWAMR */
 903 #define TWAM0_REG            TWAMR
 904 #define TWAM1_REG            TWAMR
 905 #define TWAM2_REG            TWAMR
 906 #define TWAM3_REG            TWAMR
 907 #define TWAM4_REG            TWAMR
 908 #define TWAM5_REG            TWAMR
 909 #define TWAM6_REG            TWAMR
 910
 911 /* OCR1AL */
 912 /* #define OCR1AL0_REG          OCR1AL */ /* dup in OCR1BL */
 913 /* #define OCR1AL1_REG          OCR1AL */ /* dup in OCR1BL */
 914 /* #define OCR1AL2_REG          OCR1AL */ /* dup in OCR1BL */
 915 /* #define OCR1AL3_REG          OCR1AL */ /* dup in OCR1BL */
 916 /* #define OCR1AL4_REG          OCR1AL */ /* dup in OCR1BL */
 917 /* #define OCR1AL5_REG          OCR1AL */ /* dup in OCR1BL */
 918 /* #define OCR1AL6_REG          OCR1AL */ /* dup in OCR1BL */
 919 /* #define OCR1AL7_REG          OCR1AL */ /* dup in OCR1BL */
 920
 921 /* SPCR */
 922 #define SPR0_REG             SPCR
 923 #define SPR1_REG             SPCR
 924 #define CPHA_REG             SPCR
 925 #define CPOL_REG             SPCR
 926 #define MSTR_REG             SPCR
 927 #define DORD_REG             SPCR
 928 #define SPE_REG              SPCR
 929 #define SPIE_REG             SPCR
 930
 931 /* pins mapping */
 932 #define ADC0_PORT PORTA
 933 #define ADC0_BIT 0
 934 #define PCINT0_PORT PORTA
 935 #define PCINT0_BIT 0
 936
 937 #define ADC1_PORT PORTA
 938 #define ADC1_BIT 1
 939 #define PCINT1_PORT PORTA
 940 #define PCINT1_BIT 1
 941
 942 #define ADC2_PORT PORTA
 943 #define ADC2_BIT 2
 944 #define PCINT2_PORT PORTA
 945 #define PCINT2_BIT 2
 946
 947 #define ADC3_PORT PORTA
 948 #define ADC3_BIT 3
 949 #define PCINT3_PORT PORTA
 950 #define PCINT3_BIT 3
 951
 952 #define ADC4_PORT PORTA
 953 #define ADC4_BIT 4
 954 #define PCINT4_PORT PORTA
 955 #define PCINT4_BIT 4
 956
 957 #define ADC5_PORT PORTA
 958 #define ADC5_BIT 5
 959 #define PCINT5_PORT PORTA
 960 #define PCINT5_BIT 5
 961
 962 #define ADC6_PORT PORTA
 963 #define ADC6_BIT 6
 964 #define PCINT6_PORT PORTA
 965 #define PCINT6_BIT 6
 966
 967 #define ADC7_PORT PORTA
 968 #define ADC7_BIT 7
 969 #define PCINT7_PORT PORTA
 970 #define PCINT7_BIT 7
 971
 972 #define XCK_PORT PORTB
 973 #define XCK_BIT 0
 974 #define T0_PORT PORTB
 975 #define T0_BIT 0
 976 #define PCINT9_PORT PORTB
 977 #define PCINT9_BIT 0
 978
 979 #define T1_PORT PORTB
 980 #define T1_BIT 1
 981 #define CLKO_PORT PORTB
 982 #define CLKO_BIT 1
 983 #define PCINT9_PORT PORTB
 984 #define PCINT9_BIT 1
 985
 986 #define AIN0_PORT PORTB
 987 #define AIN0_BIT 2
 988 #define INT2_PORT PORTB
 989 #define INT2_BIT 2
 990 #define PCINT10_PORT PORTB
 991 #define PCINT10_BIT 2
 992
 993 #define AIN1_PORT PORTB
 994 #define AIN1_BIT 3
 995 #define OC0A_PORT PORTB
 996 #define OC0A_BIT 3
 997 #define PCINT11_PORT PORTB
 998 #define PCINT11_BIT 3
 999
1000 #define SS_PORT PORTB
1001 #define SS_BIT 4
1002 #define OC0B_PORT PORTB
1003 #define OC0B_BIT 4
1004 #define PCINT12_PORT PORTB
1005 #define PCINT12_BIT 4
1006
1007 #define MOSI_PORT PORTB
1008 #define MOSI_BIT 5
1009 #define PCINT13_PORT PORTB
1010 #define PCINT13_BIT 5
1011
1012 #define MISO_PORT PORTB
1013 #define MISO_BIT 6
1014 #define PCINT14_PORT PORTB
1015 #define PCINT14_BIT 6
1016
1017 #define SCK_PORT PORTB
1018 #define SCK_BIT 7
1019 #define PCINT15_PORT PORTB
1020 #define PCINT15_BIT 7
1021
1022 #define SCL_PORT PORTC
1023 #define SCL_BIT 0
1024 #define PCINT16_PORT PORTC
1025 #define PCINT16_BIT 0
1026
1027 #define SDA_PORT PORTC
1028 #define SDA_BIT 1
1029 #define PCINT17_PORT PORTC
1030 #define PCINT17_BIT 1
1031
1032 #define TCK_PORT PORTC
1033 #define TCK_BIT 2
1034 #define PCINT18_PORT PORTC
1035 #define PCINT18_BIT 2
1036
1037 #define TMS_PORT PORTC
1038 #define TMS_BIT 3
1039 #define PCINT19_PORT PORTC
1040 #define PCINT19_BIT 3
1041
1042 #define TDO_PORT PORTC
1043 #define TDO_BIT 4
1044 #define PCINT20_PORT PORTC
1045 #define PCINT20_BIT 4
1046
1047 #define TDI_PORT PORTC
1048 #define TDI_BIT 5
1049 #define PCINT21_PORT PORTC
1050 #define PCINT21_BIT 5
1051
1052 #define TOSC1_PORT PORTC
1053 #define TOSC1_BIT 6
1054 #define PCINT22_PORT PORTC
1055 #define PCINT22_BIT 6
1056
1057 #define TOSC2_PORT PORTC
1058 #define TOSC2_BIT 7
1059 #define PCINT23_PORT PORTC
1060 #define PCINT23_BIT 7
1061
1062 #define RXD_PORT PORTD
1063 #define RXD_BIT 0
1064 #define PCINT24_PORT PORTD
1065 #define PCINT24_BIT 0
1066
1067 #define TXD_PORT PORTD
1068 #define TXD_BIT 1
1069 #define PCINT25_PORT PORTD
1070 #define PCINT25_BIT 1
1071
1072 #define INT0_PORT PORTD
1073 #define INT0_BIT 2
1074 #define PCINT26_PORT PORTD
1075 #define PCINT26_BIT 2
1076
1077 #define INT1_PORT PORTD
1078 #define INT1_BIT 3
1079 #define PCINT27_PORT PORTD
1080 #define PCINT27_BIT 3
1081
1082 #define OC1B_PORT PORTD
1083 #define OC1B_BIT 4
1084 #define PCINT28_PORT PORTD
1085 #define PCINT28_BIT 4
1086
1087 #define OC1A_PORT PORTD
1088 #define OC1A_BIT 5
1089 #define PCINT29_PORT PORTD
1090 #define PCINT29_BIT 5
1091
1092 #define ICP_PORT PORTD
1093 #define ICP_BIT 6
1094 #define OC2B_PORT PORTD
1095 #define OC2B_BIT 6
1096 #define PCINT30_PORT PORTD
1097 #define PCINT30_BIT 6
1098
1099 #define OC2A_PORT PORTD
1100 #define OC2A_BIT 7
1101 #define PCINT31_PORT PORTD
1102 #define PCINT31_BIT 7
1103
1104