lib/librte_eal/linuxapp/igb_uio/igb_uio.c

   1 /*-
   2  * GPL LICENSE SUMMARY
   3  *
   4  *   Copyright(c) 2010-2014 Intel Corporation. All rights reserved.
   5  *
   6  *   This program is free software; you can redistribute it and/or modify
   7  *   it under the terms of version 2 of the GNU General Public License as
   8  *   published by the Free Software Foundation.
   9  *
  10  *   This program is distributed in the hope that it will be useful, but
  11  *   WITHOUT ANY WARRANTY; without even the implied warranty of
  12  *   MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  13  *   General Public License for more details.
  14  *
  15  *   You should have received a copy of the GNU General Public License
  16  *   along with this program; if not, write to the Free Software
  17  *   Foundation, Inc., 51 Franklin St - Fifth Floor, Boston, MA 02110-1301 USA.
  18  *   The full GNU General Public License is included in this distribution
  19  *   in the file called LICENSE.GPL.
  20  *
  21  *   Contact Information:
  22  *   Intel Corporation
  23  */
  24
  25 #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt
  26
  27 #include <linux/device.h>
  28 #include <linux/module.h>
  29 #include <linux/pci.h>
  30 #include <linux/uio_driver.h>
  31 #include <linux/io.h>
  32 #include <linux/msi.h>
  33 #include <linux/version.h>
  34
  35 #ifdef CONFIG_XEN_DOM0
  36 #include <xen/xen.h>
  37 #endif
  38 #include <rte_pci_dev_features.h>
  39
  40 /**
  41  * MSI-X related macros, copy from linux/pci_regs.h in kernel 2.6.39,
  42  * but none of them in kernel 2.6.35.
  43  */
  44 #ifndef PCI_MSIX_ENTRY_SIZE
  45 #define PCI_MSIX_ENTRY_SIZE             16
  46 #define PCI_MSIX_ENTRY_LOWER_ADDR       0
  47 #define PCI_MSIX_ENTRY_UPPER_ADDR       4
  48 #define PCI_MSIX_ENTRY_DATA             8
  49 #define PCI_MSIX_ENTRY_VECTOR_CTRL      12
  50 #define PCI_MSIX_ENTRY_CTRL_MASKBIT     1
  51 #endif
  52
  53 #ifdef RTE_PCI_CONFIG
  54 #define PCI_SYS_FILE_BUF_SIZE      10
  55 #define PCI_DEV_CAP_REG            0xA4
  56 #define PCI_DEV_CTRL_REG           0xA8
  57 #define PCI_DEV_CAP_EXT_TAG_MASK   0x20
  58 #define PCI_DEV_CTRL_EXT_TAG_SHIFT 8
  59 #define PCI_DEV_CTRL_EXT_TAG_MASK  (1 << PCI_DEV_CTRL_EXT_TAG_SHIFT)
  60 #endif
  61
  62 #define IGBUIO_NUM_MSI_VECTORS 1
  63
  64 /**
  65  * A structure describing the private information for a uio device.
  66  */
  67 struct rte_uio_pci_dev {
  68         struct uio_info info;
  69         struct pci_dev *pdev;
  70         spinlock_t lock; /* spinlock for accessing PCI config space or msix data in multi tasks/isr */
  71         enum rte_intr_mode mode;
  72         struct msix_entry \
  73                 msix_entries[IGBUIO_NUM_MSI_VECTORS]; /* pointer to the msix vectors to be allocated later */
  74 };
  75
  76 static char *intr_mode = NULL;
  77 static enum rte_intr_mode igbuio_intr_mode_preferred = RTE_INTR_MODE_MSIX;
  78
  79 static inline struct rte_uio_pci_dev *
  80 igbuio_get_uio_pci_dev(struct uio_info *info)
  81 {
  82         return container_of(info, struct rte_uio_pci_dev, info);
  83 }
  84
  85 /* sriov sysfs */
  86 int local_pci_num_vf(struct pci_dev *dev)
  87 {
  88 #if LINUX_VERSION_CODE < KERNEL_VERSION(2,6,34)
  89         struct iov {
  90                 int pos;
  91                 int nres;
  92                 u32 cap;
  93                 u16 ctrl;
  94                 u16 total;
  95                 u16 initial;
  96                 u16 nr_virtfn;
  97         } *iov = (struct iov*)dev->sriov;
  98
  99         if (!dev->is_physfn)
 100                 return 0;
 101
 102         return iov->nr_virtfn;
 103 #else
 104         return pci_num_vf(dev);
 105 #endif
 106 }
 107
 108 static ssize_t
 109 show_max_vfs(struct device *dev, struct device_attribute *attr,
 110              char *buf)
 111 {
 112         return snprintf(buf, 10, "%u\n", local_pci_num_vf(
 113                                 container_of(dev, struct pci_dev, dev)));
 114 }
 115
 116 static ssize_t
 117 store_max_vfs(struct device *dev, struct device_attribute *attr,
 118               const char *buf, size_t count)
 119 {
 120         int err = 0;
 121         unsigned long max_vfs;
 122         struct pci_dev *pdev = container_of(dev, struct pci_dev, dev);
 123
 124         if (0 != strict_strtoul(buf, 0, &max_vfs))
 125                 return -EINVAL;
 126
 127         if (0 == max_vfs)
 128                 pci_disable_sriov(pdev);
 129         else if (0 == local_pci_num_vf(pdev))
 130                 err = pci_enable_sriov(pdev, max_vfs);
 131         else /* do nothing if change max_vfs number */
 132                 err = -EINVAL;
 133
 134         return err ? err : count;
 135 }
 136
 137 #ifdef RTE_PCI_CONFIG
 138 static ssize_t
 139 show_extended_tag(struct device *dev, struct device_attribute *attr, char *buf)
 140 {
 141         struct pci_dev *pci_dev = container_of(dev, struct pci_dev, dev);
 142         uint32_t val = 0;
 143
 144         pci_read_config_dword(pci_dev, PCI_DEV_CAP_REG, &val);
 145         if (!(val & PCI_DEV_CAP_EXT_TAG_MASK)) /* Not supported */
 146                 return snprintf(buf, PCI_SYS_FILE_BUF_SIZE, "%s\n", "invalid");
 147
 148         val = 0;
 149         pci_bus_read_config_dword(pci_dev->bus, pci_dev->devfn,
 150                                         PCI_DEV_CTRL_REG, &val);
 151
 152         return snprintf(buf, PCI_SYS_FILE_BUF_SIZE, "%s\n",
 153                 (val & PCI_DEV_CTRL_EXT_TAG_MASK) ? "on" : "off");
 154 }
 155
 156 static ssize_t
 157 store_extended_tag(struct device *dev,
 158                    struct device_attribute *attr,
 159                    const char *buf,
 160                    size_t count)
 161 {
 162         struct pci_dev *pci_dev = container_of(dev, struct pci_dev, dev);
 163         uint32_t val = 0, enable;
 164
 165         if (strncmp(buf, "on", 2) == 0)
 166                 enable = 1;
 167         else if (strncmp(buf, "off", 3) == 0)
 168                 enable = 0;
 169         else
 170                 return -EINVAL;
 171
 172         pci_bus_read_config_dword(pci_dev->bus, pci_dev->devfn,
 173                                         PCI_DEV_CAP_REG, &val);
 174         if (!(val & PCI_DEV_CAP_EXT_TAG_MASK)) /* Not supported */
 175                 return -EPERM;
 176
 177         val = 0;
 178         pci_bus_read_config_dword(pci_dev->bus, pci_dev->devfn,
 179                                         PCI_DEV_CTRL_REG, &val);
 180         if (enable)
 181                 val |= PCI_DEV_CTRL_EXT_TAG_MASK;
 182         else
 183                 val &= ~PCI_DEV_CTRL_EXT_TAG_MASK;
 184         pci_bus_write_config_dword(pci_dev->bus, pci_dev->devfn,
 185                                         PCI_DEV_CTRL_REG, val);
 186
 187         return count;
 188 }
 189
 190 static ssize_t
 191 show_max_read_request_size(struct device *dev,
 192                            struct device_attribute *attr,
 193                            char *buf)
 194 {
 195         struct pci_dev *pci_dev = container_of(dev, struct pci_dev, dev);
 196         int val = pcie_get_readrq(pci_dev);
 197
 198         return snprintf(buf, PCI_SYS_FILE_BUF_SIZE, "%d\n", val);
 199 }
 200
 201 static ssize_t
 202 store_max_read_request_size(struct device *dev,
 203                             struct device_attribute *attr,
 204                             const char *buf,
 205                             size_t count)
 206 {
 207         struct pci_dev *pci_dev = container_of(dev, struct pci_dev, dev);
 208         unsigned long size = 0;
 209         int ret;
 210
 211         if (strict_strtoul(buf, 0, &size) != 0)
 212                 return -EINVAL;
 213
 214         ret = pcie_set_readrq(pci_dev, (int)size);
 215         if (ret < 0)
 216                 return ret;
 217
 218         return count;
 219 }
 220 #endif
 221
 222 static DEVICE_ATTR(max_vfs, S_IRUGO | S_IWUSR, show_max_vfs, store_max_vfs);
 223 #ifdef RTE_PCI_CONFIG
 224 static DEVICE_ATTR(extended_tag, S_IRUGO | S_IWUSR, show_extended_tag, \
 225         store_extended_tag);
 226 static DEVICE_ATTR(max_read_request_size, S_IRUGO | S_IWUSR, \
 227         show_max_read_request_size, store_max_read_request_size);
 228 #endif
 229
 230 static struct attribute *dev_attrs[] = {
 231         &dev_attr_max_vfs.attr,
 232 #ifdef RTE_PCI_CONFIG
 233         &dev_attr_extended_tag.attr,
 234         &dev_attr_max_read_request_size.attr,
 235 #endif
 236         NULL,
 237 };
 238
 239 static const struct attribute_group dev_attr_grp = {
 240         .attrs = dev_attrs,
 241 };
 242
 243 static inline int
 244 pci_lock(struct pci_dev * pdev)
 245 {
 246         /* Some function names changes between 3.2.0 and 3.3.0... */
 247 #if LINUX_VERSION_CODE < KERNEL_VERSION(3,3,0)
 248         pci_block_user_cfg_access(pdev);
 249         return 1;
 250 #else
 251         return pci_cfg_access_trylock(pdev);
 252 #endif
 253 }
 254
 255 static inline void
 256 pci_unlock(struct pci_dev * pdev)
 257 {
 258         /* Some function names changes between 3.2.0 and 3.3.0... */
 259 #if LINUX_VERSION_CODE < KERNEL_VERSION(3,3,0)
 260         pci_unblock_user_cfg_access(pdev);
 261 #else
 262         pci_cfg_access_unlock(pdev);
 263 #endif
 264 }
 265
 266 /**
 267  * It masks the msix on/off of generating MSI-X messages.
 268  */
 269 static int
 270 igbuio_msix_mask_irq(struct msi_desc *desc, int32_t state)
 271 {
 272         uint32_t mask_bits = desc->masked;
 273         unsigned offset = desc->msi_attrib.entry_nr * PCI_MSIX_ENTRY_SIZE +
 274                                                 PCI_MSIX_ENTRY_VECTOR_CTRL;
 275
 276         if (state != 0)
 277                 mask_bits &= ~PCI_MSIX_ENTRY_CTRL_MASKBIT;
 278         else
 279                 mask_bits |= PCI_MSIX_ENTRY_CTRL_MASKBIT;
 280
 281         if (mask_bits != desc->masked) {
 282                 writel(mask_bits, desc->mask_base + offset);
 283                 readl(desc->mask_base);
 284                 desc->masked = mask_bits;
 285         }
 286
 287         return 0;
 288 }
 289
 290 /**
 291  * This function sets/clears the masks for generating LSC interrupts.
 292  *
 293  * @param info
 294  *   The pointer to struct uio_info.
 295  * @param on
 296  *   The on/off flag of masking LSC.
 297  * @return
 298  *   -On success, zero value.
 299  *   -On failure, a negative value.
 300  */
 301 static int
 302 igbuio_set_interrupt_mask(struct rte_uio_pci_dev *udev, int32_t state)
 303 {
 304         struct pci_dev *pdev = udev->pdev;
 305
 306         if (udev->mode == RTE_INTR_MODE_MSIX) {
 307                 struct msi_desc *desc;
 308
 309                 list_for_each_entry(desc, &pdev->msi_list, list) {
 310                         igbuio_msix_mask_irq(desc, state);
 311                 }
 312         } else if (udev->mode == RTE_INTR_MODE_LEGACY) {
 313                 uint32_t status;
 314                 uint16_t old, new;
 315
 316                 pci_read_config_dword(pdev, PCI_COMMAND, &status);
 317                 old = status;
 318                 if (state != 0)
 319                         new = old & (~PCI_COMMAND_INTX_DISABLE);
 320                 else
 321                         new = old | PCI_COMMAND_INTX_DISABLE;
 322
 323                 if (old != new)
 324                         pci_write_config_word(pdev, PCI_COMMAND, new);
 325         }
 326
 327         return 0;
 328 }
 329
 330 /**
 331  * This is the irqcontrol callback to be registered to uio_info.
 332  * It can be used to disable/enable interrupt from user space processes.
 333  *
 334  * @param info
 335  *  pointer to uio_info.
 336  * @param irq_state
 337  *  state value. 1 to enable interrupt, 0 to disable interrupt.
 338  *
 339  * @return
 340  *  - On success, 0.
 341  *  - On failure, a negative value.
 342  */
 343 static int
 344 igbuio_pci_irqcontrol(struct uio_info *info, s32 irq_state)
 345 {
 346         unsigned long flags;
 347         struct rte_uio_pci_dev *udev = igbuio_get_uio_pci_dev(info);
 348         struct pci_dev *pdev = udev->pdev;
 349
 350         spin_lock_irqsave(&udev->lock, flags);
 351         if (!pci_lock(pdev)) {
 352                 spin_unlock_irqrestore(&udev->lock, flags);
 353                 return -1;
 354         }
 355
 356         igbuio_set_interrupt_mask(udev, irq_state);
 357
 358         pci_unlock(pdev);
 359         spin_unlock_irqrestore(&udev->lock, flags);
 360
 361         return 0;
 362 }
 363
 364 /**
 365  * This is interrupt handler which will check if the interrupt is for the right device.
 366  * If yes, disable it here and will be enable later.
 367  */
 368 static irqreturn_t
 369 igbuio_pci_irqhandler(int irq, struct uio_info *info)
 370 {
 371         irqreturn_t ret = IRQ_NONE;
 372         unsigned long flags;
 373         struct rte_uio_pci_dev *udev = igbuio_get_uio_pci_dev(info);
 374         struct pci_dev *pdev = udev->pdev;
 375         uint32_t cmd_status_dword;
 376         uint16_t status;
 377
 378         spin_lock_irqsave(&udev->lock, flags);
 379         /* block userspace PCI config reads/writes */
 380         if (!pci_lock(pdev))
 381                 goto spin_unlock;
 382
 383         /* for legacy mode, interrupt maybe shared */
 384         if (udev->mode == RTE_INTR_MODE_LEGACY) {
 385                 pci_read_config_dword(pdev, PCI_COMMAND, &cmd_status_dword);
 386                 status = cmd_status_dword >> 16;
 387                 /* interrupt is not ours, goes to out */
 388                 if (!(status & PCI_STATUS_INTERRUPT))
 389                         goto done;
 390         }
 391
 392         igbuio_set_interrupt_mask(udev, 0);
 393         ret = IRQ_HANDLED;
 394 done:
 395         /* unblock userspace PCI config reads/writes */
 396         pci_unlock(pdev);
 397 spin_unlock:
 398         spin_unlock_irqrestore(&udev->lock, flags);
 399         pr_info("irq 0x%x %s\n", irq, (ret == IRQ_HANDLED) ? "handled" : "not handled");
 400
 401         return ret;
 402 }
 403
 404 #ifdef CONFIG_XEN_DOM0
 405 static int
 406 igbuio_dom0_mmap_phys(struct uio_info *info, struct vm_area_struct *vma)
 407 {
 408         int idx;
 409         idx = (int)vma->vm_pgoff;
 410         vma->vm_page_prot = pgprot_noncached(vma->vm_page_prot);
 411         vma->vm_page_prot.pgprot |= _PAGE_IOMAP;
 412
 413         return remap_pfn_range(vma,
 414                         vma->vm_start,
 415                         info->mem[idx].addr >> PAGE_SHIFT,
 416                         vma->vm_end - vma->vm_start,
 417                         vma->vm_page_prot);
 418 }
 419
 420 /**
 421  * This is uio device mmap method which will use igbuio mmap for Xen
 422  * Dom0 environment.
 423  */
 424 static int
 425 igbuio_dom0_pci_mmap(struct uio_info *info, struct vm_area_struct *vma)
 426 {
 427         int idx;
 428
 429         if (vma->vm_pgoff >= MAX_UIO_MAPS)
 430                 return -EINVAL;
 431         if(info->mem[vma->vm_pgoff].size == 0)
 432                 return  -EINVAL;
 433
 434         idx = (int)vma->vm_pgoff;
 435         switch (info->mem[idx].memtype) {
 436         case UIO_MEM_PHYS:
 437                 return igbuio_dom0_mmap_phys(info, vma);
 438         case UIO_MEM_LOGICAL:
 439         case UIO_MEM_VIRTUAL:
 440         default:
 441                 return -EINVAL;
 442         }
 443 }
 444 #endif
 445
 446 /* Remap pci resources described by bar #pci_bar in uio resource n. */
 447 static int
 448 igbuio_pci_setup_iomem(struct pci_dev *dev, struct uio_info *info,
 449                        int n, int pci_bar, const char *name)
 450 {
 451         unsigned long addr, len;
 452         void *internal_addr;
 453
 454         if (sizeof(info->mem) / sizeof (info->mem[0]) <= n)
 455                 return (EINVAL);
 456
 457         addr = pci_resource_start(dev, pci_bar);
 458         len = pci_resource_len(dev, pci_bar);
 459         if (addr == 0 || len == 0)
 460                 return -1;
 461         internal_addr = ioremap(addr, len);
 462         if (internal_addr == NULL)
 463                 return -1;
 464         info->mem[n].name = name;
 465         info->mem[n].addr = addr;
 466         info->mem[n].internal_addr = internal_addr;
 467         info->mem[n].size = len;
 468         info->mem[n].memtype = UIO_MEM_PHYS;
 469         return 0;
 470 }
 471
 472 /* Get pci port io resources described by bar #pci_bar in uio resource n. */
 473 static int
 474 igbuio_pci_setup_ioport(struct pci_dev *dev, struct uio_info *info,
 475                 int n, int pci_bar, const char *name)
 476 {
 477         unsigned long addr, len;
 478
 479         if (sizeof(info->port) / sizeof (info->port[0]) <= n)
 480                 return (EINVAL);
 481
 482         addr = pci_resource_start(dev, pci_bar);
 483         len = pci_resource_len(dev, pci_bar);
 484         if (addr == 0 || len == 0)
 485                 return (-1);
 486
 487         info->port[n].name = name;
 488         info->port[n].start = addr;
 489         info->port[n].size = len;
 490         info->port[n].porttype = UIO_PORT_X86;
 491
 492         return (0);
 493 }
 494
 495 /* Unmap previously ioremap'd resources */
 496 static void
 497 igbuio_pci_release_iomem(struct uio_info *info)
 498 {
 499         int i;
 500         for (i = 0; i < MAX_UIO_MAPS; i++) {
 501                 if (info->mem[i].internal_addr)
 502                         iounmap(info->mem[i].internal_addr);
 503         }
 504 }
 505
 506 static int
 507 igbuio_setup_bars(struct pci_dev *dev, struct uio_info *info)
 508 {
 509         int i, iom, iop, ret;
 510         unsigned long flags;
 511         static const char *bar_names[PCI_STD_RESOURCE_END + 1]  = {
 512                 "BAR0",
 513                 "BAR1",
 514                 "BAR2",
 515                 "BAR3",
 516                 "BAR4",
 517                 "BAR5",
 518         };
 519
 520         iom = 0;
 521         iop = 0;
 522
 523         for (i = 0; i != sizeof(bar_names) / sizeof(bar_names[0]); i++) {
 524                 if (pci_resource_len(dev, i) != 0 &&
 525                                 pci_resource_start(dev, i) != 0) {
 526                         flags = pci_resource_flags(dev, i);
 527                         if (flags & IORESOURCE_MEM) {
 528                                 if ((ret = igbuio_pci_setup_iomem(dev, info,
 529                                                 iom, i, bar_names[i])) != 0)
 530                                         return (ret);
 531                                 iom++;
 532                         } else if (flags & IORESOURCE_IO) {
 533                                 if ((ret = igbuio_pci_setup_ioport(dev, info,
 534                                                 iop, i, bar_names[i])) != 0)
 535                                         return (ret);
 536                                 iop++;
 537                         }
 538                 }
 539         }
 540
 541         return ((iom != 0) ? ret : ENOENT);
 542 }
 543
 544 #if LINUX_VERSION_CODE < KERNEL_VERSION(3,8,0)
 545 static int __devinit
 546 #else
 547 static int
 548 #endif
 549 igbuio_pci_probe(struct pci_dev *dev, const struct pci_device_id *id)
 550 {
 551         struct rte_uio_pci_dev *udev;
 552
 553         udev = kzalloc(sizeof(struct rte_uio_pci_dev), GFP_KERNEL);
 554         if (!udev)
 555                 return -ENOMEM;
 556
 557         /*
 558          * enable device: ask low-level code to enable I/O and
 559          * memory
 560          */
 561         if (pci_enable_device(dev)) {
 562                 dev_err(&dev->dev, "Cannot enable PCI device\n");
 563                 goto fail_free;
 564         }
 565
 566         /*
 567          * reserve device's PCI memory regions for use by this
 568          * module
 569          */
 570         if (pci_request_regions(dev, "igb_uio")) {
 571                 dev_err(&dev->dev, "Cannot request regions\n");
 572                 goto fail_disable;
 573         }
 574
 575         /* enable bus mastering on the device */
 576         pci_set_master(dev);
 577
 578         /* remap IO memory */
 579         if (igbuio_setup_bars(dev, &udev->info))
 580                 goto fail_release_iomem;
 581
 582         /* set 64-bit DMA mask */
 583         if (pci_set_dma_mask(dev,  DMA_BIT_MASK(64))) {
 584                 dev_err(&dev->dev, "Cannot set DMA mask\n");
 585                 goto fail_release_iomem;
 586         } else if (pci_set_consistent_dma_mask(dev, DMA_BIT_MASK(64))) {
 587                 dev_err(&dev->dev, "Cannot set consistent DMA mask\n");
 588                 goto fail_release_iomem;
 589         }
 590
 591         /* fill uio infos */
 592         udev->info.name = "igb_uio";
 593         udev->info.version = "0.1";
 594         udev->info.handler = igbuio_pci_irqhandler;
 595         udev->info.irqcontrol = igbuio_pci_irqcontrol;
 596 #ifdef CONFIG_XEN_DOM0
 597         /* check if the driver run on Xen Dom0 */
 598         if (xen_initial_domain())
 599                 udev->info.mmap = igbuio_dom0_pci_mmap;
 600 #endif
 601         udev->info.priv = udev;
 602         udev->pdev = dev;
 603         udev->mode = RTE_INTR_MODE_LEGACY;
 604         spin_lock_init(&udev->lock);
 605
 606         /* check if it need to try msix first */
 607         if (igbuio_intr_mode_preferred == RTE_INTR_MODE_MSIX) {
 608                 int vector;
 609
 610                 for (vector = 0; vector < IGBUIO_NUM_MSI_VECTORS; vector ++)
 611                         udev->msix_entries[vector].entry = vector;
 612
 613                 if (pci_enable_msix(udev->pdev, udev->msix_entries, IGBUIO_NUM_MSI_VECTORS) == 0) {
 614                         udev->mode = RTE_INTR_MODE_MSIX;
 615                 }
 616                 else {
 617                         pci_disable_msix(udev->pdev);
 618                         pr_info("fail to enable pci msix, or not enough msix entries\n");
 619                 }
 620         }
 621         switch (udev->mode) {
 622         case RTE_INTR_MODE_MSIX:
 623                 udev->info.irq_flags = 0;
 624                 udev->info.irq = udev->msix_entries[0].vector;
 625                 break;
 626         case RTE_INTR_MODE_MSI:
 627                 break;
 628         case RTE_INTR_MODE_LEGACY:
 629                 udev->info.irq_flags = IRQF_SHARED;
 630                 udev->info.irq = dev->irq;
 631                 break;
 632         default:
 633                 break;
 634         }
 635
 636         pci_set_drvdata(dev, udev);
 637         igbuio_pci_irqcontrol(&udev->info, 0);
 638
 639         if (sysfs_create_group(&dev->dev.kobj, &dev_attr_grp))
 640                 goto fail_release_iomem;
 641
 642         /* register uio driver */
 643         if (uio_register_device(&dev->dev, &udev->info))
 644                 goto fail_release_iomem;
 645
 646         pr_info("uio device registered with irq %lx\n", udev->info.irq);
 647
 648         return 0;
 649
 650 fail_release_iomem:
 651         sysfs_remove_group(&dev->dev.kobj, &dev_attr_grp);
 652         igbuio_pci_release_iomem(&udev->info);
 653         if (udev->mode == RTE_INTR_MODE_MSIX)
 654                 pci_disable_msix(udev->pdev);
 655         pci_release_regions(dev);
 656 fail_disable:
 657         pci_disable_device(dev);
 658 fail_free:
 659         kfree(udev);
 660
 661         return -ENODEV;
 662 }
 663
 664 static void
 665 igbuio_pci_remove(struct pci_dev *dev)
 666 {
 667         struct uio_info *info = pci_get_drvdata(dev);
 668
 669         if (info->priv == NULL) {
 670                 pr_notice("Not igbuio device\n");
 671                 return;
 672         }
 673
 674         sysfs_remove_group(&dev->dev.kobj, &dev_attr_grp);
 675         uio_unregister_device(info);
 676         igbuio_pci_release_iomem(info);
 677         if (((struct rte_uio_pci_dev *)info->priv)->mode ==
 678                         RTE_INTR_MODE_MSIX)
 679                 pci_disable_msix(dev);
 680         pci_release_regions(dev);
 681         pci_disable_device(dev);
 682         pci_set_drvdata(dev, NULL);
 683         kfree(info);
 684 }
 685
 686 static int
 687 igbuio_config_intr_mode(char *intr_str)
 688 {
 689         if (!intr_str) {
 690                 pr_info("Use MSIX interrupt by default\n");
 691                 return 0;
 692         }
 693
 694         if (!strcmp(intr_str, RTE_INTR_MODE_MSIX_NAME)) {
 695                 igbuio_intr_mode_preferred = RTE_INTR_MODE_MSIX;
 696                 pr_info("Use MSIX interrupt\n");
 697         } else if (!strcmp(intr_str, RTE_INTR_MODE_LEGACY_NAME)) {
 698                 igbuio_intr_mode_preferred = RTE_INTR_MODE_LEGACY;
 699                 pr_info("Use legacy interrupt\n");
 700         } else {
 701                 pr_info("Error: bad parameter - %s\n", intr_str);
 702                 return -EINVAL;
 703         }
 704
 705         return 0;
 706 }
 707
 708 static struct pci_driver igbuio_pci_driver = {
 709         .name = "igb_uio",
 710         .id_table = NULL,
 711         .probe = igbuio_pci_probe,
 712         .remove = igbuio_pci_remove,
 713 };
 714
 715 static int __init
 716 igbuio_pci_init_module(void)
 717 {
 718         int ret;
 719
 720         ret = igbuio_config_intr_mode(intr_mode);
 721         if (ret < 0)
 722                 return ret;
 723
 724         return pci_register_driver(&igbuio_pci_driver);
 725 }
 726
 727 static void __exit
 728 igbuio_pci_exit_module(void)
 729 {
 730         pci_unregister_driver(&igbuio_pci_driver);
 731 }
 732
 733 module_init(igbuio_pci_init_module);
 734 module_exit(igbuio_pci_exit_module);
 735
 736 module_param(intr_mode, charp, S_IRUGO | S_IWUSR);
 737 MODULE_PARM_DESC(intr_mode,
 738 "igb_uio interrupt mode (default=msix):\n"
 739 "    " RTE_INTR_MODE_MSIX_NAME "       Use MSIX interrupt\n"
 740 "    " RTE_INTR_MODE_LEGACY_NAME "     Use Legacy interrupt\n"
 741 "\n");
 742
 743 MODULE_DESCRIPTION("UIO driver for Intel IGB PCI cards");
 744 MODULE_LICENSE("GPL");
 745 MODULE_AUTHOR("Intel Corporation");