raw/ifpga: support ipn3ke
[dpdk.git] / config / rte_config.h
1 /* SPDX-License-Identifier: BSD-3-Clause
2  * Copyright(c) 2017 Intel Corporation
3  */
4
5 /**
6  * @file Header file containing DPDK compilation parameters
7  *
8  * Header file containing DPDK compilation parameters. Also include the
9  * meson-generated header file containing the detected parameters that
10  * are variable across builds or build environments.
11  *
12  * NOTE: This file is only used for meson+ninja builds. For builds done
13  * using make/gmake, the rte_config.h file is autogenerated from the
14  * defconfig_* files in the config directory.
15  */
16 #ifndef _RTE_CONFIG_H_
17 #define _RTE_CONFIG_H_
18
19 #include <rte_build_config.h>
20
21 /* legacy defines */
22 #ifdef RTE_EXEC_ENV_LINUX
23 #define RTE_EXEC_ENV_LINUXAPP 1
24 #endif
25 #ifdef RTE_EXEC_ENV_FREEBSD
26 #define RTE_EXEC_ENV_BSDAPP 1
27 #endif
28
29 /* String that appears before the version number */
30 #define RTE_VER_PREFIX "DPDK"
31
32 /****** library defines ********/
33
34 /* compat defines */
35 #define RTE_BUILD_SHARED_LIB
36
37 /* EAL defines */
38 #define RTE_MAX_HEAPS 32
39 #define RTE_MAX_MEMSEG_LISTS 128
40 #define RTE_MAX_MEMSEG_PER_LIST 8192
41 #define RTE_MAX_MEM_MB_PER_LIST 32768
42 #define RTE_MAX_MEMSEG_PER_TYPE 32768
43 #define RTE_MAX_MEM_MB_PER_TYPE 65536
44 #define RTE_MAX_MEM_MB 524288
45 #define RTE_MAX_MEMZONE 2560
46 #define RTE_MAX_TAILQ 32
47 #define RTE_LOG_DP_LEVEL RTE_LOG_INFO
48 #define RTE_BACKTRACE 1
49 #define RTE_MAX_VFIO_CONTAINERS 64
50
51 /* bsd module defines */
52 #define RTE_CONTIGMEM_MAX_NUM_BUFS 64
53 #define RTE_CONTIGMEM_DEFAULT_NUM_BUFS 1
54 #define RTE_CONTIGMEM_DEFAULT_BUF_SIZE (512*1024*1024)
55
56 /* mempool defines */
57 #define RTE_MEMPOOL_CACHE_MAX_SIZE 512
58
59 /* mbuf defines */
60 #define RTE_MBUF_DEFAULT_MEMPOOL_OPS "ring_mp_mc"
61 #define RTE_MBUF_REFCNT_ATOMIC 1
62 #define RTE_PKTMBUF_HEADROOM 128
63
64 /* ether defines */
65 #define RTE_MAX_QUEUES_PER_PORT 1024
66 #define RTE_ETHDEV_QUEUE_STAT_CNTRS 16
67 #define RTE_ETHDEV_RXTX_CALLBACKS 1
68
69 /* cryptodev defines */
70 #define RTE_CRYPTO_MAX_DEVS 64
71 #define RTE_CRYPTODEV_NAME_LEN 64
72
73 /* compressdev defines */
74 #define RTE_COMPRESS_MAX_DEVS 64
75
76 /* eventdev defines */
77 #define RTE_EVENT_MAX_DEVS 16
78 #define RTE_EVENT_MAX_QUEUES_PER_DEV 64
79 #define RTE_EVENT_TIMER_ADAPTER_NUM_MAX 32
80 #define RTE_EVENT_ETH_INTR_RING_SIZE 1024
81 #define RTE_EVENT_CRYPTO_ADAPTER_MAX_INSTANCE 32
82 #define RTE_EVENT_ETH_TX_ADAPTER_MAX_INSTANCE 32
83
84 /* rawdev defines */
85 #define RTE_RAWDEV_MAX_DEVS 64
86
87 /* ip_fragmentation defines */
88 #define RTE_LIBRTE_IP_FRAG_MAX_FRAG 4
89 #undef RTE_LIBRTE_IP_FRAG_TBL_STAT
90
91 /* rte_power defines */
92 #define RTE_MAX_LCORE_FREQS 64
93
94 /* rte_sched defines */
95 #undef RTE_SCHED_RED
96 #undef RTE_SCHED_COLLECT_STATS
97 #undef RTE_SCHED_SUBPORT_TC_OV
98 #define RTE_SCHED_PORT_N_GRINDERS 8
99 #undef RTE_SCHED_VECTOR
100
101 /****** driver defines ********/
102
103 /* QuickAssist device */
104 /* Max. number of QuickAssist devices which can be attached */
105 #define RTE_PMD_QAT_MAX_PCI_DEVICES 48
106 #define RTE_PMD_QAT_COMP_SGL_MAX_SEGMENTS 16
107 #define RTE_PMD_QAT_COMP_IM_BUFFER_SIZE 65536
108
109 /* virtio crypto defines */
110 #define RTE_MAX_VIRTIO_CRYPTO 32
111
112 /* DPAA SEC max cryptodev devices*/
113 #define RTE_LIBRTE_DPAA_MAX_CRYPTODEV   4
114
115 /* fm10k defines */
116 #define RTE_LIBRTE_FM10K_RX_OLFLAGS_ENABLE 1
117
118 /* i40e defines */
119 #define RTE_LIBRTE_I40E_RX_ALLOW_BULK_ALLOC 1
120 #undef RTE_LIBRTE_I40E_16BYTE_RX_DESC
121 #define RTE_LIBRTE_I40E_QUEUE_NUM_PER_PF 64
122 #define RTE_LIBRTE_I40E_QUEUE_NUM_PER_VF 4
123 #define RTE_LIBRTE_I40E_QUEUE_NUM_PER_VM 4
124
125 /* Ring net PMD settings */
126 #define RTE_PMD_RING_MAX_RX_RINGS 16
127 #define RTE_PMD_RING_MAX_TX_RINGS 16
128
129 /* QEDE PMD defines */
130 #define RTE_LIBRTE_QEDE_FW ""
131
132 #endif /* _RTE_CONFIG_H_ */