drivers/common/cnxk/hw/sso.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(C) 2021 Marvell.
   3  */
   4
   5 #ifndef __SSO_HW_H__
   6 #define __SSO_HW_H__
   7
   8 /* Register offsets */
   9
  10 #define SSO_AF_CONST                  (0x1000ull)
  11 #define SSO_AF_CONST1                 (0x1008ull)
  12 #define SSO_AF_WQ_INT_PC              (0x1020ull)
  13 #define SSO_AF_NOS_CNT                (0x1050ull) /* [CN9K, CN10K) */
  14 #define SSO_AF_GWS_INV                (0x1060ull) /* [CN10K, .) */
  15 #define SSO_AF_AW_WE                  (0x1080ull)
  16 #define SSO_AF_WS_CFG                 (0x1088ull)
  17 #define SSO_AF_GWE_CFG                (0x1098ull)
  18 #define SSO_AF_GWE_RANDOM             (0x10b0ull)
  19 #define SSO_AF_LF_HWGRP_RST           (0x10e0ull)
  20 #define SSO_AF_AW_CFG                 (0x10f0ull)
  21 #define SSO_AF_BLK_RST                (0x10f8ull)
  22 #define SSO_AF_ACTIVE_CYCLES0         (0x1100ull)
  23 #define SSO_AF_ACTIVE_CYCLES1         (0x1108ull)
  24 #define SSO_AF_ACTIVE_CYCLES2         (0x1110ull)
  25 #define SSO_AF_ERR0                   (0x1220ull)
  26 #define SSO_AF_ERR0_W1S               (0x1228ull)
  27 #define SSO_AF_ERR0_ENA_W1C           (0x1230ull)
  28 #define SSO_AF_ERR0_ENA_W1S           (0x1238ull)
  29 #define SSO_AF_ERR2                   (0x1260ull)
  30 #define SSO_AF_ERR2_W1S               (0x1268ull)
  31 #define SSO_AF_ERR2_ENA_W1C           (0x1270ull)
  32 #define SSO_AF_ERR2_ENA_W1S           (0x1278ull)
  33 #define SSO_AF_UNMAP_INFO             (0x12f0ull)
  34 #define SSO_AF_UNMAP_INFO2            (0x1300ull)
  35 #define SSO_AF_UNMAP_INFO3            (0x1310ull)
  36 #define SSO_AF_RAS                    (0x1420ull)
  37 #define SSO_AF_RAS_W1S                (0x1430ull)
  38 #define SSO_AF_RAS_ENA_W1C            (0x1460ull)
  39 #define SSO_AF_RAS_ENA_W1S            (0x1470ull)
  40 #define SSO_AF_AW_INP_CTL             (0x2070ull)
  41 #define SSO_AF_AW_ADD                 (0x2080ull)
  42 #define SSO_AF_AW_READ_ARB            (0x2090ull)
  43 #define SSO_AF_XAQ_REQ_PC             (0x20b0ull)
  44 #define SSO_AF_XAQ_LATENCY_PC         (0x20b8ull)
  45 #define SSO_AF_TAQ_CNT                (0x20c0ull)
  46 #define SSO_AF_TAQ_ADD                (0x20e0ull)
  47 #define SSO_AF_POISONX(a)             (0x2100ull | (uint64_t)(a) << 3)
  48 #define SSO_AF_POISONX_W1S(a)         (0x2200ull | (uint64_t)(a) << 3)
  49 #define SSO_PRIV_AF_INT_CFG           (0x3000ull)
  50 #define SSO_AF_RVU_LF_CFG_DEBUG       (0x3800ull)
  51 #define SSO_PRIV_LFX_HWGRP_CFG(a)     (0x10000ull | (uint64_t)(a) << 3)
  52 #define SSO_PRIV_LFX_HWGRP_INT_CFG(a) (0x20000ull | (uint64_t)(a) << 3)
  53 #define SSO_AF_IU_ACCNTX_CFG(a)       (0x50000ull | (uint64_t)(a) << 3)
  54 #define SSO_AF_IU_ACCNTX_RST(a)       (0x60000ull | (uint64_t)(a) << 3)
  55 #define SSO_AF_XAQX_HEAD_PTR(a)       (0x80000ull | (uint64_t)(a) << 3)
  56 #define SSO_AF_XAQX_TAIL_PTR(a)       (0x90000ull | (uint64_t)(a) << 3)
  57 #define SSO_AF_XAQX_HEAD_NEXT(a)      (0xa0000ull | (uint64_t)(a) << 3)
  58 #define SSO_AF_XAQX_TAIL_NEXT(a)      (0xb0000ull | (uint64_t)(a) << 3)
  59 #define SSO_AF_TIAQX_STATUS(a)        (0xc0000ull | (uint64_t)(a) << 3)
  60 #define SSO_AF_TOAQX_STATUS(a)        (0xd0000ull | (uint64_t)(a) << 3)
  61 #define SSO_AF_XAQX_GMCTL(a)          (0xe0000ull | (uint64_t)(a) << 3)
  62 #define SSO_AF_HWGRPX_IAQ_THR(a)      (0x200000ull | (uint64_t)(a) << 12)
  63 #define SSO_AF_HWGRPX_TAQ_THR(a)      (0x200010ull | (uint64_t)(a) << 12)
  64 #define SSO_AF_HWGRPX_PRI(a)          (0x200020ull | (uint64_t)(a) << 12)
  65 #define SSO_AF_HWGRPX_AW_FWD(a)                                                \
  66         (0x200030ull | (uint64_t)(a) << 12) /* [CN10K, .) */
  67 #define SSO_AF_HWGRPX_WS_PC(a)  (0x200050ull | (uint64_t)(a) << 12)
  68 #define SSO_AF_HWGRPX_EXT_PC(a) (0x200060ull | (uint64_t)(a) << 12)
  69 #define SSO_AF_HWGRPX_WA_PC(a)  (0x200070ull | (uint64_t)(a) << 12)
  70 #define SSO_AF_HWGRPX_TS_PC(a)  (0x200080ull | (uint64_t)(a) << 12)
  71 #define SSO_AF_HWGRPX_DS_PC(a)  (0x200090ull | (uint64_t)(a) << 12)
  72 #define SSO_AF_HWGRPX_DQ_PC(a)  (0x2000A0ull | (uint64_t)(a) << 12)
  73 #define SSO_AF_HWGRPX_LS_PC(a)                                                 \
  74         (0x2000c0ull | (uint64_t)(a) << 12) /* [CN10K, .) */
  75 #define SSO_AF_HWGRPX_PAGE_CNT(a)    (0x200100ull | (uint64_t)(a) << 12)
  76 #define SSO_AF_HWGRPX_AW_STATUS(a)   (0x200110ull | (uint64_t)(a) << 12)
  77 #define SSO_AF_HWGRPX_AW_CFG(a)      (0x200120ull | (uint64_t)(a) << 12)
  78 #define SSO_AF_HWGRPX_AW_TAGSPACE(a) (0x200130ull | (uint64_t)(a) << 12)
  79 #define SSO_AF_HWGRPX_XAQ_AURA(a)    (0x200140ull | (uint64_t)(a) << 12)
  80 #define SSO_AF_HWGRPX_XAQ_LIMIT(a)   (0x200220ull | (uint64_t)(a) << 12)
  81 #define SSO_AF_HWGRPX_IU_ACCNT(a)    (0x200230ull | (uint64_t)(a) << 12)
  82 #define SSO_AF_HWSX_ARB(a)           (0x400100ull | (uint64_t)(a) << 12)
  83 #define SSO_AF_HWSX_INV(a)           (0x400180ull | (uint64_t)(a) << 12)
  84 #define SSO_AF_HWSX_GMCTL(a)         (0x400200ull | (uint64_t)(a) << 12)
  85 #define SSO_AF_HWSX_LSW_CFG(a)                                                 \
  86         (0x400300ull | (uint64_t)(a) << 12) /* [CN10K, .) */
  87 #define SSO_AF_HWSX_SX_GRPMSKX(a, b, c)                                        \
  88         (0x400400ull | (uint64_t)(a) << 12 | (uint64_t)(b) << 5 |              \
  89          (uint64_t)(c) << 3)
  90 #define SSO_AF_TILEMAPX(a)                                                     \
  91         (0x400600ull | (uint64_t)(a) << 12) /* [CN10K, .)                      \
  92                                              */
  93 #define SSO_AF_IPL_FREEX(a)              (0x800000ull | (uint64_t)(a) << 3)
  94 #define SSO_AF_IPL_IAQX(a)               (0x840000ull | (uint64_t)(a) << 3)
  95 #define SSO_AF_IPL_DESCHEDX(a)           (0x860000ull | (uint64_t)(a) << 3)
  96 #define SSO_AF_IPL_CONFX(a)              (0x880000ull | (uint64_t)(a) << 3)
  97 #define SSO_AF_NPA_DIGESTX(a)            (0x900000ull | (uint64_t)(a) << 3)
  98 #define SSO_AF_NPA_DIGESTX_W1S(a)        (0x900100ull | (uint64_t)(a) << 3)
  99 #define SSO_AF_BFP_DIGESTX(a)            (0x900200ull | (uint64_t)(a) << 3)
 100 #define SSO_AF_BFP_DIGESTX_W1S(a)        (0x900300ull | (uint64_t)(a) << 3)
 101 #define SSO_AF_BFPN_DIGESTX(a)           (0x900400ull | (uint64_t)(a) << 3)
 102 #define SSO_AF_BFPN_DIGESTX_W1S(a)       (0x900500ull | (uint64_t)(a) << 3)
 103 #define SSO_AF_GRPDIS_DIGESTX(a)         (0x900600ull | (uint64_t)(a) << 3)
 104 #define SSO_AF_GRPDIS_DIGESTX_W1S(a)     (0x900700ull | (uint64_t)(a) << 3)
 105 #define SSO_AF_AWEMPTY_DIGESTX(a)        (0x900800ull | (uint64_t)(a) << 3)
 106 #define SSO_AF_AWEMPTY_DIGESTX_W1S(a)    (0x900900ull | (uint64_t)(a) << 3)
 107 #define SSO_AF_WQP0_DIGESTX(a)           (0x900a00ull | (uint64_t)(a) << 3)
 108 #define SSO_AF_WQP0_DIGESTX_W1S(a)       (0x900b00ull | (uint64_t)(a) << 3)
 109 #define SSO_AF_AW_DROPPED_DIGESTX(a)     (0x900c00ull | (uint64_t)(a) << 3)
 110 #define SSO_AF_AW_DROPPED_DIGESTX_W1S(a) (0x900d00ull | (uint64_t)(a) << 3)
 111 #define SSO_AF_QCTLDIS_DIGESTX(a)        (0x900e00ull | (uint64_t)(a) << 3)
 112 #define SSO_AF_QCTLDIS_DIGESTX_W1S(a)    (0x900f00ull | (uint64_t)(a) << 3)
 113 #define SSO_AF_XAQDIS_DIGESTX(a)         (0x901000ull | (uint64_t)(a) << 3)
 114 #define SSO_AF_XAQDIS_DIGESTX_W1S(a)     (0x901100ull | (uint64_t)(a) << 3)
 115 #define SSO_AF_FLR_AQ_DIGESTX(a)         (0x901200ull | (uint64_t)(a) << 3)
 116 #define SSO_AF_FLR_AQ_DIGESTX_W1S(a)     (0x901300ull | (uint64_t)(a) << 3)
 117 #define SSO_AF_WS_GMULTI_DIGESTX(a)      (0x902000ull | (uint64_t)(a) << 3)
 118 #define SSO_AF_WS_GMULTI_DIGESTX_W1S(a)  (0x902100ull | (uint64_t)(a) << 3)
 119 #define SSO_AF_WS_GUNMAP_DIGESTX(a)      (0x902200ull | (uint64_t)(a) << 3)
 120 #define SSO_AF_WS_GUNMAP_DIGESTX_W1S(a)  (0x902300ull | (uint64_t)(a) << 3)
 121 #define SSO_AF_WS_AWE_DIGESTX(a)                                               \
 122         (0x902400ull | (uint64_t)(a) << 3) /* [CN9K, CN10K) */
 123 #define SSO_AF_WS_AWE_DIGESTX_W1S(a)                                           \
 124         (0x902500ull | (uint64_t)(a) << 3) /* [CN9K, CN10K) */
 125 #define SSO_AF_WS_GWI_DIGESTX(a)                                               \
 126         (0x902600ull | (uint64_t)(a) << 3) /* [CN9K, CN10K) */
 127 #define SSO_AF_WS_GWI_DIGESTX_W1S(a)                                           \
 128         (0x902700ull | (uint64_t)(a) << 3) /* [CN9K, CN10K) */
 129 #define SSO_AF_WS_NE_DIGESTX(a)     (0x902800ull | (uint64_t)(a) << 3)
 130 #define SSO_AF_WS_NE_DIGESTX_W1S(a) (0x902900ull | (uint64_t)(a) << 3)
 131 #define SSO_AF_IENTX_TAG(a)         (0xa00000ull | (uint64_t)(a) << 3)
 132 #define SSO_AF_IENTX_GRP(a)         (0xa20000ull | (uint64_t)(a) << 3)
 133 #define SSO_AF_IENTX_PENDTAG(a)     (0xa40000ull | (uint64_t)(a) << 3)
 134 #define SSO_AF_IENTX_LINKS(a)       (0xa60000ull | (uint64_t)(a) << 3)
 135 #define SSO_AF_IENTX_QLINKS(a)      (0xa80000ull | (uint64_t)(a) << 3)
 136 #define SSO_AF_IENTX_WQP(a)         (0xaa0000ull | (uint64_t)(a) << 3)
 137 #define SSO_AF_IENTX_LSW(a)                                                    \
 138         (0xac0000ull | (uint64_t)(a) << 3) /* [CN10K, .) */
 139
 140 #define SSO_AF_TAQX_LINK(a) (0xc00000ull | (uint64_t)(a) << 3)
 141 #define SSO_AF_TAQX_WAEX_TAG(a, b)                                             \
 142         (0xe00000ull | (uint64_t)(a) << 8 | (uint64_t)(b) << 4)
 143 #define SSO_AF_TAQX_WAEX_WQP(a, b)                                             \
 144         (0xe00008ull | (uint64_t)(a) << 8 | (uint64_t)(b) << 4)
 145
 146 #define SSO_LF_GGRP_OP_ADD_WORK0 (0x0ull)
 147 #define SSO_LF_GGRP_OP_ADD_WORK1 (0x8ull)
 148 #define SSO_LF_GGRP_QCTL         (0x20ull)
 149 #define SSO_LF_GGRP_EXE_DIS      (0x80ull)
 150 #define SSO_LF_GGRP_INT          (0x100ull)
 151 #define SSO_LF_GGRP_INT_W1S      (0x108ull)
 152 #define SSO_LF_GGRP_INT_ENA_W1S  (0x110ull)
 153 #define SSO_LF_GGRP_INT_ENA_W1C  (0x118ull)
 154 #define SSO_LF_GGRP_INT_THR      (0x140ull)
 155 #define SSO_LF_GGRP_INT_CNT      (0x180ull)
 156 #define SSO_LF_GGRP_XAQ_CNT      (0x1b0ull)
 157 #define SSO_LF_GGRP_AQ_CNT       (0x1c0ull)
 158 #define SSO_LF_GGRP_AQ_THR       (0x1e0ull)
 159 #define SSO_LF_GGRP_MISC_CNT     (0x200ull)
 160
 161 #define SSO_AF_IAQ_FREE_CNT_MASK      0x3FFFull
 162 #define SSO_AF_IAQ_RSVD_FREE_MASK     0x3FFFull
 163 #define SSO_AF_IAQ_RSVD_FREE_SHIFT    16
 164 #define SSO_AF_IAQ_FREE_CNT_MAX       SSO_AF_IAQ_FREE_CNT_MASK
 165 #define SSO_AF_AW_ADD_RSVD_FREE_MASK  0x3FFFull
 166 #define SSO_AF_AW_ADD_RSVD_FREE_SHIFT 16
 167 #define SSO_HWGRP_IAQ_MAX_THR_MASK    0x3FFFull
 168 #define SSO_HWGRP_IAQ_RSVD_THR_MASK   0x3FFFull
 169 #define SSO_HWGRP_IAQ_MAX_THR_SHIFT   32
 170 #define SSO_HWGRP_IAQ_RSVD_THR        0x2
 171
 172 #define SSO_AF_TAQ_FREE_CNT_MASK       0x7FFull
 173 #define SSO_AF_TAQ_RSVD_FREE_MASK      0x7FFull
 174 #define SSO_AF_TAQ_RSVD_FREE_SHIFT     16
 175 #define SSO_AF_TAQ_FREE_CNT_MAX        SSO_AF_TAQ_FREE_CNT_MASK
 176 #define SSO_AF_TAQ_ADD_RSVD_FREE_MASK  0x1FFFull
 177 #define SSO_AF_TAQ_ADD_RSVD_FREE_SHIFT 16
 178 #define SSO_HWGRP_TAQ_MAX_THR_MASK     0x7FFull
 179 #define SSO_HWGRP_TAQ_RSVD_THR_MASK    0x7FFull
 180 #define SSO_HWGRP_TAQ_MAX_THR_SHIFT    32
 181 #define SSO_HWGRP_TAQ_RSVD_THR         0x3
 182
 183 #define SSO_HWGRP_PRI_AFF_MASK       0xFull
 184 #define SSO_HWGRP_PRI_AFF_SHIFT      8
 185 #define SSO_HWGRP_PRI_WGT_MASK       0x3Full
 186 #define SSO_HWGRP_PRI_WGT_SHIFT      16
 187 #define SSO_HWGRP_PRI_WGT_LEFT_MASK  0x3Full
 188 #define SSO_HWGRP_PRI_WGT_LEFT_SHIFT 24
 189
 190 #define SSO_HWGRP_AW_CFG_RWEN        BIT_ULL(0)
 191 #define SSO_HWGRP_AW_CFG_LDWB        BIT_ULL(1)
 192 #define SSO_HWGRP_AW_CFG_LDT         BIT_ULL(2)
 193 #define SSO_HWGRP_AW_CFG_STT         BIT_ULL(3)
 194 #define SSO_HWGRP_AW_CFG_XAQ_BYP_DIS BIT_ULL(4)
 195
 196 #define SSO_HWGRP_AW_STS_TPTR_VLD       BIT_ULL(8)
 197 #define SSO_HWGRP_AW_STS_NPA_FETCH      BIT_ULL(9)
 198 #define SSO_HWGRP_AW_STS_XAQ_BUFSC_MASK 0x7ull
 199 #define SSO_HWGRP_AW_STS_INIT_STS       0x18ull
 200
 201 /* Enum offsets */
 202
 203 #define SSO_LF_INT_VEC_GRP (0x0ull)
 204
 205 #define SSO_AF_INT_VEC_ERR0 (0x0ull)
 206 #define SSO_AF_INT_VEC_ERR2 (0x1ull)
 207 #define SSO_AF_INT_VEC_RAS  (0x2ull)
 208
 209 #define SSO_LSW_MODE_NO_LSW (0x0ull) /* [CN10K, .) */
 210 #define SSO_LSW_MODE_WAITW  (0x1ull) /* [CN10K, .) */
 211 #define SSO_LSW_MODE_IMMED  (0x2ull) /* [CN10K, .) */
 212
 213 #define SSO_WA_IOBN   (0x0ull)
 214 #define SSO_WA_ADDWQ  (0x3ull)
 215 #define SSO_WA_DPI    (0x4ull)
 216 #define SSO_WA_TIM    (0x6ull)
 217 #define SSO_WA_ZIP    (0x7ull) /* [CN9K, CN10K) */
 218 #define SSO_WA_PSM    (0x7ull) /* [CN10K, .) */
 219 #define SSO_WA_NIXRX0 (0x1ull)
 220 #define SSO_WA_NIXRX1 (0x8ull) /* [CN10K, .) */
 221 #define SSO_WA_CPT0   (0x2ull)
 222 #define SSO_WA_CPT1   (0x9ull) /* [CN10K, .) */
 223 #define SSO_WA_NIXTX0 (0x5ull)
 224 #define SSO_WA_NIXTX1 (0xbull) /* [CN10K, .) */
 225 #define SSO_WA_ML0    (0xaull) /* [CN10K, .) */
 226 #define SSO_WA_ML1    (0xcull) /* [CN10K, .) */
 227
 228 #define SSO_TT_ORDERED  (0x0ull)
 229 #define SSO_TT_ATOMIC   (0x1ull)
 230 #define SSO_TT_UNTAGGED (0x2ull)
 231 #define SSO_TT_EMPTY    (0x3ull)
 232
 233 #endif /* __SSO_HW_H__ */