drivers/common/cnxk/roc_cpt.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(C) 2021 Marvell.
   3  */
   4
   5 #include "roc_api.h"
   6 #include "roc_priv.h"
   7
   8 #define CPT_IQ_FC_LEN  128
   9 #define CPT_IQ_GRP_LEN 16
  10
  11 #define CPT_IQ_NB_DESC_MULTIPLIER 40
  12
  13 /* The effective queue size to software is (CPT_LF_Q_SIZE[SIZE_DIV40] - 1 - 8).
  14  *
  15  * CPT requires 320 free entries (+8). And 40 entries are required for
  16  * allowing CPT to discard packet when the queues are full (+1).
  17  */
  18 #define CPT_IQ_NB_DESC_SIZE_DIV40(nb_desc)                                     \
  19         (PLT_DIV_CEIL(nb_desc, CPT_IQ_NB_DESC_MULTIPLIER) + 1 + 8)
  20
  21 #define CPT_IQ_GRP_SIZE(nb_desc)                                               \
  22         (CPT_IQ_NB_DESC_SIZE_DIV40(nb_desc) * CPT_IQ_GRP_LEN)
  23
  24 #define CPT_LF_MAX_NB_DESC     128000
  25 #define CPT_LF_DEFAULT_NB_DESC 1024
  26
  27 static void
  28 cpt_lf_misc_intr_enb_dis(struct roc_cpt_lf *lf, bool enb)
  29 {
  30         /* Enable all cpt lf error irqs except RQ_DISABLED and CQ_DISABLED */
  31         if (enb)
  32                 plt_write64((BIT_ULL(6) | BIT_ULL(5) | BIT_ULL(3) | BIT_ULL(2) |
  33                              BIT_ULL(1)),
  34                             lf->rbase + CPT_LF_MISC_INT_ENA_W1S);
  35         else
  36                 plt_write64((BIT_ULL(6) | BIT_ULL(5) | BIT_ULL(3) | BIT_ULL(2) |
  37                              BIT_ULL(1)),
  38                             lf->rbase + CPT_LF_MISC_INT_ENA_W1C);
  39 }
  40
  41 static void
  42 cpt_lf_misc_irq(void *param)
  43 {
  44         struct roc_cpt_lf *lf = (struct roc_cpt_lf *)param;
  45         struct dev *dev = lf->dev;
  46         uint64_t intr;
  47
  48         intr = plt_read64(lf->rbase + CPT_LF_MISC_INT);
  49         if (intr == 0)
  50                 return;
  51
  52         plt_err("Err_irq=0x%" PRIx64 " pf=%d, vf=%d", intr, dev->pf, dev->vf);
  53
  54         /* Dump lf registers */
  55         cpt_lf_print(lf);
  56
  57         /* Clear interrupt */
  58         plt_write64(intr, lf->rbase + CPT_LF_MISC_INT);
  59 }
  60
  61 static int
  62 cpt_lf_register_misc_irq(struct roc_cpt_lf *lf)
  63 {
  64         struct plt_pci_device *pci_dev = lf->pci_dev;
  65         struct plt_intr_handle *handle;
  66         int rc, vec;
  67
  68         handle = &pci_dev->intr_handle;
  69
  70         vec = lf->msixoff + CPT_LF_INT_VEC_MISC;
  71         /* Clear err interrupt */
  72         cpt_lf_misc_intr_enb_dis(lf, false);
  73         /* Set used interrupt vectors */
  74         rc = dev_irq_register(handle, cpt_lf_misc_irq, lf, vec);
  75         /* Enable all dev interrupt except for RQ_DISABLED */
  76         cpt_lf_misc_intr_enb_dis(lf, true);
  77
  78         return rc;
  79 }
  80
  81 static void
  82 cpt_lf_unregister_misc_irq(struct roc_cpt_lf *lf)
  83 {
  84         struct plt_pci_device *pci_dev = lf->pci_dev;
  85         struct plt_intr_handle *handle;
  86         int vec;
  87
  88         handle = &pci_dev->intr_handle;
  89
  90         vec = lf->msixoff + CPT_LF_INT_VEC_MISC;
  91         /* Clear err interrupt */
  92         cpt_lf_misc_intr_enb_dis(lf, false);
  93         dev_irq_unregister(handle, cpt_lf_misc_irq, lf, vec);
  94 }
  95
  96 static void
  97 cpt_lf_done_intr_enb_dis(struct roc_cpt_lf *lf, bool enb)
  98 {
  99         if (enb)
 100                 plt_write64(0x1, lf->rbase + CPT_LF_DONE_INT_ENA_W1S);
 101         else
 102                 plt_write64(0x1, lf->rbase + CPT_LF_DONE_INT_ENA_W1C);
 103 }
 104
 105 static void
 106 cpt_lf_done_irq(void *param)
 107 {
 108         struct roc_cpt_lf *lf = param;
 109         uint64_t done_wait;
 110         uint64_t intr;
 111
 112         /* Read the number of completed requests */
 113         intr = plt_read64(lf->rbase + CPT_LF_DONE);
 114         if (intr == 0)
 115                 return;
 116
 117         done_wait = plt_read64(lf->rbase + CPT_LF_DONE_WAIT);
 118
 119         /* Acknowledge the number of completed requests */
 120         plt_write64(intr, lf->rbase + CPT_LF_DONE_ACK);
 121
 122         plt_write64(done_wait, lf->rbase + CPT_LF_DONE_WAIT);
 123 }
 124
 125 static int
 126 cpt_lf_register_done_irq(struct roc_cpt_lf *lf)
 127 {
 128         struct plt_pci_device *pci_dev = lf->pci_dev;
 129         struct plt_intr_handle *handle;
 130         int rc, vec;
 131
 132         handle = &pci_dev->intr_handle;
 133
 134         vec = lf->msixoff + CPT_LF_INT_VEC_DONE;
 135
 136         /* Clear done interrupt */
 137         cpt_lf_done_intr_enb_dis(lf, false);
 138
 139         /* Set used interrupt vectors */
 140         rc = dev_irq_register(handle, cpt_lf_done_irq, lf, vec);
 141
 142         /* Enable done interrupt */
 143         cpt_lf_done_intr_enb_dis(lf, true);
 144
 145         return rc;
 146 }
 147
 148 static void
 149 cpt_lf_unregister_done_irq(struct roc_cpt_lf *lf)
 150 {
 151         struct plt_pci_device *pci_dev = lf->pci_dev;
 152         struct plt_intr_handle *handle;
 153         int vec;
 154
 155         handle = &pci_dev->intr_handle;
 156
 157         vec = lf->msixoff + CPT_LF_INT_VEC_DONE;
 158
 159         /* Clear done interrupt */
 160         cpt_lf_done_intr_enb_dis(lf, false);
 161         dev_irq_unregister(handle, cpt_lf_done_irq, lf, vec);
 162 }
 163
 164 static int
 165 cpt_lf_register_irqs(struct roc_cpt_lf *lf)
 166 {
 167         int rc;
 168
 169         if (lf->msixoff == MSIX_VECTOR_INVALID) {
 170                 plt_err("Invalid CPTLF MSIX vector offset vector: 0x%x",
 171                         lf->msixoff);
 172                 return -EINVAL;
 173         }
 174
 175         /* Register lf err interrupt */
 176         rc = cpt_lf_register_misc_irq(lf);
 177         if (rc)
 178                 plt_err("Error registering IRQs");
 179
 180         rc = cpt_lf_register_done_irq(lf);
 181         if (rc)
 182                 plt_err("Error registering IRQs");
 183
 184         return rc;
 185 }
 186
 187 static void
 188 cpt_lf_unregister_irqs(struct roc_cpt_lf *lf)
 189 {
 190         cpt_lf_unregister_misc_irq(lf);
 191         cpt_lf_unregister_done_irq(lf);
 192 }
 193
 194 static void
 195 cpt_lf_dump(struct roc_cpt_lf *lf)
 196 {
 197         plt_cpt_dbg("CPT LF");
 198         plt_cpt_dbg("RBASE: 0x%016" PRIx64, lf->rbase);
 199         plt_cpt_dbg("LMT_BASE: 0x%016" PRIx64, lf->lmt_base);
 200         plt_cpt_dbg("MSIXOFF: 0x%x", lf->msixoff);
 201         plt_cpt_dbg("LF_ID: 0x%x", lf->lf_id);
 202         plt_cpt_dbg("NB DESC: %d", lf->nb_desc);
 203         plt_cpt_dbg("FC_ADDR: 0x%016" PRIx64, (uintptr_t)lf->fc_addr);
 204         plt_cpt_dbg("CQ.VADDR: 0x%016" PRIx64, (uintptr_t)lf->iq_vaddr);
 205
 206         plt_cpt_dbg("CPT LF REG:");
 207         plt_cpt_dbg("LF_CTL[0x%016llx]: 0x%016" PRIx64, CPT_LF_CTL,
 208                     plt_read64(lf->rbase + CPT_LF_CTL));
 209         plt_cpt_dbg("LF_INPROG[0x%016llx]: 0x%016" PRIx64, CPT_LF_INPROG,
 210                     plt_read64(lf->rbase + CPT_LF_INPROG));
 211
 212         plt_cpt_dbg("Q_BASE[0x%016llx]: 0x%016" PRIx64, CPT_LF_Q_BASE,
 213                     plt_read64(lf->rbase + CPT_LF_Q_BASE));
 214         plt_cpt_dbg("Q_SIZE[0x%016llx]: 0x%016" PRIx64, CPT_LF_Q_SIZE,
 215                     plt_read64(lf->rbase + CPT_LF_Q_SIZE));
 216         plt_cpt_dbg("Q_INST_PTR[0x%016llx]: 0x%016" PRIx64, CPT_LF_Q_INST_PTR,
 217                     plt_read64(lf->rbase + CPT_LF_Q_INST_PTR));
 218         plt_cpt_dbg("Q_GRP_PTR[0x%016llx]: 0x%016" PRIx64, CPT_LF_Q_GRP_PTR,
 219                     plt_read64(lf->rbase + CPT_LF_Q_GRP_PTR));
 220 }
 221
 222 int
 223 cpt_lf_outb_cfg(struct dev *dev, uint16_t sso_pf_func, uint16_t nix_pf_func,
 224                 uint8_t lf_id, bool ena)
 225 {
 226         struct cpt_inline_ipsec_cfg_msg *req;
 227         struct mbox *mbox = dev->mbox;
 228
 229         req = mbox_alloc_msg_cpt_inline_ipsec_cfg(mbox);
 230         if (req == NULL)
 231                 return -ENOSPC;
 232
 233         req->dir = CPT_INLINE_OUTBOUND;
 234         req->slot = lf_id;
 235         if (ena) {
 236                 req->enable = 1;
 237                 req->sso_pf_func = sso_pf_func;
 238                 req->nix_pf_func = nix_pf_func;
 239         } else {
 240                 req->enable = 0;
 241         }
 242
 243         return mbox_process(mbox);
 244 }
 245
 246 int
 247 roc_cpt_inline_ipsec_cfg(struct dev *cpt_dev, uint8_t lf_id,
 248                          struct roc_nix *roc_nix)
 249 {
 250         bool ena = roc_nix ? true : false;
 251         uint16_t nix_pf_func = 0;
 252         uint16_t sso_pf_func = 0;
 253
 254         if (ena) {
 255                 nix_pf_func = roc_nix_get_pf_func(roc_nix);
 256                 sso_pf_func = idev_sso_pffunc_get();
 257         }
 258
 259         return cpt_lf_outb_cfg(cpt_dev, sso_pf_func, nix_pf_func, lf_id, ena);
 260 }
 261
 262 int
 263 roc_cpt_inline_ipsec_inb_cfg(struct roc_cpt *roc_cpt, uint16_t param1,
 264                              uint16_t param2)
 265 {
 266         struct cpt *cpt = roc_cpt_to_cpt_priv(roc_cpt);
 267         struct cpt_rx_inline_lf_cfg_msg *req;
 268         struct mbox *mbox;
 269
 270         mbox = cpt->dev.mbox;
 271
 272         req = mbox_alloc_msg_cpt_rx_inline_lf_cfg(mbox);
 273         if (req == NULL)
 274                 return -ENOSPC;
 275
 276         req->sso_pf_func = idev_sso_pffunc_get();
 277         req->param1 = param1;
 278         req->param2 = param2;
 279
 280         return mbox_process(mbox);
 281 }
 282
 283 int
 284 roc_cpt_rxc_time_cfg(struct roc_cpt *roc_cpt, struct roc_cpt_rxc_time_cfg *cfg)
 285 {
 286         struct cpt *cpt = roc_cpt_to_cpt_priv(roc_cpt);
 287         struct cpt_rxc_time_cfg_req *req;
 288         struct dev *dev = &cpt->dev;
 289
 290         req = mbox_alloc_msg_cpt_rxc_time_cfg(dev->mbox);
 291         if (req == NULL)
 292                 return -ENOSPC;
 293
 294         req->blkaddr = 0;
 295
 296         /* The step value is in microseconds. */
 297         req->step = cfg->step;
 298
 299         /* The timeout will be: limit * step microseconds */
 300         req->zombie_limit = cfg->zombie_limit;
 301         req->zombie_thres = cfg->zombie_thres;
 302
 303         /* The timeout will be: limit * step microseconds */
 304         req->active_limit = cfg->active_limit;
 305         req->active_thres = cfg->active_thres;
 306
 307         return mbox_process(dev->mbox);
 308 }
 309
 310 int
 311 cpt_get_msix_offset(struct dev *dev, struct msix_offset_rsp **msix_rsp)
 312 {
 313         struct mbox *mbox = dev->mbox;
 314         int rc;
 315
 316         /* Get MSIX vector offsets */
 317         mbox_alloc_msg_msix_offset(mbox);
 318         rc = mbox_process_msg(mbox, (void *)msix_rsp);
 319
 320         return rc;
 321 }
 322
 323 int
 324 cpt_lfs_attach(struct dev *dev, uint8_t blkaddr, bool modify, uint16_t nb_lf)
 325 {
 326         struct mbox *mbox = dev->mbox;
 327         struct rsrc_attach_req *req;
 328
 329         if (blkaddr != RVU_BLOCK_ADDR_CPT0 && blkaddr != RVU_BLOCK_ADDR_CPT1)
 330                 return -EINVAL;
 331
 332         /* Attach CPT(lf) */
 333         req = mbox_alloc_msg_attach_resources(mbox);
 334         if (req == NULL)
 335                 return -ENOSPC;
 336
 337         req->cptlfs = nb_lf;
 338         req->modify = modify;
 339         req->cpt_blkaddr = blkaddr;
 340
 341         return mbox_process(mbox);
 342 }
 343
 344 int
 345 cpt_lfs_detach(struct dev *dev)
 346 {
 347         struct mbox *mbox = dev->mbox;
 348         struct rsrc_detach_req *req;
 349
 350         req = mbox_alloc_msg_detach_resources(mbox);
 351         if (req == NULL)
 352                 return -ENOSPC;
 353
 354         req->cptlfs = 1;
 355         req->partial = 1;
 356
 357         return mbox_process(mbox);
 358 }
 359
 360 static int
 361 cpt_available_lfs_get(struct dev *dev, uint16_t *nb_lf)
 362 {
 363         struct mbox *mbox = dev->mbox;
 364         struct free_rsrcs_rsp *rsp;
 365         int rc;
 366
 367         mbox_alloc_msg_free_rsrc_cnt(mbox);
 368
 369         rc = mbox_process_msg(mbox, (void *)&rsp);
 370         if (rc)
 371                 return -EIO;
 372
 373         *nb_lf = rsp->cpt;
 374         return 0;
 375 }
 376
 377 int
 378 cpt_lfs_alloc(struct dev *dev, uint8_t eng_grpmsk, uint8_t blkaddr,
 379               bool inl_dev_sso)
 380 {
 381         struct cpt_lf_alloc_req_msg *req;
 382         struct mbox *mbox = dev->mbox;
 383
 384         if (blkaddr != RVU_BLOCK_ADDR_CPT0 && blkaddr != RVU_BLOCK_ADDR_CPT1)
 385                 return -EINVAL;
 386
 387         req = mbox_alloc_msg_cpt_lf_alloc(mbox);
 388         req->nix_pf_func = 0;
 389         if (inl_dev_sso && nix_inl_dev_pffunc_get())
 390                 req->sso_pf_func = nix_inl_dev_pffunc_get();
 391         else
 392                 req->sso_pf_func = idev_sso_pffunc_get();
 393         req->eng_grpmsk = eng_grpmsk;
 394         req->blkaddr = blkaddr;
 395
 396         return mbox_process(mbox);
 397 }
 398
 399 int
 400 cpt_lfs_free(struct dev *dev)
 401 {
 402         mbox_alloc_msg_cpt_lf_free(dev->mbox);
 403
 404         return mbox_process(dev->mbox);
 405 }
 406
 407 static int
 408 cpt_hardware_caps_get(struct dev *dev, union cpt_eng_caps *hw_caps)
 409 {
 410         struct cpt_caps_rsp_msg *rsp;
 411         int ret;
 412
 413         mbox_alloc_msg_cpt_caps_get(dev->mbox);
 414
 415         ret = mbox_process_msg(dev->mbox, (void *)&rsp);
 416         if (ret)
 417                 return -EIO;
 418
 419         mbox_memcpy(hw_caps, rsp->eng_caps,
 420                     sizeof(union cpt_eng_caps) * CPT_MAX_ENG_TYPES);
 421
 422         return 0;
 423 }
 424
 425 static uint32_t
 426 cpt_lf_iq_mem_calc(uint32_t nb_desc)
 427 {
 428         uint32_t len;
 429
 430         /* Space for instruction group memory */
 431         len = CPT_IQ_GRP_SIZE(nb_desc);
 432
 433         /* Align to 128B */
 434         len = PLT_ALIGN(len, ROC_ALIGN);
 435
 436         /* Space for FC */
 437         len += CPT_IQ_FC_LEN;
 438
 439         /* For instruction queues */
 440         len += CPT_IQ_NB_DESC_SIZE_DIV40(nb_desc) * CPT_IQ_NB_DESC_MULTIPLIER *
 441                sizeof(struct cpt_inst_s);
 442
 443         return len;
 444 }
 445
 446 static inline void
 447 cpt_iq_init(struct roc_cpt_lf *lf)
 448 {
 449         union cpt_lf_q_size lf_q_size = {.u = 0x0};
 450         union cpt_lf_q_base lf_q_base = {.u = 0x0};
 451         uintptr_t addr;
 452
 453         lf->io_addr = lf->rbase + CPT_LF_NQX(0);
 454
 455         /* Disable command queue */
 456         roc_cpt_iq_disable(lf);
 457
 458         /* Set command queue base address */
 459         addr = (uintptr_t)lf->iq_vaddr +
 460                PLT_ALIGN(CPT_IQ_GRP_SIZE(lf->nb_desc), ROC_ALIGN);
 461
 462         lf_q_base.u = addr;
 463
 464         plt_write64(lf_q_base.u, lf->rbase + CPT_LF_Q_BASE);
 465
 466         /* Set command queue size */
 467         lf_q_size.s.size_div40 = CPT_IQ_NB_DESC_SIZE_DIV40(lf->nb_desc);
 468         plt_write64(lf_q_size.u, lf->rbase + CPT_LF_Q_SIZE);
 469
 470         lf->fc_addr = (uint64_t *)addr;
 471         lf->fc_hyst_bits = plt_log2_u32(lf->nb_desc) / 2;
 472         lf->fc_thresh = lf->nb_desc - (lf->nb_desc % (1 << lf->fc_hyst_bits));
 473 }
 474
 475 int
 476 roc_cpt_dev_configure(struct roc_cpt *roc_cpt, int nb_lf)
 477 {
 478         struct cpt *cpt = roc_cpt_to_cpt_priv(roc_cpt);
 479         uint8_t blkaddr = RVU_BLOCK_ADDR_CPT0;
 480         struct msix_offset_rsp *rsp;
 481         uint8_t eng_grpmsk;
 482         int rc, i;
 483
 484         /* Request LF resources */
 485         rc = cpt_lfs_attach(&cpt->dev, blkaddr, true, nb_lf);
 486         if (rc)
 487                 return rc;
 488
 489         eng_grpmsk = (1 << roc_cpt->eng_grp[CPT_ENG_TYPE_AE]) |
 490                      (1 << roc_cpt->eng_grp[CPT_ENG_TYPE_SE]) |
 491                      (1 << roc_cpt->eng_grp[CPT_ENG_TYPE_IE]);
 492
 493         rc = cpt_lfs_alloc(&cpt->dev, eng_grpmsk, blkaddr, false);
 494         if (rc)
 495                 goto lfs_detach;
 496
 497         rc = cpt_get_msix_offset(&cpt->dev, &rsp);
 498         if (rc)
 499                 goto lfs_free;
 500
 501         for (i = 0; i < nb_lf; i++)
 502                 cpt->lf_msix_off[i] =
 503                         (cpt->lf_blkaddr[i] == RVU_BLOCK_ADDR_CPT1) ?
 504                                 rsp->cpt1_lf_msixoff[i] :
 505                                 rsp->cptlf_msixoff[i];
 506
 507         roc_cpt->nb_lf = nb_lf;
 508
 509         return 0;
 510
 511 lfs_free:
 512         cpt_lfs_free(&cpt->dev);
 513 lfs_detach:
 514         cpt_lfs_detach(&cpt->dev);
 515         return rc;
 516 }
 517
 518 uint64_t
 519 cpt_get_blkaddr(struct dev *dev)
 520 {
 521         uint64_t reg;
 522         uint64_t off;
 523
 524         /* Reading the discovery register to know which CPT is the LF
 525          * attached to. Assume CPT LF's of only one block are attached
 526          * to a pffunc.
 527          */
 528         if (dev_is_vf(dev))
 529                 off = RVU_VF_BLOCK_ADDRX_DISC(RVU_BLOCK_ADDR_CPT1);
 530         else
 531                 off = RVU_PF_BLOCK_ADDRX_DISC(RVU_BLOCK_ADDR_CPT1);
 532
 533         reg = plt_read64(dev->bar2 + off);
 534
 535         return reg & 0x1FFULL ? RVU_BLOCK_ADDR_CPT1 : RVU_BLOCK_ADDR_CPT0;
 536 }
 537
 538 int
 539 cpt_lf_init(struct roc_cpt_lf *lf)
 540 {
 541         struct dev *dev = lf->dev;
 542         uint64_t blkaddr;
 543         void *iq_mem;
 544         int rc;
 545
 546         if (lf->nb_desc == 0 || lf->nb_desc > CPT_LF_MAX_NB_DESC)
 547                 lf->nb_desc = CPT_LF_DEFAULT_NB_DESC;
 548
 549         /* Allocate memory for instruction queue for CPT LF. */
 550         iq_mem = plt_zmalloc(cpt_lf_iq_mem_calc(lf->nb_desc), ROC_ALIGN);
 551         if (iq_mem == NULL)
 552                 return -ENOMEM;
 553
 554         blkaddr = cpt_get_blkaddr(dev);
 555         lf->rbase = dev->bar2 + ((blkaddr << 20) | (lf->lf_id << 12));
 556         lf->iq_vaddr = iq_mem;
 557         lf->lmt_base = dev->lmt_base;
 558         lf->pf_func = dev->pf_func;
 559
 560         /* Initialize instruction queue */
 561         cpt_iq_init(lf);
 562
 563         rc = cpt_lf_register_irqs(lf);
 564         if (rc)
 565                 goto disable_iq;
 566
 567         return 0;
 568
 569 disable_iq:
 570         roc_cpt_iq_disable(lf);
 571         plt_free(iq_mem);
 572         return rc;
 573 }
 574
 575 int
 576 roc_cpt_lf_init(struct roc_cpt *roc_cpt, struct roc_cpt_lf *lf)
 577 {
 578         struct cpt *cpt = roc_cpt_to_cpt_priv(roc_cpt);
 579         int rc;
 580
 581         lf->dev = &cpt->dev;
 582         lf->roc_cpt = roc_cpt;
 583         lf->msixoff = cpt->lf_msix_off[lf->lf_id];
 584         lf->pci_dev = cpt->pci_dev;
 585
 586         rc = cpt_lf_init(lf);
 587         if (rc)
 588                 return rc;
 589
 590         /* LF init successful */
 591         roc_cpt->lf[lf->lf_id] = lf;
 592         return rc;
 593 }
 594
 595 int
 596 roc_cpt_dev_init(struct roc_cpt *roc_cpt)
 597 {
 598         struct plt_pci_device *pci_dev;
 599         uint16_t nb_lf_avail;
 600         struct dev *dev;
 601         struct cpt *cpt;
 602         int rc;
 603
 604         if (roc_cpt == NULL || roc_cpt->pci_dev == NULL)
 605                 return -EINVAL;
 606
 607         PLT_STATIC_ASSERT(sizeof(struct cpt) <= ROC_CPT_MEM_SZ);
 608
 609         cpt = roc_cpt_to_cpt_priv(roc_cpt);
 610         memset(cpt, 0, sizeof(*cpt));
 611         pci_dev = roc_cpt->pci_dev;
 612         dev = &cpt->dev;
 613
 614         /* Initialize device  */
 615         rc = dev_init(dev, pci_dev);
 616         if (rc) {
 617                 plt_err("Failed to init roc device");
 618                 goto fail;
 619         }
 620
 621         cpt->pci_dev = pci_dev;
 622         roc_cpt->lmt_base = dev->lmt_base;
 623
 624         rc = cpt_hardware_caps_get(dev, roc_cpt->hw_caps);
 625         if (rc) {
 626                 plt_err("Could not determine hardware capabilities");
 627                 goto fail;
 628         }
 629
 630         rc = cpt_available_lfs_get(&cpt->dev, &nb_lf_avail);
 631         if (rc) {
 632                 plt_err("Could not get available lfs");
 633                 goto fail;
 634         }
 635
 636         /* Reserve 1 CPT LF for inline inbound */
 637         nb_lf_avail = PLT_MIN(nb_lf_avail, ROC_CPT_MAX_LFS - 1);
 638
 639         roc_cpt->nb_lf_avail = nb_lf_avail;
 640
 641         dev->roc_cpt = roc_cpt;
 642
 643         /* Set it to idev if not already present */
 644         if (!roc_idev_cpt_get())
 645                 roc_idev_cpt_set(roc_cpt);
 646
 647         return 0;
 648
 649 fail:
 650         return rc;
 651 }
 652
 653 int
 654 roc_cpt_lf_ctx_flush(struct roc_cpt_lf *lf, uint64_t cptr)
 655 {
 656         union cpt_lf_ctx_flush reg;
 657
 658         if (lf == NULL)
 659                 return -ENOTSUP;
 660
 661         reg.u = 0;
 662         reg.s.pf_func = lf->pf_func;
 663         reg.s.inval = 1;
 664         reg.s.cptr = cptr;
 665
 666         plt_write64(reg.u, lf->rbase + CPT_LF_CTX_FLUSH);
 667
 668         return 0;
 669 }
 670
 671 void
 672 cpt_lf_fini(struct roc_cpt_lf *lf)
 673 {
 674         /* Unregister IRQ's */
 675         cpt_lf_unregister_irqs(lf);
 676
 677         /* Disable IQ */
 678         roc_cpt_iq_disable(lf);
 679
 680         /* Free memory */
 681         plt_free(lf->iq_vaddr);
 682         lf->iq_vaddr = NULL;
 683 }
 684
 685 void
 686 roc_cpt_lf_fini(struct roc_cpt_lf *lf)
 687 {
 688         if (lf == NULL)
 689                 return;
 690         lf->roc_cpt->lf[lf->lf_id] = NULL;
 691         cpt_lf_fini(lf);
 692 }
 693
 694 int
 695 roc_cpt_dev_fini(struct roc_cpt *roc_cpt)
 696 {
 697         struct cpt *cpt = roc_cpt_to_cpt_priv(roc_cpt);
 698
 699         if (cpt == NULL)
 700                 return -EINVAL;
 701
 702         /* Remove idev references */
 703         if (roc_idev_cpt_get() == roc_cpt)
 704                 roc_idev_cpt_set(NULL);
 705
 706         roc_cpt->nb_lf_avail = 0;
 707
 708         roc_cpt->lmt_base = 0;
 709
 710         return dev_fini(&cpt->dev, cpt->pci_dev);
 711 }
 712
 713 void
 714 roc_cpt_dev_clear(struct roc_cpt *roc_cpt)
 715 {
 716         struct cpt *cpt = roc_cpt_to_cpt_priv(roc_cpt);
 717         int i;
 718
 719         if (cpt == NULL)
 720                 return;
 721
 722         for (i = 0; i < roc_cpt->nb_lf; i++)
 723                 cpt->lf_msix_off[i] = 0;
 724
 725         roc_cpt->nb_lf = 0;
 726
 727         cpt_lfs_free(&cpt->dev);
 728
 729         cpt_lfs_detach(&cpt->dev);
 730 }
 731
 732 int
 733 roc_cpt_eng_grp_add(struct roc_cpt *roc_cpt, enum cpt_eng_type eng_type)
 734 {
 735         struct cpt *cpt = roc_cpt_to_cpt_priv(roc_cpt);
 736         struct dev *dev = &cpt->dev;
 737         struct cpt_eng_grp_req *req;
 738         struct cpt_eng_grp_rsp *rsp;
 739         int ret;
 740
 741         req = mbox_alloc_msg_cpt_eng_grp_get(dev->mbox);
 742         if (req == NULL)
 743                 return -EIO;
 744
 745         switch (eng_type) {
 746         case CPT_ENG_TYPE_AE:
 747         case CPT_ENG_TYPE_SE:
 748         case CPT_ENG_TYPE_IE:
 749                 break;
 750         default:
 751                 return -EINVAL;
 752         }
 753
 754         req->eng_type = eng_type;
 755         ret = mbox_process_msg(dev->mbox, (void *)&rsp);
 756         if (ret)
 757                 return -EIO;
 758
 759         if (rsp->eng_grp_num > 8) {
 760                 plt_err("Invalid CPT engine group");
 761                 return -ENOTSUP;
 762         }
 763
 764         roc_cpt->eng_grp[eng_type] = rsp->eng_grp_num;
 765
 766         return rsp->eng_grp_num;
 767 }
 768
 769 void
 770 roc_cpt_iq_disable(struct roc_cpt_lf *lf)
 771 {
 772         union cpt_lf_ctl lf_ctl = {.u = 0x0};
 773         union cpt_lf_inprog lf_inprog;
 774         int timeout = 20;
 775
 776         /* Disable instructions enqueuing */
 777         plt_write64(lf_ctl.u, lf->rbase + CPT_LF_CTL);
 778
 779         /* Wait for instruction queue to become empty */
 780         do {
 781                 lf_inprog.u = plt_read64(lf->rbase + CPT_LF_INPROG);
 782                 if (!lf_inprog.s.inflight)
 783                         break;
 784
 785                 plt_delay_ms(20);
 786                 if (timeout-- < 0) {
 787                         plt_err("CPT LF %d is still busy", lf->lf_id);
 788                         break;
 789                 }
 790
 791         } while (1);
 792
 793         /* Disable executions in the LF's queue.
 794          * The queue should be empty at this point
 795          */
 796         lf_inprog.s.eena = 0x0;
 797         plt_write64(lf_inprog.u, lf->rbase + CPT_LF_INPROG);
 798 }
 799
 800 void
 801 roc_cpt_iq_enable(struct roc_cpt_lf *lf)
 802 {
 803         union cpt_lf_inprog lf_inprog;
 804         union cpt_lf_ctl lf_ctl;
 805
 806         /* Disable command queue */
 807         roc_cpt_iq_disable(lf);
 808
 809         /* Enable command queue execution */
 810         lf_inprog.u = plt_read64(lf->rbase + CPT_LF_INPROG);
 811         lf_inprog.s.eena = 1;
 812         plt_write64(lf_inprog.u, lf->rbase + CPT_LF_INPROG);
 813
 814         /* Enable instruction queue enqueuing */
 815         lf_ctl.u = plt_read64(lf->rbase + CPT_LF_CTL);
 816         lf_ctl.s.ena = 1;
 817         lf_ctl.s.fc_ena = 1;
 818         lf_ctl.s.fc_up_crossing = 0;
 819         lf_ctl.s.fc_hyst_bits = lf->fc_hyst_bits;
 820         plt_write64(lf_ctl.u, lf->rbase + CPT_LF_CTL);
 821
 822         cpt_lf_dump(lf);
 823 }
 824
 825 int
 826 roc_cpt_lmtline_init(struct roc_cpt *roc_cpt, struct roc_cpt_lmtline *lmtline,
 827                      int lf_id)
 828 {
 829         struct roc_cpt_lf *lf;
 830
 831         lf = roc_cpt->lf[lf_id];
 832         if (lf == NULL)
 833                 return -ENOTSUP;
 834
 835         lmtline->io_addr = lf->io_addr;
 836         if (roc_model_is_cn10k())
 837                 lmtline->io_addr |= ROC_CN10K_CPT_INST_DW_M1 << 4;
 838
 839         lmtline->fc_addr = lf->fc_addr;
 840         lmtline->lmt_base = lf->lmt_base;
 841
 842         return 0;
 843 }