drivers/common/cnxk/roc_nix_priv.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(C) 2021 Marvell.
   3  */
   4
   5 #ifndef _ROC_NIX_PRIV_H_
   6 #define _ROC_NIX_PRIV_H_
   7
   8 /* Constants */
   9 #define NIX_CQ_ENTRY_SZ      128
  10 #define NIX_CQ_ENTRY64_SZ    512
  11 #define NIX_CQ_ALIGN         ((uint16_t)512)
  12 #define NIX_MAX_SQB          ((uint16_t)512)
  13 #define NIX_DEF_SQB          ((uint16_t)16)
  14 #define NIX_MIN_SQB          ((uint16_t)8)
  15 #define NIX_SQB_LIST_SPACE   ((uint16_t)2)
  16 #define NIX_SQB_LOWER_THRESH ((uint16_t)70)
  17
  18 /* Apply BP/DROP when CQ is 95% full */
  19 #define NIX_CQ_THRESH_LEVEL     (5 * 256 / 100)
  20 #define NIX_CQ_FULL_ERRATA_SKID (1024ull * 256)
  21 #define NIX_RQ_AURA_THRESH(x)   (((x)*95) / 100)
  22
  23 /* IRQ triggered when NIX_LF_CINTX_CNT[QCOUNT] crosses this value */
  24 #define CQ_CQE_THRESH_DEFAULT   0x1ULL
  25 #define CQ_TIMER_THRESH_DEFAULT 0xAULL /* ~1usec i.e (0xA * 100nsec) */
  26 #define CQ_TIMER_THRESH_MAX     255
  27
  28 struct nix_qint {
  29         struct nix *nix;
  30         uint8_t qintx;
  31 };
  32
  33 /* Traffic Manager */
  34 #define NIX_TM_MAX_HW_TXSCHQ 1024
  35 #define NIX_TM_HW_ID_INVALID UINT32_MAX
  36 #define NIX_TM_CHAN_INVALID UINT16_MAX
  37
  38 /* TM flags */
  39 #define NIX_TM_HIERARCHY_ENA BIT_ULL(0)
  40 #define NIX_TM_TL1_NO_SP     BIT_ULL(1)
  41 #define NIX_TM_TL1_ACCESS    BIT_ULL(2)
  42
  43 struct nix_tm_tb {
  44         /** Token bucket rate (bytes per second) */
  45         uint64_t rate;
  46
  47         /** Token bucket size (bytes), a.k.a. max burst size */
  48         uint64_t size;
  49 };
  50
  51 struct nix_tm_node {
  52         TAILQ_ENTRY(nix_tm_node) node;
  53
  54         /* Input params */
  55         enum roc_nix_tm_tree tree;
  56         uint32_t id;
  57         uint32_t priority;
  58         uint32_t weight;
  59         uint16_t lvl;
  60         uint16_t rel_chan;
  61         uint32_t parent_id;
  62         uint32_t shaper_profile_id;
  63         void (*free_fn)(void *node);
  64
  65         /* Derived params */
  66         uint32_t hw_id;
  67         uint16_t hw_lvl;
  68         uint32_t rr_prio;
  69         uint32_t rr_num;
  70         uint32_t max_prio;
  71         uint32_t parent_hw_id;
  72         uint32_t flags : 16;
  73 #define NIX_TM_NODE_HWRES   BIT_ULL(0)
  74 #define NIX_TM_NODE_ENABLED BIT_ULL(1)
  75         /* Shaper algorithm for RED state @NIX_REDALG_E */
  76         uint32_t red_algo : 2;
  77         uint32_t pkt_mode : 1;
  78         uint32_t pkt_mode_set : 1;
  79         uint32_t bp_capa : 1;
  80
  81         bool child_realloc;
  82         struct nix_tm_node *parent;
  83
  84         /* Non-leaf node sp count */
  85         uint32_t n_sp_priorities;
  86
  87         /* Last stats */
  88         uint64_t last_pkts;
  89         uint64_t last_bytes;
  90 };
  91
  92 struct nix_tm_shaper_profile {
  93         TAILQ_ENTRY(nix_tm_shaper_profile) shaper;
  94         struct nix_tm_tb commit;
  95         struct nix_tm_tb peak;
  96         int32_t pkt_len_adj;
  97         int32_t pkt_mode_adj;
  98         bool pkt_mode;
  99         uint32_t id;
 100         void (*free_fn)(void *profile);
 101
 102         uint32_t ref_cnt;
 103 };
 104
 105 TAILQ_HEAD(nix_tm_node_list, nix_tm_node);
 106 TAILQ_HEAD(nix_tm_shaper_profile_list, nix_tm_shaper_profile);
 107
 108 struct nix {
 109         uint16_t reta[ROC_NIX_RSS_GRPS][ROC_NIX_RSS_RETA_MAX];
 110         enum roc_nix_rss_reta_sz reta_sz;
 111         struct plt_pci_device *pci_dev;
 112         uint16_t bpid[NIX_MAX_CHAN];
 113         struct nix_qint *qints_mem;
 114         struct nix_qint *cints_mem;
 115         uint8_t configured_qints;
 116         uint8_t configured_cints;
 117         struct roc_nix_sq **sqs;
 118         uint16_t vwqe_interval;
 119         uint16_t tx_chan_base;
 120         uint16_t rx_chan_base;
 121         uint16_t nb_rx_queues;
 122         uint16_t nb_tx_queues;
 123         uint8_t lso_tsov6_idx;
 124         uint8_t lso_tsov4_idx;
 125         uint8_t lso_udp_tun_idx[ROC_NIX_LSO_TUN_MAX];
 126         uint8_t lso_tun_idx[ROC_NIX_LSO_TUN_MAX];
 127         uint8_t lf_rx_stats;
 128         uint8_t lf_tx_stats;
 129         uint8_t rx_chan_cnt;
 130         uint8_t rss_alg_idx;
 131         uint8_t tx_chan_cnt;
 132         uintptr_t lmt_base;
 133         uint8_t cgx_links;
 134         uint8_t lbk_links;
 135         uint8_t sdp_links;
 136         uint8_t tx_link;
 137         uint16_t sqb_size;
 138         /* Without FCS, with L2 overhead */
 139         uint16_t mtu;
 140         uint16_t chan_cnt;
 141         uint16_t msixoff;
 142         uint8_t rx_pause;
 143         uint8_t tx_pause;
 144         uint16_t cev;
 145         uint64_t rx_cfg;
 146         struct dev dev;
 147         uint16_t cints;
 148         uint16_t qints;
 149         uintptr_t base;
 150         bool sdp_link;
 151         bool lbk_link;
 152         bool ptp_en;
 153         bool is_nix1;
 154
 155         /* Traffic manager info */
 156
 157         /* Contiguous resources per lvl */
 158         struct plt_bitmap *schq_contig_bmp[NIX_TXSCH_LVL_CNT];
 159         /* Dis-contiguous resources per lvl */
 160         struct plt_bitmap *schq_bmp[NIX_TXSCH_LVL_CNT];
 161         void *schq_bmp_mem;
 162
 163         struct nix_tm_shaper_profile_list shaper_profile_list;
 164         struct nix_tm_node_list trees[ROC_NIX_TM_TREE_MAX];
 165         enum roc_nix_tm_tree tm_tree;
 166         uint64_t tm_rate_min;
 167         uint16_t tm_root_lvl;
 168         uint16_t tm_flags;
 169         uint16_t tm_link_cfg_lvl;
 170         uint16_t contig_rsvd[NIX_TXSCH_LVL_CNT];
 171         uint16_t discontig_rsvd[NIX_TXSCH_LVL_CNT];
 172
 173         /* Ipsec info */
 174         uint16_t cpt_msixoff[MAX_RVU_BLKLF_CNT];
 175         bool inl_inb_ena;
 176         bool inl_outb_ena;
 177         void *inb_sa_base;
 178         size_t inb_sa_sz;
 179         void *outb_sa_base;
 180         size_t outb_sa_sz;
 181         uint16_t outb_err_sso_pffunc;
 182         struct roc_cpt_lf *cpt_lf_base;
 183         uint16_t nb_cpt_lf;
 184         /* Mode provided by driver */
 185         bool inb_inl_dev;
 186
 187 } __plt_cache_aligned;
 188
 189 enum nix_err_status {
 190         NIX_ERR_PARAM = -2048,
 191         NIX_ERR_NO_MEM,
 192         NIX_ERR_INVALID_RANGE,
 193         NIX_ERR_INTERNAL,
 194         NIX_ERR_OP_NOTSUP,
 195         NIX_ERR_HW_NOTSUP,
 196         NIX_ERR_QUEUE_INVALID_RANGE,
 197         NIX_ERR_AQ_READ_FAILED,
 198         NIX_ERR_AQ_WRITE_FAILED,
 199         NIX_ERR_TM_LEAF_NODE_GET,
 200         NIX_ERR_TM_INVALID_LVL,
 201         NIX_ERR_TM_INVALID_PRIO,
 202         NIX_ERR_TM_INVALID_PARENT,
 203         NIX_ERR_TM_NODE_EXISTS,
 204         NIX_ERR_TM_INVALID_NODE,
 205         NIX_ERR_TM_INVALID_SHAPER_PROFILE,
 206         NIX_ERR_TM_PKT_MODE_MISMATCH,
 207         NIX_ERR_TM_WEIGHT_EXCEED,
 208         NIX_ERR_TM_CHILD_EXISTS,
 209         NIX_ERR_TM_INVALID_PEAK_SZ,
 210         NIX_ERR_TM_INVALID_PEAK_RATE,
 211         NIX_ERR_TM_INVALID_COMMIT_SZ,
 212         NIX_ERR_TM_INVALID_COMMIT_RATE,
 213         NIX_ERR_TM_SHAPER_PROFILE_IN_USE,
 214         NIX_ERR_TM_SHAPER_PROFILE_EXISTS,
 215         NIX_ERR_TM_SHAPER_PKT_LEN_ADJUST,
 216         NIX_ERR_TM_INVALID_TREE,
 217         NIX_ERR_TM_PARENT_PRIO_UPDATE,
 218         NIX_ERR_TM_PRIO_EXCEEDED,
 219         NIX_ERR_TM_PRIO_ORDER,
 220         NIX_ERR_TM_MULTIPLE_RR_GROUPS,
 221         NIX_ERR_TM_SQ_UPDATE_FAIL,
 222         NIX_ERR_NDC_SYNC,
 223 };
 224
 225 enum nix_q_size {
 226         nix_q_size_16, /* 16 entries */
 227         nix_q_size_64, /* 64 entries */
 228         nix_q_size_256,
 229         nix_q_size_1K,
 230         nix_q_size_4K,
 231         nix_q_size_16K,
 232         nix_q_size_64K,
 233         nix_q_size_256K,
 234         nix_q_size_1M, /* Million entries */
 235         nix_q_size_max
 236 };
 237
 238 static inline struct nix *
 239 roc_nix_to_nix_priv(struct roc_nix *roc_nix)
 240 {
 241         return (struct nix *)&roc_nix->reserved[0];
 242 }
 243
 244 static inline struct roc_nix *
 245 nix_priv_to_roc_nix(struct nix *nix)
 246 {
 247         return (struct roc_nix *)((char *)nix -
 248                                   offsetof(struct roc_nix, reserved));
 249 }
 250
 251 /* IRQ */
 252 int nix_register_irqs(struct nix *nix);
 253 void nix_unregister_irqs(struct nix *nix);
 254
 255 /* TM */
 256 #define NIX_TM_TREE_MASK_ALL                                                   \
 257         (BIT(ROC_NIX_TM_DEFAULT) | BIT(ROC_NIX_TM_RLIMIT) |                    \
 258          BIT(ROC_NIX_TM_USER))
 259
 260 /* NIX_MAX_HW_FRS ==
 261  * NIX_TM_DFLT_RR_WT * NIX_TM_RR_QUANTUM_MAX / ROC_NIX_TM_MAX_SCHED_WT
 262  */
 263 #define NIX_TM_DFLT_RR_WT 71
 264
 265 /* Default TL1 priority and Quantum from AF */
 266 #define NIX_TM_TL1_DFLT_RR_QTM  ((1 << 24) - 1)
 267 #define NIX_TM_TL1_DFLT_RR_PRIO 1
 268
 269 struct nix_tm_shaper_data {
 270         uint64_t burst_exponent;
 271         uint64_t burst_mantissa;
 272         uint64_t div_exp;
 273         uint64_t exponent;
 274         uint64_t mantissa;
 275         uint64_t burst;
 276         uint64_t rate;
 277 };
 278
 279 static inline uint64_t
 280 nix_tm_weight_to_rr_quantum(uint64_t weight)
 281 {
 282         uint64_t max = NIX_CN9K_TM_RR_QUANTUM_MAX;
 283
 284         /* From CN10K onwards, we only configure RR weight */
 285         if (!roc_model_is_cn9k())
 286                 return weight;
 287
 288         weight &= (uint64_t)max;
 289         return (weight * max) / ROC_NIX_CN9K_TM_RR_WEIGHT_MAX;
 290 }
 291
 292 static inline bool
 293 nix_tm_have_tl1_access(struct nix *nix)
 294 {
 295         return !!(nix->tm_flags & NIX_TM_TL1_ACCESS);
 296 }
 297
 298 static inline bool
 299 nix_tm_is_leaf(struct nix *nix, int lvl)
 300 {
 301         if (nix_tm_have_tl1_access(nix))
 302                 return (lvl == ROC_TM_LVL_QUEUE);
 303         return (lvl == ROC_TM_LVL_SCH4);
 304 }
 305
 306 static inline struct nix_tm_node_list *
 307 nix_tm_node_list(struct nix *nix, enum roc_nix_tm_tree tree)
 308 {
 309         return &nix->trees[tree];
 310 }
 311
 312 static inline const char *
 313 nix_tm_hwlvl2str(uint32_t hw_lvl)
 314 {
 315         switch (hw_lvl) {
 316         case NIX_TXSCH_LVL_MDQ:
 317                 return "SMQ/MDQ";
 318         case NIX_TXSCH_LVL_TL4:
 319                 return "TL4";
 320         case NIX_TXSCH_LVL_TL3:
 321                 return "TL3";
 322         case NIX_TXSCH_LVL_TL2:
 323                 return "TL2";
 324         case NIX_TXSCH_LVL_TL1:
 325                 return "TL1";
 326         default:
 327                 break;
 328         }
 329
 330         return "???";
 331 }
 332
 333 static inline const char *
 334 nix_tm_tree2str(enum roc_nix_tm_tree tree)
 335 {
 336         if (tree == ROC_NIX_TM_DEFAULT)
 337                 return "Default Tree";
 338         else if (tree == ROC_NIX_TM_RLIMIT)
 339                 return "Rate Limit Tree";
 340         else if (tree == ROC_NIX_TM_USER)
 341                 return "User Tree";
 342         return "???";
 343 }
 344
 345 /*
 346  * TM priv ops.
 347  */
 348
 349 int nix_tm_conf_init(struct roc_nix *roc_nix);
 350 void nix_tm_conf_fini(struct roc_nix *roc_nix);
 351 int nix_tm_leaf_data_get(struct nix *nix, uint16_t sq, uint32_t *rr_quantum,
 352                          uint16_t *smq);
 353 int nix_tm_sq_flush_pre(struct roc_nix_sq *sq);
 354 int nix_tm_sq_flush_post(struct roc_nix_sq *sq);
 355 int nix_tm_smq_xoff(struct nix *nix, struct nix_tm_node *node, bool enable);
 356 int nix_tm_prepare_default_tree(struct roc_nix *roc_nix);
 357 int nix_tm_node_add(struct roc_nix *roc_nix, struct nix_tm_node *node);
 358 int nix_tm_node_delete(struct roc_nix *roc_nix, uint32_t node_id,
 359                        enum roc_nix_tm_tree tree, bool free);
 360 int nix_tm_free_node_resource(struct nix *nix, struct nix_tm_node *node);
 361 int nix_tm_free_resources(struct roc_nix *roc_nix, uint32_t tree_mask,
 362                           bool hw_only);
 363 int nix_tm_clear_path_xoff(struct nix *nix, struct nix_tm_node *node);
 364 void nix_tm_clear_shaper_profiles(struct nix *nix);
 365 int nix_tm_alloc_txschq(struct nix *nix, enum roc_nix_tm_tree tree);
 366 int nix_tm_assign_resources(struct nix *nix, enum roc_nix_tm_tree tree);
 367 int nix_tm_release_resources(struct nix *nix, uint8_t hw_lvl, bool contig,
 368                              bool above_thresh);
 369 void nix_tm_copy_rsp_to_nix(struct nix *nix, struct nix_txsch_alloc_rsp *rsp);
 370
 371 int nix_tm_txsch_reg_config(struct nix *nix, enum roc_nix_tm_tree tree);
 372 int nix_tm_update_parent_info(struct nix *nix, enum roc_nix_tm_tree tree);
 373 int nix_tm_sq_sched_conf(struct nix *nix, struct nix_tm_node *node,
 374                          bool rr_quantum_only);
 375
 376 int nix_rq_cn9k_cfg(struct dev *dev, struct roc_nix_rq *rq, uint16_t qints,
 377                     bool cfg, bool ena);
 378 int nix_rq_cfg(struct dev *dev, struct roc_nix_rq *rq, uint16_t qints, bool cfg,
 379                bool ena);
 380 int nix_rq_ena_dis(struct dev *dev, struct roc_nix_rq *rq, bool enable);
 381 int nix_tm_bp_config_get(struct roc_nix *roc_nix, bool *is_enabled);
 382 int nix_tm_bp_config_set(struct roc_nix *roc_nix, uint16_t sq, uint16_t tc,
 383                          bool enable);
 384 void nix_rq_vwqe_flush(struct roc_nix_rq *rq, uint16_t vwqe_interval);
 385
 386 /*
 387  * TM priv utils.
 388  */
 389 uint16_t nix_tm_lvl2nix(struct nix *nix, uint32_t lvl);
 390 uint16_t nix_tm_lvl2nix_tl1_root(uint32_t lvl);
 391 uint16_t nix_tm_lvl2nix_tl2_root(uint32_t lvl);
 392 uint16_t nix_tm_resource_avail(struct nix *nix, uint8_t hw_lvl, bool contig);
 393 int nix_tm_validate_prio(struct nix *nix, uint32_t lvl, uint32_t parent_id,
 394                          uint32_t priority, enum roc_nix_tm_tree tree);
 395 struct nix_tm_node *nix_tm_node_search(struct nix *nix, uint32_t node_id,
 396                                        enum roc_nix_tm_tree tree);
 397 struct nix_tm_shaper_profile *nix_tm_shaper_profile_search(struct nix *nix,
 398                                                            uint32_t id);
 399 uint8_t nix_tm_sw_xoff_prep(struct nix_tm_node *node, bool enable,
 400                             volatile uint64_t *reg, volatile uint64_t *regval);
 401 uint32_t nix_tm_check_rr(struct nix *nix, uint32_t parent_id,
 402                          enum roc_nix_tm_tree tree, uint32_t *rr_prio,
 403                          uint32_t *max_prio);
 404 uint64_t nix_tm_shaper_profile_rate_min(struct nix *nix);
 405 uint64_t nix_tm_shaper_rate_conv(uint64_t value, uint64_t *exponent_p,
 406                                  uint64_t *mantissa_p, uint64_t *div_exp_p);
 407 uint64_t nix_tm_shaper_burst_conv(uint64_t value, uint64_t *exponent_p,
 408                                   uint64_t *mantissa_p);
 409 bool nix_tm_child_res_valid(struct nix_tm_node_list *list,
 410                             struct nix_tm_node *parent);
 411 uint16_t nix_tm_resource_estimate(struct nix *nix, uint16_t *schq_contig,
 412                                   uint16_t *schq, enum roc_nix_tm_tree tree);
 413 uint8_t nix_tm_tl1_default_prep(uint32_t schq, volatile uint64_t *reg,
 414                                 volatile uint64_t *regval);
 415 uint8_t nix_tm_topology_reg_prep(struct nix *nix, struct nix_tm_node *node,
 416                                  volatile uint64_t *reg,
 417                                  volatile uint64_t *regval,
 418                                  volatile uint64_t *regval_mask);
 419 uint8_t nix_tm_sched_reg_prep(struct nix *nix, struct nix_tm_node *node,
 420                               volatile uint64_t *reg,
 421                               volatile uint64_t *regval);
 422 uint8_t nix_tm_shaper_reg_prep(struct nix_tm_node *node,
 423                                struct nix_tm_shaper_profile *profile,
 424                                volatile uint64_t *reg,
 425                                volatile uint64_t *regval);
 426 struct nix_tm_node *nix_tm_node_alloc(void);
 427 void nix_tm_node_free(struct nix_tm_node *node);
 428 struct nix_tm_shaper_profile *nix_tm_shaper_profile_alloc(void);
 429 void nix_tm_shaper_profile_free(struct nix_tm_shaper_profile *profile);
 430
 431 uint64_t nix_get_blkaddr(struct dev *dev);
 432 void nix_lf_rq_dump(__io struct nix_cn10k_rq_ctx_s *ctx);
 433 int nix_lf_gen_reg_dump(uintptr_t nix_lf_base, uint64_t *data);
 434 int nix_lf_stat_reg_dump(uintptr_t nix_lf_base, uint64_t *data,
 435                          uint8_t lf_tx_stats, uint8_t lf_rx_stats);
 436 int nix_lf_int_reg_dump(uintptr_t nix_lf_base, uint64_t *data, uint16_t qints,
 437                         uint16_t cints);
 438 int nix_q_ctx_get(struct dev *dev, uint8_t ctype, uint16_t qid,
 439                   __io void **ctx_p);
 440
 441 /*
 442  * Telemetry
 443  */
 444 int nix_tel_node_add(struct roc_nix *roc_nix);
 445 void nix_tel_node_del(struct roc_nix *roc_nix);
 446 int nix_tel_node_add_rq(struct roc_nix_rq *rq);
 447 int nix_tel_node_add_cq(struct roc_nix_cq *cq);
 448 int nix_tel_node_add_sq(struct roc_nix_sq *sq);
 449
 450 #endif /* _ROC_NIX_PRIV_H_ */