drivers/common/mlx5/mlx5_common.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2019 Mellanox Technologies, Ltd
   3  */
   4
   5 #include <unistd.h>
   6 #include <string.h>
   7 #include <stdio.h>
   8
   9 #include <rte_errno.h>
  10 #include <rte_mempool.h>
  11 #include <rte_class.h>
  12 #include <rte_malloc.h>
  13
  14 #include "mlx5_common.h"
  15 #include "mlx5_common_os.h"
  16 #include "mlx5_common_log.h"
  17 #include "mlx5_common_defs.h"
  18 #include "mlx5_common_private.h"
  19
  20 uint8_t haswell_broadwell_cpu;
  21
  22 /* In case this is an x86_64 intel processor to check if
  23  * we should use relaxed ordering.
  24  */
  25 #ifdef RTE_ARCH_X86_64
  26 /**
  27  * This function returns processor identification and feature information
  28  * into the registers.
  29  *
  30  * @param eax, ebx, ecx, edx
  31  *              Pointers to the registers that will hold cpu information.
  32  * @param level
  33  *              The main category of information returned.
  34  */
  35 static inline void mlx5_cpu_id(unsigned int level,
  36                                 unsigned int *eax, unsigned int *ebx,
  37                                 unsigned int *ecx, unsigned int *edx)
  38 {
  39         __asm__("cpuid\n\t"
  40                 : "=a" (*eax), "=b" (*ebx), "=c" (*ecx), "=d" (*edx)
  41                 : "0" (level));
  42 }
  43 #endif
  44
  45 RTE_LOG_REGISTER_DEFAULT(mlx5_common_logtype, NOTICE)
  46
  47 /* Head of list of drivers. */
  48 static TAILQ_HEAD(mlx5_drivers, mlx5_class_driver) drivers_list =
  49                                 TAILQ_HEAD_INITIALIZER(drivers_list);
  50
  51 /* Head of devices. */
  52 static TAILQ_HEAD(mlx5_devices, mlx5_common_device) devices_list =
  53                                 TAILQ_HEAD_INITIALIZER(devices_list);
  54 static pthread_mutex_t devices_list_lock;
  55
  56 static const struct {
  57         const char *name;
  58         unsigned int drv_class;
  59 } mlx5_classes[] = {
  60         { .name = "vdpa", .drv_class = MLX5_CLASS_VDPA },
  61         { .name = "eth", .drv_class = MLX5_CLASS_ETH },
  62         /* Keep class "net" for backward compatibility. */
  63         { .name = "net", .drv_class = MLX5_CLASS_ETH },
  64         { .name = "regex", .drv_class = MLX5_CLASS_REGEX },
  65         { .name = "compress", .drv_class = MLX5_CLASS_COMPRESS },
  66         { .name = "crypto", .drv_class = MLX5_CLASS_CRYPTO },
  67 };
  68
  69 static int
  70 class_name_to_value(const char *class_name)
  71 {
  72         unsigned int i;
  73
  74         for (i = 0; i < RTE_DIM(mlx5_classes); i++) {
  75                 if (strcmp(class_name, mlx5_classes[i].name) == 0)
  76                         return mlx5_classes[i].drv_class;
  77         }
  78         return -EINVAL;
  79 }
  80
  81 static struct mlx5_class_driver *
  82 driver_get(uint32_t class)
  83 {
  84         struct mlx5_class_driver *driver;
  85
  86         TAILQ_FOREACH(driver, &drivers_list, next) {
  87                 if ((uint32_t)driver->drv_class == class)
  88                         return driver;
  89         }
  90         return NULL;
  91 }
  92
  93 /**
  94  * Verify and store value for devargs.
  95  *
  96  * @param[in] key
  97  *   Key argument to verify.
  98  * @param[in] val
  99  *   Value associated with key.
 100  * @param opaque
 101  *   User data.
 102  *
 103  * @return
 104  *   0 on success, a negative errno value otherwise and rte_errno is set.
 105  */
 106 static int
 107 mlx5_common_args_check_handler(const char *key, const char *val, void *opaque)
 108 {
 109         struct mlx5_common_dev_config *config = opaque;
 110         signed long tmp;
 111
 112         errno = 0;
 113         tmp = strtol(val, NULL, 0);
 114         if (errno) {
 115                 rte_errno = errno;
 116                 DRV_LOG(WARNING, "%s: \"%s\" is an invalid integer.", key, val);
 117                 return -rte_errno;
 118         }
 119         if (strcmp(key, "tx_db_nc") == 0) {
 120                 if (tmp != MLX5_TXDB_CACHED &&
 121                     tmp != MLX5_TXDB_NCACHED &&
 122                     tmp != MLX5_TXDB_HEURISTIC) {
 123                         DRV_LOG(ERR, "Invalid Tx doorbell mapping parameter.");
 124                         rte_errno = EINVAL;
 125                         return -rte_errno;
 126                 }
 127                 config->dbnc = tmp;
 128         } else if (strcmp(key, "mr_ext_memseg_en") == 0) {
 129                 config->mr_ext_memseg_en = !!tmp;
 130         } else if (strcmp(key, "mr_mempool_reg_en") == 0) {
 131                 config->mr_mempool_reg_en = !!tmp;
 132         } else if (strcmp(key, "sys_mem_en") == 0) {
 133                 config->sys_mem_en = !!tmp;
 134         }
 135         return 0;
 136 }
 137
 138 /**
 139  * Parse common device parameters.
 140  *
 141  * @param devargs
 142  *   Device arguments structure.
 143  * @param config
 144  *   Pointer to device configuration structure.
 145  *
 146  * @return
 147  *   0 on success, a negative errno value otherwise and rte_errno is set.
 148  */
 149 static int
 150 mlx5_common_config_get(struct rte_devargs *devargs,
 151                        struct mlx5_common_dev_config *config)
 152 {
 153         struct rte_kvargs *kvlist;
 154         int ret = 0;
 155
 156         /* Set defaults. */
 157         config->mr_ext_memseg_en = 1;
 158         config->mr_mempool_reg_en = 1;
 159         config->sys_mem_en = 0;
 160         config->dbnc = MLX5_ARG_UNSET;
 161         if (devargs == NULL)
 162                 return 0;
 163         kvlist = rte_kvargs_parse(devargs->args, NULL);
 164         if (kvlist == NULL) {
 165                 rte_errno = EINVAL;
 166                 return -rte_errno;
 167         }
 168         ret = rte_kvargs_process(kvlist, NULL, mlx5_common_args_check_handler,
 169                                  config);
 170         if (ret)
 171                 ret = -rte_errno;
 172         rte_kvargs_free(kvlist);
 173         DRV_LOG(DEBUG, "mr_ext_memseg_en is %u.", config->mr_ext_memseg_en);
 174         DRV_LOG(DEBUG, "mr_mempool_reg_en is %u.", config->mr_mempool_reg_en);
 175         DRV_LOG(DEBUG, "sys_mem_en is %u.", config->sys_mem_en);
 176         DRV_LOG(DEBUG, "Tx doorbell mapping parameter is %d.", config->dbnc);
 177         return ret;
 178 }
 179
 180 static int
 181 devargs_class_handler(__rte_unused const char *key,
 182                       const char *class_names, void *opaque)
 183 {
 184         int *ret = opaque;
 185         int class_val;
 186         char *scratch;
 187         char *found;
 188         char *refstr = NULL;
 189
 190         *ret = 0;
 191         scratch = strdup(class_names);
 192         if (scratch == NULL) {
 193                 *ret = -ENOMEM;
 194                 return *ret;
 195         }
 196         found = strtok_r(scratch, ":", &refstr);
 197         if (found == NULL)
 198                 /* Empty string. */
 199                 goto err;
 200         do {
 201                 /* Extract each individual class name. Multiple
 202                  * classes can be supplied as class=net:regex:foo:bar.
 203                  */
 204                 class_val = class_name_to_value(found);
 205                 /* Check if its a valid class. */
 206                 if (class_val < 0) {
 207                         *ret = -EINVAL;
 208                         goto err;
 209                 }
 210                 *ret |= class_val;
 211                 found = strtok_r(NULL, ":", &refstr);
 212         } while (found != NULL);
 213 err:
 214         free(scratch);
 215         if (*ret < 0)
 216                 DRV_LOG(ERR, "Invalid mlx5 class options: %s.\n", class_names);
 217         return *ret;
 218 }
 219
 220 static int
 221 parse_class_options(const struct rte_devargs *devargs)
 222 {
 223         struct rte_kvargs *kvlist;
 224         int ret = 0;
 225
 226         if (devargs == NULL)
 227                 return 0;
 228         if (devargs->cls != NULL && devargs->cls->name != NULL)
 229                 /* Global syntax, only one class type. */
 230                 return class_name_to_value(devargs->cls->name);
 231         /* Legacy devargs support multiple classes. */
 232         kvlist = rte_kvargs_parse(devargs->args, NULL);
 233         if (kvlist == NULL)
 234                 return 0;
 235         rte_kvargs_process(kvlist, RTE_DEVARGS_KEY_CLASS,
 236                            devargs_class_handler, &ret);
 237         rte_kvargs_free(kvlist);
 238         return ret;
 239 }
 240
 241 static const unsigned int mlx5_class_invalid_combinations[] = {
 242         MLX5_CLASS_ETH | MLX5_CLASS_VDPA,
 243         /* New class combination should be added here. */
 244 };
 245
 246 static int
 247 is_valid_class_combination(uint32_t user_classes)
 248 {
 249         unsigned int i;
 250
 251         /* Verify if user specified unsupported combination. */
 252         for (i = 0; i < RTE_DIM(mlx5_class_invalid_combinations); i++) {
 253                 if ((mlx5_class_invalid_combinations[i] & user_classes) ==
 254                     mlx5_class_invalid_combinations[i])
 255                         return -EINVAL;
 256         }
 257         /* Not found any invalid class combination. */
 258         return 0;
 259 }
 260
 261 static bool
 262 device_class_enabled(const struct mlx5_common_device *device, uint32_t class)
 263 {
 264         return (device->classes_loaded & class) > 0;
 265 }
 266
 267 static bool
 268 mlx5_bus_match(const struct mlx5_class_driver *drv,
 269                const struct rte_device *dev)
 270 {
 271         if (mlx5_dev_is_pci(dev))
 272                 return mlx5_dev_pci_match(drv, dev);
 273         return true;
 274 }
 275
 276 static struct mlx5_common_device *
 277 to_mlx5_device(const struct rte_device *rte_dev)
 278 {
 279         struct mlx5_common_device *cdev;
 280
 281         TAILQ_FOREACH(cdev, &devices_list, next) {
 282                 if (rte_dev == cdev->dev)
 283                         return cdev;
 284         }
 285         return NULL;
 286 }
 287
 288 int
 289 mlx5_dev_to_pci_str(const struct rte_device *dev, char *addr, size_t size)
 290 {
 291         struct rte_pci_addr pci_addr = { 0 };
 292         int ret;
 293
 294         if (mlx5_dev_is_pci(dev)) {
 295                 /* Input might be <BDF>, format PCI address to <DBDF>. */
 296                 ret = rte_pci_addr_parse(dev->name, &pci_addr);
 297                 if (ret != 0)
 298                         return -ENODEV;
 299                 rte_pci_device_name(&pci_addr, addr, size);
 300                 return 0;
 301         }
 302 #ifdef RTE_EXEC_ENV_LINUX
 303         return mlx5_auxiliary_get_pci_str(RTE_DEV_TO_AUXILIARY_CONST(dev),
 304                         addr, size);
 305 #else
 306         rte_errno = ENODEV;
 307         return -rte_errno;
 308 #endif
 309 }
 310
 311 /**
 312  * Uninitialize all HW global of device context.
 313  *
 314  * @param cdev
 315  *   Pointer to mlx5 device structure.
 316  *
 317  * @return
 318  *   0 on success, a negative errno value otherwise and rte_errno is set.
 319  */
 320 static void
 321 mlx5_dev_hw_global_release(struct mlx5_common_device *cdev)
 322 {
 323         if (cdev->pd != NULL) {
 324                 claim_zero(mlx5_os_dealloc_pd(cdev->pd));
 325                 cdev->pd = NULL;
 326         }
 327         if (cdev->ctx != NULL) {
 328                 claim_zero(mlx5_glue->close_device(cdev->ctx));
 329                 cdev->ctx = NULL;
 330         }
 331 }
 332
 333 /**
 334  * Initialize all HW global of device context.
 335  *
 336  * @param cdev
 337  *   Pointer to mlx5 device structure.
 338  * @param classes
 339  *   Chosen classes come from user device arguments.
 340  *
 341  * @return
 342  *   0 on success, a negative errno value otherwise and rte_errno is set.
 343  */
 344 static int
 345 mlx5_dev_hw_global_prepare(struct mlx5_common_device *cdev, uint32_t classes)
 346 {
 347         int ret;
 348
 349         /* Create context device */
 350         ret = mlx5_os_open_device(cdev, classes);
 351         if (ret < 0)
 352                 return ret;
 353         /* Allocate Protection Domain object and extract its pdn. */
 354         ret = mlx5_os_pd_create(cdev);
 355         if (ret)
 356                 goto error;
 357         /* All actions taken below are relevant only when DevX is supported */
 358         if (cdev->config.devx == 0)
 359                 return 0;
 360         /* Query HCA attributes. */
 361         ret = mlx5_devx_cmd_query_hca_attr(cdev->ctx, &cdev->config.hca_attr);
 362         if (ret) {
 363                 DRV_LOG(ERR, "Unable to read HCA capabilities.");
 364                 rte_errno = ENOTSUP;
 365                 goto error;
 366         }
 367         return 0;
 368 error:
 369         mlx5_dev_hw_global_release(cdev);
 370         return ret;
 371 }
 372
 373 static void
 374 mlx5_common_dev_release(struct mlx5_common_device *cdev)
 375 {
 376         pthread_mutex_lock(&devices_list_lock);
 377         TAILQ_REMOVE(&devices_list, cdev, next);
 378         pthread_mutex_unlock(&devices_list_lock);
 379         if (rte_eal_process_type() == RTE_PROC_PRIMARY)
 380                 mlx5_dev_hw_global_release(cdev);
 381         rte_free(cdev);
 382 }
 383
 384 static struct mlx5_common_device *
 385 mlx5_common_dev_create(struct rte_device *eal_dev, uint32_t classes)
 386 {
 387         struct mlx5_common_device *cdev;
 388         int ret;
 389
 390         cdev = rte_zmalloc("mlx5_common_device", sizeof(*cdev), 0);
 391         if (!cdev) {
 392                 DRV_LOG(ERR, "Device allocation failure.");
 393                 rte_errno = ENOMEM;
 394                 return NULL;
 395         }
 396         cdev->dev = eal_dev;
 397         if (rte_eal_process_type() != RTE_PROC_PRIMARY)
 398                 goto exit;
 399         /* Parse device parameters. */
 400         ret = mlx5_common_config_get(eal_dev->devargs, &cdev->config);
 401         if (ret < 0) {
 402                 DRV_LOG(ERR, "Failed to process device arguments: %s",
 403                         strerror(rte_errno));
 404                 rte_free(cdev);
 405                 return NULL;
 406         }
 407         mlx5_malloc_mem_select(cdev->config.sys_mem_en);
 408         /* Initialize all HW global of device context. */
 409         ret = mlx5_dev_hw_global_prepare(cdev, classes);
 410         if (ret) {
 411                 DRV_LOG(ERR, "Failed to initialize device context.");
 412                 rte_free(cdev);
 413                 return NULL;
 414         }
 415 exit:
 416         pthread_mutex_lock(&devices_list_lock);
 417         TAILQ_INSERT_HEAD(&devices_list, cdev, next);
 418         pthread_mutex_unlock(&devices_list_lock);
 419         return cdev;
 420 }
 421
 422 static int
 423 drivers_remove(struct mlx5_common_device *cdev, uint32_t enabled_classes)
 424 {
 425         struct mlx5_class_driver *driver;
 426         int local_ret = -ENODEV;
 427         unsigned int i = 0;
 428         int ret = 0;
 429
 430         enabled_classes &= cdev->classes_loaded;
 431         while (enabled_classes) {
 432                 driver = driver_get(RTE_BIT64(i));
 433                 if (driver != NULL) {
 434                         local_ret = driver->remove(cdev);
 435                         if (local_ret == 0)
 436                                 cdev->classes_loaded &= ~RTE_BIT64(i);
 437                         else if (ret == 0)
 438                                 ret = local_ret;
 439                 }
 440                 enabled_classes &= ~RTE_BIT64(i);
 441                 i++;
 442         }
 443         if (local_ret != 0 && ret == 0)
 444                 ret = local_ret;
 445         return ret;
 446 }
 447
 448 static int
 449 drivers_probe(struct mlx5_common_device *cdev, uint32_t user_classes)
 450 {
 451         struct mlx5_class_driver *driver;
 452         uint32_t enabled_classes = 0;
 453         bool already_loaded;
 454         int ret;
 455
 456         TAILQ_FOREACH(driver, &drivers_list, next) {
 457                 if ((driver->drv_class & user_classes) == 0)
 458                         continue;
 459                 if (!mlx5_bus_match(driver, cdev->dev))
 460                         continue;
 461                 already_loaded = cdev->classes_loaded & driver->drv_class;
 462                 if (already_loaded && driver->probe_again == 0) {
 463                         DRV_LOG(ERR, "Device %s is already probed",
 464                                 cdev->dev->name);
 465                         ret = -EEXIST;
 466                         goto probe_err;
 467                 }
 468                 ret = driver->probe(cdev);
 469                 if (ret < 0) {
 470                         DRV_LOG(ERR, "Failed to load driver %s",
 471                                 driver->name);
 472                         goto probe_err;
 473                 }
 474                 enabled_classes |= driver->drv_class;
 475         }
 476         cdev->classes_loaded |= enabled_classes;
 477         return 0;
 478 probe_err:
 479         /* Only unload drivers which are enabled which were enabled
 480          * in this probe instance.
 481          */
 482         drivers_remove(cdev, enabled_classes);
 483         return ret;
 484 }
 485
 486 int
 487 mlx5_common_dev_probe(struct rte_device *eal_dev)
 488 {
 489         struct mlx5_common_device *cdev;
 490         uint32_t classes = 0;
 491         bool new_device = false;
 492         int ret;
 493
 494         DRV_LOG(INFO, "probe device \"%s\".", eal_dev->name);
 495         ret = parse_class_options(eal_dev->devargs);
 496         if (ret < 0) {
 497                 DRV_LOG(ERR, "Unsupported mlx5 class type: %s",
 498                         eal_dev->devargs->args);
 499                 return ret;
 500         }
 501         classes = ret;
 502         if (classes == 0)
 503                 /* Default to net class. */
 504                 classes = MLX5_CLASS_ETH;
 505         cdev = to_mlx5_device(eal_dev);
 506         if (!cdev) {
 507                 cdev = mlx5_common_dev_create(eal_dev, classes);
 508                 if (!cdev)
 509                         return -ENOMEM;
 510                 new_device = true;
 511         }
 512         /*
 513          * Validate combination here.
 514          * For new device, the classes_loaded field is 0 and it check only
 515          * the classes given as user device arguments.
 516          */
 517         ret = is_valid_class_combination(classes | cdev->classes_loaded);
 518         if (ret != 0) {
 519                 DRV_LOG(ERR, "Unsupported mlx5 classes combination.");
 520                 goto class_err;
 521         }
 522         ret = drivers_probe(cdev, classes);
 523         if (ret)
 524                 goto class_err;
 525         return 0;
 526 class_err:
 527         if (new_device)
 528                 mlx5_common_dev_release(cdev);
 529         return ret;
 530 }
 531
 532 int
 533 mlx5_common_dev_remove(struct rte_device *eal_dev)
 534 {
 535         struct mlx5_common_device *cdev;
 536         int ret;
 537
 538         cdev = to_mlx5_device(eal_dev);
 539         if (!cdev)
 540                 return -ENODEV;
 541         /* Matching device found, cleanup and unload drivers. */
 542         ret = drivers_remove(cdev, cdev->classes_loaded);
 543         if (ret == 0)
 544                 mlx5_common_dev_release(cdev);
 545         return ret;
 546 }
 547
 548 int
 549 mlx5_common_dev_dma_map(struct rte_device *dev, void *addr, uint64_t iova,
 550                         size_t len)
 551 {
 552         struct mlx5_class_driver *driver = NULL;
 553         struct mlx5_class_driver *temp;
 554         struct mlx5_common_device *mdev;
 555         int ret = -EINVAL;
 556
 557         mdev = to_mlx5_device(dev);
 558         if (!mdev)
 559                 return -ENODEV;
 560         TAILQ_FOREACH(driver, &drivers_list, next) {
 561                 if (!device_class_enabled(mdev, driver->drv_class) ||
 562                     driver->dma_map == NULL)
 563                         continue;
 564                 ret = driver->dma_map(dev, addr, iova, len);
 565                 if (ret)
 566                         goto map_err;
 567         }
 568         return ret;
 569 map_err:
 570         TAILQ_FOREACH(temp, &drivers_list, next) {
 571                 if (temp == driver)
 572                         break;
 573                 if (device_class_enabled(mdev, temp->drv_class) &&
 574                     temp->dma_map && temp->dma_unmap)
 575                         temp->dma_unmap(dev, addr, iova, len);
 576         }
 577         return ret;
 578 }
 579
 580 int
 581 mlx5_common_dev_dma_unmap(struct rte_device *dev, void *addr, uint64_t iova,
 582                           size_t len)
 583 {
 584         struct mlx5_class_driver *driver;
 585         struct mlx5_common_device *mdev;
 586         int local_ret = -EINVAL;
 587         int ret = 0;
 588
 589         mdev = to_mlx5_device(dev);
 590         if (!mdev)
 591                 return -ENODEV;
 592         /* There is no unmap error recovery in current implementation. */
 593         TAILQ_FOREACH_REVERSE(driver, &drivers_list, mlx5_drivers, next) {
 594                 if (!device_class_enabled(mdev, driver->drv_class) ||
 595                     driver->dma_unmap == NULL)
 596                         continue;
 597                 local_ret = driver->dma_unmap(dev, addr, iova, len);
 598                 if (local_ret && (ret == 0))
 599                         ret = local_ret;
 600         }
 601         if (local_ret)
 602                 ret = local_ret;
 603         return ret;
 604 }
 605
 606 void
 607 mlx5_class_driver_register(struct mlx5_class_driver *driver)
 608 {
 609         mlx5_common_driver_on_register_pci(driver);
 610         TAILQ_INSERT_TAIL(&drivers_list, driver, next);
 611 }
 612
 613 static void mlx5_common_driver_init(void)
 614 {
 615         mlx5_common_pci_init();
 616 #ifdef RTE_EXEC_ENV_LINUX
 617         mlx5_common_auxiliary_init();
 618 #endif
 619 }
 620
 621 static bool mlx5_common_initialized;
 622
 623 /**
 624  * One time innitialization routine for run-time dependency on glue library
 625  * for multiple PMDs. Each mlx5 PMD that depends on mlx5_common module,
 626  * must invoke in its constructor.
 627  */
 628 void
 629 mlx5_common_init(void)
 630 {
 631         if (mlx5_common_initialized)
 632                 return;
 633
 634         pthread_mutex_init(&devices_list_lock, NULL);
 635         mlx5_glue_constructor();
 636         mlx5_common_driver_init();
 637         mlx5_common_initialized = true;
 638 }
 639
 640 /**
 641  * This function is responsible of initializing the variable
 642  *  haswell_broadwell_cpu by checking if the cpu is intel
 643  *  and reading the data returned from mlx5_cpu_id().
 644  *  since haswell and broadwell cpus don't have improved performance
 645  *  when using relaxed ordering we want to check the cpu type before
 646  *  before deciding whether to enable RO or not.
 647  *  if the cpu is haswell or broadwell the variable will be set to 1
 648  *  otherwise it will be 0.
 649  */
 650 RTE_INIT_PRIO(mlx5_is_haswell_broadwell_cpu, LOG)
 651 {
 652 #ifdef RTE_ARCH_X86_64
 653         unsigned int broadwell_models[4] = {0x3d, 0x47, 0x4F, 0x56};
 654         unsigned int haswell_models[4] = {0x3c, 0x3f, 0x45, 0x46};
 655         unsigned int i, model, family, brand_id, vendor;
 656         unsigned int signature_intel_ebx = 0x756e6547;
 657         unsigned int extended_model;
 658         unsigned int eax = 0;
 659         unsigned int ebx = 0;
 660         unsigned int ecx = 0;
 661         unsigned int edx = 0;
 662         int max_level;
 663
 664         mlx5_cpu_id(0, &eax, &ebx, &ecx, &edx);
 665         vendor = ebx;
 666         max_level = eax;
 667         if (max_level < 1) {
 668                 haswell_broadwell_cpu = 0;
 669                 return;
 670         }
 671         mlx5_cpu_id(1, &eax, &ebx, &ecx, &edx);
 672         model = (eax >> 4) & 0x0f;
 673         family = (eax >> 8) & 0x0f;
 674         brand_id = ebx & 0xff;
 675         extended_model = (eax >> 12) & 0xf0;
 676         /* Check if the processor is Haswell or Broadwell */
 677         if (vendor == signature_intel_ebx) {
 678                 if (family == 0x06)
 679                         model += extended_model;
 680                 if (brand_id == 0 && family == 0x6) {
 681                         for (i = 0; i < RTE_DIM(broadwell_models); i++)
 682                                 if (model == broadwell_models[i]) {
 683                                         haswell_broadwell_cpu = 1;
 684                                         return;
 685                                 }
 686                         for (i = 0; i < RTE_DIM(haswell_models); i++)
 687                                 if (model == haswell_models[i]) {
 688                                         haswell_broadwell_cpu = 1;
 689                                         return;
 690                                 }
 691                 }
 692         }
 693 #endif
 694         haswell_broadwell_cpu = 0;
 695 }
 696
 697 /**
 698  * Allocate the User Access Region with DevX on specified device.
 699  *
 700  * @param [in] ctx
 701  *   Infiniband device context to perform allocation on.
 702  * @param [in] mapping
 703  *   MLX5DV_UAR_ALLOC_TYPE_BF - allocate as cached memory with write-combining
 704  *                              attributes (if supported by the host), the
 705  *                              writes to the UAR registers must be followed
 706  *                              by write memory barrier.
 707  *   MLX5DV_UAR_ALLOC_TYPE_NC - allocate as non-cached nenory, all writes are
 708  *                              promoted to the registers immediately, no
 709  *                              memory barriers needed.
 710  *   mapping < 0 - the first attempt is performed with MLX5DV_UAR_ALLOC_TYPE_BF,
 711  *                 if this fails the next attempt with MLX5DV_UAR_ALLOC_TYPE_NC
 712  *                 is performed. The drivers specifying negative values should
 713  *                 always provide the write memory barrier operation after UAR
 714  *                 register writings.
 715  * If there is no definitions for the MLX5DV_UAR_ALLOC_TYPE_xx (older rdma
 716  * library headers), the caller can specify 0.
 717  *
 718  * @return
 719  *   UAR object pointer on success, NULL otherwise and rte_errno is set.
 720  */
 721 void *
 722 mlx5_devx_alloc_uar(void *ctx, int mapping)
 723 {
 724         void *uar;
 725         uint32_t retry, uar_mapping;
 726         void *base_addr;
 727
 728         for (retry = 0; retry < MLX5_ALLOC_UAR_RETRY; ++retry) {
 729 #ifdef MLX5DV_UAR_ALLOC_TYPE_NC
 730                 /* Control the mapping type according to the settings. */
 731                 uar_mapping = (mapping < 0) ?
 732                               MLX5DV_UAR_ALLOC_TYPE_NC : mapping;
 733 #else
 734                 /*
 735                  * It seems we have no way to control the memory mapping type
 736                  * for the UAR, the default "Write-Combining" type is supposed.
 737                  */
 738                 uar_mapping = 0;
 739                 RTE_SET_USED(mapping);
 740 #endif
 741                 uar = mlx5_glue->devx_alloc_uar(ctx, uar_mapping);
 742 #ifdef MLX5DV_UAR_ALLOC_TYPE_NC
 743                 if (!uar &&
 744                     mapping < 0 &&
 745                     uar_mapping == MLX5DV_UAR_ALLOC_TYPE_BF) {
 746                         /*
 747                          * In some environments like virtual machine the
 748                          * Write Combining mapped might be not supported and
 749                          * UAR allocation fails. We tried "Non-Cached" mapping
 750                          * for the case.
 751                          */
 752                         DRV_LOG(WARNING, "Failed to allocate DevX UAR (BF)");
 753                         uar_mapping = MLX5DV_UAR_ALLOC_TYPE_NC;
 754                         uar = mlx5_glue->devx_alloc_uar(ctx, uar_mapping);
 755                 } else if (!uar &&
 756                            mapping < 0 &&
 757                            uar_mapping == MLX5DV_UAR_ALLOC_TYPE_NC) {
 758                         /*
 759                          * If Verbs/kernel does not support "Non-Cached"
 760                          * try the "Write-Combining".
 761                          */
 762                         DRV_LOG(WARNING, "Failed to allocate DevX UAR (NC)");
 763                         uar_mapping = MLX5DV_UAR_ALLOC_TYPE_BF;
 764                         uar = mlx5_glue->devx_alloc_uar(ctx, uar_mapping);
 765                 }
 766 #endif
 767                 if (!uar) {
 768                         DRV_LOG(ERR, "Failed to allocate DevX UAR (BF/NC)");
 769                         rte_errno = ENOMEM;
 770                         goto exit;
 771                 }
 772                 base_addr = mlx5_os_get_devx_uar_base_addr(uar);
 773                 if (base_addr)
 774                         break;
 775                 /*
 776                  * The UARs are allocated by rdma_core within the
 777                  * IB device context, on context closure all UARs
 778                  * will be freed, should be no memory/object leakage.
 779                  */
 780                 DRV_LOG(WARNING, "Retrying to allocate DevX UAR");
 781                 uar = NULL;
 782         }
 783         /* Check whether we finally succeeded with valid UAR allocation. */
 784         if (!uar) {
 785                 DRV_LOG(ERR, "Failed to allocate DevX UAR (NULL base)");
 786                 rte_errno = ENOMEM;
 787         }
 788         /*
 789          * Return void * instead of struct mlx5dv_devx_uar *
 790          * is for compatibility with older rdma-core library headers.
 791          */
 792 exit:
 793         return uar;
 794 }
 795
 796 RTE_PMD_EXPORT_NAME(mlx5_common_driver, __COUNTER__);