drivers/common/mlx5/mlx5_common.h

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright 2019 Mellanox Technologies, Ltd
   3  */
   4
   5 #ifndef RTE_PMD_MLX5_COMMON_H_
   6 #define RTE_PMD_MLX5_COMMON_H_
   7
   8 #include <stdio.h>
   9
  10 #include <rte_pci.h>
  11 #include <rte_debug.h>
  12 #include <rte_atomic.h>
  13 #include <rte_rwlock.h>
  14 #include <rte_log.h>
  15 #include <rte_kvargs.h>
  16 #include <rte_devargs.h>
  17 #include <rte_bitops.h>
  18 #include <rte_lcore.h>
  19 #include <rte_spinlock.h>
  20 #include <rte_os_shim.h>
  21
  22 #include "mlx5_prm.h"
  23 #include "mlx5_devx_cmds.h"
  24 #include "mlx5_common_os.h"
  25
  26 /* Reported driver name. */
  27 #define MLX5_PCI_DRIVER_NAME "mlx5_pci"
  28 #define MLX5_AUXILIARY_DRIVER_NAME "mlx5_auxiliary"
  29
  30 /* Bit-field manipulation. */
  31 #define BITFIELD_DECLARE(bf, type, size) \
  32         type bf[(((size_t)(size) / (sizeof(type) * CHAR_BIT)) + \
  33                 !!((size_t)(size) % (sizeof(type) * CHAR_BIT)))]
  34 #define BITFIELD_DEFINE(bf, type, size) \
  35         BITFIELD_DECLARE((bf), type, (size)) = { 0 }
  36 #define BITFIELD_SET(bf, b) \
  37         (void)((bf)[((b) / (sizeof((bf)[0]) * CHAR_BIT))] |= \
  38                 ((size_t)1 << ((b) % (sizeof((bf)[0]) * CHAR_BIT))))
  39 #define BITFIELD_RESET(bf, b) \
  40         (void)((bf)[((b) / (sizeof((bf)[0]) * CHAR_BIT))] &= \
  41                 ~((size_t)1 << ((b) % (sizeof((bf)[0]) * CHAR_BIT))))
  42 #define BITFIELD_ISSET(bf, b) \
  43         !!(((bf)[((b) / (sizeof((bf)[0]) * CHAR_BIT))] & \
  44                 ((size_t)1 << ((b) % (sizeof((bf)[0]) * CHAR_BIT)))))
  45
  46 /*
  47  * Helper macros to work around __VA_ARGS__ limitations in a C99 compliant
  48  * manner.
  49  */
  50 #define PMD_DRV_LOG_STRIP(a, b) a
  51 #define PMD_DRV_LOG_OPAREN (
  52 #define PMD_DRV_LOG_CPAREN )
  53 #define PMD_DRV_LOG_COMMA ,
  54
  55 /* Return the file name part of a path. */
  56 static inline const char *
  57 pmd_drv_log_basename(const char *s)
  58 {
  59         const char *n = s;
  60
  61         while (*n)
  62                 if (*(n++) == '/')
  63                         s = n;
  64         return s;
  65 }
  66
  67 #define PMD_DRV_LOG___(level, type, name, ...) \
  68         rte_log(RTE_LOG_ ## level, \
  69                 type, \
  70                 RTE_FMT(name ": " \
  71                         RTE_FMT_HEAD(__VA_ARGS__,), \
  72                 RTE_FMT_TAIL(__VA_ARGS__,)))
  73
  74 #ifdef RTE_LIBRTE_MLX5_DEBUG
  75
  76 #define PMD_DRV_LOG__(level, type, name, ...) \
  77         PMD_DRV_LOG___(level, type, name, "%s:%u: %s(): " __VA_ARGS__)
  78 #define PMD_DRV_LOG_(level, type, name, s, ...) \
  79         PMD_DRV_LOG__(level, type, name,\
  80                 s "\n" PMD_DRV_LOG_COMMA \
  81                 pmd_drv_log_basename(__FILE__) PMD_DRV_LOG_COMMA \
  82                 __LINE__ PMD_DRV_LOG_COMMA \
  83                 __func__, \
  84                 __VA_ARGS__)
  85
  86 #else /* RTE_LIBRTE_MLX5_DEBUG */
  87 #define PMD_DRV_LOG__(level, type, name, ...) \
  88         PMD_DRV_LOG___(level, type, name, __VA_ARGS__)
  89 #define PMD_DRV_LOG_(level, type, name, s, ...) \
  90         PMD_DRV_LOG__(level, type, name, s "\n", __VA_ARGS__)
  91
  92 #endif /* RTE_LIBRTE_MLX5_DEBUG */
  93
  94 /* claim_zero() does not perform any check when debugging is disabled. */
  95 #ifdef RTE_LIBRTE_MLX5_DEBUG
  96
  97 #define MLX5_ASSERT(exp) RTE_VERIFY(exp)
  98 #define claim_zero(...) MLX5_ASSERT((__VA_ARGS__) == 0)
  99 #define claim_nonzero(...) MLX5_ASSERT((__VA_ARGS__) != 0)
 100
 101 #else /* RTE_LIBRTE_MLX5_DEBUG */
 102
 103 #define MLX5_ASSERT(exp) RTE_ASSERT(exp)
 104 #define claim_zero(...) (__VA_ARGS__)
 105 #define claim_nonzero(...) (__VA_ARGS__)
 106
 107 #endif /* RTE_LIBRTE_MLX5_DEBUG */
 108
 109 /* Allocate a buffer on the stack and fill it with a printf format string. */
 110 #define MKSTR(name, ...) \
 111         int mkstr_size_##name = snprintf(NULL, 0, "" __VA_ARGS__); \
 112         char name[mkstr_size_##name + 1]; \
 113         \
 114         memset(name, 0, mkstr_size_##name + 1); \
 115         snprintf(name, sizeof(name), "" __VA_ARGS__)
 116
 117 enum {
 118         PCI_VENDOR_ID_MELLANOX = 0x15b3,
 119 };
 120
 121 enum {
 122         PCI_DEVICE_ID_MELLANOX_CONNECTX4 = 0x1013,
 123         PCI_DEVICE_ID_MELLANOX_CONNECTX4VF = 0x1014,
 124         PCI_DEVICE_ID_MELLANOX_CONNECTX4LX = 0x1015,
 125         PCI_DEVICE_ID_MELLANOX_CONNECTX4LXVF = 0x1016,
 126         PCI_DEVICE_ID_MELLANOX_CONNECTX5 = 0x1017,
 127         PCI_DEVICE_ID_MELLANOX_CONNECTX5VF = 0x1018,
 128         PCI_DEVICE_ID_MELLANOX_CONNECTX5EX = 0x1019,
 129         PCI_DEVICE_ID_MELLANOX_CONNECTX5EXVF = 0x101a,
 130         PCI_DEVICE_ID_MELLANOX_CONNECTX5BF = 0xa2d2,
 131         PCI_DEVICE_ID_MELLANOX_CONNECTX5BFVF = 0xa2d3,
 132         PCI_DEVICE_ID_MELLANOX_CONNECTX6 = 0x101b,
 133         PCI_DEVICE_ID_MELLANOX_CONNECTX6VF = 0x101c,
 134         PCI_DEVICE_ID_MELLANOX_CONNECTX6DX = 0x101d,
 135         PCI_DEVICE_ID_MELLANOX_CONNECTXVF = 0x101e,
 136         PCI_DEVICE_ID_MELLANOX_CONNECTX6DXBF = 0xa2d6,
 137         PCI_DEVICE_ID_MELLANOX_CONNECTX6LX = 0x101f,
 138         PCI_DEVICE_ID_MELLANOX_CONNECTX7 = 0x1021,
 139         PCI_DEVICE_ID_MELLANOX_CONNECTX7BF = 0Xa2dc,
 140 };
 141
 142 /* Maximum number of simultaneous unicast MAC addresses. */
 143 #define MLX5_MAX_UC_MAC_ADDRESSES 128
 144 /* Maximum number of simultaneous Multicast MAC addresses. */
 145 #define MLX5_MAX_MC_MAC_ADDRESSES 128
 146 /* Maximum number of simultaneous MAC addresses. */
 147 #define MLX5_MAX_MAC_ADDRESSES \
 148         (MLX5_MAX_UC_MAC_ADDRESSES + MLX5_MAX_MC_MAC_ADDRESSES)
 149
 150 /* Recognized Infiniband device physical port name types. */
 151 enum mlx5_nl_phys_port_name_type {
 152         MLX5_PHYS_PORT_NAME_TYPE_NOTSET = 0, /* Not set. */
 153         MLX5_PHYS_PORT_NAME_TYPE_LEGACY, /* before kernel ver < 5.0 */
 154         MLX5_PHYS_PORT_NAME_TYPE_UPLINK, /* p0, kernel ver >= 5.0 */
 155         MLX5_PHYS_PORT_NAME_TYPE_PFVF, /* pf0vf0, kernel ver >= 5.0 */
 156         MLX5_PHYS_PORT_NAME_TYPE_PFHPF, /* pf0, kernel ver >= 5.7, HPF rep */
 157         MLX5_PHYS_PORT_NAME_TYPE_PFSF, /* pf0sf0, kernel ver >= 5.0 */
 158         MLX5_PHYS_PORT_NAME_TYPE_UNKNOWN, /* Unrecognized. */
 159 };
 160
 161 /** Switch information returned by mlx5_nl_switch_info(). */
 162 struct mlx5_switch_info {
 163         uint32_t master:1; /**< Master device. */
 164         uint32_t representor:1; /**< Representor device. */
 165         enum mlx5_nl_phys_port_name_type name_type; /** < Port name type. */
 166         int32_t ctrl_num; /**< Controller number (valid for c#pf#vf# format). */
 167         int32_t pf_num; /**< PF number (valid for pfxvfx format only). */
 168         int32_t port_name; /**< Representor port name. */
 169         uint64_t switch_id; /**< Switch identifier. */
 170 };
 171
 172 /* CQE status. */
 173 enum mlx5_cqe_status {
 174         MLX5_CQE_STATUS_SW_OWN = -1,
 175         MLX5_CQE_STATUS_HW_OWN = -2,
 176         MLX5_CQE_STATUS_ERR = -3,
 177 };
 178
 179 /**
 180  * Check whether CQE is valid.
 181  *
 182  * @param cqe
 183  *   Pointer to CQE.
 184  * @param cqes_n
 185  *   Size of completion queue.
 186  * @param ci
 187  *   Consumer index.
 188  *
 189  * @return
 190  *   The CQE status.
 191  */
 192 static __rte_always_inline enum mlx5_cqe_status
 193 check_cqe(volatile struct mlx5_cqe *cqe, const uint16_t cqes_n,
 194           const uint16_t ci)
 195 {
 196         const uint16_t idx = ci & cqes_n;
 197         const uint8_t op_own = cqe->op_own;
 198         const uint8_t op_owner = MLX5_CQE_OWNER(op_own);
 199         const uint8_t op_code = MLX5_CQE_OPCODE(op_own);
 200
 201         if (unlikely((op_owner != (!!(idx))) || (op_code == MLX5_CQE_INVALID)))
 202                 return MLX5_CQE_STATUS_HW_OWN;
 203         rte_io_rmb();
 204         if (unlikely(op_code == MLX5_CQE_RESP_ERR ||
 205                      op_code == MLX5_CQE_REQ_ERR))
 206                 return MLX5_CQE_STATUS_ERR;
 207         return MLX5_CQE_STATUS_SW_OWN;
 208 }
 209
 210 /*
 211  * Get PCI address <DBDF> string from EAL device.
 212  *
 213  * @param[out] addr
 214  *      The output address buffer string
 215  * @param[in] size
 216  *      The output buffer size
 217  * @return
 218  *   - 0 on success.
 219  *   - Negative value and rte_errno is set otherwise.
 220  */
 221 __rte_internal
 222 int mlx5_dev_to_pci_str(const struct rte_device *dev, char *addr, size_t size);
 223
 224 /*
 225  * Get PCI address from sysfs of a PCI-related device.
 226  *
 227  * @param[in] dev_path
 228  *   The sysfs path should not point to the direct plain PCI device.
 229  *   Instead, the node "/device/" is used to access the real device.
 230  * @param[out] pci_addr
 231  *   Parsed PCI address.
 232  *
 233  * @return
 234  *   - 0 on success.
 235  *   - Negative value and rte_errno is set otherwise.
 236  */
 237 __rte_internal
 238 int mlx5_get_pci_addr(const char *dev_path, struct rte_pci_addr *pci_addr);
 239
 240 /*
 241  * Get kernel network interface name from sysfs IB device path.
 242  *
 243  * @param[in] ibdev_path
 244  *   The sysfs path to IB device.
 245  * @param[out] ifname
 246  *   Interface name output of size IF_NAMESIZE.
 247  *
 248  * @return
 249  *   - 0 on success.
 250  *   - Negative value and rte_errno is set otherwise.
 251  */
 252 __rte_internal
 253 int mlx5_get_ifname_sysfs(const char *ibdev_path, char *ifname);
 254
 255 __rte_internal
 256 int mlx5_auxiliary_get_child_name(const char *dev, const char *node,
 257                                   char *child, size_t size);
 258
 259 enum mlx5_class {
 260         MLX5_CLASS_INVALID,
 261         MLX5_CLASS_ETH = RTE_BIT64(0),
 262         MLX5_CLASS_VDPA = RTE_BIT64(1),
 263         MLX5_CLASS_REGEX = RTE_BIT64(2),
 264         MLX5_CLASS_COMPRESS = RTE_BIT64(3),
 265         MLX5_CLASS_CRYPTO = RTE_BIT64(4),
 266 };
 267
 268 #define MLX5_DBR_SIZE RTE_CACHE_LINE_SIZE
 269
 270 /* devX creation object */
 271 struct mlx5_devx_obj {
 272         void *obj; /* The DV object. */
 273         int id; /* The object ID. */
 274 };
 275
 276 /* UMR memory buffer used to define 1 entry in indirect mkey. */
 277 struct mlx5_klm {
 278         uint32_t byte_count;
 279         uint32_t mkey;
 280         uint64_t address;
 281 };
 282
 283 __rte_internal
 284 void mlx5_translate_port_name(const char *port_name_in,
 285                               struct mlx5_switch_info *port_info_out);
 286 void mlx5_glue_constructor(void);
 287 __rte_internal
 288 void *mlx5_devx_alloc_uar(void *ctx, int mapping);
 289 extern uint8_t haswell_broadwell_cpu;
 290
 291 __rte_internal
 292 void mlx5_common_init(void);
 293
 294 /*
 295  * Common Driver Interface
 296  *
 297  * ConnectX common driver supports multiple classes: net, vDPA, regex, crypto
 298  * and compress devices. This layer enables creating such multiple classes
 299  * on a single device by allowing to bind multiple class-specific device
 300  * drivers to attach to the common driver.
 301  *
 302  * ------------  -------------  --------------  -----------------  ------------
 303  * | mlx5 net |  | mlx5 vdpa |  | mlx5 regex |  | mlx5 compress |  | mlx5 ... |
 304  * |  driver  |  |  driver   |  |   driver   |  |     driver    |  |  drivers |
 305  * ------------  -------------  --------------  -----------------  ------------
 306  *                               ||
 307  *                        -----------------
 308  *                        |     mlx5      |
 309  *                        | common driver |
 310  *                        -----------------
 311  *                          |          |
 312  *                 -----------        -----------------
 313  *                 |   mlx5  |        |   mlx5        |
 314  *                 | pci dev |        | auxiliary dev |
 315  *                 -----------        -----------------
 316  *
 317  * - mlx5 PCI bus driver binds to mlx5 PCI devices defined by PCI ID table
 318  *   of all related devices.
 319  * - mlx5 class driver such as net, vDPA, regex defines its specific
 320  *   PCI ID table and mlx5 bus driver probes matching class drivers.
 321  * - mlx5 common driver is central place that validates supported
 322  *   class combinations.
 323  * - mlx5 common driver hides bus difference by resolving device address
 324  *   from devargs, locating target RDMA device and probing with it.
 325  */
 326
 327 /**
 328  * Initialization function for the driver called during device probing.
 329  */
 330 typedef int (mlx5_class_driver_probe_t)(struct rte_device *dev);
 331
 332 /**
 333  * Uninitialization function for the driver called during hot-unplugging.
 334  */
 335 typedef int (mlx5_class_driver_remove_t)(struct rte_device *dev);
 336
 337 /**
 338  * Driver-specific DMA mapping. After a successful call the device
 339  * will be able to read/write from/to this segment.
 340  *
 341  * @param dev
 342  *   Pointer to the device.
 343  * @param addr
 344  *   Starting virtual address of memory to be mapped.
 345  * @param iova
 346  *   Starting IOVA address of memory to be mapped.
 347  * @param len
 348  *   Length of memory segment being mapped.
 349  * @return
 350  *   - 0 On success.
 351  *   - Negative value and rte_errno is set otherwise.
 352  */
 353 typedef int (mlx5_class_driver_dma_map_t)(struct rte_device *dev, void *addr,
 354                                           uint64_t iova, size_t len);
 355
 356 /**
 357  * Driver-specific DMA un-mapping. After a successful call the device
 358  * will not be able to read/write from/to this segment.
 359  *
 360  * @param dev
 361  *   Pointer to the device.
 362  * @param addr
 363  *   Starting virtual address of memory to be unmapped.
 364  * @param iova
 365  *   Starting IOVA address of memory to be unmapped.
 366  * @param len
 367  *   Length of memory segment being unmapped.
 368  * @return
 369  *   - 0 On success.
 370  *   - Negative value and rte_errno is set otherwise.
 371  */
 372 typedef int (mlx5_class_driver_dma_unmap_t)(struct rte_device *dev, void *addr,
 373                                             uint64_t iova, size_t len);
 374
 375 /** Device already probed can be probed again to check for new ports. */
 376 #define MLX5_DRV_PROBE_AGAIN 0x0004
 377
 378 /**
 379  * A structure describing a mlx5 common class driver.
 380  */
 381 struct mlx5_class_driver {
 382         TAILQ_ENTRY(mlx5_class_driver) next;
 383         enum mlx5_class drv_class;            /**< Class of this driver. */
 384         const char *name;                     /**< Driver name. */
 385         mlx5_class_driver_probe_t *probe;     /**< Device probe function. */
 386         mlx5_class_driver_remove_t *remove;   /**< Device remove function. */
 387         mlx5_class_driver_dma_map_t *dma_map; /**< Device DMA map function. */
 388         mlx5_class_driver_dma_unmap_t *dma_unmap;
 389         /**< Device DMA unmap function. */
 390         const struct rte_pci_id *id_table;    /**< ID table, NULL terminated. */
 391         uint32_t probe_again:1;
 392         /**< Device already probed can be probed again to check new device. */
 393         uint32_t intr_lsc:1; /**< Supports link state interrupt. */
 394         uint32_t intr_rmv:1; /**< Supports device remove interrupt. */
 395 };
 396
 397 /**
 398  * Register a mlx5 device driver.
 399  *
 400  * @param driver
 401  *   A pointer to a mlx5_driver structure describing the driver
 402  *   to be registered.
 403  */
 404 __rte_internal
 405 void
 406 mlx5_class_driver_register(struct mlx5_class_driver *driver);
 407
 408 /**
 409  * Test device is a PCI bus device.
 410  *
 411  * @param dev
 412  *   Pointer to device.
 413  *
 414  * @return
 415  *   - True on device devargs is a PCI bus device.
 416  *   - False otherwise.
 417  */
 418 __rte_internal
 419 bool
 420 mlx5_dev_is_pci(const struct rte_device *dev);
 421
 422 #endif /* RTE_PMD_MLX5_COMMON_H_ */