drivers/common/sfc_efx/base/ef10_ev.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  *
   3  * Copyright(c) 2019-2020 Xilinx, Inc.
   4  * Copyright(c) 2012-2019 Solarflare Communications Inc.
   5  */
   6
   7 #include "efx.h"
   8 #include "efx_impl.h"
   9 #if EFSYS_OPT_MON_STATS
  10 #include "mcdi_mon.h"
  11 #endif
  12
  13 #if EFX_OPTS_EF10()
  14
  15 /*
  16  * Non-interrupting event queue requires interrrupting event queue to
  17  * refer to for wake-up events even if wake ups are never used.
  18  * It could be even non-allocated event queue.
  19  */
  20 #define EFX_EF10_ALWAYS_INTERRUPTING_EVQ_INDEX  (0)
  21
  22 static  __checkReturn   boolean_t
  23 ef10_ev_rx(
  24         __in            efx_evq_t *eep,
  25         __in            efx_qword_t *eqp,
  26         __in            const efx_ev_callbacks_t *eecp,
  27         __in_opt        void *arg);
  28
  29 static  __checkReturn   boolean_t
  30 ef10_ev_tx(
  31         __in            efx_evq_t *eep,
  32         __in            efx_qword_t *eqp,
  33         __in            const efx_ev_callbacks_t *eecp,
  34         __in_opt        void *arg);
  35
  36 static  __checkReturn   boolean_t
  37 ef10_ev_driver(
  38         __in            efx_evq_t *eep,
  39         __in            efx_qword_t *eqp,
  40         __in            const efx_ev_callbacks_t *eecp,
  41         __in_opt        void *arg);
  42
  43 static  __checkReturn   boolean_t
  44 ef10_ev_drv_gen(
  45         __in            efx_evq_t *eep,
  46         __in            efx_qword_t *eqp,
  47         __in            const efx_ev_callbacks_t *eecp,
  48         __in_opt        void *arg);
  49
  50 static  __checkReturn   boolean_t
  51 ef10_ev_mcdi(
  52         __in            efx_evq_t *eep,
  53         __in            efx_qword_t *eqp,
  54         __in            const efx_ev_callbacks_t *eecp,
  55         __in_opt        void *arg);
  56
  57
  58 static  __checkReturn   efx_rc_t
  59 efx_mcdi_set_evq_tmr(
  60         __in            efx_nic_t *enp,
  61         __in            uint32_t instance,
  62         __in            uint32_t mode,
  63         __in            uint32_t timer_ns)
  64 {
  65         efx_mcdi_req_t req;
  66         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_SET_EVQ_TMR_IN_LEN,
  67                 MC_CMD_SET_EVQ_TMR_OUT_LEN);
  68         efx_rc_t rc;
  69
  70         req.emr_cmd = MC_CMD_SET_EVQ_TMR;
  71         req.emr_in_buf = payload;
  72         req.emr_in_length = MC_CMD_SET_EVQ_TMR_IN_LEN;
  73         req.emr_out_buf = payload;
  74         req.emr_out_length = MC_CMD_SET_EVQ_TMR_OUT_LEN;
  75
  76         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_INSTANCE, instance);
  77         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_TMR_LOAD_REQ_NS, timer_ns);
  78         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_TMR_RELOAD_REQ_NS, timer_ns);
  79         MCDI_IN_SET_DWORD(req, SET_EVQ_TMR_IN_TMR_MODE, mode);
  80
  81         efx_mcdi_execute(enp, &req);
  82
  83         if (req.emr_rc != 0) {
  84                 rc = req.emr_rc;
  85                 goto fail1;
  86         }
  87
  88         if (req.emr_out_length_used < MC_CMD_SET_EVQ_TMR_OUT_LEN) {
  89                 rc = EMSGSIZE;
  90                 goto fail2;
  91         }
  92
  93         return (0);
  94
  95 fail2:
  96         EFSYS_PROBE(fail2);
  97 fail1:
  98         EFSYS_PROBE1(fail1, efx_rc_t, rc);
  99
 100         return (rc);
 101 }
 102
 103
 104         __checkReturn   efx_rc_t
 105 ef10_ev_init(
 106         __in            efx_nic_t *enp)
 107 {
 108         _NOTE(ARGUNUSED(enp))
 109         return (0);
 110 }
 111
 112                         void
 113 ef10_ev_fini(
 114         __in            efx_nic_t *enp)
 115 {
 116         _NOTE(ARGUNUSED(enp))
 117 }
 118
 119         __checkReturn   efx_rc_t
 120 ef10_ev_qcreate(
 121         __in            efx_nic_t *enp,
 122         __in            unsigned int index,
 123         __in            efsys_mem_t *esmp,
 124         __in            size_t ndescs,
 125         __in            uint32_t id,
 126         __in            uint32_t us,
 127         __in            uint32_t flags,
 128         __in            efx_evq_t *eep)
 129 {
 130         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 131         uint32_t irq;
 132         efx_rc_t rc;
 133
 134         _NOTE(ARGUNUSED(id))    /* buftbl id managed by MC */
 135
 136         if (index >= encp->enc_evq_limit) {
 137                 rc = EINVAL;
 138                 goto fail1;
 139         }
 140
 141         if (us > encp->enc_evq_timer_max_us) {
 142                 rc = EINVAL;
 143                 goto fail2;
 144         }
 145
 146         /*
 147          * NO_CONT_EV mode is only requested from the firmware when creating
 148          * receive queues, but here it needs to be specified at event queue
 149          * creation, as the event handler needs to know which format is in use.
 150          *
 151          * If EFX_EVQ_FLAGS_NO_CONT_EV is specified, all receive queues for this
 152          * event queue will be created in NO_CONT_EV mode.
 153          *
 154          * See SF-109306-TC 5.11 "Events for RXQs in NO_CONT_EV mode".
 155          */
 156         if (flags & EFX_EVQ_FLAGS_NO_CONT_EV) {
 157                 if (enp->en_nic_cfg.enc_no_cont_ev_mode_supported == B_FALSE) {
 158                         rc = EINVAL;
 159                         goto fail3;
 160                 }
 161         }
 162
 163         /* Set up the handler table */
 164         eep->ee_rx      = ef10_ev_rx;
 165         eep->ee_tx      = ef10_ev_tx;
 166         eep->ee_driver  = ef10_ev_driver;
 167         eep->ee_drv_gen = ef10_ev_drv_gen;
 168         eep->ee_mcdi    = ef10_ev_mcdi;
 169
 170         /* Set up the event queue */
 171         /* INIT_EVQ expects function-relative vector number */
 172         if ((flags & EFX_EVQ_FLAGS_NOTIFY_MASK) ==
 173             EFX_EVQ_FLAGS_NOTIFY_INTERRUPT) {
 174                 irq = index;
 175         } else if (index == EFX_EF10_ALWAYS_INTERRUPTING_EVQ_INDEX) {
 176                 irq = index;
 177                 flags = (flags & ~EFX_EVQ_FLAGS_NOTIFY_MASK) |
 178                     EFX_EVQ_FLAGS_NOTIFY_INTERRUPT;
 179         } else {
 180                 irq = EFX_EF10_ALWAYS_INTERRUPTING_EVQ_INDEX;
 181         }
 182
 183         /*
 184          * Interrupts may be raised for events immediately after the queue is
 185          * created. See bug58606.
 186          */
 187
 188         if (encp->enc_init_evq_v2_supported) {
 189                 /*
 190                  * On Medford the low latency license is required to enable RX
 191                  * and event cut through and to disable RX batching.  If event
 192                  * queue type in flags is auto, we let the firmware decide the
 193                  * settings to use. If the adapter has a low latency license,
 194                  * it will choose the best settings for low latency, otherwise
 195                  * it will choose the best settings for throughput.
 196                  */
 197                 rc = efx_mcdi_init_evq_v2(enp, index, esmp, ndescs, irq, us,
 198                     flags);
 199                 if (rc != 0)
 200                         goto fail4;
 201         } else {
 202                 /*
 203                  * On Huntington we need to specify the settings to use.
 204                  * If event queue type in flags is auto, we favour throughput
 205                  * if the adapter is running virtualization supporting firmware
 206                  * (i.e. the full featured firmware variant)
 207                  * and latency otherwise. The Ethernet Virtual Bridging
 208                  * capability is used to make this decision. (Note though that
 209                  * the low latency firmware variant is also best for
 210                  * throughput and corresponding type should be specified
 211                  * to choose it.)
 212                  */
 213                 boolean_t low_latency = encp->enc_datapath_cap_evb ? 0 : 1;
 214                 rc = efx_mcdi_init_evq(enp, index, esmp, ndescs, irq, us, flags,
 215                     low_latency);
 216                 if (rc != 0)
 217                         goto fail5;
 218         }
 219
 220         return (0);
 221
 222 fail5:
 223         EFSYS_PROBE(fail5);
 224 fail4:
 225         EFSYS_PROBE(fail4);
 226 fail3:
 227         EFSYS_PROBE(fail3);
 228 fail2:
 229         EFSYS_PROBE(fail2);
 230 fail1:
 231         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 232
 233         return (rc);
 234 }
 235
 236                         void
 237 ef10_ev_qdestroy(
 238         __in            efx_evq_t *eep)
 239 {
 240         efx_nic_t *enp = eep->ee_enp;
 241
 242         EFSYS_ASSERT(EFX_FAMILY_IS_EF10(enp));
 243
 244         (void) efx_mcdi_fini_evq(enp, eep->ee_index);
 245 }
 246
 247         __checkReturn   efx_rc_t
 248 ef10_ev_qprime(
 249         __in            efx_evq_t *eep,
 250         __in            unsigned int count)
 251 {
 252         efx_nic_t *enp = eep->ee_enp;
 253         uint32_t rptr;
 254         efx_dword_t dword;
 255
 256         rptr = count & eep->ee_mask;
 257
 258         if (enp->en_nic_cfg.enc_bug35388_workaround) {
 259                 EFX_STATIC_ASSERT(EF10_EVQ_MINNEVS >
 260                     (1 << ERF_DD_EVQ_IND_RPTR_WIDTH));
 261                 EFX_STATIC_ASSERT(EF10_EVQ_MAXNEVS <
 262                     (1 << 2 * ERF_DD_EVQ_IND_RPTR_WIDTH));
 263
 264                 EFX_POPULATE_DWORD_2(dword,
 265                     ERF_DD_EVQ_IND_RPTR_FLAGS,
 266                     EFE_DD_EVQ_IND_RPTR_FLAGS_HIGH,
 267                     ERF_DD_EVQ_IND_RPTR,
 268                     (rptr >> ERF_DD_EVQ_IND_RPTR_WIDTH));
 269                 EFX_BAR_VI_WRITED(enp, ER_DD_EVQ_INDIRECT, eep->ee_index,
 270                     &dword, B_FALSE);
 271
 272                 EFX_POPULATE_DWORD_2(dword,
 273                     ERF_DD_EVQ_IND_RPTR_FLAGS,
 274                     EFE_DD_EVQ_IND_RPTR_FLAGS_LOW,
 275                     ERF_DD_EVQ_IND_RPTR,
 276                     rptr & ((1 << ERF_DD_EVQ_IND_RPTR_WIDTH) - 1));
 277                 EFX_BAR_VI_WRITED(enp, ER_DD_EVQ_INDIRECT, eep->ee_index,
 278                     &dword, B_FALSE);
 279         } else {
 280                 EFX_POPULATE_DWORD_1(dword, ERF_DZ_EVQ_RPTR, rptr);
 281                 EFX_BAR_VI_WRITED(enp, ER_DZ_EVQ_RPTR_REG, eep->ee_index,
 282                     &dword, B_FALSE);
 283         }
 284
 285         return (0);
 286 }
 287
 288 static  __checkReturn   efx_rc_t
 289 efx_mcdi_driver_event(
 290         __in            efx_nic_t *enp,
 291         __in            uint32_t evq,
 292         __in            efx_qword_t data)
 293 {
 294         efx_mcdi_req_t req;
 295         EFX_MCDI_DECLARE_BUF(payload, MC_CMD_DRIVER_EVENT_IN_LEN,
 296                 MC_CMD_DRIVER_EVENT_OUT_LEN);
 297         efx_rc_t rc;
 298
 299         req.emr_cmd = MC_CMD_DRIVER_EVENT;
 300         req.emr_in_buf = payload;
 301         req.emr_in_length = MC_CMD_DRIVER_EVENT_IN_LEN;
 302         req.emr_out_buf = payload;
 303         req.emr_out_length = MC_CMD_DRIVER_EVENT_OUT_LEN;
 304
 305         MCDI_IN_SET_DWORD(req, DRIVER_EVENT_IN_EVQ, evq);
 306
 307         MCDI_IN_SET_DWORD(req, DRIVER_EVENT_IN_DATA_LO,
 308             EFX_QWORD_FIELD(data, EFX_DWORD_0));
 309         MCDI_IN_SET_DWORD(req, DRIVER_EVENT_IN_DATA_HI,
 310             EFX_QWORD_FIELD(data, EFX_DWORD_1));
 311
 312         efx_mcdi_execute(enp, &req);
 313
 314         if (req.emr_rc != 0) {
 315                 rc = req.emr_rc;
 316                 goto fail1;
 317         }
 318
 319         return (0);
 320
 321 fail1:
 322         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 323
 324         return (rc);
 325 }
 326
 327                         void
 328 ef10_ev_qpost(
 329         __in    efx_evq_t *eep,
 330         __in    uint16_t data)
 331 {
 332         efx_nic_t *enp = eep->ee_enp;
 333         efx_qword_t event;
 334
 335         EFX_POPULATE_QWORD_3(event,
 336             ESF_DZ_DRV_CODE, ESE_DZ_EV_CODE_DRV_GEN_EV,
 337             ESF_DZ_DRV_SUB_CODE, 0,
 338             ESF_DZ_DRV_SUB_DATA_DW0, (uint32_t)data);
 339
 340         (void) efx_mcdi_driver_event(enp, eep->ee_index, event);
 341 }
 342
 343         __checkReturn   efx_rc_t
 344 ef10_ev_qmoderate(
 345         __in            efx_evq_t *eep,
 346         __in            unsigned int us)
 347 {
 348         efx_nic_t *enp = eep->ee_enp;
 349         efx_nic_cfg_t *encp = &(enp->en_nic_cfg);
 350         efx_dword_t dword;
 351         uint32_t mode;
 352         efx_rc_t rc;
 353
 354         /* Check that hardware and MCDI use the same timer MODE values */
 355         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_DIS ==
 356             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_DIS);
 357         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_IMMED_START ==
 358             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_IMMED_START);
 359         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_TRIG_START ==
 360             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_TRIG_START);
 361         EFX_STATIC_ASSERT(FFE_CZ_TIMER_MODE_INT_HLDOFF ==
 362             MC_CMD_SET_EVQ_TMR_IN_TIMER_MODE_INT_HLDOFF);
 363
 364         if (us > encp->enc_evq_timer_max_us) {
 365                 rc = EINVAL;
 366                 goto fail1;
 367         }
 368
 369         /* If the value is zero then disable the timer */
 370         if (us == 0) {
 371                 mode = FFE_CZ_TIMER_MODE_DIS;
 372         } else {
 373                 mode = FFE_CZ_TIMER_MODE_INT_HLDOFF;
 374         }
 375
 376         if (encp->enc_bug61265_workaround) {
 377                 uint32_t ns = us * 1000;
 378
 379                 rc = efx_mcdi_set_evq_tmr(enp, eep->ee_index, mode, ns);
 380                 if (rc != 0)
 381                         goto fail2;
 382         } else {
 383                 unsigned int ticks;
 384
 385                 if ((rc = efx_ev_usecs_to_ticks(enp, us, &ticks)) != 0)
 386                         goto fail3;
 387
 388                 if (encp->enc_bug35388_workaround) {
 389                         EFX_POPULATE_DWORD_3(dword,
 390                             ERF_DD_EVQ_IND_TIMER_FLAGS,
 391                             EFE_DD_EVQ_IND_TIMER_FLAGS,
 392                             ERF_DD_EVQ_IND_TIMER_MODE, mode,
 393                             ERF_DD_EVQ_IND_TIMER_VAL, ticks);
 394                         EFX_BAR_VI_WRITED(enp, ER_DD_EVQ_INDIRECT,
 395                             eep->ee_index, &dword, 0);
 396                 } else {
 397                         /*
 398                          * NOTE: The TMR_REL field introduced in Medford2 is
 399                          * ignored on earlier EF10 controllers. See bug66418
 400                          * comment 9 for details.
 401                          */
 402                         EFX_POPULATE_DWORD_3(dword,
 403                             ERF_DZ_TC_TIMER_MODE, mode,
 404                             ERF_DZ_TC_TIMER_VAL, ticks,
 405                             ERF_FZ_TC_TMR_REL_VAL, ticks);
 406                         EFX_BAR_VI_WRITED(enp, ER_DZ_EVQ_TMR_REG,
 407                             eep->ee_index, &dword, 0);
 408                 }
 409         }
 410
 411         return (0);
 412
 413 fail3:
 414         EFSYS_PROBE(fail3);
 415 fail2:
 416         EFSYS_PROBE(fail2);
 417 fail1:
 418         EFSYS_PROBE1(fail1, efx_rc_t, rc);
 419
 420         return (rc);
 421 }
 422
 423
 424 #if EFSYS_OPT_QSTATS
 425                         void
 426 ef10_ev_qstats_update(
 427         __in                            efx_evq_t *eep,
 428         __inout_ecount(EV_NQSTATS)      efsys_stat_t *stat)
 429 {
 430         unsigned int id;
 431
 432         for (id = 0; id < EV_NQSTATS; id++) {
 433                 efsys_stat_t *essp = &stat[id];
 434
 435                 EFSYS_STAT_INCR(essp, eep->ee_stat[id]);
 436                 eep->ee_stat[id] = 0;
 437         }
 438 }
 439 #endif /* EFSYS_OPT_QSTATS */
 440
 441 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
 442
 443 static  __checkReturn   boolean_t
 444 ef10_ev_rx_packed_stream(
 445         __in            efx_evq_t *eep,
 446         __in            efx_qword_t *eqp,
 447         __in            const efx_ev_callbacks_t *eecp,
 448         __in_opt        void *arg)
 449 {
 450         uint32_t label;
 451         uint32_t pkt_count_lbits;
 452         uint16_t flags;
 453         boolean_t should_abort;
 454         efx_evq_rxq_state_t *eersp;
 455         unsigned int pkt_count;
 456         unsigned int current_id;
 457         boolean_t new_buffer;
 458
 459         pkt_count_lbits = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_DSC_PTR_LBITS);
 460         label = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_QLABEL);
 461         new_buffer = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_EV_ROTATE);
 462
 463         flags = 0;
 464
 465         eersp = &eep->ee_rxq_state[label];
 466
 467         /*
 468          * RX_DSC_PTR_LBITS has least significant bits of the global
 469          * (not per-buffer) packet counter. It is guaranteed that
 470          * maximum number of completed packets fits in lbits-mask.
 471          * So, modulo lbits-mask arithmetic should be used to calculate
 472          * packet counter increment.
 473          */
 474         pkt_count = (pkt_count_lbits - eersp->eers_rx_stream_npackets) &
 475             EFX_MASK32(ESF_DZ_RX_DSC_PTR_LBITS);
 476         eersp->eers_rx_stream_npackets += pkt_count;
 477
 478         if (new_buffer) {
 479                 flags |= EFX_PKT_PACKED_STREAM_NEW_BUFFER;
 480 #if EFSYS_OPT_RX_PACKED_STREAM
 481                 /*
 482                  * If both packed stream and equal stride super-buffer
 483                  * modes are compiled in, in theory credits should be
 484                  * be maintained for packed stream only, but right now
 485                  * these modes are not distinguished in the event queue
 486                  * Rx queue state and it is OK to increment the counter
 487                  * regardless (it might be event cheaper than branching
 488                  * since neighbour structure member are updated as well).
 489                  */
 490                 eersp->eers_rx_packed_stream_credits++;
 491 #endif
 492                 eersp->eers_rx_read_ptr++;
 493         }
 494         current_id = eersp->eers_rx_read_ptr & eersp->eers_rx_mask;
 495
 496         /* Check for errors that invalidate checksum and L3/L4 fields */
 497         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_TRUNC_ERR) != 0) {
 498                 /* RX frame truncated */
 499                 EFX_EV_QSTAT_INCR(eep, EV_RX_FRM_TRUNC);
 500                 flags |= EFX_DISCARD;
 501                 goto deliver;
 502         }
 503         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_ECRC_ERR) != 0) {
 504                 /* Bad Ethernet frame CRC */
 505                 EFX_EV_QSTAT_INCR(eep, EV_RX_ETH_CRC_ERR);
 506                 flags |= EFX_DISCARD;
 507                 goto deliver;
 508         }
 509
 510         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_PARSE_INCOMPLETE)) {
 511                 EFX_EV_QSTAT_INCR(eep, EV_RX_PARSE_INCOMPLETE);
 512                 flags |= EFX_PKT_PACKED_STREAM_PARSE_INCOMPLETE;
 513                 goto deliver;
 514         }
 515
 516         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_IPCKSUM_ERR))
 517                 EFX_EV_QSTAT_INCR(eep, EV_RX_IPV4_HDR_CHKSUM_ERR);
 518
 519         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_TCPUDP_CKSUM_ERR))
 520                 EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_UDP_CHKSUM_ERR);
 521
 522 deliver:
 523         /* If we're not discarding the packet then it is ok */
 524         if (~flags & EFX_DISCARD)
 525                 EFX_EV_QSTAT_INCR(eep, EV_RX_OK);
 526
 527         EFSYS_ASSERT(eecp->eec_rx_ps != NULL);
 528         should_abort = eecp->eec_rx_ps(arg, label, current_id, pkt_count,
 529             flags);
 530
 531         return (should_abort);
 532 }
 533
 534 #endif /* EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER */
 535
 536 static  __checkReturn   boolean_t
 537 ef10_ev_rx(
 538         __in            efx_evq_t *eep,
 539         __in            efx_qword_t *eqp,
 540         __in            const efx_ev_callbacks_t *eecp,
 541         __in_opt        void *arg)
 542 {
 543         efx_nic_t *enp = eep->ee_enp;
 544         uint32_t size;
 545         uint32_t label;
 546         uint32_t mac_class;
 547         uint32_t eth_tag_class;
 548         uint32_t l3_class;
 549         uint32_t l4_class;
 550         uint32_t next_read_lbits;
 551         uint16_t flags;
 552         boolean_t cont;
 553         boolean_t should_abort;
 554         efx_evq_rxq_state_t *eersp;
 555         unsigned int desc_count;
 556         unsigned int last_used_id;
 557
 558         EFX_EV_QSTAT_INCR(eep, EV_RX);
 559
 560         /* Discard events after RXQ/TXQ errors, or hardware not available */
 561         if (enp->en_reset_flags &
 562             (EFX_RESET_RXQ_ERR | EFX_RESET_TXQ_ERR | EFX_RESET_HW_UNAVAIL))
 563                 return (B_FALSE);
 564
 565         /* Basic packet information */
 566         label = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_QLABEL);
 567         eersp = &eep->ee_rxq_state[label];
 568
 569 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
 570         /*
 571          * Packed stream events are very different,
 572          * so handle them separately
 573          */
 574         if (eersp->eers_rx_packed_stream)
 575                 return (ef10_ev_rx_packed_stream(eep, eqp, eecp, arg));
 576 #endif
 577
 578         size = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_BYTES);
 579         cont = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_CONT);
 580         next_read_lbits = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_DSC_PTR_LBITS);
 581         eth_tag_class = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_ETH_TAG_CLASS);
 582         mac_class = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_MAC_CLASS);
 583         l3_class = EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_L3_CLASS);
 584
 585         /*
 586          * RX_L4_CLASS is 3 bits wide on Huntington and Medford, but is only
 587          * 2 bits wide on Medford2. Check it is safe to use the Medford2 field
 588          * and values for all EF10 controllers.
 589          */
 590         EFX_STATIC_ASSERT(ESF_FZ_RX_L4_CLASS_LBN == ESF_DE_RX_L4_CLASS_LBN);
 591         EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_TCP == ESE_DE_L4_CLASS_TCP);
 592         EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UDP == ESE_DE_L4_CLASS_UDP);
 593         EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UNKNOWN == ESE_DE_L4_CLASS_UNKNOWN);
 594
 595         l4_class = EFX_QWORD_FIELD(*eqp, ESF_FZ_RX_L4_CLASS);
 596
 597         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_DROP_EVENT) != 0) {
 598                 /* Drop this event */
 599                 return (B_FALSE);
 600         }
 601         flags = 0;
 602
 603         if (cont != 0) {
 604                 /*
 605                  * This may be part of a scattered frame, or it may be a
 606                  * truncated frame if scatter is disabled on this RXQ.
 607                  * Overlength frames can be received if e.g. a VF is configured
 608                  * for 1500 MTU but connected to a port set to 9000 MTU
 609                  * (see bug56567).
 610                  * FIXME: There is not yet any driver that supports scatter on
 611                  * Huntington.  Scatter support is required for OSX.
 612                  */
 613                 flags |= EFX_PKT_CONT;
 614         }
 615
 616         if (mac_class == ESE_DZ_MAC_CLASS_UCAST)
 617                 flags |= EFX_PKT_UNICAST;
 618
 619         /*
 620          * Increment the count of descriptors read.
 621          *
 622          * In NO_CONT_EV mode, RX_DSC_PTR_LBITS is actually a packet count, but
 623          * when scatter is disabled, there is only one descriptor per packet and
 624          * so it can be treated the same.
 625          *
 626          * TODO: Support scatter in NO_CONT_EV mode.
 627          */
 628         desc_count = (next_read_lbits - eersp->eers_rx_read_ptr) &
 629             EFX_MASK32(ESF_DZ_RX_DSC_PTR_LBITS);
 630         eersp->eers_rx_read_ptr += desc_count;
 631
 632         /* Calculate the index of the last descriptor consumed */
 633         last_used_id = (eersp->eers_rx_read_ptr - 1) & eersp->eers_rx_mask;
 634
 635         if (eep->ee_flags & EFX_EVQ_FLAGS_NO_CONT_EV) {
 636                 if (desc_count > 1)
 637                         EFX_EV_QSTAT_INCR(eep, EV_RX_BATCH);
 638
 639                 /* Always read the length from the prefix in NO_CONT_EV mode. */
 640                 flags |= EFX_PKT_PREFIX_LEN;
 641
 642                 /*
 643                  * Check for an aborted scatter, signalled by the ABORT bit in
 644                  * NO_CONT_EV mode. The ABORT bit was not used before NO_CONT_EV
 645                  * mode was added as it was broken in Huntington silicon.
 646                  */
 647                 if (EFX_QWORD_FIELD(*eqp, ESF_EZ_RX_ABORT) != 0) {
 648                         flags |= EFX_DISCARD;
 649                         goto deliver;
 650                 }
 651         } else if (desc_count > 1) {
 652                 /*
 653                  * FIXME: add error checking to make sure this a batched event.
 654                  * This could also be an aborted scatter, see Bug36629.
 655                  */
 656                 EFX_EV_QSTAT_INCR(eep, EV_RX_BATCH);
 657                 flags |= EFX_PKT_PREFIX_LEN;
 658         }
 659
 660         /* Check for errors that invalidate checksum and L3/L4 fields */
 661         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_TRUNC_ERR) != 0) {
 662                 /* RX frame truncated */
 663                 EFX_EV_QSTAT_INCR(eep, EV_RX_FRM_TRUNC);
 664                 flags |= EFX_DISCARD;
 665                 goto deliver;
 666         }
 667         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_ECRC_ERR) != 0) {
 668                 /* Bad Ethernet frame CRC */
 669                 EFX_EV_QSTAT_INCR(eep, EV_RX_ETH_CRC_ERR);
 670                 flags |= EFX_DISCARD;
 671                 goto deliver;
 672         }
 673         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_PARSE_INCOMPLETE)) {
 674                 /*
 675                  * Hardware parse failed, due to malformed headers
 676                  * or headers that are too long for the parser.
 677                  * Headers and checksums must be validated by the host.
 678                  */
 679                 EFX_EV_QSTAT_INCR(eep, EV_RX_PARSE_INCOMPLETE);
 680                 goto deliver;
 681         }
 682
 683         if ((eth_tag_class == ESE_DZ_ETH_TAG_CLASS_VLAN1) ||
 684             (eth_tag_class == ESE_DZ_ETH_TAG_CLASS_VLAN2)) {
 685                 flags |= EFX_PKT_VLAN_TAGGED;
 686         }
 687
 688         switch (l3_class) {
 689         case ESE_DZ_L3_CLASS_IP4:
 690         case ESE_DZ_L3_CLASS_IP4_FRAG:
 691                 flags |= EFX_PKT_IPV4;
 692                 if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_IPCKSUM_ERR)) {
 693                         EFX_EV_QSTAT_INCR(eep, EV_RX_IPV4_HDR_CHKSUM_ERR);
 694                 } else {
 695                         flags |= EFX_CKSUM_IPV4;
 696                 }
 697
 698                 /*
 699                  * RX_L4_CLASS is 3 bits wide on Huntington and Medford, but is
 700                  * only 2 bits wide on Medford2. Check it is safe to use the
 701                  * Medford2 field and values for all EF10 controllers.
 702                  */
 703                 EFX_STATIC_ASSERT(ESF_FZ_RX_L4_CLASS_LBN ==
 704                     ESF_DE_RX_L4_CLASS_LBN);
 705                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_TCP == ESE_DE_L4_CLASS_TCP);
 706                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UDP == ESE_DE_L4_CLASS_UDP);
 707                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UNKNOWN ==
 708                     ESE_DE_L4_CLASS_UNKNOWN);
 709
 710                 if (l4_class == ESE_FZ_L4_CLASS_TCP) {
 711                         EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_IPV4);
 712                         flags |= EFX_PKT_TCP;
 713                 } else if (l4_class == ESE_FZ_L4_CLASS_UDP) {
 714                         EFX_EV_QSTAT_INCR(eep, EV_RX_UDP_IPV4);
 715                         flags |= EFX_PKT_UDP;
 716                 } else {
 717                         EFX_EV_QSTAT_INCR(eep, EV_RX_OTHER_IPV4);
 718                 }
 719                 break;
 720
 721         case ESE_DZ_L3_CLASS_IP6:
 722         case ESE_DZ_L3_CLASS_IP6_FRAG:
 723                 flags |= EFX_PKT_IPV6;
 724
 725                 /*
 726                  * RX_L4_CLASS is 3 bits wide on Huntington and Medford, but is
 727                  * only 2 bits wide on Medford2. Check it is safe to use the
 728                  * Medford2 field and values for all EF10 controllers.
 729                  */
 730                 EFX_STATIC_ASSERT(ESF_FZ_RX_L4_CLASS_LBN ==
 731                     ESF_DE_RX_L4_CLASS_LBN);
 732                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_TCP == ESE_DE_L4_CLASS_TCP);
 733                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UDP == ESE_DE_L4_CLASS_UDP);
 734                 EFX_STATIC_ASSERT(ESE_FZ_L4_CLASS_UNKNOWN ==
 735                     ESE_DE_L4_CLASS_UNKNOWN);
 736
 737                 if (l4_class == ESE_FZ_L4_CLASS_TCP) {
 738                         EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_IPV6);
 739                         flags |= EFX_PKT_TCP;
 740                 } else if (l4_class == ESE_FZ_L4_CLASS_UDP) {
 741                         EFX_EV_QSTAT_INCR(eep, EV_RX_UDP_IPV6);
 742                         flags |= EFX_PKT_UDP;
 743                 } else {
 744                         EFX_EV_QSTAT_INCR(eep, EV_RX_OTHER_IPV6);
 745                 }
 746                 break;
 747
 748         default:
 749                 EFX_EV_QSTAT_INCR(eep, EV_RX_NON_IP);
 750                 break;
 751         }
 752
 753         if (flags & (EFX_PKT_TCP | EFX_PKT_UDP)) {
 754                 if (EFX_QWORD_FIELD(*eqp, ESF_DZ_RX_TCPUDP_CKSUM_ERR)) {
 755                         EFX_EV_QSTAT_INCR(eep, EV_RX_TCP_UDP_CHKSUM_ERR);
 756                 } else {
 757                         flags |= EFX_CKSUM_TCPUDP;
 758                 }
 759         }
 760
 761 deliver:
 762         /* If we're not discarding the packet then it is ok */
 763         if (~flags & EFX_DISCARD)
 764                 EFX_EV_QSTAT_INCR(eep, EV_RX_OK);
 765
 766         EFSYS_ASSERT(eecp->eec_rx != NULL);
 767         should_abort = eecp->eec_rx(arg, label, last_used_id, size, flags);
 768
 769         return (should_abort);
 770 }
 771
 772 static  __checkReturn   boolean_t
 773 ef10_ev_tx(
 774         __in            efx_evq_t *eep,
 775         __in            efx_qword_t *eqp,
 776         __in            const efx_ev_callbacks_t *eecp,
 777         __in_opt        void *arg)
 778 {
 779         efx_nic_t *enp = eep->ee_enp;
 780         uint32_t id;
 781         uint32_t label;
 782         boolean_t should_abort;
 783
 784         EFX_EV_QSTAT_INCR(eep, EV_TX);
 785
 786         /* Discard events after RXQ/TXQ errors, or hardware not available */
 787         if (enp->en_reset_flags &
 788             (EFX_RESET_RXQ_ERR | EFX_RESET_TXQ_ERR | EFX_RESET_HW_UNAVAIL))
 789                 return (B_FALSE);
 790
 791         if (EFX_QWORD_FIELD(*eqp, ESF_DZ_TX_DROP_EVENT) != 0) {
 792                 /* Drop this event */
 793                 return (B_FALSE);
 794         }
 795
 796         /* Per-packet TX completion (was per-descriptor for Falcon/Siena) */
 797         id = EFX_QWORD_FIELD(*eqp, ESF_DZ_TX_DESCR_INDX);
 798         label = EFX_QWORD_FIELD(*eqp, ESF_DZ_TX_QLABEL);
 799
 800         EFSYS_PROBE2(tx_complete, uint32_t, label, uint32_t, id);
 801
 802         EFSYS_ASSERT(eecp->eec_tx != NULL);
 803         should_abort = eecp->eec_tx(arg, label, id);
 804
 805         return (should_abort);
 806 }
 807
 808 static  __checkReturn   boolean_t
 809 ef10_ev_driver(
 810         __in            efx_evq_t *eep,
 811         __in            efx_qword_t *eqp,
 812         __in            const efx_ev_callbacks_t *eecp,
 813         __in_opt        void *arg)
 814 {
 815         unsigned int code;
 816         boolean_t should_abort;
 817
 818         EFX_EV_QSTAT_INCR(eep, EV_DRIVER);
 819         should_abort = B_FALSE;
 820
 821         code = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_SUB_CODE);
 822         switch (code) {
 823         case ESE_DZ_DRV_TIMER_EV: {
 824                 uint32_t id;
 825
 826                 id = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_TMR_ID);
 827
 828                 EFSYS_ASSERT(eecp->eec_timer != NULL);
 829                 should_abort = eecp->eec_timer(arg, id);
 830                 break;
 831         }
 832
 833         case ESE_DZ_DRV_WAKE_UP_EV: {
 834                 uint32_t id;
 835
 836                 id = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_EVQ_ID);
 837
 838                 EFSYS_ASSERT(eecp->eec_wake_up != NULL);
 839                 should_abort = eecp->eec_wake_up(arg, id);
 840                 break;
 841         }
 842
 843         case ESE_DZ_DRV_START_UP_EV:
 844                 EFSYS_ASSERT(eecp->eec_initialized != NULL);
 845                 should_abort = eecp->eec_initialized(arg);
 846                 break;
 847
 848         default:
 849                 EFSYS_PROBE3(bad_event, unsigned int, eep->ee_index,
 850                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
 851                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
 852                 break;
 853         }
 854
 855         return (should_abort);
 856 }
 857
 858 static  __checkReturn   boolean_t
 859 ef10_ev_drv_gen(
 860         __in            efx_evq_t *eep,
 861         __in            efx_qword_t *eqp,
 862         __in            const efx_ev_callbacks_t *eecp,
 863         __in_opt        void *arg)
 864 {
 865         uint32_t data;
 866         boolean_t should_abort;
 867
 868         EFX_EV_QSTAT_INCR(eep, EV_DRV_GEN);
 869         should_abort = B_FALSE;
 870
 871         data = EFX_QWORD_FIELD(*eqp, ESF_DZ_DRV_SUB_DATA_DW0);
 872         if (data >= ((uint32_t)1 << 16)) {
 873                 EFSYS_PROBE3(bad_event, unsigned int, eep->ee_index,
 874                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
 875                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
 876
 877                 return (B_TRUE);
 878         }
 879
 880         EFSYS_ASSERT(eecp->eec_software != NULL);
 881         should_abort = eecp->eec_software(arg, (uint16_t)data);
 882
 883         return (should_abort);
 884 }
 885
 886 static  __checkReturn   boolean_t
 887 ef10_ev_mcdi(
 888         __in            efx_evq_t *eep,
 889         __in            efx_qword_t *eqp,
 890         __in            const efx_ev_callbacks_t *eecp,
 891         __in_opt        void *arg)
 892 {
 893         efx_nic_t *enp = eep->ee_enp;
 894         unsigned int code;
 895         boolean_t should_abort = B_FALSE;
 896
 897         EFX_EV_QSTAT_INCR(eep, EV_MCDI_RESPONSE);
 898
 899         code = EFX_QWORD_FIELD(*eqp, MCDI_EVENT_CODE);
 900         switch (code) {
 901         case MCDI_EVENT_CODE_BADSSERT:
 902                 efx_mcdi_ev_death(enp, EINTR);
 903                 break;
 904
 905         case MCDI_EVENT_CODE_CMDDONE:
 906                 efx_mcdi_ev_cpl(enp,
 907                     MCDI_EV_FIELD(eqp, CMDDONE_SEQ),
 908                     MCDI_EV_FIELD(eqp, CMDDONE_DATALEN),
 909                     MCDI_EV_FIELD(eqp, CMDDONE_ERRNO));
 910                 break;
 911
 912 #if EFSYS_OPT_MCDI_PROXY_AUTH
 913         case MCDI_EVENT_CODE_PROXY_RESPONSE:
 914                 /*
 915                  * This event notifies a function that an authorization request
 916                  * has been processed. If the request was authorized then the
 917                  * function can now re-send the original MCDI request.
 918                  * See SF-113652-SW "SR-IOV Proxied Network Access Control".
 919                  */
 920                 efx_mcdi_ev_proxy_response(enp,
 921                     MCDI_EV_FIELD(eqp, PROXY_RESPONSE_HANDLE),
 922                     MCDI_EV_FIELD(eqp, PROXY_RESPONSE_RC));
 923                 break;
 924 #endif /* EFSYS_OPT_MCDI_PROXY_AUTH */
 925
 926 #if EFSYS_OPT_MCDI_PROXY_AUTH_SERVER
 927         case MCDI_EVENT_CODE_PROXY_REQUEST:
 928                 efx_mcdi_ev_proxy_request(enp,
 929                         MCDI_EV_FIELD(eqp, PROXY_REQUEST_BUFF_INDEX));
 930                 break;
 931 #endif /* EFSYS_OPT_MCDI_PROXY_AUTH_SERVER */
 932
 933         case MCDI_EVENT_CODE_LINKCHANGE: {
 934                 efx_link_mode_t link_mode;
 935
 936                 ef10_phy_link_ev(enp, eqp, &link_mode);
 937                 should_abort = eecp->eec_link_change(arg, link_mode);
 938                 break;
 939         }
 940
 941         case MCDI_EVENT_CODE_SENSOREVT: {
 942 #if EFSYS_OPT_MON_STATS
 943                 efx_mon_stat_t id;
 944                 efx_mon_stat_value_t value;
 945                 efx_rc_t rc;
 946
 947                 /* Decode monitor stat for MCDI sensor (if supported) */
 948                 if ((rc = mcdi_mon_ev(enp, eqp, &id, &value)) == 0) {
 949                         /* Report monitor stat change */
 950                         should_abort = eecp->eec_monitor(arg, id, value);
 951                 } else if (rc == ENOTSUP) {
 952                         should_abort = eecp->eec_exception(arg,
 953                                 EFX_EXCEPTION_UNKNOWN_SENSOREVT,
 954                                 MCDI_EV_FIELD(eqp, DATA));
 955                 } else {
 956                         EFSYS_ASSERT(rc == ENODEV);     /* Wrong port */
 957                 }
 958 #endif
 959                 break;
 960         }
 961
 962         case MCDI_EVENT_CODE_SCHEDERR:
 963                 /* Informational only */
 964                 break;
 965
 966         case MCDI_EVENT_CODE_REBOOT:
 967                 /* Falcon/Siena only (should not been seen with Huntington). */
 968                 efx_mcdi_ev_death(enp, EIO);
 969                 break;
 970
 971         case MCDI_EVENT_CODE_MC_REBOOT:
 972                 /* MC_REBOOT event is used for Huntington (EF10) and later. */
 973                 efx_mcdi_ev_death(enp, EIO);
 974                 break;
 975
 976         case MCDI_EVENT_CODE_MAC_STATS_DMA:
 977 #if EFSYS_OPT_MAC_STATS
 978                 if (eecp->eec_mac_stats != NULL) {
 979                         eecp->eec_mac_stats(arg,
 980                             MCDI_EV_FIELD(eqp, MAC_STATS_DMA_GENERATION));
 981                 }
 982 #endif
 983                 break;
 984
 985         case MCDI_EVENT_CODE_FWALERT: {
 986                 uint32_t reason = MCDI_EV_FIELD(eqp, FWALERT_REASON);
 987
 988                 if (reason == MCDI_EVENT_FWALERT_REASON_SRAM_ACCESS)
 989                         should_abort = eecp->eec_exception(arg,
 990                                 EFX_EXCEPTION_FWALERT_SRAM,
 991                                 MCDI_EV_FIELD(eqp, FWALERT_DATA));
 992                 else
 993                         should_abort = eecp->eec_exception(arg,
 994                                 EFX_EXCEPTION_UNKNOWN_FWALERT,
 995                                 MCDI_EV_FIELD(eqp, DATA));
 996                 break;
 997         }
 998
 999         case MCDI_EVENT_CODE_TX_ERR: {
1000                 /*
1001                  * After a TXQ error is detected, firmware sends a TX_ERR event.
1002                  * This may be followed by TX completions (which we discard),
1003                  * and then finally by a TX_FLUSH event. Firmware destroys the
1004                  * TXQ automatically after sending the TX_FLUSH event.
1005                  */
1006                 enp->en_reset_flags |= EFX_RESET_TXQ_ERR;
1007
1008                 EFSYS_PROBE2(tx_descq_err,
1009                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1010                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1011
1012                 /* Inform the driver that a reset is required. */
1013                 eecp->eec_exception(arg, EFX_EXCEPTION_TX_ERROR,
1014                     MCDI_EV_FIELD(eqp, TX_ERR_DATA));
1015                 break;
1016         }
1017
1018         case MCDI_EVENT_CODE_TX_FLUSH: {
1019                 uint32_t txq_index = MCDI_EV_FIELD(eqp, TX_FLUSH_TXQ);
1020
1021                 /*
1022                  * EF10 firmware sends two TX_FLUSH events: one to the txq's
1023                  * event queue, and one to evq 0 (with TX_FLUSH_TO_DRIVER set).
1024                  * We want to wait for all completions, so ignore the events
1025                  * with TX_FLUSH_TO_DRIVER.
1026                  */
1027                 if (MCDI_EV_FIELD(eqp, TX_FLUSH_TO_DRIVER) != 0) {
1028                         should_abort = B_FALSE;
1029                         break;
1030                 }
1031
1032                 EFX_EV_QSTAT_INCR(eep, EV_DRIVER_TX_DESCQ_FLS_DONE);
1033
1034                 EFSYS_PROBE1(tx_descq_fls_done, uint32_t, txq_index);
1035
1036                 EFSYS_ASSERT(eecp->eec_txq_flush_done != NULL);
1037                 should_abort = eecp->eec_txq_flush_done(arg, txq_index);
1038                 break;
1039         }
1040
1041         case MCDI_EVENT_CODE_RX_ERR: {
1042                 /*
1043                  * After an RXQ error is detected, firmware sends an RX_ERR
1044                  * event. This may be followed by RX events (which we discard),
1045                  * and then finally by an RX_FLUSH event. Firmware destroys the
1046                  * RXQ automatically after sending the RX_FLUSH event.
1047                  */
1048                 enp->en_reset_flags |= EFX_RESET_RXQ_ERR;
1049
1050                 EFSYS_PROBE2(rx_descq_err,
1051                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1052                             uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1053
1054                 /* Inform the driver that a reset is required. */
1055                 eecp->eec_exception(arg, EFX_EXCEPTION_RX_ERROR,
1056                     MCDI_EV_FIELD(eqp, RX_ERR_DATA));
1057                 break;
1058         }
1059
1060         case MCDI_EVENT_CODE_RX_FLUSH: {
1061                 uint32_t rxq_index = MCDI_EV_FIELD(eqp, RX_FLUSH_RXQ);
1062
1063                 /*
1064                  * EF10 firmware sends two RX_FLUSH events: one to the rxq's
1065                  * event queue, and one to evq 0 (with RX_FLUSH_TO_DRIVER set).
1066                  * We want to wait for all completions, so ignore the events
1067                  * with RX_FLUSH_TO_DRIVER.
1068                  */
1069                 if (MCDI_EV_FIELD(eqp, RX_FLUSH_TO_DRIVER) != 0) {
1070                         should_abort = B_FALSE;
1071                         break;
1072                 }
1073
1074                 EFX_EV_QSTAT_INCR(eep, EV_DRIVER_RX_DESCQ_FLS_DONE);
1075
1076                 EFSYS_PROBE1(rx_descq_fls_done, uint32_t, rxq_index);
1077
1078                 EFSYS_ASSERT(eecp->eec_rxq_flush_done != NULL);
1079                 should_abort = eecp->eec_rxq_flush_done(arg, rxq_index);
1080                 break;
1081         }
1082
1083         default:
1084                 EFSYS_PROBE3(bad_event, unsigned int, eep->ee_index,
1085                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_1),
1086                     uint32_t, EFX_QWORD_FIELD(*eqp, EFX_DWORD_0));
1087                 break;
1088         }
1089
1090         return (should_abort);
1091 }
1092
1093                 void
1094 ef10_ev_rxlabel_init(
1095         __in            efx_evq_t *eep,
1096         __in            efx_rxq_t *erp,
1097         __in            unsigned int label,
1098         __in            efx_rxq_type_t type)
1099 {
1100         efx_evq_rxq_state_t *eersp;
1101 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
1102         boolean_t packed_stream = (type == EFX_RXQ_TYPE_PACKED_STREAM);
1103         boolean_t es_super_buffer = (type == EFX_RXQ_TYPE_ES_SUPER_BUFFER);
1104 #endif
1105
1106         _NOTE(ARGUNUSED(type))
1107         EFSYS_ASSERT3U(label, <, EFX_ARRAY_SIZE(eep->ee_rxq_state));
1108         eersp = &eep->ee_rxq_state[label];
1109
1110         EFSYS_ASSERT3U(eersp->eers_rx_mask, ==, 0);
1111
1112 #if EFSYS_OPT_RX_PACKED_STREAM
1113         /*
1114          * For packed stream modes, the very first event will
1115          * have a new buffer flag set, so it will be incremented,
1116          * yielding the correct pointer. That results in a simpler
1117          * code than trying to detect start-of-the-world condition
1118          * in the event handler.
1119          */
1120         eersp->eers_rx_read_ptr = packed_stream ? ~0 : 0;
1121 #else
1122         eersp->eers_rx_read_ptr = 0;
1123 #endif
1124         eersp->eers_rx_mask = erp->er_mask;
1125 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
1126         eersp->eers_rx_stream_npackets = 0;
1127         eersp->eers_rx_packed_stream = packed_stream || es_super_buffer;
1128 #endif
1129 #if EFSYS_OPT_RX_PACKED_STREAM
1130         if (packed_stream) {
1131                 eersp->eers_rx_packed_stream_credits = (eep->ee_mask + 1) /
1132                     EFX_DIV_ROUND_UP(EFX_RX_PACKED_STREAM_MEM_PER_CREDIT,
1133                     EFX_RX_PACKED_STREAM_MIN_PACKET_SPACE);
1134                 EFSYS_ASSERT3U(eersp->eers_rx_packed_stream_credits, !=, 0);
1135                 /*
1136                  * A single credit is allocated to the queue when it is started.
1137                  * It is immediately spent by the first packet which has NEW
1138                  * BUFFER flag set, though, but still we shall take into
1139                  * account, as to not wrap around the maximum number of credits
1140                  * accidentally
1141                  */
1142                 eersp->eers_rx_packed_stream_credits--;
1143                 EFSYS_ASSERT3U(eersp->eers_rx_packed_stream_credits, <=,
1144                     EFX_RX_PACKED_STREAM_MAX_CREDITS);
1145         }
1146 #endif
1147 }
1148
1149                 void
1150 ef10_ev_rxlabel_fini(
1151         __in            efx_evq_t *eep,
1152         __in            unsigned int label)
1153 {
1154         efx_evq_rxq_state_t *eersp;
1155
1156         EFSYS_ASSERT3U(label, <, EFX_ARRAY_SIZE(eep->ee_rxq_state));
1157         eersp = &eep->ee_rxq_state[label];
1158
1159         EFSYS_ASSERT3U(eersp->eers_rx_mask, !=, 0);
1160
1161         eersp->eers_rx_read_ptr = 0;
1162         eersp->eers_rx_mask = 0;
1163 #if EFSYS_OPT_RX_PACKED_STREAM || EFSYS_OPT_RX_ES_SUPER_BUFFER
1164         eersp->eers_rx_stream_npackets = 0;
1165         eersp->eers_rx_packed_stream = B_FALSE;
1166 #endif
1167 #if EFSYS_OPT_RX_PACKED_STREAM
1168         eersp->eers_rx_packed_stream_credits = 0;
1169 #endif
1170 }
1171
1172 #endif  /* EFX_OPTS_EF10() */