drivers/event/octeontx2/otx2_tim_evdev.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(C) 2019 Marvell International Ltd.
   3  */
   4
   5 #include <rte_kvargs.h>
   6 #include <rte_malloc.h>
   7 #include <rte_mbuf_pool_ops.h>
   8
   9 #include "otx2_evdev.h"
  10 #include "otx2_tim_evdev.h"
  11
  12 static struct rte_event_timer_adapter_ops otx2_tim_ops;
  13
  14 static inline int
  15 tim_get_msix_offsets(void)
  16 {
  17         struct otx2_tim_evdev *dev = tim_priv_get();
  18         struct otx2_mbox *mbox = dev->mbox;
  19         struct msix_offset_rsp *msix_rsp;
  20         int i, rc;
  21
  22         /* Get TIM MSIX vector offsets */
  23         otx2_mbox_alloc_msg_msix_offset(mbox);
  24         rc = otx2_mbox_process_msg(mbox, (void *)&msix_rsp);
  25
  26         for (i = 0; i < dev->nb_rings; i++)
  27                 dev->tim_msixoff[i] = msix_rsp->timlf_msixoff[i];
  28
  29         return rc;
  30 }
  31
  32 static void
  33 tim_set_fp_ops(struct otx2_tim_ring *tim_ring)
  34 {
  35         uint8_t prod_flag = !tim_ring->prod_type_sp;
  36
  37         /* [MOD/AND] [DFB/FB] [SP][MP]*/
  38         const rte_event_timer_arm_burst_t arm_burst[2][2][2][2] = {
  39 #define FP(_name, _f4, _f3, _f2, _f1, flags) \
  40                 [_f4][_f3][_f2][_f1] = otx2_tim_arm_burst_ ## _name,
  41 TIM_ARM_FASTPATH_MODES
  42 #undef FP
  43         };
  44
  45         const rte_event_timer_arm_tmo_tick_burst_t arm_tmo_burst[2][2][2] = {
  46 #define FP(_name, _f3, _f2, _f1, flags) \
  47                 [_f3][_f2][_f1] = otx2_tim_arm_tmo_tick_burst_ ## _name,
  48 TIM_ARM_TMO_FASTPATH_MODES
  49 #undef FP
  50         };
  51
  52         otx2_tim_ops.arm_burst =
  53                 arm_burst[tim_ring->enable_stats][tim_ring->optimized]
  54                         [tim_ring->ena_dfb][prod_flag];
  55         otx2_tim_ops.arm_tmo_tick_burst =
  56                 arm_tmo_burst[tim_ring->enable_stats][tim_ring->optimized]
  57                         [tim_ring->ena_dfb];
  58         otx2_tim_ops.cancel_burst = otx2_tim_timer_cancel_burst;
  59 }
  60
  61 static void
  62 otx2_tim_ring_info_get(const struct rte_event_timer_adapter *adptr,
  63                        struct rte_event_timer_adapter_info *adptr_info)
  64 {
  65         struct otx2_tim_ring *tim_ring = adptr->data->adapter_priv;
  66
  67         adptr_info->max_tmo_ns = tim_ring->max_tout;
  68         adptr_info->min_resolution_ns = tim_ring->tck_nsec;
  69         rte_memcpy(&adptr_info->conf, &adptr->data->conf,
  70                    sizeof(struct rte_event_timer_adapter_conf));
  71 }
  72
  73 static void
  74 tim_optimze_bkt_param(struct otx2_tim_ring *tim_ring)
  75 {
  76         uint64_t tck_nsec;
  77         uint32_t hbkts;
  78         uint32_t lbkts;
  79
  80         hbkts = rte_align32pow2(tim_ring->nb_bkts);
  81         tck_nsec = RTE_ALIGN_MUL_CEIL(tim_ring->max_tout / (hbkts - 1), 10);
  82
  83         if ((tck_nsec < TICK2NSEC(OTX2_TIM_MIN_TMO_TKS,
  84                                   tim_ring->tenns_clk_freq) ||
  85             hbkts > OTX2_TIM_MAX_BUCKETS))
  86                 hbkts = 0;
  87
  88         lbkts = rte_align32prevpow2(tim_ring->nb_bkts);
  89         tck_nsec = RTE_ALIGN_MUL_CEIL((tim_ring->max_tout / (lbkts - 1)), 10);
  90
  91         if ((tck_nsec < TICK2NSEC(OTX2_TIM_MIN_TMO_TKS,
  92                                   tim_ring->tenns_clk_freq) ||
  93             lbkts > OTX2_TIM_MAX_BUCKETS))
  94                 lbkts = 0;
  95
  96         if (!hbkts && !lbkts)
  97                 return;
  98
  99         if (!hbkts) {
 100                 tim_ring->nb_bkts = lbkts;
 101                 goto end;
 102         } else if (!lbkts) {
 103                 tim_ring->nb_bkts = hbkts;
 104                 goto end;
 105         }
 106
 107         tim_ring->nb_bkts = (hbkts - tim_ring->nb_bkts) <
 108                 (tim_ring->nb_bkts - lbkts) ? hbkts : lbkts;
 109 end:
 110         tim_ring->optimized = true;
 111         tim_ring->tck_nsec = RTE_ALIGN_MUL_CEIL((tim_ring->max_tout /
 112                                                 (tim_ring->nb_bkts - 1)), 10);
 113         otx2_tim_dbg("Optimized configured values");
 114         otx2_tim_dbg("Nb_bkts  : %" PRIu32 "", tim_ring->nb_bkts);
 115         otx2_tim_dbg("Tck_nsec : %" PRIu64 "", tim_ring->tck_nsec);
 116 }
 117
 118 static int
 119 tim_chnk_pool_create(struct otx2_tim_ring *tim_ring,
 120                      struct rte_event_timer_adapter_conf *rcfg)
 121 {
 122         unsigned int cache_sz = (tim_ring->nb_chunks / 1.5);
 123         unsigned int mp_flags = 0;
 124         char pool_name[25];
 125         int rc;
 126
 127         /* Create chunk pool. */
 128         if (rcfg->flags & RTE_EVENT_TIMER_ADAPTER_F_SP_PUT) {
 129                 mp_flags = MEMPOOL_F_SP_PUT | MEMPOOL_F_SC_GET;
 130                 otx2_tim_dbg("Using single producer mode");
 131                 tim_ring->prod_type_sp = true;
 132         }
 133
 134         snprintf(pool_name, sizeof(pool_name), "otx2_tim_chunk_pool%d",
 135                  tim_ring->ring_id);
 136
 137         if (cache_sz > RTE_MEMPOOL_CACHE_MAX_SIZE)
 138                 cache_sz = RTE_MEMPOOL_CACHE_MAX_SIZE;
 139
 140         if (!tim_ring->disable_npa) {
 141                 /* NPA need not have cache as free is not visible to SW */
 142                 tim_ring->chunk_pool = rte_mempool_create_empty(pool_name,
 143                                 tim_ring->nb_chunks, tim_ring->chunk_sz,
 144                                 0, 0, rte_socket_id(), mp_flags);
 145
 146                 if (tim_ring->chunk_pool == NULL) {
 147                         otx2_err("Unable to create chunkpool.");
 148                         return -ENOMEM;
 149                 }
 150
 151                 rc = rte_mempool_set_ops_byname(tim_ring->chunk_pool,
 152                                                 rte_mbuf_platform_mempool_ops(),
 153                                                 NULL);
 154                 if (rc < 0) {
 155                         otx2_err("Unable to set chunkpool ops");
 156                         goto free;
 157                 }
 158
 159                 rc = rte_mempool_populate_default(tim_ring->chunk_pool);
 160                 if (rc < 0) {
 161                         otx2_err("Unable to set populate chunkpool.");
 162                         goto free;
 163                 }
 164                 tim_ring->aura = npa_lf_aura_handle_to_aura(
 165                                 tim_ring->chunk_pool->pool_id);
 166                 tim_ring->ena_dfb = 0;
 167         } else {
 168                 tim_ring->chunk_pool = rte_mempool_create(pool_name,
 169                                 tim_ring->nb_chunks, tim_ring->chunk_sz,
 170                                 cache_sz, 0, NULL, NULL, NULL, NULL,
 171                                 rte_socket_id(),
 172                                 mp_flags);
 173                 if (tim_ring->chunk_pool == NULL) {
 174                         otx2_err("Unable to create chunkpool.");
 175                         return -ENOMEM;
 176                 }
 177                 tim_ring->ena_dfb = 1;
 178         }
 179
 180         return 0;
 181
 182 free:
 183         rte_mempool_free(tim_ring->chunk_pool);
 184         return rc;
 185 }
 186
 187 static void
 188 tim_err_desc(int rc)
 189 {
 190         switch (rc) {
 191         case TIM_AF_NO_RINGS_LEFT:
 192                 otx2_err("Unable to allocat new TIM ring.");
 193                 break;
 194         case TIM_AF_INVALID_NPA_PF_FUNC:
 195                 otx2_err("Invalid NPA pf func.");
 196                 break;
 197         case TIM_AF_INVALID_SSO_PF_FUNC:
 198                 otx2_err("Invalid SSO pf func.");
 199                 break;
 200         case TIM_AF_RING_STILL_RUNNING:
 201                 otx2_tim_dbg("Ring busy.");
 202                 break;
 203         case TIM_AF_LF_INVALID:
 204                 otx2_err("Invalid Ring id.");
 205                 break;
 206         case TIM_AF_CSIZE_NOT_ALIGNED:
 207                 otx2_err("Chunk size specified needs to be multiple of 16.");
 208                 break;
 209         case TIM_AF_CSIZE_TOO_SMALL:
 210                 otx2_err("Chunk size too small.");
 211                 break;
 212         case TIM_AF_CSIZE_TOO_BIG:
 213                 otx2_err("Chunk size too big.");
 214                 break;
 215         case TIM_AF_INTERVAL_TOO_SMALL:
 216                 otx2_err("Bucket traversal interval too small.");
 217                 break;
 218         case TIM_AF_INVALID_BIG_ENDIAN_VALUE:
 219                 otx2_err("Invalid Big endian value.");
 220                 break;
 221         case TIM_AF_INVALID_CLOCK_SOURCE:
 222                 otx2_err("Invalid Clock source specified.");
 223                 break;
 224         case TIM_AF_GPIO_CLK_SRC_NOT_ENABLED:
 225                 otx2_err("GPIO clock source not enabled.");
 226                 break;
 227         case TIM_AF_INVALID_BSIZE:
 228                 otx2_err("Invalid bucket size.");
 229                 break;
 230         case TIM_AF_INVALID_ENABLE_PERIODIC:
 231                 otx2_err("Invalid bucket size.");
 232                 break;
 233         case TIM_AF_INVALID_ENABLE_DONTFREE:
 234                 otx2_err("Invalid Don't free value.");
 235                 break;
 236         case TIM_AF_ENA_DONTFRE_NSET_PERIODIC:
 237                 otx2_err("Don't free bit not set when periodic is enabled.");
 238                 break;
 239         case TIM_AF_RING_ALREADY_DISABLED:
 240                 otx2_err("Ring already stopped");
 241                 break;
 242         default:
 243                 otx2_err("Unknown Error.");
 244         }
 245 }
 246
 247 static int
 248 otx2_tim_ring_create(struct rte_event_timer_adapter *adptr)
 249 {
 250         struct rte_event_timer_adapter_conf *rcfg = &adptr->data->conf;
 251         struct otx2_tim_evdev *dev = tim_priv_get();
 252         struct otx2_tim_ring *tim_ring;
 253         struct tim_config_req *cfg_req;
 254         struct tim_ring_req *free_req;
 255         struct tim_lf_alloc_req *req;
 256         struct tim_lf_alloc_rsp *rsp;
 257         uint64_t nb_timers;
 258         int rc;
 259
 260         if (dev == NULL)
 261                 return -ENODEV;
 262
 263         if (adptr->data->id >= dev->nb_rings)
 264                 return -ENODEV;
 265
 266         req = otx2_mbox_alloc_msg_tim_lf_alloc(dev->mbox);
 267         req->npa_pf_func = otx2_npa_pf_func_get();
 268         req->sso_pf_func = otx2_sso_pf_func_get();
 269         req->ring = adptr->data->id;
 270
 271         rc = otx2_mbox_process_msg(dev->mbox, (void **)&rsp);
 272         if (rc < 0) {
 273                 tim_err_desc(rc);
 274                 return -ENODEV;
 275         }
 276
 277         if (NSEC2TICK(RTE_ALIGN_MUL_CEIL(rcfg->timer_tick_ns, 10),
 278                       rsp->tenns_clk) < OTX2_TIM_MIN_TMO_TKS) {
 279                 if (rcfg->flags & RTE_EVENT_TIMER_ADAPTER_F_ADJUST_RES)
 280                         rcfg->timer_tick_ns = TICK2NSEC(OTX2_TIM_MIN_TMO_TKS,
 281                                         rsp->tenns_clk);
 282                 else {
 283                         rc = -ERANGE;
 284                         goto rng_mem_err;
 285                 }
 286         }
 287
 288         tim_ring = rte_zmalloc("otx2_tim_prv", sizeof(struct otx2_tim_ring), 0);
 289         if (tim_ring == NULL) {
 290                 rc =  -ENOMEM;
 291                 goto rng_mem_err;
 292         }
 293
 294         adptr->data->adapter_priv = tim_ring;
 295
 296         tim_ring->tenns_clk_freq = rsp->tenns_clk;
 297         tim_ring->clk_src = (int)rcfg->clk_src;
 298         tim_ring->ring_id = adptr->data->id;
 299         tim_ring->tck_nsec = RTE_ALIGN_MUL_CEIL(rcfg->timer_tick_ns, 10);
 300         tim_ring->max_tout = rcfg->max_tmo_ns;
 301         tim_ring->nb_bkts = (tim_ring->max_tout / tim_ring->tck_nsec);
 302         tim_ring->chunk_sz = dev->chunk_sz;
 303         nb_timers = rcfg->nb_timers;
 304         tim_ring->disable_npa = dev->disable_npa;
 305         tim_ring->enable_stats = dev->enable_stats;
 306
 307         tim_ring->nb_chunks = nb_timers / OTX2_TIM_NB_CHUNK_SLOTS(
 308                                                         tim_ring->chunk_sz);
 309         tim_ring->nb_chunk_slots = OTX2_TIM_NB_CHUNK_SLOTS(tim_ring->chunk_sz);
 310
 311         /* Try to optimize the bucket parameters. */
 312         if ((rcfg->flags & RTE_EVENT_TIMER_ADAPTER_F_ADJUST_RES)) {
 313                 if (rte_is_power_of_2(tim_ring->nb_bkts))
 314                         tim_ring->optimized = true;
 315                 else
 316                         tim_optimze_bkt_param(tim_ring);
 317         }
 318
 319         tim_ring->nb_chunks = tim_ring->nb_chunks * tim_ring->nb_bkts;
 320         /* Create buckets. */
 321         tim_ring->bkt = rte_zmalloc("otx2_tim_bucket", (tim_ring->nb_bkts) *
 322                                     sizeof(struct otx2_tim_bkt),
 323                                     RTE_CACHE_LINE_SIZE);
 324         if (tim_ring->bkt == NULL)
 325                 goto bkt_mem_err;
 326
 327         rc = tim_chnk_pool_create(tim_ring, rcfg);
 328         if (rc < 0)
 329                 goto chnk_mem_err;
 330
 331         cfg_req = otx2_mbox_alloc_msg_tim_config_ring(dev->mbox);
 332
 333         cfg_req->ring = tim_ring->ring_id;
 334         cfg_req->bigendian = false;
 335         cfg_req->clocksource = tim_ring->clk_src;
 336         cfg_req->enableperiodic = false;
 337         cfg_req->enabledontfreebuffer = tim_ring->ena_dfb;
 338         cfg_req->bucketsize = tim_ring->nb_bkts;
 339         cfg_req->chunksize = tim_ring->chunk_sz;
 340         cfg_req->interval = NSEC2TICK(tim_ring->tck_nsec,
 341                                       tim_ring->tenns_clk_freq);
 342
 343         rc = otx2_mbox_process(dev->mbox);
 344         if (rc < 0) {
 345                 tim_err_desc(rc);
 346                 goto chnk_mem_err;
 347         }
 348
 349         tim_ring->base = dev->bar2 +
 350                 (RVU_BLOCK_ADDR_TIM << 20 | tim_ring->ring_id << 12);
 351
 352         rc = tim_register_irq(tim_ring->ring_id);
 353         if (rc < 0)
 354                 goto chnk_mem_err;
 355
 356         otx2_write64((uint64_t)tim_ring->bkt,
 357                      tim_ring->base + TIM_LF_RING_BASE);
 358         otx2_write64(tim_ring->aura, tim_ring->base + TIM_LF_RING_AURA);
 359
 360         /* Set fastpath ops. */
 361         tim_set_fp_ops(tim_ring);
 362
 363         /* Update SSO xae count. */
 364         sso_updt_xae_cnt(sso_pmd_priv(dev->event_dev), (void *)&nb_timers,
 365                          RTE_EVENT_TYPE_TIMER);
 366         sso_xae_reconfigure(dev->event_dev);
 367
 368         return rc;
 369
 370 chnk_mem_err:
 371         rte_free(tim_ring->bkt);
 372 bkt_mem_err:
 373         rte_free(tim_ring);
 374 rng_mem_err:
 375         free_req = otx2_mbox_alloc_msg_tim_lf_free(dev->mbox);
 376         free_req->ring = adptr->data->id;
 377         otx2_mbox_process(dev->mbox);
 378         return rc;
 379 }
 380
 381 static int
 382 otx2_tim_ring_free(struct rte_event_timer_adapter *adptr)
 383 {
 384         struct otx2_tim_ring *tim_ring = adptr->data->adapter_priv;
 385         struct otx2_tim_evdev *dev = tim_priv_get();
 386         struct tim_ring_req *req;
 387         int rc;
 388
 389         if (dev == NULL)
 390                 return -ENODEV;
 391
 392         tim_unregister_irq(tim_ring->ring_id);
 393
 394         req = otx2_mbox_alloc_msg_tim_lf_free(dev->mbox);
 395         req->ring = tim_ring->ring_id;
 396
 397         rc = otx2_mbox_process(dev->mbox);
 398         if (rc < 0) {
 399                 tim_err_desc(rc);
 400                 return -EBUSY;
 401         }
 402
 403         rte_free(tim_ring->bkt);
 404         rte_mempool_free(tim_ring->chunk_pool);
 405         rte_free(adptr->data->adapter_priv);
 406
 407         return 0;
 408 }
 409
 410 static int
 411 otx2_tim_stats_get(const struct rte_event_timer_adapter *adapter,
 412                    struct rte_event_timer_adapter_stats *stats)
 413 {
 414         struct otx2_tim_ring *tim_ring = adapter->data->adapter_priv;
 415         uint64_t bkt_cyc = rte_rdtsc() - tim_ring->ring_start_cyc;
 416
 417
 418         stats->evtim_exp_count = rte_atomic64_read(&tim_ring->arm_cnt);
 419         stats->ev_enq_count = stats->evtim_exp_count;
 420         stats->adapter_tick_count = rte_reciprocal_divide_u64(bkt_cyc,
 421                                 &tim_ring->fast_div);
 422         return 0;
 423 }
 424
 425 static int
 426 otx2_tim_stats_reset(const struct rte_event_timer_adapter *adapter)
 427 {
 428         struct otx2_tim_ring *tim_ring = adapter->data->adapter_priv;
 429
 430         rte_atomic64_clear(&tim_ring->arm_cnt);
 431         return 0;
 432 }
 433
 434 int
 435 otx2_tim_caps_get(const struct rte_eventdev *evdev, uint64_t flags,
 436                   uint32_t *caps,
 437                   const struct rte_event_timer_adapter_ops **ops)
 438 {
 439         struct otx2_tim_evdev *dev = tim_priv_get();
 440
 441         RTE_SET_USED(flags);
 442         if (dev == NULL)
 443                 return -ENODEV;
 444
 445         otx2_tim_ops.init = otx2_tim_ring_create;
 446         otx2_tim_ops.uninit = otx2_tim_ring_free;
 447         otx2_tim_ops.get_info   = otx2_tim_ring_info_get;
 448
 449         if (dev->enable_stats) {
 450                 otx2_tim_ops.stats_get   = otx2_tim_stats_get;
 451                 otx2_tim_ops.stats_reset = otx2_tim_stats_reset;
 452         }
 453
 454         /* Store evdev pointer for later use. */
 455         dev->event_dev = (struct rte_eventdev *)(uintptr_t)evdev;
 456         *caps = RTE_EVENT_TIMER_ADAPTER_CAP_INTERNAL_PORT;
 457         *ops = &otx2_tim_ops;
 458
 459         return 0;
 460 }
 461
 462 #define OTX2_TIM_DISABLE_NPA    "tim_disable_npa"
 463 #define OTX2_TIM_CHNK_SLOTS     "tim_chnk_slots"
 464 #define OTX2_TIM_STATS_ENA      "tim_stats_ena"
 465
 466 static void
 467 tim_parse_devargs(struct rte_devargs *devargs, struct otx2_tim_evdev *dev)
 468 {
 469         struct rte_kvargs *kvlist;
 470
 471         if (devargs == NULL)
 472                 return;
 473
 474         kvlist = rte_kvargs_parse(devargs->args, NULL);
 475         if (kvlist == NULL)
 476                 return;
 477
 478         rte_kvargs_process(kvlist, OTX2_TIM_DISABLE_NPA,
 479                            &parse_kvargs_flag, &dev->disable_npa);
 480         rte_kvargs_process(kvlist, OTX2_TIM_CHNK_SLOTS,
 481                            &parse_kvargs_value, &dev->chunk_slots);
 482         rte_kvargs_process(kvlist, OTX2_TIM_STATS_ENA, &parse_kvargs_flag,
 483                            &dev->enable_stats);
 484 }
 485
 486 void
 487 otx2_tim_init(struct rte_pci_device *pci_dev, struct otx2_dev *cmn_dev)
 488 {
 489         struct rsrc_attach_req *atch_req;
 490         struct rsrc_detach_req *dtch_req;
 491         struct free_rsrcs_rsp *rsrc_cnt;
 492         const struct rte_memzone *mz;
 493         struct otx2_tim_evdev *dev;
 494         int rc;
 495
 496         if (rte_eal_process_type() != RTE_PROC_PRIMARY)
 497                 return;
 498
 499         mz = rte_memzone_reserve(RTE_STR(OTX2_TIM_EVDEV_NAME),
 500                                  sizeof(struct otx2_tim_evdev),
 501                                  rte_socket_id(), 0);
 502         if (mz == NULL) {
 503                 otx2_tim_dbg("Unable to allocate memory for TIM Event device");
 504                 return;
 505         }
 506
 507         dev = mz->addr;
 508         dev->pci_dev = pci_dev;
 509         dev->mbox = cmn_dev->mbox;
 510         dev->bar2 = cmn_dev->bar2;
 511
 512         tim_parse_devargs(pci_dev->device.devargs, dev);
 513
 514         otx2_mbox_alloc_msg_free_rsrc_cnt(dev->mbox);
 515         rc = otx2_mbox_process_msg(dev->mbox, (void *)&rsrc_cnt);
 516         if (rc < 0) {
 517                 otx2_err("Unable to get free rsrc count.");
 518                 goto mz_free;
 519         }
 520
 521         dev->nb_rings = rsrc_cnt->tim;
 522
 523         if (!dev->nb_rings) {
 524                 otx2_tim_dbg("No TIM Logical functions provisioned.");
 525                 goto mz_free;
 526         }
 527
 528         atch_req = otx2_mbox_alloc_msg_attach_resources(dev->mbox);
 529         atch_req->modify = true;
 530         atch_req->timlfs = dev->nb_rings;
 531
 532         rc = otx2_mbox_process(dev->mbox);
 533         if (rc < 0) {
 534                 otx2_err("Unable to attach TIM rings.");
 535                 goto mz_free;
 536         }
 537
 538         rc = tim_get_msix_offsets();
 539         if (rc < 0) {
 540                 otx2_err("Unable to get MSIX offsets for TIM.");
 541                 goto detach;
 542         }
 543
 544         if (dev->chunk_slots &&
 545             dev->chunk_slots <= OTX2_TIM_MAX_CHUNK_SLOTS &&
 546             dev->chunk_slots >= OTX2_TIM_MIN_CHUNK_SLOTS) {
 547                 dev->chunk_sz = (dev->chunk_slots + 1) *
 548                         OTX2_TIM_CHUNK_ALIGNMENT;
 549         } else {
 550                 dev->chunk_sz = OTX2_TIM_RING_DEF_CHUNK_SZ;
 551         }
 552
 553         return;
 554
 555 detach:
 556         dtch_req = otx2_mbox_alloc_msg_detach_resources(dev->mbox);
 557         dtch_req->partial = true;
 558         dtch_req->timlfs = true;
 559
 560         otx2_mbox_process(dev->mbox);
 561 mz_free:
 562         rte_memzone_free(mz);
 563 }
 564
 565 void
 566 otx2_tim_fini(void)
 567 {
 568         struct otx2_tim_evdev *dev = tim_priv_get();
 569         struct rsrc_detach_req *dtch_req;
 570
 571         if (rte_eal_process_type() != RTE_PROC_PRIMARY)
 572                 return;
 573
 574         dtch_req = otx2_mbox_alloc_msg_detach_resources(dev->mbox);
 575         dtch_req->partial = true;
 576         dtch_req->timlfs = true;
 577
 578         otx2_mbox_process(dev->mbox);
 579         rte_memzone_free(rte_memzone_lookup(RTE_STR(OTX2_TIM_EVDEV_NAME)));
 580 }