drivers/net/cnxk/cn10k_ethdev.c

   1 /* SPDX-License-Identifier: BSD-3-Clause
   2  * Copyright(C) 2021 Marvell.
   3  */
   4 #include "cn10k_ethdev.h"
   5 #include "cn10k_flow.h"
   6 #include "cn10k_rx.h"
   7 #include "cn10k_tx.h"
   8
   9 static uint16_t
  10 nix_rx_offload_flags(struct rte_eth_dev *eth_dev)
  11 {
  12         struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
  13         struct rte_eth_dev_data *data = eth_dev->data;
  14         struct rte_eth_conf *conf = &data->dev_conf;
  15         struct rte_eth_rxmode *rxmode = &conf->rxmode;
  16         uint16_t flags = 0;
  17
  18         if (rxmode->mq_mode == RTE_ETH_MQ_RX_RSS &&
  19             (dev->rx_offloads & RTE_ETH_RX_OFFLOAD_RSS_HASH))
  20                 flags |= NIX_RX_OFFLOAD_RSS_F;
  21
  22         if (dev->rx_offloads &
  23             (RTE_ETH_RX_OFFLOAD_TCP_CKSUM | RTE_ETH_RX_OFFLOAD_UDP_CKSUM))
  24                 flags |= NIX_RX_OFFLOAD_CHECKSUM_F;
  25
  26         if (dev->rx_offloads &
  27             (RTE_ETH_RX_OFFLOAD_IPV4_CKSUM | RTE_ETH_RX_OFFLOAD_OUTER_IPV4_CKSUM))
  28                 flags |= NIX_RX_OFFLOAD_CHECKSUM_F;
  29
  30         if (dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SCATTER)
  31                 flags |= NIX_RX_MULTI_SEG_F;
  32
  33         if ((dev->rx_offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP))
  34                 flags |= NIX_RX_OFFLOAD_TSTAMP_F;
  35
  36         if (!dev->ptype_disable)
  37                 flags |= NIX_RX_OFFLOAD_PTYPE_F;
  38
  39         if (dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SECURITY)
  40                 flags |= NIX_RX_OFFLOAD_SECURITY_F;
  41
  42         if (dev->rx_mark_update)
  43                 flags |= NIX_RX_OFFLOAD_MARK_UPDATE_F;
  44
  45         return flags;
  46 }
  47
  48 static uint16_t
  49 nix_tx_offload_flags(struct rte_eth_dev *eth_dev)
  50 {
  51         struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
  52         uint64_t conf = dev->tx_offloads;
  53         uint16_t flags = 0;
  54
  55         /* Fastpath is dependent on these enums */
  56         RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_TCP_CKSUM != (1ULL << 52));
  57         RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_SCTP_CKSUM != (2ULL << 52));
  58         RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_UDP_CKSUM != (3ULL << 52));
  59         RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_IP_CKSUM != (1ULL << 54));
  60         RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_IPV4 != (1ULL << 55));
  61         RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_IP_CKSUM != (1ULL << 58));
  62         RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_IPV4 != (1ULL << 59));
  63         RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_IPV6 != (1ULL << 60));
  64         RTE_BUILD_BUG_ON(RTE_MBUF_F_TX_OUTER_UDP_CKSUM != (1ULL << 41));
  65         RTE_BUILD_BUG_ON(RTE_MBUF_L2_LEN_BITS != 7);
  66         RTE_BUILD_BUG_ON(RTE_MBUF_L3_LEN_BITS != 9);
  67         RTE_BUILD_BUG_ON(RTE_MBUF_OUTL2_LEN_BITS != 7);
  68         RTE_BUILD_BUG_ON(RTE_MBUF_OUTL3_LEN_BITS != 9);
  69         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, data_off) !=
  70                          offsetof(struct rte_mbuf, buf_iova) + 8);
  71         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, ol_flags) !=
  72                          offsetof(struct rte_mbuf, buf_iova) + 16);
  73         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, pkt_len) !=
  74                          offsetof(struct rte_mbuf, ol_flags) + 12);
  75         RTE_BUILD_BUG_ON(offsetof(struct rte_mbuf, tx_offload) !=
  76                          offsetof(struct rte_mbuf, pool) + 2 * sizeof(void *));
  77
  78         if (conf & RTE_ETH_TX_OFFLOAD_VLAN_INSERT ||
  79             conf & RTE_ETH_TX_OFFLOAD_QINQ_INSERT)
  80                 flags |= NIX_TX_OFFLOAD_VLAN_QINQ_F;
  81
  82         if (conf & RTE_ETH_TX_OFFLOAD_OUTER_IPV4_CKSUM ||
  83             conf & RTE_ETH_TX_OFFLOAD_OUTER_UDP_CKSUM)
  84                 flags |= NIX_TX_OFFLOAD_OL3_OL4_CSUM_F;
  85
  86         if (conf & RTE_ETH_TX_OFFLOAD_IPV4_CKSUM ||
  87             conf & RTE_ETH_TX_OFFLOAD_TCP_CKSUM ||
  88             conf & RTE_ETH_TX_OFFLOAD_UDP_CKSUM || conf & RTE_ETH_TX_OFFLOAD_SCTP_CKSUM)
  89                 flags |= NIX_TX_OFFLOAD_L3_L4_CSUM_F;
  90
  91         if (!(conf & RTE_ETH_TX_OFFLOAD_MBUF_FAST_FREE))
  92                 flags |= NIX_TX_OFFLOAD_MBUF_NOFF_F;
  93
  94         if (conf & RTE_ETH_TX_OFFLOAD_MULTI_SEGS)
  95                 flags |= NIX_TX_MULTI_SEG_F;
  96
  97         /* Enable Inner checksum for TSO */
  98         if (conf & RTE_ETH_TX_OFFLOAD_TCP_TSO)
  99                 flags |= (NIX_TX_OFFLOAD_TSO_F | NIX_TX_OFFLOAD_L3_L4_CSUM_F);
 100
 101         /* Enable Inner and Outer checksum for Tunnel TSO */
 102         if (conf & (RTE_ETH_TX_OFFLOAD_VXLAN_TNL_TSO |
 103                     RTE_ETH_TX_OFFLOAD_GENEVE_TNL_TSO | RTE_ETH_TX_OFFLOAD_GRE_TNL_TSO))
 104                 flags |= (NIX_TX_OFFLOAD_TSO_F | NIX_TX_OFFLOAD_OL3_OL4_CSUM_F |
 105                           NIX_TX_OFFLOAD_L3_L4_CSUM_F);
 106
 107         if ((dev->rx_offloads & RTE_ETH_RX_OFFLOAD_TIMESTAMP))
 108                 flags |= NIX_TX_OFFLOAD_TSTAMP_F;
 109
 110         if (conf & RTE_ETH_TX_OFFLOAD_SECURITY)
 111                 flags |= NIX_TX_OFFLOAD_SECURITY_F;
 112
 113         return flags;
 114 }
 115
 116 static int
 117 cn10k_nix_ptypes_set(struct rte_eth_dev *eth_dev, uint32_t ptype_mask)
 118 {
 119         struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
 120
 121         if (ptype_mask) {
 122                 dev->rx_offload_flags |= NIX_RX_OFFLOAD_PTYPE_F;
 123                 dev->ptype_disable = 0;
 124         } else {
 125                 dev->rx_offload_flags &= ~NIX_RX_OFFLOAD_PTYPE_F;
 126                 dev->ptype_disable = 1;
 127         }
 128
 129         cn10k_eth_set_rx_function(eth_dev);
 130         return 0;
 131 }
 132
 133 static void
 134 nix_form_default_desc(struct cnxk_eth_dev *dev, struct cn10k_eth_txq *txq,
 135                       uint16_t qid)
 136 {
 137         union nix_send_hdr_w0_u send_hdr_w0;
 138
 139         /* Initialize the fields based on basic single segment packet */
 140         send_hdr_w0.u = 0;
 141         if (dev->tx_offload_flags & NIX_TX_NEED_EXT_HDR) {
 142                 /* 2(HDR) + 2(EXT_HDR) + 1(SG) + 1(IOVA) = 6/2 - 1 = 2 */
 143                 send_hdr_w0.sizem1 = 2;
 144                 if (dev->tx_offload_flags & NIX_TX_OFFLOAD_TSTAMP_F) {
 145                         /* Default: one seg packet would have:
 146                          * 2(HDR) + 2(EXT) + 1(SG) + 1(IOVA) + 2(MEM)
 147                          * => 8/2 - 1 = 3
 148                          */
 149                         send_hdr_w0.sizem1 = 3;
 150
 151                         /* To calculate the offset for send_mem,
 152                          * send_hdr->w0.sizem1 * 2
 153                          */
 154                         txq->ts_mem = dev->tstamp.tx_tstamp_iova;
 155                 }
 156         } else {
 157                 /* 2(HDR) + 1(SG) + 1(IOVA) = 4/2 - 1 = 1 */
 158                 send_hdr_w0.sizem1 = 1;
 159         }
 160         send_hdr_w0.sq = qid;
 161         txq->send_hdr_w0 = send_hdr_w0.u;
 162         rte_wmb();
 163 }
 164
 165 static int
 166 cn10k_nix_tx_queue_setup(struct rte_eth_dev *eth_dev, uint16_t qid,
 167                          uint16_t nb_desc, unsigned int socket,
 168                          const struct rte_eth_txconf *tx_conf)
 169 {
 170         struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
 171         struct roc_nix *nix = &dev->nix;
 172         struct roc_cpt_lf *inl_lf;
 173         struct cn10k_eth_txq *txq;
 174         struct roc_nix_sq *sq;
 175         uint16_t crypto_qid;
 176         int rc;
 177
 178         RTE_SET_USED(socket);
 179
 180         /* Common Tx queue setup */
 181         rc = cnxk_nix_tx_queue_setup(eth_dev, qid, nb_desc,
 182                                      sizeof(struct cn10k_eth_txq), tx_conf);
 183         if (rc)
 184                 return rc;
 185
 186         sq = &dev->sqs[qid];
 187         /* Update fast path queue */
 188         txq = eth_dev->data->tx_queues[qid];
 189         txq->fc_mem = sq->fc;
 190         /* Store lmt base in tx queue for easy access */
 191         txq->lmt_base = nix->lmt_base;
 192         txq->io_addr = sq->io_addr;
 193         txq->nb_sqb_bufs_adj = sq->nb_sqb_bufs_adj;
 194         txq->sqes_per_sqb_log2 = sq->sqes_per_sqb_log2;
 195
 196         /* Fetch CPT LF info for outbound if present */
 197         if (dev->outb.lf_base) {
 198                 crypto_qid = qid % dev->outb.nb_crypto_qs;
 199                 inl_lf = dev->outb.lf_base + crypto_qid;
 200
 201                 txq->cpt_io_addr = inl_lf->io_addr;
 202                 txq->cpt_fc = inl_lf->fc_addr;
 203                 txq->cpt_desc = inl_lf->nb_desc * 0.7;
 204                 txq->sa_base = (uint64_t)dev->outb.sa_base;
 205                 txq->sa_base |= eth_dev->data->port_id;
 206                 PLT_STATIC_ASSERT(ROC_NIX_INL_SA_BASE_ALIGN == BIT_ULL(16));
 207         }
 208
 209         nix_form_default_desc(dev, txq, qid);
 210         txq->lso_tun_fmt = dev->lso_tun_fmt;
 211         return 0;
 212 }
 213
 214 static int
 215 cn10k_nix_rx_queue_setup(struct rte_eth_dev *eth_dev, uint16_t qid,
 216                          uint16_t nb_desc, unsigned int socket,
 217                          const struct rte_eth_rxconf *rx_conf,
 218                          struct rte_mempool *mp)
 219 {
 220         struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
 221         struct cnxk_eth_rxq_sp *rxq_sp;
 222         struct cn10k_eth_rxq *rxq;
 223         struct roc_nix_rq *rq;
 224         struct roc_nix_cq *cq;
 225         int rc;
 226
 227         RTE_SET_USED(socket);
 228
 229         /* CQ Errata needs min 4K ring */
 230         if (dev->cq_min_4k && nb_desc < 4096)
 231                 nb_desc = 4096;
 232
 233         /* Common Rx queue setup */
 234         rc = cnxk_nix_rx_queue_setup(eth_dev, qid, nb_desc,
 235                                      sizeof(struct cn10k_eth_rxq), rx_conf, mp);
 236         if (rc)
 237                 return rc;
 238
 239         rq = &dev->rqs[qid];
 240         cq = &dev->cqs[qid];
 241
 242         /* Update fast path queue */
 243         rxq = eth_dev->data->rx_queues[qid];
 244         rxq->rq = qid;
 245         rxq->desc = (uintptr_t)cq->desc_base;
 246         rxq->cq_door = cq->door;
 247         rxq->cq_status = cq->status;
 248         rxq->wdata = cq->wdata;
 249         rxq->head = cq->head;
 250         rxq->qmask = cq->qmask;
 251         rxq->tstamp = &dev->tstamp;
 252
 253         /* Data offset from data to start of mbuf is first_skip */
 254         rxq->data_off = rq->first_skip;
 255         rxq->mbuf_initializer = cnxk_nix_rxq_mbuf_setup(dev);
 256
 257         /* Setup security related info */
 258         if (dev->rx_offload_flags & NIX_RX_OFFLOAD_SECURITY_F) {
 259                 rxq->lmt_base = dev->nix.lmt_base;
 260                 rxq->sa_base = roc_nix_inl_inb_sa_base_get(&dev->nix,
 261                                                            dev->inb.inl_dev);
 262         }
 263         rxq_sp = cnxk_eth_rxq_to_sp(rxq);
 264         rxq->aura_handle = rxq_sp->qconf.mp->pool_id;
 265
 266         /* Lookup mem */
 267         rxq->lookup_mem = cnxk_nix_fastpath_lookup_mem_get();
 268         return 0;
 269 }
 270
 271 static int
 272 cn10k_nix_tx_queue_stop(struct rte_eth_dev *eth_dev, uint16_t qidx)
 273 {
 274         struct cn10k_eth_txq *txq = eth_dev->data->tx_queues[qidx];
 275         int rc;
 276
 277         rc = cnxk_nix_tx_queue_stop(eth_dev, qidx);
 278         if (rc)
 279                 return rc;
 280
 281         /* Clear fc cache pkts to trigger worker stop */
 282         txq->fc_cache_pkts = 0;
 283         return 0;
 284 }
 285
 286 static int
 287 cn10k_nix_configure(struct rte_eth_dev *eth_dev)
 288 {
 289         struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
 290         int rc;
 291
 292         /* Common nix configure */
 293         rc = cnxk_nix_configure(eth_dev);
 294         if (rc)
 295                 return rc;
 296
 297         if (dev->tx_offloads & RTE_ETH_TX_OFFLOAD_SECURITY ||
 298             dev->rx_offloads & RTE_ETH_RX_OFFLOAD_SECURITY) {
 299                 /* Register callback to handle security error work */
 300                 roc_nix_inl_cb_register(cn10k_eth_sec_sso_work_cb, NULL);
 301         }
 302
 303         /* Update offload flags */
 304         dev->rx_offload_flags = nix_rx_offload_flags(eth_dev);
 305         dev->tx_offload_flags = nix_tx_offload_flags(eth_dev);
 306
 307         plt_nix_dbg("Configured port%d platform specific rx_offload_flags=%x"
 308                     " tx_offload_flags=0x%x",
 309                     eth_dev->data->port_id, dev->rx_offload_flags,
 310                     dev->tx_offload_flags);
 311         return 0;
 312 }
 313
 314 /* Function to enable ptp config for VFs */
 315 static void
 316 nix_ptp_enable_vf(struct rte_eth_dev *eth_dev)
 317 {
 318         struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
 319
 320         if (nix_recalc_mtu(eth_dev))
 321                 plt_err("Failed to set MTU size for ptp");
 322
 323         dev->rx_offload_flags |= NIX_RX_OFFLOAD_TSTAMP_F;
 324
 325         /* Setting up the function pointers as per new offload flags */
 326         cn10k_eth_set_rx_function(eth_dev);
 327         cn10k_eth_set_tx_function(eth_dev);
 328 }
 329
 330 static uint16_t
 331 nix_ptp_vf_burst(void *queue, struct rte_mbuf **mbufs, uint16_t pkts)
 332 {
 333         struct cn10k_eth_rxq *rxq = queue;
 334         struct cnxk_eth_rxq_sp *rxq_sp;
 335         struct rte_eth_dev *eth_dev;
 336
 337         RTE_SET_USED(mbufs);
 338         RTE_SET_USED(pkts);
 339
 340         rxq_sp = cnxk_eth_rxq_to_sp(rxq);
 341         eth_dev = rxq_sp->dev->eth_dev;
 342         nix_ptp_enable_vf(eth_dev);
 343
 344         return 0;
 345 }
 346
 347 static int
 348 cn10k_nix_ptp_info_update_cb(struct roc_nix *nix, bool ptp_en)
 349 {
 350         struct cnxk_eth_dev *dev = (struct cnxk_eth_dev *)nix;
 351         struct rte_eth_dev *eth_dev;
 352         struct cn10k_eth_rxq *rxq;
 353         int i;
 354
 355         if (!dev)
 356                 return -EINVAL;
 357
 358         eth_dev = dev->eth_dev;
 359         if (!eth_dev)
 360                 return -EINVAL;
 361
 362         dev->ptp_en = ptp_en;
 363
 364         for (i = 0; i < eth_dev->data->nb_rx_queues; i++) {
 365                 rxq = eth_dev->data->rx_queues[i];
 366                 rxq->mbuf_initializer = cnxk_nix_rxq_mbuf_setup(dev);
 367         }
 368
 369         if (roc_nix_is_vf_or_sdp(nix) && !(roc_nix_is_sdp(nix)) &&
 370             !(roc_nix_is_lbk(nix))) {
 371                 /* In case of VF, setting of MTU cannot be done directly in this
 372                  * function as this is running as part of MBOX request(PF->VF)
 373                  * and MTU setting also requires MBOX message to be
 374                  * sent(VF->PF)
 375                  */
 376                 eth_dev->rx_pkt_burst = nix_ptp_vf_burst;
 377                 rte_mb();
 378         }
 379
 380         return 0;
 381 }
 382
 383 static int
 384 cn10k_nix_timesync_enable(struct rte_eth_dev *eth_dev)
 385 {
 386         struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
 387         int i, rc;
 388
 389         rc = cnxk_nix_timesync_enable(eth_dev);
 390         if (rc)
 391                 return rc;
 392
 393         dev->rx_offload_flags |= NIX_RX_OFFLOAD_TSTAMP_F;
 394         dev->tx_offload_flags |= NIX_TX_OFFLOAD_TSTAMP_F;
 395
 396         for (i = 0; i < eth_dev->data->nb_tx_queues; i++)
 397                 nix_form_default_desc(dev, eth_dev->data->tx_queues[i], i);
 398
 399         /* Setting up the rx[tx]_offload_flags due to change
 400          * in rx[tx]_offloads.
 401          */
 402         cn10k_eth_set_rx_function(eth_dev);
 403         cn10k_eth_set_tx_function(eth_dev);
 404         return 0;
 405 }
 406
 407 static int
 408 cn10k_nix_timesync_disable(struct rte_eth_dev *eth_dev)
 409 {
 410         struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
 411         int i, rc;
 412
 413         rc = cnxk_nix_timesync_disable(eth_dev);
 414         if (rc)
 415                 return rc;
 416
 417         dev->rx_offload_flags &= ~NIX_RX_OFFLOAD_TSTAMP_F;
 418         dev->tx_offload_flags &= ~NIX_TX_OFFLOAD_TSTAMP_F;
 419
 420         for (i = 0; i < eth_dev->data->nb_tx_queues; i++)
 421                 nix_form_default_desc(dev, eth_dev->data->tx_queues[i], i);
 422
 423         /* Setting up the rx[tx]_offload_flags due to change
 424          * in rx[tx]_offloads.
 425          */
 426         cn10k_eth_set_rx_function(eth_dev);
 427         cn10k_eth_set_tx_function(eth_dev);
 428         return 0;
 429 }
 430
 431 static int
 432 cn10k_nix_dev_start(struct rte_eth_dev *eth_dev)
 433 {
 434         struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
 435         struct roc_nix *nix = &dev->nix;
 436         int rc;
 437
 438         /* Common eth dev start */
 439         rc = cnxk_nix_dev_start(eth_dev);
 440         if (rc)
 441                 return rc;
 442
 443         /* Update VF about data off shifted by 8 bytes if PTP already
 444          * enabled in PF owning this VF
 445          */
 446         if (dev->ptp_en && (!roc_nix_is_pf(nix) && (!roc_nix_is_sdp(nix))))
 447                 nix_ptp_enable_vf(eth_dev);
 448
 449         /* Setting up the rx[tx]_offload_flags due to change
 450          * in rx[tx]_offloads.
 451          */
 452         dev->rx_offload_flags |= nix_rx_offload_flags(eth_dev);
 453         dev->tx_offload_flags |= nix_tx_offload_flags(eth_dev);
 454
 455         cn10k_eth_set_tx_function(eth_dev);
 456         cn10k_eth_set_rx_function(eth_dev);
 457         return 0;
 458 }
 459
 460 static int
 461 cn10k_nix_rx_metadata_negotiate(struct rte_eth_dev *eth_dev, uint64_t *features)
 462 {
 463         struct cnxk_eth_dev *dev = cnxk_eth_pmd_priv(eth_dev);
 464
 465         *features &=
 466                 (RTE_ETH_RX_METADATA_USER_FLAG | RTE_ETH_RX_METADATA_USER_MARK);
 467
 468         if (*features) {
 469                 dev->rx_offload_flags |= NIX_RX_OFFLOAD_MARK_UPDATE_F;
 470                 dev->rx_mark_update = true;
 471         } else {
 472                 dev->rx_offload_flags &= ~NIX_RX_OFFLOAD_MARK_UPDATE_F;
 473                 dev->rx_mark_update = false;
 474         }
 475
 476         cn10k_eth_set_rx_function(eth_dev);
 477
 478         return 0;
 479 }
 480
 481 /* Update platform specific eth dev ops */
 482 static void
 483 nix_eth_dev_ops_override(void)
 484 {
 485         static int init_once;
 486
 487         if (init_once)
 488                 return;
 489         init_once = 1;
 490
 491         /* Update platform specific ops */
 492         cnxk_eth_dev_ops.dev_configure = cn10k_nix_configure;
 493         cnxk_eth_dev_ops.tx_queue_setup = cn10k_nix_tx_queue_setup;
 494         cnxk_eth_dev_ops.rx_queue_setup = cn10k_nix_rx_queue_setup;
 495         cnxk_eth_dev_ops.tx_queue_stop = cn10k_nix_tx_queue_stop;
 496         cnxk_eth_dev_ops.dev_start = cn10k_nix_dev_start;
 497         cnxk_eth_dev_ops.dev_ptypes_set = cn10k_nix_ptypes_set;
 498         cnxk_eth_dev_ops.timesync_enable = cn10k_nix_timesync_enable;
 499         cnxk_eth_dev_ops.timesync_disable = cn10k_nix_timesync_disable;
 500         cnxk_eth_dev_ops.rx_metadata_negotiate =
 501                 cn10k_nix_rx_metadata_negotiate;
 502 }
 503
 504 static void
 505 npc_flow_ops_override(void)
 506 {
 507         static int init_once;
 508
 509         if (init_once)
 510                 return;
 511         init_once = 1;
 512
 513         /* Update platform specific ops */
 514         cnxk_flow_ops.create = cn10k_flow_create;
 515         cnxk_flow_ops.destroy = cn10k_flow_destroy;
 516 }
 517
 518 static int
 519 cn10k_nix_remove(struct rte_pci_device *pci_dev)
 520 {
 521         return cnxk_nix_remove(pci_dev);
 522 }
 523
 524 static int
 525 cn10k_nix_probe(struct rte_pci_driver *pci_drv, struct rte_pci_device *pci_dev)
 526 {
 527         struct rte_eth_dev *eth_dev;
 528         struct cnxk_eth_dev *dev;
 529         int rc;
 530
 531         if (RTE_CACHE_LINE_SIZE != 64) {
 532                 plt_err("Driver not compiled for CN10K");
 533                 return -EFAULT;
 534         }
 535
 536         rc = roc_plt_init();
 537         if (rc) {
 538                 plt_err("Failed to initialize platform model, rc=%d", rc);
 539                 return rc;
 540         }
 541
 542         nix_eth_dev_ops_override();
 543         npc_flow_ops_override();
 544
 545         cn10k_eth_sec_ops_override();
 546
 547         /* Common probe */
 548         rc = cnxk_nix_probe(pci_drv, pci_dev);
 549         if (rc)
 550                 return rc;
 551
 552         /* Find eth dev allocated */
 553         eth_dev = rte_eth_dev_allocated(pci_dev->device.name);
 554         if (!eth_dev)
 555                 return -ENOENT;
 556
 557         if (rte_eal_process_type() != RTE_PROC_PRIMARY) {
 558                 /* Setup callbacks for secondary process */
 559                 cn10k_eth_set_tx_function(eth_dev);
 560                 cn10k_eth_set_rx_function(eth_dev);
 561                 return 0;
 562         }
 563
 564         dev = cnxk_eth_pmd_priv(eth_dev);
 565
 566         /* DROP_RE is not supported with inline IPSec for CN10K A0 and
 567          * when vector mode is enabled.
 568          */
 569         if ((roc_model_is_cn10ka_a0() || roc_model_is_cnf10ka_a0() ||
 570              roc_model_is_cnf10kb_a0()) &&
 571             !roc_env_is_asim()) {
 572                 dev->ipsecd_drop_re_dis = 1;
 573                 dev->vec_drop_re_dis = 1;
 574         }
 575
 576         /* Register up msg callbacks for PTP information */
 577         roc_nix_ptp_info_cb_register(&dev->nix, cn10k_nix_ptp_info_update_cb);
 578
 579         return 0;
 580 }
 581
 582 static const struct rte_pci_id cn10k_pci_nix_map[] = {
 583         CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KA, PCI_DEVID_CNXK_RVU_PF),
 584         CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KAS, PCI_DEVID_CNXK_RVU_PF),
 585         CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KA, PCI_DEVID_CNXK_RVU_PF),
 586         CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KA, PCI_DEVID_CNXK_RVU_VF),
 587         CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KAS, PCI_DEVID_CNXK_RVU_VF),
 588         CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KA, PCI_DEVID_CNXK_RVU_VF),
 589         CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KA, PCI_DEVID_CNXK_RVU_AF_VF),
 590         CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CN10KAS, PCI_DEVID_CNXK_RVU_AF_VF),
 591         CNXK_PCI_ID(PCI_SUBSYSTEM_DEVID_CNF10KA, PCI_DEVID_CNXK_RVU_AF_VF),
 592         {
 593                 .vendor_id = 0,
 594         },
 595 };
 596
 597 static struct rte_pci_driver cn10k_pci_nix = {
 598         .id_table = cn10k_pci_nix_map,
 599         .drv_flags = RTE_PCI_DRV_NEED_MAPPING | RTE_PCI_DRV_NEED_IOVA_AS_VA |
 600                      RTE_PCI_DRV_INTR_LSC,
 601         .probe = cn10k_nix_probe,
 602         .remove = cn10k_nix_remove,
 603 };
 604
 605 RTE_PMD_REGISTER_PCI(net_cn10k, cn10k_pci_nix);
 606 RTE_PMD_REGISTER_PCI_TABLE(net_cn10k, cn10k_pci_nix_map);
 607 RTE_PMD_REGISTER_KMOD_DEP(net_cn10k, "vfio-pci");